JP3759305B2 - 導電ぺースト印刷回路へのｉｃベアチップ実装方法 - Google Patents
導電ぺースト印刷回路へのｉｃベアチップ実装方法 Download PDFInfo
- Publication number
- JP3759305B2 JP3759305B2 JP00815098A JP815098A JP3759305B2 JP 3759305 B2 JP3759305 B2 JP 3759305B2 JP 00815098 A JP00815098 A JP 00815098A JP 815098 A JP815098 A JP 815098A JP 3759305 B2 JP3759305 B2 JP 3759305B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- conductive paste
- printed circuit
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000006835 compression Effects 0.000 description 15
- 238000007906 compression Methods 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、導電ぺーストによる印刷回路基板上に異方導電性接着剤を介してチップを実装する方法に関する。
【０００２】
【従来の技術】
回路が形成された基板にチップを実装する方法として、ベアチップを直接基板の回路に表面実装する方法が広まってきている、これらに使用する接続材料は導電性粒子を絶縁樹脂中に分散させてフィルム状とした異方導電性接着剤が使われている。通常ベアチップは、接続電極面を絶縁性酸化膜と絶縁性樹脂ポリイミド等の膜で絶縁保護しているが、チップの端縁部まで完全に被覆されてはいない。これは、ウエハからチップヘの切り出し工程であるダイシング工程において、回転切断ブレードを使用するうえで目詰まり防止のためチップ切り出し代部には膜付けができないからである。そのためダイシング加工後のチップ端面には絶縁保護膜が無くチップ検査回路も露出してる状態である。そのため、チップ実装時に導電ペースト等で形成した軟質な回路にチップが潜り込みチップ端面に接触し電気的に短絡しやすい状態にあり、接続が不安定となり実装歩留りが低下するといった問題があった。
【０００３】
【発明が解決しようとする課題】
本発明はかかる実状に鑑みなされたもので、導電ペースト等によって形成された軟質回路上にチップを実装する際に、導電ペースト等がチップ端面に溢着して短絡することがない実装歩留りのよいチップの実装方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
すなわち本発明は、絶縁性基板上に形成した導電ぺースト印刷回路に異方導電性接着剤を介してＩＣベアチップの電極を接続する方法において、前記導電ペースト回路表面の少なくともチップ搭載部を予め加熱圧縮することを特徴とするＩＣベアチップの実装方法に関する。
【０００５】
【発明の実施の形態】
本発明で用いられる絶縁性基板としては特に制限はなく、樹脂基板、セラミック基板、フレキシブル基板等である。これら基板にはフェノキシ樹脂等に銀、銅、ニッケル等の金属微粉を分散配合した導電ペーストをスクリーン印刷やグラビア印刷等の手段により回路が形成されている。このような印刷回路は比較的柔軟性に富んでおり、加熱加圧することにより圧縮変形させることができる。この時の条件としては１５０〜２００℃で０．４〜１０ｋｇｆ／ｍｍ2である。
また、本発明で用いる異方導電性接着剤としては直径が２〜１０μｍのニッケル金属粒子やプラスチック粒子に金属めっきした導電性粒子をエポキシ樹脂やアクリル樹脂等に均一分散させてなる厚み２０〜４０μｍである接着フィルムが用いられる。
【０００６】
加熱圧縮する部位は形成された回路のうち少なくともチップ搭載部を包含する領域が対象になる。図１は本発明に用いられる装置の一例を示したもので、１は基板、２は基板１を位置決め固定する基板固定板、３は回路を圧縮する圧縮ヘッド、４は基板１上に印刷された回路、５は圧縮ヘッドを加熱するヒータ、６はヘッドを加圧する加圧装置、７は圧縮装置の位置きめを行うＸＹステージで構成される。
【０００７】
基板固定板２上に吸着された基板１のチップ搭載部下にＸＹステージで圧縮ヘッド３を移動させる。圧縮ヘッド３は所定温度に加熱ヒータ５で加熱され、加圧装置６で回路４を所定時間加圧圧縮して回路の圧縮は終了する。
回路の圧縮ヘッド３は、チップ面積より大きなヘッド面積を有する平坦なものを使用し、回路圧縮量は、圧縮ヘッドに加圧機構と加熱機構により調節するが、元の回路厚みの５０％未満が望ましい。この際に、生産性、チップ寸法を考慮して最適な温度、圧力条件、ヘッド寸法を選択することが重要である。
【０００８】
図２は従来法における異方導電性接着剤を介在させてチップを接続した後の断面を示す図である。この場合、チップ端面は回路に潜り込み短絡しやすい状態であり、この図は端面が短絡している状態を示す。図３は、本発明により回路を圧縮した後に異方導電性接着剤を介してチップを接続した後の状態を示す図であり、チップの端面は回路に潜り込みが無く安定した接続が行われている。
圧縮後の回路は圧縮効果により凹凸が軽減し基板との密着性が向上して回路の剥離を防止できる。
【０００９】
【実施例】
次に本発明を実施例により更に説明する。
チップ寸法が２×３ｍｍ（バンプ高さ１５μｍ）、異方導電性接着剤貼付け寸法は３×４ｍｍ、圧縮ヘッド寸法はΦ６ｍｍで、基材は厚み１８８μｍＰＥＴフィルムで、回路は厚み１２μｍの銀ペースト印刷回路である。
異方導電性接着剤としては日立化成工業（株）製商品名フリップタックＡＣ７０５６（厚み３５μｍ）を用い、１８０℃、７ｋｇｆ／ｍｍ2，２０秒の条件で接続した。
【００１０】
【表１】
回路圧縮率＝（加工前回路厚みー加工後回路厚み／加工前回路厚み）Ｘ１００％
表１に示すように本発明方法によるチップの実装歩留は大幅に向上する。
【００１１】
【発明の効果】
本発明によれば、チップ端面の回路への潜り込みを防止でき、接続信頼性に優れたＩＣチップの実装方法を提供することが可能になった。
【図面の簡単な説明】
【図１】 本発明方法に用いる装置の概要を示す側面図。
【図２】 従来法によるチップ接続後の断面図。
【図３】 本発明によるチップ接続後の断面図。
【符号の説明】
１ 基板 ２ 基板固定板
３ 圧縮ヘッド ４ 回路
５ 加熱ヒータ ６ 加圧装置
７ ＸＹステージ
【発明の属する技術分野】
本発明は、導電ぺーストによる印刷回路基板上に異方導電性接着剤を介してチップを実装する方法に関する。
【０００２】
【従来の技術】
回路が形成された基板にチップを実装する方法として、ベアチップを直接基板の回路に表面実装する方法が広まってきている、これらに使用する接続材料は導電性粒子を絶縁樹脂中に分散させてフィルム状とした異方導電性接着剤が使われている。通常ベアチップは、接続電極面を絶縁性酸化膜と絶縁性樹脂ポリイミド等の膜で絶縁保護しているが、チップの端縁部まで完全に被覆されてはいない。これは、ウエハからチップヘの切り出し工程であるダイシング工程において、回転切断ブレードを使用するうえで目詰まり防止のためチップ切り出し代部には膜付けができないからである。そのためダイシング加工後のチップ端面には絶縁保護膜が無くチップ検査回路も露出してる状態である。そのため、チップ実装時に導電ペースト等で形成した軟質な回路にチップが潜り込みチップ端面に接触し電気的に短絡しやすい状態にあり、接続が不安定となり実装歩留りが低下するといった問題があった。
【０００３】
【発明が解決しようとする課題】
本発明はかかる実状に鑑みなされたもので、導電ペースト等によって形成された軟質回路上にチップを実装する際に、導電ペースト等がチップ端面に溢着して短絡することがない実装歩留りのよいチップの実装方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
すなわち本発明は、絶縁性基板上に形成した導電ぺースト印刷回路に異方導電性接着剤を介してＩＣベアチップの電極を接続する方法において、前記導電ペースト回路表面の少なくともチップ搭載部を予め加熱圧縮することを特徴とするＩＣベアチップの実装方法に関する。
【０００５】
【発明の実施の形態】
本発明で用いられる絶縁性基板としては特に制限はなく、樹脂基板、セラミック基板、フレキシブル基板等である。これら基板にはフェノキシ樹脂等に銀、銅、ニッケル等の金属微粉を分散配合した導電ペーストをスクリーン印刷やグラビア印刷等の手段により回路が形成されている。このような印刷回路は比較的柔軟性に富んでおり、加熱加圧することにより圧縮変形させることができる。この時の条件としては１５０〜２００℃で０．４〜１０ｋｇｆ／ｍｍ2である。
また、本発明で用いる異方導電性接着剤としては直径が２〜１０μｍのニッケル金属粒子やプラスチック粒子に金属めっきした導電性粒子をエポキシ樹脂やアクリル樹脂等に均一分散させてなる厚み２０〜４０μｍである接着フィルムが用いられる。
【０００６】
加熱圧縮する部位は形成された回路のうち少なくともチップ搭載部を包含する領域が対象になる。図１は本発明に用いられる装置の一例を示したもので、１は基板、２は基板１を位置決め固定する基板固定板、３は回路を圧縮する圧縮ヘッド、４は基板１上に印刷された回路、５は圧縮ヘッドを加熱するヒータ、６はヘッドを加圧する加圧装置、７は圧縮装置の位置きめを行うＸＹステージで構成される。
【０００７】
基板固定板２上に吸着された基板１のチップ搭載部下にＸＹステージで圧縮ヘッド３を移動させる。圧縮ヘッド３は所定温度に加熱ヒータ５で加熱され、加圧装置６で回路４を所定時間加圧圧縮して回路の圧縮は終了する。
回路の圧縮ヘッド３は、チップ面積より大きなヘッド面積を有する平坦なものを使用し、回路圧縮量は、圧縮ヘッドに加圧機構と加熱機構により調節するが、元の回路厚みの５０％未満が望ましい。この際に、生産性、チップ寸法を考慮して最適な温度、圧力条件、ヘッド寸法を選択することが重要である。
【０００８】
図２は従来法における異方導電性接着剤を介在させてチップを接続した後の断面を示す図である。この場合、チップ端面は回路に潜り込み短絡しやすい状態であり、この図は端面が短絡している状態を示す。図３は、本発明により回路を圧縮した後に異方導電性接着剤を介してチップを接続した後の状態を示す図であり、チップの端面は回路に潜り込みが無く安定した接続が行われている。
圧縮後の回路は圧縮効果により凹凸が軽減し基板との密着性が向上して回路の剥離を防止できる。
【０００９】
【実施例】
次に本発明を実施例により更に説明する。
チップ寸法が２×３ｍｍ（バンプ高さ１５μｍ）、異方導電性接着剤貼付け寸法は３×４ｍｍ、圧縮ヘッド寸法はΦ６ｍｍで、基材は厚み１８８μｍＰＥＴフィルムで、回路は厚み１２μｍの銀ペースト印刷回路である。
異方導電性接着剤としては日立化成工業（株）製商品名フリップタックＡＣ７０５６（厚み３５μｍ）を用い、１８０℃、７ｋｇｆ／ｍｍ2，２０秒の条件で接続した。
【００１０】
【表１】
表１に示すように本発明方法によるチップの実装歩留は大幅に向上する。
【００１１】
【発明の効果】
本発明によれば、チップ端面の回路への潜り込みを防止でき、接続信頼性に優れたＩＣチップの実装方法を提供することが可能になった。
【図面の簡単な説明】
【図１】 本発明方法に用いる装置の概要を示す側面図。
【図２】 従来法によるチップ接続後の断面図。
【図３】 本発明によるチップ接続後の断面図。
【符号の説明】
１ 基板 ２ 基板固定板
３ 圧縮ヘッド ４ 回路
５ 加熱ヒータ ６ 加圧装置
７ ＸＹステージ
Claims (1)
- 絶縁性基板上に形成した導電ぺースト印刷回路に異方導電性接着剤を介してＩＣベアチップの電極を接続する方法において、前記導電ペースト回路表面の少なくともチップ搭載部を予め加熱圧縮することを特徴とする導電ぺースト印刷回路へのＩＣベアチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00815098A JP3759305B2 (ja) | 1998-01-20 | 1998-01-20 | 導電ぺースト印刷回路へのｉｃベアチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00815098A JP3759305B2 (ja) | 1998-01-20 | 1998-01-20 | 導電ぺースト印刷回路へのｉｃベアチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204578A JPH11204578A (ja) | 1999-07-30 |
| JP3759305B2 true JP3759305B2 (ja) | 2006-03-22 |
Family
ID=11685297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00815098A Expired - Fee Related JP3759305B2 (ja) | 1998-01-20 | 1998-01-20 | 導電ぺースト印刷回路へのｉｃベアチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3759305B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4669270B2 (ja) * | 2004-12-02 | 2011-04-13 | 富士通株式会社 | Ｒｆｉｄタグおよびその製造方法 |
-
1998
- 1998-01-20 JP JP00815098A patent/JP3759305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204578A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6981317B1 (en) | Method and device for mounting electronic component on circuit board | |
| TW478078B (en) | Method and apparatus for mounting electronic component | |
| US7703657B2 (en) | Device for mounting electric component | |
| JP3372511B2 (ja) | 半導体素子の実装方法及び実装装置 | |
| TWI390647B (zh) | 電氣元件之安裝方法及安裝裝置 | |
| WO1999049507A1 (en) | Flip chip mounting technique | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| TW200408025A (en) | Semiconductor device and fabrication process thereof | |
| JP3759305B2 (ja) | 導電ぺースト印刷回路へのｉｃベアチップ実装方法 | |
| JPH0628121B2 (ja) | 異方導電フイルム | |
| JPH11135551A (ja) | 半導体装置及び半導体素子の実装方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| TWI269415B (en) | Flip-chip bonding method utilizing non-conductive paste and its product | |
| JP2001024032A (ja) | 非接触ｉｃカード用ｉｃチップ実装方法及びその実装装置 | |
| JP3388547B2 (ja) | 部品実装方法 | |
| JP2001127103A (ja) | 半導体装置 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JP2000223532A (ja) | Ｉｃチップの接続方法 | |
| JPS61142670A (ja) | テープキャリアデバイスの端子接続構造 | |
| JP2000214216A (ja) | 半導体検査装置 | |
| JPS62254455A (ja) | ピンレスパッケージの実装方法 | |
| JPH04317347A (ja) | 集積回路素子の接続方法 | |
| JPS59198728A (ja) | Ｌｓｉチップの基板への取付方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |