JP3758194B2 - Zener zap diode installation structure - Google Patents
Zener zap diode installation structure Download PDFInfo
- Publication number
- JP3758194B2 JP3758194B2 JP02726993A JP2726993A JP3758194B2 JP 3758194 B2 JP3758194 B2 JP 3758194B2 JP 02726993 A JP02726993 A JP 02726993A JP 2726993 A JP2726993 A JP 2726993A JP 3758194 B2 JP3758194 B2 JP 3758194B2
- Authority
- JP
- Japan
- Prior art keywords
- zener zap
- aluminum
- zap diode
- diode
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、トリミングに用いられるツェナーザップダイオードの設置構造に関するものである。
【０００２】
【従来の技術】
半導体装置に搭載されているツェナーザップトリミング装置では、トリミングを行いたい箇所にツェナーザップダイオードが配置されている。半導体装置の通常動作中は、ツェナーザップダイオードに逆バイアスが印加され、電流がほとんど流れない状態、すなわちオープン状態になっている。そしてトリミングを行う必要が生じた場合には、ツェナーザップダイオードの逆方向に高電流または高電圧を印加して、当該ツェナーザップダイオードを破壊することにより、短絡状態にしてトリミングを行う。
【０００３】
ここで上記破壊（ツェナーザップ）の発生について説明する。ツェナーザップダイオードに逆方向の過剰な電流が流れると接合部の温度が上昇する。このため、接合部およびその近傍における熱放散が不均一になり、局部的な温度上昇領域（いわゆる、ホットスポット）が発生する。このホットスポットには電流が集中する。そしてこの領域の温度がキャリアの急激な増大を生じる真性温度に達すると、ツェナーザップダイオードは瞬時に低抵抗になってその接合が破壊される。そして、大電流を印加した際に生じる熱応力や大電流によってアルミニウムが移動し、アノード・カソード電極間のシリコン界面に、移動したアルミニウムよりなる溶融フィラメントを生成する。その際に、層間絶縁膜やパッシベーション膜に物理的応力が発生する。
【０００４】
【発明が解決しようとする課題】
上記ツェナーザップダイオードを破壊するには、３０ｍＡ程度以上の電流、または２０Ｖ程度以上の電圧を印加することが必要になる。
このように、大電流または大電圧を印加する必要があるため、ツェナーザップ時の熱応力、アルミニウムの溶融フィラメント生成時の物理的応力の発生等によって、層間絶縁膜やパッシベーション膜にはクラックが発生し進転する。
すなわち、図３に示すように、ツェナーザップ時に、ツェナーザップダイオード５１のＰＮ接合部５２の温度が上昇するとともに、その近傍のシリコン界面にアルミニウムの溶融フィラメント５３が生成される。このときに発生する熱応力や物理的応力によって、第１の層間絶縁膜５４より第２の層間絶縁膜５５を経てパッシベーション膜５６に達するクラック５７が発生する。
【０００５】
層間絶縁膜とパッシベーション膜に、またはパッシベーション膜に、クラックを生じた状態でプラスチック封止を行った半導体装置を高湿度環境下に放置した場合には、クラックを通して水分が侵入し、アルミニウムの溶解フィラメントを腐食させる。このため、アルミニウムのフィラメントが破壊され、ツェナーザップダイオードは、再び、いわゆるオープン状態になって、元の状態に戻るという不都合が生じる。またクラックを通じて侵入した水分によって、その他のアルミニウム系配線も腐食されので、半導体装置の信頼性は非常に低下する。
【０００６】
本発明は、ツェナーザップ発生時において、層間絶縁膜やパッシベーション膜へのクラックの進転を抑えることにより、半導体装置の信頼性を高めるツェナーザップダイオードの設置構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたツェナーザップダイオードの設置構造である。
すなわち、基板に設けたツェナーザップダイオードを少なくとも層間絶縁膜とパッシベーション膜とで覆うとともに、前記層間絶縁膜と前記パッシベーション膜との間にアルミニウム系配線を形成したツェナーザップダイオードの設置構造において、少なくとも前記ツェナーザップダイオードの接合部上方を前記アルミニウム系配線で覆い、接合部上方の前記アルミニウム系配線を前記ツェナーザップダイオードのアノード部またはカソード部と短絡した状態に設けたものである。
【０００８】
または、基板に設けたツェナーザップダイオードを少なくとも層間絶縁膜とパッシベーション膜とで覆うとともに、前記層間絶縁膜と前記パッシベーション膜との間にアルミニウム系配線を形成したツェナーザップダイオードの設置構造において、少なくとも前記ツェナーザップダイオードの接合部上方を前記アルミニウム系配線で覆い、接合部上方の前記アルミニウム系配線を前記ツェナーザップダイオードのアノード部またはカソード部と短絡した状態に設け、かつアルミニウム系配線上の前記パッシベーション膜にボンディングパッドになる開口部を設けたものである。
【０００９】
【作用】
上記構成のツェナーザップダイオードの設置構造では、少なくともツェナーザップダイオードの接合部上方をアルミニウム系配線で覆ったことにより、ツェナーザップダイオードが破壊した際に生じる熱応力によって発生するクラックの進転は、アルミニウム系配線によって抑制される。このため、クラックはパッシベーション膜に達しない。
したがって、パッシベーション膜には、ツェナーザップダイオードを破壊したことによるクラックは発生しない。
【００１０】
【実施例】
第１の発明の実施例を図１の概略構成断面図により説明する。
図に示すように、基板１１には、ツェナーザップダイオード２１が設けられている。このツェナーザップダイオード２１は、例えばＮＰＮトランジスタのエミッタ２２とベース２３との接合を用いたもので、コレクタ２４はアルミニウム系配線１４ｂによってエミッタ２２に短絡させてある。なおコレクタ２４の端子は、いわゆるオープン状態であっても電源電位であってもよい。
【００１１】
上記ツェナーザップダイオード２１は、例えば酸化シリコンよりなる第１の層間絶縁膜１２によって覆われている。この第１の層間絶縁膜１２には、複数のコンタクトホール１３ａ〜１３ｃが設けられていて、各コンタクトホール１３ａ〜１３ｃにはアルミニウム系配線１４ａ，１４ｂが配設されている。このアルミニウム系配線１４ａ，１４ｂは、例えばアルミニウムまたはアルミニウム合金よりなる。
また上記アルミニウム系配線１４ａまたはアルミニウム系配線１４ｂのうちの少なくとも一方は、少なくとも上記ツェナーザップダイオード２１の接合部２５の上方領域に延長して形成されている。
【００１２】
さらに上記アルミニウム系配線１４ａ，１４ｂを覆う状態に第２の層間絶縁膜１５とパッシベーション膜１６が形成されている。
上記の如くに、ツェナーザップダイオード２１は設置される。
【００１３】
上記第１の発明の実施例におけるツェナーザップダイオード２１の設置構造では、アルミニウム系配線１４が少なくとも上記ツェナーザップダイオード２１の接合部２５の上方の領域に延長した状態に形成されていることにより、ツェナーザップダイオード２１を破壊した際に生じる熱応力によって発生するクラック４２の進転は、アルミニウム系配線１４によって抑制される。このため、クラック４２はパッシベーション膜１６に達しない。
【００１４】
次に第２の発明の実施例として、クラック発生防止のアノード系配線をボンディングパッドとして利用したツェナーザップダイオードの設置構造を、図２の概略構成断面図により説明する。なお、前記図１で説明したと同様の構成部品には、同一符号を付す。
【００１５】
図に示すように、基板１１にはツェナーザップダイオード２１が設けられている。このツェナーザップダイオード２１は、上記第１の実施例で説明したと同様の構成を成すので、ここでの詳細な説明は省略する。
【００１６】
上記ツェナーザップダイオード２１は、例えば酸化シリコンよりなる第１の層間絶縁膜１２によって覆われている。この第１の層間絶縁膜１２には、複数のコンタクトホール１３ａ〜１３ｃが設けられていて、各コンタクトホール１３ａ〜１３ｃにはアルミニウム系配線１４ａ，１４ｂが配設されている。このアルミニウム系配線１４ａ，１４ｂは、例えばアルミニウムまたはアルミニウム合金よりなる。
上記アルミニウム系配線１４ａ，１４ｂを覆う状態に第２の層間絶縁膜１５が成膜されている。また上記アルミニウム系配線１４ａ上の第２の層間絶縁膜１５にはコンタクトホール１７が形成されている。
【００１７】
上記ツェナーザップダイオード２１の少なくとも接合部２５の上方における第２の層間絶縁膜１５の上面には、コンタクトホール１７を通してアルミニウム系配線１４ａに接続するボンディングパッド１８が形成されている。
さらに上記２層目のアルミニウム系配線１８を覆う状態にパッシベーション膜１６が形成されている。上記２層目のアルミニウム系配線１８上のパッシベーション膜１６には開口部１９が形成されていて、これをボンディングパッシベーションとして用いる。
【００１８】
上記第２の発明の実施例におけるツェナーザップダイオード２１の設置構造では、ツェナーザップダイオード２１の上方でかつ第２の層間絶縁膜１５とパッシベーション膜１６との間に、２層目のアルミニウム系配線１８を形成したので、ツェナーザップダイオード２１を破壊した際に生じる熱応力によって発生するクラック４３の進転は、２層目のアルミニウム系配線１８によって抑制される。このため、クラック４３はパッシベーション膜１６に達しない。
また上記２層目のアルミニウム系配線１８は逆バイアスを印加する際に用いられるものであって、ツェナーザップダイオード２１には必要なものである。このため、ツェナーザップダイオード２１と２層目のアルミニウム系配線１８とが積層する状態に形成されることにより、形成面積の縮小化が図れる。
【００１９】
上記各実施例で説明したように、ツェナーザップダイオード２１を破壊したことにより発生したクラック４１，４２または４３はパッシベーション膜１６に進転しない。このため、ツェナーザップダイオード２１を搭載した半導体装置（図示せず）をプラスチック封止した後、当該ツェナーザップダイオード２１を破壊してトリミングを行った場合に、封止した半導体装置の耐湿性は劣化しない。
【００２０】
【発明の効果】
以上、説明したように本発明によれば、少なくともツェナーザップダイオードの接合部上方をアルミニウム系配線で覆ったもの、あるいは少なくともツェナーザップダイオードの接合部上方にアルミニウム系配線のボンディングパッドを形成したものでも、ツェナーザップ時に発生したクラックをアルミニウム系配線によって抑制することができる。したがって、パッシベーション膜にクラックは達しない。
よって、本発明のツェナーザップダイオードの設置構造を有する半導体装置は耐湿性の向上を図ることができる。この結果、半導体装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】 第１の発明における実施例の概略構成断面図である。
【図２】 第２の発明における実施例の概略構成断面図である。
【図３】 課題の説明図である。
【符号の説明】
１１ 基板
１２ 第１の層間絶縁膜
１４ａ アルミニウム系配線
１４ｂ アルミニウム系配線
１５ 第２の層間絶縁膜
１６ パッシベーション膜
１８ ２層目のアルミニウム系配線
２１ ツェナーザップダイオード
２５ 接合部[0001]
[Industrial application fields]
The present invention relates to an installation structure of a zener zap diode used for trimming.
[0002]
[Prior art]
In a zener zap trimming device mounted on a semiconductor device, a zener zap diode is arranged at a location where trimming is desired. During normal operation of the semiconductor device, a reverse bias is applied to the zener zap diode, and a current hardly flows, that is, an open state. When it is necessary to perform trimming, high current or high voltage is applied in the reverse direction of the zener zap diode to destroy the zener zap diode, thereby performing trimming in a short circuit state.
[0003]
Here, the occurrence of the destruction (zener zap) will be described. When excessive current flows in the reverse direction through the zener zap diode, the temperature of the junction rises. For this reason, the heat dissipation in the junction and the vicinity thereof becomes uneven, and a local temperature rise region (so-called hot spot) is generated. Current concentrates in this hot spot. When the temperature in this region reaches an intrinsic temperature that causes a sudden increase in carriers, the zener zap diode instantaneously becomes low resistance and its junction is destroyed. Then, aluminum moves due to thermal stress or large current generated when a large current is applied, and a molten filament made of the moved aluminum is generated at the silicon interface between the anode and the cathode electrode. At that time, physical stress is generated in the interlayer insulating film and the passivation film.
[0004]
[Problems to be solved by the invention]
In order to destroy the zener zap diode, it is necessary to apply a current of about 30 mA or more, or a voltage of about 20 V or more.
In this way, since it is necessary to apply a large current or a large voltage, cracks are generated in the interlayer insulating film and the passivation film due to the generation of thermal stress during zener zap and physical stress during generation of aluminum molten filament. Move forward.
That is, as shown in FIG. 3 , during the zener zap, the temperature of the
[0005]
When a semiconductor device that has been sealed with plastic in a state where cracks are generated in an interlayer insulating film and a passivation film or in a passivation film is left in a high-humidity environment, moisture penetrates through the cracks and an aluminum melting filament Corrodes. For this reason, the aluminum filament is broken, and the Zener zap diode again becomes in a so-called open state and returns to its original state. In addition, the moisture entering through the cracks corrodes other aluminum-based wirings, so that the reliability of the semiconductor device is greatly reduced.
[0006]
An object of the present invention is to provide a Zener zap diode installation structure that improves the reliability of a semiconductor device by suppressing the progress of cracks in an interlayer insulating film and a passivation film when a zener zap occurs.
[0007]
[Means for Solving the Problems]
The present invention is an installation structure of a zener zap diode made to achieve the above object.
That is, in a Zener zap diode installation structure in which a Zener zap diode provided on a substrate is covered with at least an interlayer insulating film and a passivation film, and an aluminum-based wiring is formed between the interlayer insulating film and the passivation film. The upper part of the zener zap diode is covered with the aluminum-based wiring, and the aluminum-based wiring above the juncture is provided in a state of being short-circuited with the anode part or the cathode part of the zener zap diode .
[0008]
Alternatively, in the Zener zap diode installation structure in which the Zener zap diode provided on the substrate is covered with at least an interlayer insulating film and a passivation film, and an aluminum-based wiring is formed between the interlayer insulating film and the passivation film. The upper part of the zener zap diode is covered with the aluminum-based wiring, the aluminum-based wiring above the juncture is provided in a state of being short-circuited with the anode or the cathode of the zener zap diode, and the passivation film on the aluminum-based wiring Are provided with openings to be bonding pads .
[0009]
[Action]
In the installation structure of the zener zap diode with the above configuration, the progress of cracks caused by the thermal stress generated when the zener zap diode is destroyed by covering at least the upper part of the junction of the zener zap diode with aluminum wiring Suppressed by system wiring. For this reason, the crack does not reach the passivation film.
Therefore, cracks due to the destruction of the zener zap diode do not occur in the passivation film.
[00 10 ]
【Example】
An embodiment of the first invention will be described with reference to a schematic sectional view of FIG.
As shown in the figure, the substrate 11 is provided with a zener zap diode 21. The zener zap diode 21 uses, for example, a junction between an
[00 11 ]
The zener zap diode 21 is covered with a first interlayer insulating film 12 made of, for example, silicon oxide. The first interlayer insulating film 12 is provided with a plurality of
Further, at least one of the aluminum-based
[00 12 ]
Further, a second interlayer insulating film 15 and a passivation film 16 are formed so as to cover the aluminum-based
As described above, the zener zap diode 21 is installed.
[00 13 ]
In the installation structure of the zener zap diode 21 in the embodiment of the first invention, the aluminum-based wiring 14 is formed in a state extending at least in the region above the junction 25 of the zener zap diode 21, so that the zener Advancement of the
[00 14 ]
Next, as an embodiment of the second invention, the installation structure of the zener diode utilizing anode system wiring cracking prevention as a bonding pad, illustrated by diagrammatic cross-sectional view of FIG. 2. In addition, the same code | symbol is attached | subjected to the component similar to having demonstrated in the said FIG.
[00 15 ]
As shown in the figure, a zener zap diode 21 is provided on the substrate 11. Since the zener zap diode 21 has the same configuration as described in the first embodiment, a detailed description thereof is omitted here.
[00 16 ]
The zener zap diode 21 is covered with a first interlayer insulating film 12 made of, for example, silicon oxide. The first interlayer insulating film 12 is provided with a plurality of
A second interlayer insulating film 15 is formed so as to cover the aluminum-based
[00 17 ]
A bonding pad 18 connected to the
Further, a passivation film 16 is formed so as to cover the second-layer aluminum-based wiring 18. An opening 19 is formed in the passivation film 16 on the second-layer aluminum-based wiring 18, and this is used for bonding passivation.
[00 18 ]
In the installation structure of the zener zap diode 21 in the embodiment of the second invention, the second aluminum wiring 18 is provided above the zener zap diode 21 and between the second interlayer insulating film 15 and the passivation film 16. Therefore, the advance of the
The second-layer aluminum wiring 18 is used when a reverse bias is applied and is necessary for the zener zap diode 21. For this reason, the formation area can be reduced by forming the zener zap diode 21 and the second-layer aluminum wiring 18 in a stacked state.
[00 19 ]
As described in the above embodiments, the
[00 20 ]
【The invention's effect】
As described above, according to the present invention, at least the upper part of the Zener zap diode junction is covered with aluminum wiring, or at least the bonding pad of the aluminum wiring is formed above the Zener zap diode junction. Cracks generated during zener zap can be suppressed by the aluminum-based wiring. Therefore, no cracks reach the passivation film.
Therefore, the semiconductor device having the Zener zap diode installation structure of the present invention can improve moisture resistance. As a result, the reliability of the semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of an embodiment in the first invention.
FIG. 2 is a schematic sectional view of an embodiment of the second invention.
FIG. 3 is an explanatory diagram of a problem.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Board | substrate 12 1st
Claims (2)
少なくとも前記ツェナーザップダイオードの接合部上方を前記アルミニウム系配線で覆い、接合部上方の前記アルミニウム系配線を前記ツェナーザップダイオードのアノード部またはカソード部と短絡した状態に設けたことを特徴とするツェナーザップダイオードの設置構造。In a zener zap diode installation structure in which a zener zap diode provided on a substrate is covered with at least an interlayer insulating film and a passivation film, and an aluminum-based wiring is formed between the interlayer insulating film and the passivation film.
A zener zap characterized in that at least the upper part of the junction of the zener zap diode is covered with the aluminum-based wiring, and the aluminum-based wiring above the junction is short-circuited with the anode part or the cathode part of the zener zap diode. Diode installation structure.
少なくとも前記ツェナーザップダイオードの接合部上方を前記アルミニウム系配線で覆い、接合部上方の前記アルミニウム系配線を前記ツェナーザップダイオードのアノード部またはカソード部と短絡した状態に設け、かつアルミニウム系配線上の前記パッシベーション膜にボンディングパッドになる開口部を設けたことを特徴とするツェナーザップダイオードの設置構造。In a zener zap diode installation structure in which a zener zap diode provided on a substrate is covered with at least an interlayer insulating film and a passivation film, and an aluminum-based wiring is formed between the interlayer insulating film and the passivation film.
At least the upper part of the Zener zap diode junction is covered with the aluminum-based wiring, the aluminum-based wiring above the junction is provided in a state of being short-circuited with the anode part or the cathode part of the Zener zap diode, and An installation structure of a zener zap diode, wherein an opening serving as a bonding pad is provided in a passivation film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02726993A JP3758194B2 (en) | 1993-01-22 | 1993-01-22 | Zener zap diode installation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02726993A JP3758194B2 (en) | 1993-01-22 | 1993-01-22 | Zener zap diode installation structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224452A JPH06224452A (en) | 1994-08-12 |
| JP3758194B2 true JP3758194B2 (en) | 2006-03-22 |
Family
ID=12216364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02726993A Expired - Fee Related JP3758194B2 (en) | 1993-01-22 | 1993-01-22 | Zener zap diode installation structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3758194B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7401416B2 (en) | 2020-09-11 | 2023-12-19 | 株式会社東芝 | semiconductor equipment |
-
1993
- 1993-01-22 JP JP02726993A patent/JP3758194B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224452A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5439968B2 (en) | Semiconductor device | |
| JP5168870B2 (en) | Semiconductor device | |
| JP2005116962A (en) | Package type semiconductor device | |
| JP5589342B2 (en) | Semiconductor device | |
| JP3758194B2 (en) | Zener zap diode installation structure | |
| JP2007201247A (en) | High withstand voltage semiconductor device | |
| JP4797445B2 (en) | Insulated gate bipolar transistor | |
| JP2005019798A (en) | Mold type semiconductor device and method for manufacturing the same | |
| JP5741666B2 (en) | Semiconductor device | |
| JP4085639B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4035447B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20120199989A1 (en) | Circuit arrangement and manufacturing method thereof | |
| KR102296270B1 (en) | Dual side cooling power module and manufacturing method of the same | |
| JPH0464183B2 (en) | ||
| JPH0581192B2 (en) | ||
| JP4095706B2 (en) | Semiconductor device | |
| JP2020202250A5 (en) | ||
| KR102374895B1 (en) | Fuse pad, printed circuit board including the fuse pad and method for manufacturing thereof | |
| JPH0878413A (en) | Protective device of semiconductor | |
| JP3134357B2 (en) | Semiconductor device | |
| JP5588615B2 (en) | Bipolar semiconductor device and manufacturing method thereof | |
| JP2001291830A (en) | Semiconductor device | |
| JP2022038003A (en) | Semiconductor device | |
| JPH0629466A (en) | Semiconductor integrated circuit | |
| JPH025478A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |