KR102296270B1 - Dual side cooling power module and manufacturing method of the same - Google Patents

Dual side cooling power module and manufacturing method of the same Download PDF

Info

Publication number
KR102296270B1
KR102296270B1 KR1020190164038A KR20190164038A KR102296270B1 KR 102296270 B1 KR102296270 B1 KR 102296270B1 KR 1020190164038 A KR1020190164038 A KR 1020190164038A KR 20190164038 A KR20190164038 A KR 20190164038A KR 102296270 B1 KR102296270 B1 KR 102296270B1
Authority
KR
South Korea
Prior art keywords
power module
double
spacer
cooling power
sided cooling
Prior art date
Application number
KR1020190164038A
Other languages
Korean (ko)
Other versions
KR20210073328A (en
Inventor
이동헌
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020190164038A priority Critical patent/KR102296270B1/en
Publication of KR20210073328A publication Critical patent/KR20210073328A/en
Application granted granted Critical
Publication of KR102296270B1 publication Critical patent/KR102296270B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 일 관점에 따르면, 양면 냉각 파워 모듈을 제공한다. 상기 양면 냉각 파워 모듈은 하부기판; 상기 하부기판 상에 형성된 반도체 칩; 상기 하부기판의 상면과 수평한 방향으로 관통되어 형성된 복수개의 홈부를 구비하며, 상기 반도체 칩 상에 형성된 스페이서; 및 상기 스페이서 상에 형성된 상부기판;을 포함할 수 있다.According to one aspect of the present invention, there is provided a double-sided cooling power module. The double-sided cooling power module includes a lower substrate; a semiconductor chip formed on the lower substrate; a spacer formed on the semiconductor chip and having a plurality of grooves penetrating through the upper surface of the lower substrate in a horizontal direction; and an upper substrate formed on the spacer.

Description

양면 냉각 파워 모듈 및 이의 제조방법{Dual side cooling power module and manufacturing method of the same}Dual side cooling power module and manufacturing method of the same

본 발명은 양면 냉각 파워 모듈 및 이의 제조방법에 관한 것으로서, 더 상세하게는 냉각 효율 향상 및 신뢰성 향상을 위한 양면 냉각 파워 모듈 및 이의 제조방법에 관한 것이다.The present invention relates to a double-sided cooling power module and a manufacturing method thereof, and more particularly, to a double-sided cooling power module for improving cooling efficiency and improving reliability, and a manufacturing method thereof.

양면 냉각 파워 모듈은 하이브리드 및 전기차의 모터를 구동시키기 위한 인버터에 들어가는 모듈이며, 모터를 구동시키기 위해 고전압, 고전류를 필요로 한다. 모터를 구동시키기 위해서는, 양면 냉각 파워 모듈에 들어가는 핵심 소자인 IGBT 칩은 고전압, 고전류에서 동작을 계속하게 된다. 이 때, IGBT 칩의 온도가 올라가게 됨에 따라, 양면 냉각 파워 모듈의 온도가 올라가게 된다. 이를 방지하기 위해, 파워 모듈의 냉각 효율이 매우 중요하다.The double-sided cooling power module is a module that goes into the inverter to drive the motors of hybrid and electric vehicles, and requires high voltage and high current to drive the motor. In order to drive the motor, the IGBT chip, a key element in the double-sided cooling power module, continues to operate at high voltage and high current. At this time, as the temperature of the IGBT chip increases, the temperature of the double-sided cooling power module increases. To prevent this, the cooling efficiency of the power module is very important.

양면 냉각 파워 모듈은 하이사이드(high side)/로우사이드(low side) 기능을 수행하기 위해, IGBT 칩 및 다이오드(diode)가 필요하다. 또, DC 전원을 AC 전원으로 변환하기 위해, 해당 하이사이드/로우사이드의 기능을 수행하는 IGBT 칩 및 다이오드가 온/오프를 반복하여 전력을 출력하게 된다. 그리고, 온/오프가 수행되며, 전력을 출력하는 과정에서 IGBT 칩 및 다이오드가 가열되며, 적절한 냉각이 수반되지 않으면, 칩의 파괴를 유발하는 문제점이 있다.The double-sided cooling power module requires an IGBT chip and a diode to perform a high-side/low-side function. In addition, in order to convert DC power to AC power, the IGBT chip and diode performing the corresponding high-side/low-side function output power by repeatedly turning on/off. In addition, the on/off is performed, and the IGBT chip and the diode are heated in the process of outputting power, and if proper cooling is not accompanied, there is a problem of causing the destruction of the chip.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 효율적인 양면 냉각이 이루어지도록 하이사이드/로우사이드 기능을 구현하기 위해 필요한 스페이서의 구조를 변경하여 냉각효율 및 신뢰성을 향상시킬 수 있는 양면 냉각 파워 모듈 및 이의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention is to solve various problems including the above problems, and it is possible to improve the cooling efficiency and reliability by changing the structure of the spacer necessary to implement the high-side/low-side function so that efficient double-sided cooling is achieved. An object of the present invention is to provide a double-sided cooling power module and a method for manufacturing the same. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따르면, 양면 냉각 파워 모듈을 제공한다. 상기 양면 냉각 파워 모듈은 하부기판; 상기 하부기판 상에 형성된 반도체 칩; 상기 하부기판의 상면과 수평한 방향으로 관통되어 형성된 복수개의 홈부를 구비하며, 상기 반도체 칩 상에 형성된 스페이서; 및 상기 스페이서 상에 형성된 상부기판;을 포함할 수 있다.According to one aspect of the present invention, there is provided a double-sided cooling power module. The double-sided cooling power module includes a lower substrate; a semiconductor chip formed on the lower substrate; a spacer formed on the semiconductor chip and having a plurality of grooves penetrating through the upper surface of the lower substrate in a horizontal direction; and an upper substrate formed on the spacer.

상기 양면 냉각 파워 모듈에 있어서, 상기 복수개의 홈부는 상기 스페이서의 측면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치될 수 있다.In the double-sided cooling power module, the plurality of grooves may pass through at least some of the side surfaces of the spacer, but may be disposed on the same line and spaced apart from each other by the distance between the emitter electrodes.

상기 양면 냉각 파워 모듈에 있어서, 상기 복수개의 홈부는 상기 스페이서의 측면 중앙 부분에 형성될 수 있다.In the double-sided cooling power module, the plurality of grooves may be formed in a central portion of a side surface of the spacer.

상기 양면 냉각 파워 모듈에 있어서, 상기 복수개의 홈부는 상기 스페이서의 하면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치될 수 있다.In the double-sided cooling power module, the plurality of grooves may pass through at least any part of the lower surface of the spacer, but may be disposed to be spaced apart from each other by the distance of the emitter electrodes on the same line.

상기 양면 냉각 파워 모듈에 있어서, 상기 복수개의 홈부는, 상기 스페이서의 측면 중 적어도 어느 일부를 관통하여 제 1 열에 배치되는 상부 홈부; 및 상기 스페이서의 측면 중 적어도 어느 일부를 관통하여 제 2 열에 배치되는 하부 홈부;를 포함할 수 있다.In the double-sided cooling power module, the plurality of grooves may include: upper grooves disposed in a first row through at least some of the side surfaces of the spacer; and a lower groove portion disposed in the second row through at least some of the side surfaces of the spacer.

상기 양면 냉각 파워 모듈에 있어서, 상기 제 1 열은 상기 제 2 열보다 상대적으로 더 높은 위치일 수 있다.In the double-sided cooling power module, the first row may be relatively higher than the second row.

상기 양면 냉각 파워 모듈에 있어서, 상기 하부기판의 양단에 배치되며, 배치된 위치에 따라 상기 하부기판의 일단에 접합된 제 1 리드프레임; 및 상기 하부기판의 타단과 절연된 제 2 리드프레임;을 더 포함하며, 상기 제 2 리드프레임은 와이어 본딩에 의해 상기 반도체 칩과 전기적으로 연결될 수 있다.In the double-sided cooling power module, it is disposed on both ends of the lower substrate, the first lead frame bonded to one end of the lower substrate according to the arrangement position; and a second lead frame insulated from the other end of the lower substrate, wherein the second lead frame may be electrically connected to the semiconductor chip by wire bonding.

상기 양면 냉각 파워 모듈에 있어서, 상기 하부기판, 상기 리드프레임, 상기 상부기판의 외주면을 감싸도록 형성된 몰딩부;를 포함하고, 상기 리드프레임의 적어도 어느 일부는 상기 몰딩부의 외부로 돌출될 수 있다.In the double-sided cooling power module, a molding portion formed to surround outer peripheral surfaces of the lower substrate, the lead frame, and the upper substrate, and at least any part of the lead frame may protrude to the outside of the molding portion.

상기 양면 냉각 파워 모듈에 있어서, 상기 복수개의 홈부의 내부는 상기 몰딩부에 의해 채워질 수 있다.In the double-sided cooling power module, the inside of the plurality of grooves may be filled by the molding part.

본 발명의 다른 관점에 따르면, 양면 냉각 파워 모듈의 제조방법을 제공한다. 상기 양면 냉각 파워 모듈의 제조방법은 하부기판 상에 반도체 칩을 형성하는 단계; 상기 하부기판의 상면과 수평한 방향으로 관통되어 형성된 복수개의 홈부를 구비하는 스페이서를 상기 반도체 칩 상에 형성하는 단계; 및 상기 스페이서 상에 상부기판을 형성하는 단계;를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a double-sided cooling power module. The manufacturing method of the double-sided cooling power module includes: forming a semiconductor chip on a lower substrate; forming a spacer on the semiconductor chip, the spacer having a plurality of grooves formed through the upper surface of the lower substrate in a horizontal direction; and forming an upper substrate on the spacer.

상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 복수개의 홈부는 상기 스페이서의 측면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치되도록 설계될 수 있다.In the method of manufacturing the double-sided cooling power module, the plurality of grooves may be designed to pass through at least some of the side surfaces of the spacer, but be spaced apart from each other by the distance between the emitter electrodes on the same line.

상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 복수개의 홈부는 상기 반도체 칩과 맞닿는 상기 스페이서의 하면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치되도록 설계될 수 있다.In the method of manufacturing the double-sided cooling power module, the plurality of grooves may be designed to pass through at least any part of the lower surface of the spacer in contact with the semiconductor chip, and be arranged to be spaced apart from each other by the distance between the emitter electrodes on the same line. have.

상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 복수개의 홈부는 상부 홈부 및 하부 홈부를 포함하고, 상기 상부 홈부는 상기 스페이서의 측면 중 적어도 어느 일부가 관통되어 제 1 열에 복수개의 홈부가 이격되어 배치되며, 상기 하부 홈부는 상기 스페이서의 측면 중 적어도 어느 일부가 관통되어 제 2 열에 복수개의 홈부가 이격되어 배치되도록 설계될 수 있다.In the method of manufacturing the double-sided cooling power module, the plurality of grooves includes an upper groove and a lower groove, and the upper groove is disposed with a plurality of grooves spaced apart from each other in a first row through at least some of the side surfaces of the spacer. The lower groove portion may be designed such that at least any part of the side surface of the spacer is penetrated so that a plurality of groove portions are spaced apart from each other in the second row.

상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 제 1 열은 상기 제 2 열보다 상대적으로 더 높은 위치에 형성될 수 있다.In the method of manufacturing the double-sided cooling power module, the first row may be formed at a position relatively higher than that of the second row.

상기 양면 냉각 파워 모듈의 제조방법에 있어서, 상기 복수개의 홈부는 몰딩부에 의해 내부가 매립될 수 있다.In the method of manufacturing the double-sided cooling power module, the interior of the plurality of grooves may be filled by a molding part.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 종래에 사용하던 스페이서의 구조 변화를 통해 고전력 동장시 더 낮은 온도 상승 동반 효과가 가능하여 보다 높은 신뢰성을 만족시킬 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, a lower temperature rise accompanying effect is possible during high power copper operation through a structural change of a spacer used in the prior art, so that higher reliability can be satisfied. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 보여주는 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 보여주는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 상면도이다.
도 4 내지 도 7은 본 발명의 실시예들에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 단면도이다.
도 8은 본 발명의 비교예에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 단면도이다.1 is a schematic plan view showing a double-sided cooling power module according to an embodiment of the present invention.
2 is a circuit diagram showing a double-sided cooling power module according to an embodiment of the present invention.
3 is a top view schematically illustrating the structure of a double-sided cooling power module according to an embodiment of the present invention.
4 to 7 are cross-sectional views schematically illustrating the structure of a double-sided cooling power module according to embodiments of the present invention.
8 is a cross-sectional view schematically illustrating the structure of a double-sided cooling power module according to a comparative example of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms. It is provided to fully inform In addition, in the drawings for convenience of description, the size of the components may be exaggerated or reduced.

다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 "바로 위에(directly on)" 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.Unless defined otherwise, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. In the drawings, the sizes of layers and regions are exaggerated for the sake of illustration, and are therefore provided to illustrate the general structures of the present invention. Like reference signs indicate like elements. When referring to one component, such as a layer, region, or substrate, being on another component, it will be understood that other intervening components may also be present, either directly on top of the other component or in between. On the other hand, when referring to one component being “directly on” of another component, it is understood that no intervening components are present.

이하에서는 양면 냉각 파워 모듈의 구조에 따른 문제점 및 그에 따른 해결수단에 대해서 도면을 참조하여 후술한다.Hereinafter, problems according to the structure of the double-sided cooling power module and solutions thereof will be described later with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 보여주는 개략적인 평면도이고, 도 2는 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈을 보여주는 회로도이다.1 is a schematic plan view showing a double-sided cooling power module according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a double-sided cooling power module according to an embodiment of the present invention.

도 1을 참조하면, 양면 냉각 파워 모듈(1000)은 메인 셀 영역(MC) 및 센서 영역(SA)을 포함하는 반도체층(105)을 이용하여 구현될 수 있다. 이러한 양면 냉각 파워 모듈(1000)은 웨이퍼(wafer), 칩(chip) 또는 다이(die) 구조를 포함할 수 있다.Referring to FIG. 1 , the double-sided cooling power module 1000 may be implemented using a semiconductor layer 105 including a main cell area MC and a sensor area SA. The double-sided cooling power module 1000 may include a wafer, chip, or die structure.

예를 들어, 메인 셀 영역(MC)에는 복수의 전력 반도체 트랜지스터들(power semiconductor transistors; 이하, PT)이 형성될 수 있다. 예를 들어, 전력 반도체 트랜지스터(PT)는 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하, IGBT) 또는 전력 모스펫(power MOSFET)을 포함할 수 있다. IGBT는 게이트 전극, 에미터 전극(emitter electrode) 및 컬렉터 전극(collector electrode)을 포함할 수 있다. 도 2에서는 양면 냉각 파워 모듈(1000)로 IGBT를 예로 설명한다.For example, a plurality of power semiconductor transistors (hereinafter, PT) may be formed in the main cell region MC. For example, the power semiconductor transistor PT may include an insulated gate bipolar transistor (IGBT) or a power MOSFET. The IGBT may include a gate electrode, an emitter electrode, and a collector electrode. In FIG. 2 , an IGBT will be described as an example of the double-sided cooling power module 1000 .

도 1 및 도 2를 참조하면, 양면 냉각 파워 모듈(1000)은 외부와 연결을 위한 복수의 단자들을 포함할 수 있다. 예를 들어, 양면 냉각 파워 모듈(1000)은 전력 반도체 트랜지스터들(PT)의 에미터 전극에 연결되는 에미터 단자(69) 및 켈빈 에미터 단자(66), 전력 반도체 트랜지스터들(PT)의 게이트 전극과 연결되는 게이트 단자(62), 전류를 모니터링하기 위한 전류 센서 트랜지스터들(ST)과 연결되는 전류 센서 단자(64), 온도를 모니터링하기 위한 온도 센서(TC)와 연결되는 온도 센서 단자들(67, 68) 및/또는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)의 컬렉터 전극과 연결되는 컬렉터 단자(61)를 포함할 수 있다. 도 2에서 컬렉터 단자(61)는 도 1에서 양면 냉각 파워 모듈(1000)의 후면 상에 있다.1 and 2 , the double-sided cooling power module 1000 may include a plurality of terminals for connection to the outside. For example, the double-sided cooling power module 1000 includes an emitter terminal 69 and a Kelvin emitter terminal 66 connected to the emitter electrodes of the power semiconductor transistors PT, and gates of the power semiconductor transistors PT. The gate terminal 62 connected to the electrode, the current sensor terminal 64 connected to the current sensor transistors ST for monitoring the current, the temperature sensor terminals connected to the temperature sensor TC for monitoring the temperature ( 67 and 68 and/or a collector terminal 61 connected to collector electrodes of the power semiconductor transistors PT and the current sensor transistors ST. The collector terminal 61 in FIG. 2 is on the rear side of the double-sided cooling power module 1000 in FIG. 1 .

온도 센서(TC)는 온도 센서 단자들(67, 68)과 연결된 정션 다이오드(junction diode)를 포함할 수 있다. 정션 다이오드는 적어도 하나의 n형 불순물 영역과 적어도 하나의 p형 불순물 영역의 접합 구조, 예컨대 P-N 접합 구조, P-N-P 접합 구조, N-P-N 접합 구조 등을 포함할 수 있다. 본 구조는 양면 냉각 파워 모듈(100) 내에 온도 센서(TC)가 내장된 구조를 예시적으로 설명하고 있으나, 이 실시예의 변형된 예에서 온도 센서(TC)가 생략될 수도 있다.The temperature sensor TC may include a junction diode connected to the temperature sensor terminals 67 and 68 . The junction diode may include a junction structure of at least one n-type impurity region and at least one p-type impurity region, for example, a P-N junction structure, a P-N-P junction structure, an N-P-N junction structure, or the like. Although this structure exemplarily describes a structure in which the temperature sensor TC is built in the double-sided cooling power module 100, the temperature sensor TC may be omitted in a modified example of this embodiment.

전력 반도체 트랜지스터(PT)는 에미터 단자(69)와 컬렉터 단자(61) 사이에 접속되고, 전류 센서 트랜지스터(ST)는 전류 센서 단자(64)와 컬렉터 단자(61) 사이에 전력 반도체 트랜지스터(PT)와 일부 병렬적으로 접속된다. 전류 센서 트랜지스터(ST)의 게이트 전극과 전력 반도체 트랜지스터(PT)의 게이트 전극은 소정의 저항을 개재하여 게이트 단자(62)에 공유로 연결된다.The power semiconductor transistor PT is connected between the emitter terminal 69 and the collector terminal 61 , and the current sensor transistor ST is connected between the current sensor terminal 64 and the collector terminal 61 , the power semiconductor transistor PT ) and some parallel connections. The gate electrode of the current sensor transistor ST and the gate electrode of the power semiconductor transistor PT are commonly connected to the gate terminal 62 via a predetermined resistor.

전류 센서 트랜지스터(ST)는 전력 반도체 트랜지스터(PT)와 실질적으로 같은 구조로 형성되며, 다만 소정의 비로 축소되어 형성될 수 있다. 이에 따라, 전류 센서 트랜지스터(ST)의 출력 전류를 모니터링함으로써 전력 반도체 트랜지스터(PT)의 출력 전류를 간접적으로 모니터링할 수 있게 된다.The current sensor transistor ST has a structure substantially the same as that of the power semiconductor transistor PT, but may be reduced by a predetermined ratio. Accordingly, it is possible to indirectly monitor the output current of the power semiconductor transistor PT by monitoring the output current of the current sensor transistor ST.

이 실시예에서, 에미터 단자(69) 및 전류 센서 단자(64)는 소정의 보호 저항(Re)을 통해서 연결될 수 있다. 보호 저항(Re)은 양면 냉각 파워 모듈(1000)의 정상적인 동작 시에는 에미터 단자(69)와 전류 센서 단자(64) 사이를 절연시켜 실질적으로 전류의 흐름을 허용하지 않도록 충분히 큰 절연 저항일 수 있다. 다만, 에미터 단자(69) 및 전류 센서 단자(64)가 보호 저항(Re)을 통해서 연결된다는 의미는, 비정상적인 동작 상황, 예컨대 ESD(electro static discharge) 상황 같은 경우에는 전류의 흐름을 허용하도록 전기적으로 연결된 것을 의미할 수 있다.In this embodiment, the emitter terminal 69 and the current sensor terminal 64 may be connected through a predetermined protection resistor Re. The protection resistance Re may be a sufficiently large insulation resistance to insulate between the emitter terminal 69 and the current sensor terminal 64 to substantially not allow the flow of current during normal operation of the double-sided cooling power module 1000 . have. However, the meaning that the emitter terminal 69 and the current sensor terminal 64 are connected through the protection resistor Re means that in an abnormal operation situation, for example, an electrostatic discharge (ESD) situation, the electrical current is allowed to flow. may mean connected to

따라서, 정상적인 동작 상황에서는 전력 반도체 트랜지스터(PT)의 에미터 단자(69)를 통한 전류 또는 전자 흐름과 전류 센서 트랜지스터(ST)의 전류 센서 단 자(64)를 통한 전류 또는 전자의 흐름은 구분된다. 다만, 비정상적인 동작 상황, 예컨대 ESD 상황에서는 매우 큰 전압이 걸리거나 매우 큰 전류가 유입되어, 전류 센서 트랜지스터(ST)의 전류 또는 전자 흐름이 보호 저항(Re)을 통해서 전력 반도체 트랜지스터(PT) 방향으로 분배될 수 있다. 이에 따라, 메인 셀 영역(MC)에 비해서 상대적으로 크기가 작은 센서 영역(SA)에서도 정전 용량을 늘리고 정전 특성을 향상시킬 수 있게 된다. 즉, 보호 저항(Re)을 통한 전류 분배를 이용하여, 센서 영역(SA)이 ESD 충격으로부터 보호될 수 있다.Accordingly, in a normal operating situation, the flow of current or electrons through the emitter terminal 69 of the power semiconductor transistor PT and the flow of current or electrons through the current sensor terminal 64 of the current sensor transistor ST are distinguished. . However, in an abnormal operation situation, for example, an ESD situation, a very large voltage is applied or a very large current is introduced, so that the current or electron flow of the current sensor transistor ST is directed toward the power semiconductor transistor PT through the protection resistor Re. can be distributed. Accordingly, it is possible to increase the capacitance and improve the electrostatic characteristics even in the sensor area SA, which has a relatively small size compared to the main cell area MC. That is, the sensor area SA may be protected from ESD impact by using the current distribution through the protection resistor Re.

도 3은 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 상면도이고, 도 4 내지 도 7은 본 발명의 실시예들에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 단면도이며, 도 8은 본 발명의 비교예에 따른 양면 냉각 파워 모듈의 구조를 개략적으로 도해하는 단면도이다. 여기서, 도 4 내지 도 8의 단면도는 도 3의 (b)에 도시된 VIII-VIII을 기준으로 절단한 것을 의미한다.3 is a top view schematically illustrating the structure of a double-sided cooling power module according to an embodiment of the present invention, and FIGS. 4 to 7 are schematically illustrating the structure of a double-sided cooling power module according to embodiments of the present invention. 8 is a cross-sectional view schematically illustrating the structure of a double-sided cooling power module according to a comparative example of the present invention. Here, the cross-sectional views of FIGS. 4 to 8 mean a cut based on VIII-VIII shown in FIG. 3B .

도 3의 (a)를 참조하면, 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈(1100)은 하부기판(100) 상에 반도체 칩(210), 스페이서(300) 및 상부기판(500)이 순서대로 적층되어 있으며, 하부기판(100)의 주변에 리드프레임으로 구성된 여러 단자들이 형성된 것을 포함한다. 도 3의 (b)에 도시된 도면은 (a)에 도시된 도면에서 일점 쇄선으로 구분된 영역(VIII-VIII)을 확대한 것으로서, 복수개로 구분된 하부기판(100) 상에 반도체 칩(210) 혹은 다이오드(200)가 적층되며, 반도체 칩(210) 혹은 다이오드(200) 상에 스페이서(300)가 형성된다. 이 때, 반도체 칩(210) 혹은 다이오드(200)가 형성되지 않은 영역 중 일부에는 비아 스페이서 (350)가 형성된다. 비아 스페이서(350)의 높이는 반도체 칩(210) 및 스페이서(300)의 적층 높이 또는 다이오드(200) 및 스페이서(300)의 적층 높이만큼 형성된다. 이후에, 스페이서(300) 및 비아 스페이서(350) 상에 복수개로 구분된 상부기판(500)을 적층한다. Referring to FIG. 3A , a double-sided cooling power module 1100 according to an embodiment of the present invention includes a semiconductor chip 210 , a spacer 300 and an upper substrate 500 on a lower substrate 100 . It is stacked in order, and includes a plurality of terminals formed of a lead frame on the periphery of the lower substrate 100 . The diagram shown in (b) of FIG. 3 is an enlarged view of regions VIII-VIII separated by a dashed-dotted line in the diagram shown in (a), and a semiconductor chip 210 on the lower substrate 100 divided into a plurality of parts. ) or the diode 200 are stacked, and the spacer 300 is formed on the semiconductor chip 210 or the diode 200 . In this case, the via spacer 350 is formed in a portion of the region where the semiconductor chip 210 or the diode 200 is not formed. The via spacer 350 is formed to have the same height as the stacking height of the semiconductor chip 210 and the spacer 300 or the stacking height of the diode 200 and the spacer 300 . Thereafter, a plurality of divided upper substrates 500 are stacked on the spacer 300 and the via spacer 350 .

도 4를 참조하면, 본 발명의 일 실시예에 따른 양면 냉각 파워 모듈(1100)은, 하부기판(100) 상에 반도체 칩(210)을 형성한다. 여기서, 하부기판(100)은 예를 들어, AMC(active metal brazed copper) 기판 또는 DBC(direct bonder copper) 기판을 사용할 수 있다. 하부기판(100)은 구리(Cu)와 같은 전도성이 좋은 금속층(102, 106)이 세라믹 기판(104)의 상부면 및 하부면 상에 형성된 것으로서, 적어도 하나 이상의 층이 적층된 형태로 형성될 수 있다.Referring to FIG. 4 , in the double-sided cooling power module 1100 according to an embodiment of the present invention, a semiconductor chip 210 is formed on a lower substrate 100 . Here, the lower substrate 100 may be, for example, an active metal brazed copper (AMC) substrate or a direct bonder copper (DBC) substrate. The lower substrate 100 is formed in which metal layers 102 and 106 having good conductivity such as copper (Cu) are formed on the upper and lower surfaces of the ceramic substrate 104, and at least one or more layers may be stacked. have.

하부기판(100)은 제 1 하부 금속층(102), 제 1 세라믹층(104) 및 제 1 상부 금속층(106)을 포함할 수 있다. 제 1 세라믹 기판(104)의 하부면과 상부면 각각에 제 1 하부 금속층(102)과 제 1 상부 금속층(106)이 형성될 수 있다. 여기서, 제 1 하부 금속층(102)과 제 1 상부 금속층(106)은 금속회로패턴으로 이해될 수 있다.The lower substrate 100 may include a first lower metal layer 102 , a first ceramic layer 104 , and a first upper metal layer 106 . A first lower metal layer 102 and a first upper metal layer 106 may be formed on a lower surface and an upper surface of the first ceramic substrate 104 , respectively. Here, the first lower metal layer 102 and the first upper metal layer 106 may be understood as a metal circuit pattern.

제 1 상부 금속층(106) 상에 반도체 칩(210)이 배치되며, 반도체 칩(210)이 실장될 수 있도록 제 1 상부 금속층(106)은 금속회로패턴이 형성될 수 있다.A semiconductor chip 210 is disposed on the first upper metal layer 106 , and a metal circuit pattern may be formed on the first upper metal layer 106 so that the semiconductor chip 210 can be mounted thereon.

제 1 상부 금속층(106)과 반도체 칩(210) 사이에는 제 1 솔더 프리폼(130)을 개재하여 솔더링함으로써 하부기판(100) 상에 반도체 칩(210)을 접합할 수 있다.The semiconductor chip 210 may be bonded to the lower substrate 100 by soldering with the first solder preform 130 interposed between the first upper metal layer 106 and the semiconductor chip 210 .

이후에, 반도체 칩(210) 상에 스페이서(300)를 형성한다. 스페이서(300)는 반도체 칩(210)의 형성방법과 동일하게, 반도체 칩(210)과 스페이서(300) 사이에 제 2 솔더 프리폼(140)을 개재하여 솔더링한다. 스페이서(300)는 반도체 칩(210) 상에 형성되며, 반도체 칩(210)의 상부 또는 하부로 전기적 신호 및 방열을 수행할 수 있다. 스페이서(300)는 예를 들어, 구리(Cu)와 같은 전도성이 우수한 금속을 사용할 수 있으며, 반도체 칩(210)과 리드프레임(400)을 전기적으로 연결하는 와이어(150)를 보호하기 위해 하부기판(100) 및 상부기판(500) 사이의 갭(gap)을 일정하게 유지하는 기능을 한다.Thereafter, spacers 300 are formed on the semiconductor chip 210 . The spacer 300 is soldered with the second solder preform 140 interposed between the semiconductor chip 210 and the spacer 300 in the same manner as in the method of forming the semiconductor chip 210 . The spacer 300 is formed on the semiconductor chip 210 , and may perform an electrical signal and heat radiation to an upper portion or a lower portion of the semiconductor chip 210 . The spacer 300 may use a metal with excellent conductivity, such as copper (Cu), for example, and a lower substrate to protect the wire 150 electrically connecting the semiconductor chip 210 and the lead frame 400 . It functions to constantly maintain a gap between ( 100 ) and the upper substrate ( 500 ).

스페이서(300)의 내부에는 복수개의 홈부(310)를 포함한다. 반도체 칩(210) 상에 스페이서(300)를 형성한 후 복수개의 홈부(310)를 가공하는 것이 아니라, 스페이서(300) 내에 복수개의 홈부(310)를 먼저 가공한다. 즉, 제 2 솔더 프리폼(140)을 이용하여, 복수개의 홈부(310)가 구비된 스페이서(300)를 반도체 칩(210) 상에 형성한다. The spacer 300 includes a plurality of grooves 310 . After the spacer 300 is formed on the semiconductor chip 210 , the plurality of grooves 310 are first machined in the spacer 300 , instead of machining the plurality of grooves 310 . That is, the spacer 300 provided with the plurality of grooves 310 is formed on the semiconductor chip 210 using the second solder preform 140 .

복수개의 홈부(310)는 스페이서(300)의 측면 중 적어도 어느 일부를 관통하되, 동일한 선상에 소정의 거리만큼 이격되어 배치된다. 여기서, 복수개의 홈부(310)는 하부기판(100)의 상면과 수평한 방향으로 관통되어 형성된다. 상기 소정의 거리는 열전달계수 차이에 의한 응력으로 발생하는 크랙(crack)을 해소하기 위한 설계에 따라 정해질 수 있다. The plurality of grooves 310 pass through at least some of the side surfaces of the spacer 300 , but are disposed on the same line and spaced apart by a predetermined distance. Here, the plurality of grooves 310 are formed to penetrate in a direction parallel to the upper surface of the lower substrate 100 . The predetermined distance may be determined according to a design for resolving cracks generated by stress caused by a difference in heat transfer coefficients.

이하에서, 도 8을 참조하여 종래의 양면 냉각 파워 모듈(200)의 스페이서(300) 구조에 따라 발생하는 크랙에 대해서 구체적으로 후술한다. 여기서, 도 4를 참조하여 상술한 바와 동일한 부분은 생략한다.Hereinafter, cracks occurring according to the structure of the spacer 300 of the conventional double-sided cooling power module 200 will be described in detail with reference to FIG. 8 . Here, the same parts as described above with reference to FIG. 4 will be omitted.

구체적으로, 반도체 칩(210)의 상부에 스페이서(300)가 형성된다. 이 때, 스페이서(300)의 내부에는 복수개의 홈부가 존재하지 않는다. 이 경우, 고온 솔더링 접합 공정이 진행될 때마다 열팽창계수가 서로 다른 반도체 칩(210) 및 스페이서(300) 등이 수축과 팽창을 반복하게 되어 서로에게 물리적인 스트레스를 받음으로써, 각 재료의 물리적 한계에 도달하게 되면, 반도체 칩(210)과 스페이서(300) 사이의 접합력 저하에 의한 크랙 또는 스페이서(300)의 휨, 뒤틀림 등에 의한 결함이 발생하게 된다.Specifically, the spacer 300 is formed on the semiconductor chip 210 . At this time, a plurality of grooves do not exist inside the spacer 300 . In this case, whenever the high-temperature soldering bonding process is performed, the semiconductor chip 210 and the spacer 300 having different coefficients of thermal expansion repeat contraction and expansion, thereby receiving physical stress from each other, thereby limiting the physical limits of each material. When reaching, a crack due to a decrease in bonding force between the semiconductor chip 210 and the spacer 300 or a defect due to bending or distortion of the spacer 300 occurs.

또한, 양면 냉각 파워 모듈(2000)의 온/오프 반복시 전력을 출력하는 과정에서 반도체 칩(210)이 가열되어 적절한 냉각이 수반되지 않게 될 경우, 반도체 칩(210)의 파괴를 유발하게 된다.In addition, when the semiconductor chip 210 is heated in the process of outputting power when the double-sided cooling power module 2000 is repeatedly turned on/off, and proper cooling is not accompanied, the semiconductor chip 210 is destroyed.

이와 같은 문제점을 해결하기 위해서, 본 발명의 실시예들에서는 스페이서(300)의 구조를 개선함으로써, 상술한 스트레스를 해소하여 양면 냉각 파워 모듈(1100)의 성능 향상과 수율을 향상시키고자 한다.In order to solve such a problem, in the embodiments of the present invention, by improving the structure of the spacer 300 , the above-described stress is relieved to improve the performance and yield of the double-sided cooling power module 1100 .

다시 도 4를 참조하면, 복수개의 홈부(310)는 스페이서(300)의 측면 중 적어도 어느 일부에 형성될 수 있으나, 바람직하게는, 스페이서(300)의 측면 중앙 부분을 관통하여 형성될 수 있다. 이 때, 복수개의 홈부(310)의 간격은 스페이서(300)의 단면적 및 홈부(310)의 개수에 따라 상이하게 정해진다. 복수개의 홈부(310)의 형태 및 크기는 개수 및 간격에 따라 상이하게 제어된다.Referring back to FIG. 4 , the plurality of grooves 310 may be formed on at least any part of the side surface of the spacer 300 , but preferably, may be formed through a central portion of the side surface of the spacer 300 . In this case, the spacing between the plurality of grooves 310 is determined differently depending on the cross-sectional area of the spacer 300 and the number of the grooves 310 . The shape and size of the plurality of grooves 310 are controlled differently according to the number and spacing.

다른 예로서, 도 5에 도시된 양면 냉각 파워 모듈(1200)과 같이, 복수개의 홈부(310)는 동일한 선상에 형성된다. 여기서, 복수개의 홈부(310)의 간격은 도 1에 도시된 에미터 전극의 간격만큼 서로 이격되어 배치될 수 있다. 이는 에미터 전극이 존재하는 영역과 존재하지 않는 영역간 열저항 값에 차이가 있기 때문에, 이를 반영하여 에미터 전극이 존재하지 않는 영역 상에 복수개의 홈부(310)를 설계하여 스페이서(300)에 의한 열 응력에 의한 크랙을 방지할 수 있다.As another example, like the double-sided cooling power module 1200 shown in FIG. 5 , the plurality of grooves 310 are formed on the same line. Here, the plurality of grooves 310 may be disposed to be spaced apart from each other by the distance between the emitter electrodes shown in FIG. 1 . This is because there is a difference in the thermal resistance value between the region in which the emitter electrode is present and the region in which the emitter electrode does not exist. Reflecting this, a plurality of grooves 310 are designed on the region in which the emitter electrode is not present, and the Cracks due to thermal stress can be prevented.

또 다른 예로서, 도 6에 도시된 양면 냉각 파워 모듈(1300)과 같이, 복수개의 홈부(310)는 동일한 선상에 형성되되, 스페이서(300)의 하면 중 적어도 어느 일부를 관통하여 형성될 수 있다. 이 때, 복수개의 홈부(310)는 에미터 전극의 간격만큼 서로 이격되어 배치될 수 있다.As another example, like the double-sided cooling power module 1300 shown in FIG. 6 , the plurality of grooves 310 may be formed on the same line, and may be formed through at least any part of the lower surface of the spacer 300 . . In this case, the plurality of grooves 310 may be disposed to be spaced apart from each other by the distance between the emitter electrodes.

또 다른 예로서, 도 7에 도시된 양면 냉각 파워 모듈(1400)과 같이, 복수개의 홈부(310)는 스페이서(300)의 측면 중 적어도 어느 일부를 관통하여 제 1 열(L1)에 배치되는 상부 홈부(312) 및 제 2 열(L2)에 배치되는 하부 홈부(314)를 포함할 수 있다. 상부 홈부(312) 및 하부 홈부(314)의 개수, 상부 홈부(312)들 및 하부 홈부(314)들의 간격은 서로 상이하게 형성될 수 있다.As another example, like the double-sided cooling power module 1400 shown in FIG. 7 , the plurality of grooves 310 penetrate at least some of the side surfaces of the spacer 300 and are disposed in the first row L1 . It may include a groove portion 312 and a lower groove portion 314 disposed in the second row L2 . The number of the upper and lower grooves 312 and 314 and the spacing between the upper and lower grooves 312 and 314 may be different from each other.

또 다른 예로서, 하부 홈부(314)가 에미터의 전극 간격만큼 이격되어 배치될 경우, 상부 홈부(312)의 개수는 하부 홈부(314)가 배치된 영역과 동일하게 대응되도록 형성될 수 있다. 이 경우, 상부 홈부(312) 및 하부 홈부(314)의 단면의 형상 및 크기가 상이하게 형성될 수 있다.As another example, when the lower grooves 314 are spaced apart by the electrode spacing of the emitter, the number of the upper grooves 312 may be formed to correspond to the region in which the lower grooves 314 are disposed. In this case, the shape and size of the cross-sections of the upper groove part 312 and the lower groove part 314 may be different.

여기서, 제 1 열(L1)은 제 2 열(L2)보다 상대적으로 더 높은 위치이며, 경우에 따라, 제 1 열(L1) 보다 상대적으로 더 높은 위치에 제 3 열(미도시)에 또 다른 형태와 크기를 갖는 홈부를 형성할 수도 있다.Here, the first column L1 is a relatively higher position than the second column L2, and in some cases, another column in the third column (not shown) is located relatively higher than the first column L1. A groove having a shape and size may be formed.

다시 도 4를 참조하면, 상부기판(500)을 스페이서(300) 상에 형성하기 이전에 리드프레임(400)을 먼저 형성한다. 리드프레임(400)은 하부기판(100)과 일체형으로 가공한 후 몰딩 공정을 완료하고 후공정을 통해서 각각의 리드 단자를 형성할 수 있다. 리드프레임(400) 단자를 가공하는 공정은 이미 기공지된 것으로서, 이에 대한 상세한 설명은 생략한다.Referring back to FIG. 4 , the lead frame 400 is first formed before the upper substrate 500 is formed on the spacer 300 . After the lead frame 400 is processed integrally with the lower substrate 100 , the molding process may be completed, and each lead terminal may be formed through a post process. The process of processing the lead frame 400 terminal is already known, and a detailed description thereof will be omitted.

리드프레임(400)은 하부기판(100)의 양단에 배치시킨다. 여기서, 배치된 위치에 따라 하부기판(100)의 일단에 접합된 제 1 리드프레임 및 하부기판의 타단(100)과 절연된 제 2 리드프레임으로 구분할 수 있다. 이 때, 제 2 리드프레임은 와이어 본딩에 의해 반도체 칩(210)과 전기적으로 연결된다.The lead frame 400 is disposed at both ends of the lower substrate 100 . Here, according to the arrangement position, it can be divided into a first lead frame bonded to one end of the lower substrate 100 and a second lead frame insulated from the other end 100 of the lower substrate. At this time, the second leadframe is electrically connected to the semiconductor chip 210 by wire bonding.

이후에, 제 3 솔더 프리폼(160)을 이용하여 스페이서(300) 상에 상부기판(500)을 형성한다. 상부기판(500)은 하부기판(100)과 동일한 것을 사용할 수 있으며, 제 2 세라믹 기판(504)의 하부면과 상부면 각각에 제 2 하부 금속층(502)과 제 2 상부 금속층(506)이 형성된 기판 구조를 사용할 수 있다.Thereafter, the upper substrate 500 is formed on the spacer 300 using the third solder preform 160 . The upper substrate 500 may be the same as the lower substrate 100 , and the second lower metal layer 502 and the second upper metal layer 506 are formed on the lower and upper surfaces of the second ceramic substrate 504 , respectively. A substrate structure may be used.

상부기판(500)을 형성한 이후에 하부기판(100), 리드프레임(400), 상부기판(500)의 외주면을 감싸도록 몰딩부(600)를 형성한다. 몰딩부(600)는 내부에 포함된 구성요소들을 보호하는 기능을 수행하며, 리드프레임(400)의 적어도 어느 일부는 몰딩부(600)의 외부로 돌출된다. 몰딩부(600)는 예를 들어, 에폭시몰딩컴파운드(EMC) 또는 폴리이미드(poly imide) 계열의 재료와 같이, 절연성 및 보호성이 우수한 폴리머 재질을 사용할 수 있다.After the upper substrate 500 is formed, the molding part 600 is formed to surround the outer peripheral surfaces of the lower substrate 100 , the lead frame 400 , and the upper substrate 500 . The molding unit 600 functions to protect the components included therein, and at least a portion of the lead frame 400 protrudes to the outside of the molding unit 600 . The molding unit 600 may be formed of, for example, a polymer material having excellent insulation and protection properties, such as an epoxy molding compound (EMC) or a polyimide-based material.

한편, 스페이서(300)에 구비된 복수개의 홈부(310)의 내부는 몰딩부(600)에 의해 채워질 수 있다. 그러나, 몰딩부(600)의 종류에 따라, 별도의 방열재료를 복수개의 홈부(310) 내부에 채운 후 몰딩처리할 수도 있으며, 열전달계수를 고려하여 복수개의 홈부(310) 내부를 빈 공간의 형태로 둘 수도 있다.Meanwhile, the interior of the plurality of grooves 310 provided in the spacer 300 may be filled by the molding unit 600 . However, depending on the type of the molding unit 600 , a separate heat dissipation material may be filled in the plurality of grooves 310 and then molding may be performed. can also be placed as

상술한 바와 같이, 종래의 양면 냉각 파워 모듈은 반도체 칩의 상부에 스페이서가 접합되며, 동작시 이 부분에서 가장 많은 전력 소모가 일어나게 된다. 그래서, 콜렉터에서 에미터로 전류를 전달하기 위해 사용된 스페이서 부분의 높은 전력 소모를 줄이기 위해서, 스페이서의 내부에 빈 공간을 가공함으로써, 고전력 동작시 더 낮은 온도 상승 효과가 가능하여 보다 높은 신뢰성을 만족할 수 있다.As described above, in the conventional double-sided cooling power module, a spacer is bonded to an upper portion of a semiconductor chip, and the largest amount of power consumption occurs in this portion during operation. Therefore, in order to reduce the high power consumption of the spacer part used to transmit the current from the collector to the emitter, by processing an empty space inside the spacer, a lower temperature rise effect is possible during high power operation, which will satisfy higher reliability. can

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiment shown in the drawings, which is merely exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

61: 컬렉터 단자
62: 게이트 단자
64: 전류 센서 단자
66: 켈빈 에미터 단자
67, 68: 온도 센서 단자
69: 에미터 단자
PT: 전력 반도체 트랜지스터
ST: 전류 센서 트랜지스터
100: 하부기판
102: 제 1 하부 금속층
104: 제 1 세라믹층
105: 반도체층
106: 제 1 상부 금속층
120: 게이트 전극
125: 플로팅 영역
135: 보호 저항층
150: 와이어
200: 다이오드
210: 반도체칩
300: 스페이서
310: 복수개의 홈부
400: 리드프레임
500: 상부기판
502: 제 2 하부 금속층
504: 제 2 세라믹층
506: 제 2 상부 금속층
600: 몰딩부
1000, 1100, 1200, 1300, 1400, 2000 : 양면 냉각 파워 모듈61: collector terminal
62: gate terminal
64: current sensor terminal
66: Kelvin emitter terminal
67, 68: temperature sensor terminals
69: emitter terminal
PT: Power Semiconductor Transistor
ST: Current Sensor Transistor
100: lower substrate
102: first lower metal layer
104: first ceramic layer
105: semiconductor layer
106: first upper metal layer
120: gate electrode
125: floating area
135: protective resistance layer
150: wire
200: diode
210: semiconductor chip
300: spacer
310: a plurality of grooves
400: lead frame
500: upper substrate
502: second lower metal layer
504: second ceramic layer
506: second upper metal layer
600: molding unit
1000, 1100, 1200, 1300, 1400, 2000 : Double-sided cooling power module

Claims (15)

열 응력에 의한 크랙을 방지할 수 있는 양면 냉각 파워 모듈로서,
하부기판;
상기 하부기판 상에 형성된 반도체 칩;
상기 하부기판의 상면과 수평한 방향으로 관통되어 형성된 복수개의 홈부를 구비하며, 상기 반도체 칩 상에 형성된 스페이서; 및
상기 스페이서 상에 형성된 상부기판;을 포함하고,
상기 복수개의 홈부는 상기 스페이서의 측면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치되며,
상기 하부기판 및 상부기판은 금속층이 세라믹 기판의 상부면 및 하부면 상에 각각 적층된 형태의 기판을 포함하는,
양면 냉각 파워 모듈.As a double-sided cooling power module that can prevent cracking due to thermal stress,
lower substrate;
a semiconductor chip formed on the lower substrate;
a spacer formed on the semiconductor chip and having a plurality of grooves penetrating through the upper surface of the lower substrate in a horizontal direction; and
Including; an upper substrate formed on the spacer;
The plurality of grooves pass through at least some of the side surfaces of the spacer, and are disposed on the same line and spaced apart from each other by the distance of the emitter electrode,
The lower substrate and the upper substrate include a substrate in which a metal layer is laminated on an upper surface and a lower surface of a ceramic substrate, respectively,
Double-sided cooling power module. 삭제delete 제 1 항에 있어서,
상기 복수개의 홈부는 상기 스페이서의 측면 중앙 부분에 형성된,
양면 냉각 파워 모듈.The method of claim 1,
The plurality of grooves are formed in the central portion of the side of the spacer,
Double-sided cooling power module. 제 1 항에 있어서,
상기 복수개의 홈부는 상기 스페이서의 하면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치된,
양면 냉각 파워 모듈.The method of claim 1,
The plurality of grooves penetrate at least a portion of the lower surface of the spacer, and are disposed to be spaced apart from each other by the distance of the emitter electrodes on the same line,
Double-sided cooling power module. 제 1 항에 있어서,
상기 복수개의 홈부는,
상기 스페이서의 측면 중 적어도 어느 일부를 관통하여 제 1 열에 배치되는 상부 홈부; 및 상기 스페이서의 측면 중 적어도 어느 일부를 관통하여 제 2 열에 배치되는 하부 홈부;를 포함하는,
양면 냉각 파워 모듈.The method of claim 1,
The plurality of grooves,
an upper groove portion disposed in a first row through at least some of the side surfaces of the spacer; and a lower groove portion disposed in the second row through at least some of the side surfaces of the spacer.
Double-sided cooling power module. 제 5 항에 있어서,
상기 제 1 열은 상기 제 2 열보다 상대적으로 더 높은 위치인,
양면 냉각 파워 모듈.6. The method of claim 5,
wherein the first row is relatively higher than the second row,
Double-sided cooling power module. 제 1 항에 있어서,
상기 하부기판의 양단에 배치되며, 배치된 위치에 따라 상기 하부기판의 일단에 접합된 제 1 리드프레임; 및 상기 하부기판의 타단과 절연된 제 2 리드프레임;을 더 포함하며,
상기 제 2 리드프레임은 와이어 본딩에 의해 상기 반도체 칩과 전기적으로 연결되는,
양면 냉각 파워 모듈.The method of claim 1,
a first lead frame disposed at both ends of the lower substrate and joined to one end of the lower substrate according to the arrangement position; and a second lead frame insulated from the other end of the lower substrate.
The second leadframe is electrically connected to the semiconductor chip by wire bonding,
Double-sided cooling power module. 제 7 항에 있어서,
상기 하부기판, 상기 리드프레임, 상기 상부기판의 외주면을 감싸도록 형성된 몰딩부;를 포함하고,
상기 리드프레임의 적어도 어느 일부는 상기 몰딩부의 외부로 돌출된,
양면 냉각 파워 모듈.8. The method of claim 7,
and a molding part formed to surround the outer peripheral surface of the lower substrate, the lead frame, and the upper substrate;
At least any part of the lead frame protrudes to the outside of the molding part,
Double-sided cooling power module. 제 8 항에 있어서,
상기 복수개의 홈부의 내부는 상기 몰딩부에 의해 채워진,
양면 냉각 파워 모듈.9. The method of claim 8,
The interior of the plurality of grooves is filled by the molding part,
Double-sided cooling power module. 열 응력에 의한 크랙을 방지할 수 있는 양면 냉각 파워 모듈의 제조방법으로서,
금속층이 세라믹 기판의 상부면 및 하부면 상에 각각 적층된 형태의 하부기판 및 상부기판을 각각 준비하는 단계;
상기 하부기판 상에 반도체 칩을 형성하는 단계;
상기 하부기판의 상면과 수평한 방향으로 관통되어 형성된 복수개의 홈부를 구비하는 스페이서를 상기 반도체 칩 상에 형성하는 단계; 및
상기 스페이서 상에 상부기판을 형성하는 단계;를 포함하고,
상기 복수개의 홈부는 상기 스페이서의 측면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치되도록 설계되는,
양면 냉각 파워 모듈의 제조방법.A method for manufacturing a double-sided cooling power module capable of preventing cracking due to thermal stress, comprising:
preparing a lower substrate and an upper substrate in which a metal layer is laminated on the upper and lower surfaces of the ceramic substrate, respectively;
forming a semiconductor chip on the lower substrate;
forming a spacer on the semiconductor chip, the spacer having a plurality of grooves formed through the upper surface of the lower substrate in a horizontal direction; and
Including; forming an upper substrate on the spacer;
The plurality of grooves penetrate at least some of the side surfaces of the spacer, and are designed to be spaced apart from each other by the distance of the emitter electrodes on the same line,
A method of manufacturing a double-sided cooling power module. 삭제delete 제 10 항에 있어서,
상기 복수개의 홈부는 상기 반도체 칩과 맞닿는 상기 스페이서의 하면 중 적어도 어느 일부를 관통하되, 동일한 선상에 에미터 전극의 간격만큼 서로 이격되어 배치되도록 설계되는,
양면 냉각 파워 모듈의 제조방법.11. The method of claim 10,
The plurality of grooves are designed to pass through at least any part of the lower surface of the spacer in contact with the semiconductor chip, and be spaced apart from each other by the distance between the emitter electrodes on the same line.
A method of manufacturing a double-sided cooling power module. 제 10 항에 있어서,
상기 복수개의 홈부는 상부 홈부 및 하부 홈부를 포함하고,
상기 상부 홈부는 상기 스페이서의 측면 중 적어도 어느 일부가 관통되어 제 1 열에 복수개의 홈부가 이격되어 배치되며, 상기 하부 홈부는 상기 스페이서의 측면 중 적어도 어느 일부가 관통되어 제 2 열에 복수개의 홈부가 이격되어 배치되도록 설계되는,
양면 냉각 파워 모듈의 제조방법.11. The method of claim 10,
The plurality of grooves includes an upper groove and a lower groove,
At least some of the side surfaces of the spacer are penetrated through the upper groove portion so that a plurality of grooves are spaced apart from each other in a first row, and at least some of the side surfaces of the spacer are penetrated through the lower groove portion and a plurality of grooves are spaced apart in a second row. designed to be placed
A method of manufacturing a double-sided cooling power module. 제 13 항에 있어서,
상기 제 1 열은 상기 제 2 열보다 상대적으로 더 높은 위치에 형성되는,
양면 냉각 파워 모듈의 제조방법.14. The method of claim 13,
The first row is formed at a relatively higher position than the second row,
A method of manufacturing a double-sided cooling power module. 제 10 항에 있어서,
상기 복수개의 홈부는 몰딩부에 의해 내부가 매립되는,
양면 냉각 파워 모듈의 제조방법.11. The method of claim 10,
The plurality of grooves are filled inside by a molding part,
A method of manufacturing a double-sided cooling power module.
KR1020190164038A 2019-12-10 2019-12-10 Dual side cooling power module and manufacturing method of the same KR102296270B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190164038A KR102296270B1 (en) 2019-12-10 2019-12-10 Dual side cooling power module and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190164038A KR102296270B1 (en) 2019-12-10 2019-12-10 Dual side cooling power module and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20210073328A KR20210073328A (en) 2021-06-18
KR102296270B1 true KR102296270B1 (en) 2021-09-01

Family

ID=76623490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164038A KR102296270B1 (en) 2019-12-10 2019-12-10 Dual side cooling power module and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR102296270B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240003855A (en) * 2022-07-04 2024-01-11 주식회사 아모그린텍 Power module and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174711A (en) * 2011-02-17 2012-09-10 Denso Corp Semiconductor device manufacturing method and semiconductor device
JP2012191012A (en) * 2011-03-10 2012-10-04 Denso Corp Semiconductor device
JP2013128065A (en) 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd Wiring body with wiring sheet, semiconductor device, and method for manufacturing the semiconductor device
WO2017119226A1 (en) * 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 Power semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004785B1 (en) * 2014-03-18 2019-07-29 삼성전기주식회사 Power Semi-Conductor package and Method of Manufacturing for the same
KR20180030298A (en) * 2016-09-12 2018-03-22 현대자동차주식회사 Composite spacer and power module of double-side cooling using thereof
KR101905995B1 (en) * 2016-11-09 2018-10-10 현대자동차주식회사 Power module of double-faced cooling
KR101977956B1 (en) * 2017-06-21 2019-05-13 현대오트론 주식회사 Manufacturing method of power semiconductor module
KR102552077B1 (en) * 2018-04-23 2023-07-06 현대자동차주식회사 Power module with stacked and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174711A (en) * 2011-02-17 2012-09-10 Denso Corp Semiconductor device manufacturing method and semiconductor device
JP2012191012A (en) * 2011-03-10 2012-10-04 Denso Corp Semiconductor device
JP2013128065A (en) 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd Wiring body with wiring sheet, semiconductor device, and method for manufacturing the semiconductor device
WO2017119226A1 (en) * 2016-01-05 2017-07-13 日立オートモティブシステムズ株式会社 Power semiconductor device

Also Published As

Publication number Publication date
KR20210073328A (en) 2021-06-18

Similar Documents

Publication Publication Date Title
US20240030177A1 (en) Double-sided cooling type power module and manufacturing method therefor
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
JP5605095B2 (en) Semiconductor device
US10861833B2 (en) Semiconductor device
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
KR102065118B1 (en) Dual side cooling power module and manufacturing method of the same
KR102296270B1 (en) Dual side cooling power module and manufacturing method of the same
JP4706551B2 (en) Power semiconductor element and power module
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JPWO2010125639A1 (en) Power semiconductor device
JP2962136B2 (en) Insulated gate semiconductor device and power conversion device using the same
KR102100859B1 (en) Dual side cooling power module and manufacturing method of the same
JP2000058820A (en) Power semiconductor element and power module
JP2009152364A (en) Semiconductor device and method of manufacturing the same
EP2802007A1 (en) Power semiconductor module
JP5277806B2 (en) Semiconductor device
CN116646326B (en) Intelligent power module and electronic equipment with same
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
CN116666341B (en) Intelligent power module and electronic equipment with same
WO2023188000A1 (en) Semiconductor device
CN112768503B (en) IGBT chip, manufacturing method thereof and power module
JP7118204B1 (en) semiconductor equipment
KR102464477B1 (en) Dual side cooling power module and manufacturing method of the same
JP2001085612A (en) Mounting structure of complementary igbt
US20240096720A1 (en) Semiconductor module having a double-sided heat dissipation structure and A Method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant