JP3756285B2 - Ｃｍｏｓ論理回路およびその駆動方法 - Google Patents
Ｃｍｏｓ論理回路およびその駆動方法 Download PDFInfo
- Publication number
- JP3756285B2 JP3756285B2 JP11998297A JP11998297A JP3756285B2 JP 3756285 B2 JP3756285 B2 JP 3756285B2 JP 11998297 A JP11998297 A JP 11998297A JP 11998297 A JP11998297 A JP 11998297A JP 3756285 B2 JP3756285 B2 JP 3756285B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- cmos logic
- circuit
- pulse power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路内に形成される論理回路およびその駆動方法に関し、特に前記論理回路として、低消費電力な断熱充電法を利用するＣＭＯＳ構成の論理回路およびその駆動方法に関する。
【０００２】
【従来の技術】
断熱充電論理回路は、Seitz,C.L.,Frey,A.H.,Mattisson,S.,Rabin,S.D.,Speck,D.A.,and van de Snepscheut,J.L.A.：“Hot-Clock nMOS," Proceedings of the 1985 Chapel Hill Conference on VLSI,pp.1-17(Computer Science Press,1985)によって提案されたＭＯＳ集積論理回路の低消費電力化の手法である。以下に、この断熱充電法について説明する。
【０００３】
標準的なＣＭＯＳ回路では、或るノードの電圧を充電するにあたって、電源に接続されたスイッチであるＭＯＳＦＥＴを閉じると、ノードの容量Ｃが完全に充電されるまで、スイッチの抵抗によって、該スイッチによる電位差をＶとすると、（１／２）×ＣＶ2 の電力が消費される。しかしながら、ノードの電位が電源電位と等しければ、電源とノードとが接続されても、前記スイッチには電流が流れず、電力消費もなくなる。
【０００４】
したがって、電源電圧を、スイッチ抵抗Ｒとノードの容量Ｃとの時定数ＲＣに比べて比較的ゆっくりと上昇させると、スイッチによる電位差を小さくして、ノードの電位を電源電圧と同様に上昇させて近い値に保つことができる。このようにして、ノードの電位を電源に対して均衡させ、容量を断熱的に充電することができる。このとき、スイッチの抵抗で生じる消費電力は、
【０００５】
【数１】
【０００６】
で与えられる。ただし、Ｔはこの過程に要する時間であり、Ｖ（ｔ）は容量の電圧特性である。
【０００７】
ここで、電圧の勾配が線形であり、かつＲ，Ｔが定数で、Ｔ≫ＲＣであるとすると、前記式１は下式で近似される。
【０００８】
【数２】
【０００９】
なお、前記電圧の勾配が正弦波である場合には、上記式２に係数π2 ／８が掛る。
【００１０】
上記式２は、Ｔを無限大に大きくすると、ノードの容量を充電するのに必要な電力を零にできることを示している。このように準静的に充電する方法が前記断熱充電法であり、該断熱充電法での消費電力に関する点は、ＣＭＯＳの標準的な充電方法では、時間に対して無関係、すなわちＲＣ定数に無関係に、前述のように（１／２）×ＣＶ2 の電力を消費する点とは大きく異なっている。
【００１１】
たとえば図６で示すようなＣＭＯＳインバータの場合、入力ノードＫＩへの入力ＩＮを図７（ａ）で示すように変化するとき、出力ノードＫＯからの出力／ＯＵＴは、図７（ｂ）で示すように変化する。すなわち、入力ＩＮが時刻ｔ１１においてローレベルに立下がると、ＰＭＯＳトランジスタＱＰが導通し、ＮＭＯＳトランジスタＱＮが遮断し、出力ノードＫＯは、ＰＭＯＳトランジスタＱＰを介して、電源ライン１を介して参照符Ｉ１で示す充電電流によって充電され、前記電源ライン１が接続される電源電位Ｖｄｄまで充電される。
【００１２】
これに対して、前記入力ＩＮが時刻ｔ１２においてハイレベルに立上がると、ＰＭＯＳトランジスタＱＰは遮断し、ＮＭＯＳトランジスタＱＮは導通し、出力ノードＫＯの電荷は、ＮＭＯＳトランジスタＱＮを介する電源ライン２への放電電流Ｉ２によって放電される。
【００１３】
したがって、このような通常の充電方法では、図８において、参照符α１で示す一定の電源電位Ｖｄｄと、参照符α２で示す出力ノードＫＯの電位との間の電位差Ｖ１がスイッチングによる損失の原因となる。これに対して、前述の断熱充電法では、電源電位は参照符α３で示すように変化し、これに追従して出力ノードＫＯの電位も参照符α４で示すように変化し、損失は参照符Ｖ２で示す電位差に対応した僅かな値となる。
【００１４】
近年、このような断熱充電法を利用したＭＯＳトランジスタ回路が盛んに考案されている。たとえば、Moon,Y.,and Jeong,D.-K,:“Efficient Charge Recovery Logic,"1995 Symposium on VLSI Circuits Digest of Technical Papers,pp.129-130,May 1995.ならびにKramer,A.,Denker,J.S.,Flower,B.,and Moroney,J.: “2nd Order Adiabatic Computation with 2N-2P and 2N-2N2P Logic Circuits,"Porc.Int.Symp.Low Power Design,pp.191-196,Dana Point,April 1995. では、図９で示すような基本的なＣＭＯＳ論理回路ＬＯＧが示されている。
【００１５】
このＣＭＯＳ論理回路ＬＯＧは、ＥＣＲＬ(Efficient Chargy Recovery Logic) 回路、または２Ｎ−２Ｐ回路と称されるインバータ／バッファである。このＣＭＯＳ論理回路ＬＯＧは、大略的に、クランプ回路ＣＬＰと、２つの関数回路ＦＵＮ１，ＦＵＮ２とを備えて構成されている。前記クランプ回路ＣＬＰは、一対のＰＭＯＳトランジスタＱＰ１，ＱＰ２を備えて構成されている。また、関数回路ＦＵＮ１，ＦＵＮ２は、それぞれ１個のＮＭＯＳトランジスタＱＮ１，ＱＮ２を備える基本的な回路構成で実現されている。
【００１６】
前記ＰＭＯＳトランジスタＱＰ１，ＱＰ２のソース電極は、共通に電源ライン１に接続されており、この電源ライン１は、前記断熱充電法を実現するためのパルス電源φに接続されている。一方、ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲート電極は、それぞれ入力ノードＫＩ１，ＫＩ２に接続され、入力ＩＮ，／ＩＮが入力される。また、ＮＭＯＳトランジスタＱＮ１，ＱＮ２のソース電極には、電源ライン２を介して、定電圧源となる接地レベルが共通に印加される。
【００１７】
ＰＭＯＳトランジスタＱＰ１のドレイン電極とＮＭＯＳトランジスタＱＮ１のドレイン電極とは、相互に接続されて出力ノードＫＯ２となり、該出力ノードＫＯ２からは出力／ＯＵＴが出力され、また該出力ノードＫＯ２は前記ＰＭＯＳトランジスタＱＰ２のゲート電極にクロス接続されている。同様に、ＰＭＯＳトランジスタＱＰ２のドレイン電極とＮＭＯＳトランジスタＱＮ２のドレイン電極とは、相互に接続されて出力ノードＫＯ１となり、出力ＯＵＴを導出するとともに、該出力ノードＫＯ１は前記ＰＭＯＳトランジスタＱＰ１のゲート電極にクロス接続されている。
【００１８】
図１０は、上述のように構成された断熱充電法を用いるＣＭＯＳ論理回路ＬＯＧの典型的な従来技術の駆動方法を説明するための波形図である。この駆動方法では、「ＲＥＳＥＴ」「ＷＡＩＴ」「ＥＶＡＬＵＡＴＥ」「ＨＯＬＤ」の４つの動作によって、１周期の動作が構成されている。図９における、入力ＩＮ、入力／ＩＮ、パルス電源φ、出力ＯＵＴおよび出力／ＯＵＴの各波形は、それぞれ図１０（ａ）、図１０（ｂ）、図１０（ｃ）、図１０（ｄ）および図１０（ｅ）に対応している。
【００１９】
まず最初の周期では、「ＲＥＳＥＴ」動作によって、パルス電源φがハイレベルからローレベルに引下げられて、出力ノードＫＯ１，ＫＯ２のデータが消去される。次に、「ＷＡＩＴ」動作では、前記パルス電源φがローレベルのままで、いずれか一方の入力ノード、この図１０の例では、入力ノードＫＩ１への入力ＩＮがハイレベルに引上げられる。
【００２０】
こうして、入力状態が確定すると、「ＥＶＡＬＵＡＴＥ」動作が行われ、パルス電源φがハイレベルに引上げられる。このとき、前述のように入力ＩＮがハイレベルであり、入力／ＩＮはローレベルであるので、ＮＭＯＳトランジスタＱＮ１が導通し、ＮＭＯＳトランジスタＱＮ２が遮断しており、ＰＭＯＳトランジスタＱＰ２が導通し、出力ＯＵＴが前記パルス電源φの上昇に伴って上昇してゆく。またこのとき、ＭＯＳトランジスタＱＮ２，ＱＰ１は遮断したままであり、出力／ＯＵＴはローレベルのままとなる。
【００２１】
このようにして、出力ノードＫＯ１，ＫＯ２の電位が確定すると、「ＨＯＬＤ」動作が行われ、入力ノードＫＩ１，ＫＩ２がともにローレベルに引下げられて、入力データの消去が行われる。ＰＭＯＳトランジスタＱＰ１，ＱＰ２のゲート電極は、前述のように出力ノードＫＯ１，ＫＯ２とクロス接続されており、したがって入力ＩＮ，／ＩＮを消去すると、ＮＭＯＳトランジスタＱＮ１，ＱＮ２はともに遮断するけれども、出力ノードＫＯ１のハイレベルは保持され、出力ノードＫＯ２は接地電源と遮断されて浮遊状態となり、そのローレベルはダイナミックに保持される。
【００２２】
次の周期では、同様に「ＲＥＳＥＴ」動作の後、「ＷＡＩＴ」動作では、入力／ＩＮが引上げられ、入力ＩＮはローレベルのままとされる。これによって、「ＨＯＬＤ」動作では、出力／ＯＵＴがハイレベルに保持され、ＯＵＴはローレベルとなる。このようにして、インバータ／バッファ動作が実現される。
【００２３】
上述のように構成されたＣＭＯＳ論理回路ＬＯＧは、たとえば図１１で示すように、該ＣＭＯＳ論理回路ＬＯＧを単位論理回路として、複数段カスケード接続された順序回路に構成され、レジスタなどとして使用されている。
【００２４】
この図１１で示す例では、インバータ／バッファＦ１，Ｆ２，Ｆ３，Ｆ４は、それぞれ相互に位相が１／４周期だけずれたパルス電源φ１，φ２，φ３，φ４によって駆動される。パルス電源φ３，φ４は、パルス電源φ１，φ２とそれぞれ逆位相でよく、φ３＝／φ１，φ４＝／φ２となっている。第１段目のインバータ／バッファＦ１には、前記入力ＩＮ，／ＩＮが与えられ、後続の各インバータ／バッファＦ２，Ｆ３，Ｆ４へは、前段のインバータ／バッファＦ１，Ｆ２，Ｆ３からの出力がそれぞれ与えられる。最終段のインバータ／バッファＦ４からは、前記出力ＯＵＴ，／ＯＵＴが出力される。
【００２５】
図１２に、各パルス電源φ１，φ２，φ３，φ４の動作波形図を示す。また、前記図１２における各時刻ｔ０，ｔ１，ｔ２，…でのインバータ／バッファＦ１〜Ｆ４の動作を図１３で示す。この図１３において、「♯１」は、第１周期目のデータを表し、「♯２」は第２周期目のデータを表す。このように、データ「♯１」「♯２」…は、パルス電源φ１〜φ４に同期して、１／４周期毎に、順次、後段側にシフトされてゆく。
【００２６】
一方、前述のように構成されたＣＭＯＳ論理回路ＬＯＧは、関数回路ＦＵＮ１，ＦＵＮ２のＮＭＯＳトランジスタＱＮ１，ＱＮ２を、複数の素子の直列および／または並列構成とすることによって、所望とする任意の複合論理回路を構成することができる。たとえば、図１４で示す複合論理回路ｌｏｇは、
ＯＵＴ＝（Ａ・Ｂ＋Ｄ・Ｅ）・（Ｃ＋Ｆ） …（３）
／ＯＵＴ＝／｛（Ａ・Ｂ＋Ｄ・Ｅ）・（Ｃ＋Ｆ）｝ …（４）
という論理を示している。ただし、・は論理ＡＮＤを表し、＋は論理ＯＲを表す。この論理回路ｌｏｇは、前記ＰＭＯＳトランジスタＱＰ１，ＱＰ２をクランプ回路ＣＬＰとし、前記ＮＭＯＳトランジスタＱＮ１に代えて、入力論理Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆにそれぞれ対応するＮＭＯＳトランジスタＱＮ１１，ＱＮ１２，ＱＮ１３，ＱＮ１４，ＱＮ１５，ＱＮ１６から成る関数回路ＦＵＮ１０と、前記ＮＭＯＳトランジスタＱＮ２に代えて、入力論理／Ａ，／Ｂ，／Ｃ，／Ｄ，／Ｅ，／Ｆにそれぞれ対応するＮＭＯＳトランジスタＱＮ２１，ＱＮ２２，ＱＮ２３，ＱＮ２４，ＱＮ２５，ＱＮ２６とを備える関数回路ＦＵＮ２０とを備えて構成されている。
【００２７】
【発明が解決しようとする課題】
上述の複合論理回路ｌｏｇのように、ＡＮＤ論理が複合化されると、トランジスタの直列段数が増加してしまう。このため、該直列段数の増加による駆動能力の低下と、デバイスに要求される性能との兼合いによって生じる前記直列段数の制約から、論理演算を複数段に分割して行わなければならない場合がある。たとえば、前記ＮＭＯＳトランジスタの直列段数が２個までに制限された場合、前記図１４で示す回路は、図１５で示す論理回路ｌｏｇａのように、２段の論理回路ＬＯＧ１，ＬＯＧ２に分割される。
【００２８】
この論理回路ｌｏｇａでは、第１段目の論理回路ＬＯＧ１において、クランプ回路ＣＬＰ１と関数回路ＦＵＮ１１，ＦＵＮ１２とから成る論理回路によって、
Ｇ＝Ａ・Ｂ＋Ｄ・Ｅ …（５）
／Ｇ＝／（Ａ・Ｂ＋Ｄ・Ｅ） …（６）
の論理演算を行い、クランプ回路ＣＬＰ２と関数回路ＦＵＮ２１，ＦＵＮ２２とから成る論理回路によって、
Ｈ＝Ｃ＋Ｆ …（７）
／Ｈ＝／（Ｃ＋Ｆ） …（８）
の論理演算を行うように構成されている。
【００２９】
この論理回路ＬＯＧ1 での演算結果Ｇ，Ｈが、クランプ回路ＣＬＰ３と関数回路ＦＵＮ３１，ＦＵＮ３２とから成る第２段目の論理回路ＬＯＧ２に入力されて、
ＯＵＴ＝／（／Ｇ＋／Ｈ）＝（Ｇ・Ｈ） …（９）
／ＯＵＴ＝／（Ｇ・Ｈ） …（１０）
の論理演算が行われている。
【００３０】
したがって、論理回路ＬＯＧ２は、論理回路ＬＯＧ１の出力を入力としているので、前述の図１０で示す典型的な従来技術の駆動方法を用いると、第１段目の論理回路ＬＯＧ１の駆動に用いられるパルス電源φ１から１／４周期遅れのパルス電源φ２が、第２段目の単位論理回路ＬＯＧ２の駆動に用いられることになる。このため、従来技術の駆動方法では、複合論理を分割すると、その分割個数分だけ、演算処理に必要なクロック数が増加し、演算処理時間が長くなるという問題がある。
【００３１】
本発明の目的は、演算処理時間を短縮することができるＣＭＯＳ論理回路およびその駆動方法を提供することである。
【００３２】
【課題を解決するための手段】
請求項１の発明に係るＣＭＯＳ論理回路は、一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路において、複数個の該ＣＭＯＳ論理回路で複合論理を構成する場合に、前記パルス電源を共通とすることを特徴とする。
【００３３】
上記の構成によれば、複雑な複合論理を構成するにあたって、関数回路のＭＯＳトランジスタが直列多段となってしまい、駆動能力の低下によって所望とするデバイス性能が得られない場合に、該論理を分割し、複数のＣＭＯＳ論理回路でそれぞれ演算処理して、その演算処理結果を合成するように構成すると、分割した各論理の演算のためのＣＭＯＳ論理回路からの出力、すなわち後段側のその分割された論理を合成するためのＣＭＯＳ論理回路の入力は、パルス電源と同位相となっているのに対して、前記後段側のＣＭＯＳ論理回路に共通のパルス電源から電力を供給しても、その出力ノードは断熱充電されることになる。
【００３４】
このようにして、低消費電力である断熱充電法を利用するようにしたＣＭＯＳ論理回路において、複数個のＣＭＯＳ論理回路で複合論理を構成しても、それぞれのＣＭＯＳ論理回路に個別の位相のパルス電源が必要とならず、演算処理のための時間を短縮することができる。また、パルス電源がハイレベルであるときに、ハイレベルとなるべき入力ノードがハイレベルに入力値が確定したままで保持されるので、ローレベルとなるべき出力ノードは浮遊状態となることなく、その出力レベルは安定して保持される。
【００３５】
また、請求項２の発明に係るＣＭＯＳ論理回路では、前記クランプ回路は一対のＰＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタから成ることを特徴とする。
【００３６】
上記の構成によれば、入力ノードに接続される関数回路がＮＭＯＳトランジスタであるので、駆動能力が高く、高速動作に対応することができる。
【００３７】
さらにまた、請求項３の発明に係るＣＭＯＳ論理回路では、前記クランプ回路は一対のＣＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタから成ることを特徴とする。
【００３８】
上記の構成によれば、クランプ回路がＣＭＯＳ構成であるので、出力ノードがハイレベルまたはローレベルのいずれの状態であっても、その出力ノードの論理が安定して保持され、誤動作を防止することができる。
【００３９】
また、請求項４の発明に係るＣＭＯＳ論理回路の駆動方法は、一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路の駆動方法において、入力ノードを前記パルス電源と同位相で駆動することを特徴とする。
【００４０】
上記の構成によれば、入力がパルス電源と同位相で変化しても、ハイレベルを出力すべき出力ノードの電位も同位相で変化するので、該出力ノードは断熱充電されることになる。
【００４１】
したがって、低消費電力である断熱充電法を利用するようにしたＣＭＯＳ論理回路において、入力と出力とが同位相となり、演算処理のための時間を短縮することができる。
【００４２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば以下のとおりである。
【００４３】
図１は、たとえば前述の図９で示されるＣＭＯＳ論理回路ＬＯＧなどに適用される本発明の駆動方法による動作を説明するための波形図である。本発明の駆動方法では、前述の図１０で示す従来技術の駆動方法と同様に、「ＲＥＳＥＴ」「ＷＡＩＴ」「ＥＶＡＬＵＡＴＥ」「ＨＯＬＤ」の４つの動作によって、１周期の動作が構成されている。この図１において、入力ＩＮ、入力／ＩＮ、パルス電源φ、出力ＯＵＴおよび出力／ＯＵＴの各波形は、それぞれ図１（ａ）、図１（ｂ）、図１（ｃ）、図１（ｄ）および図１（ｅ）に対応している。
【００４４】
本発明の駆動方法で注目すべきは、ハイレベルとなる入力ＩＮ，／ＩＮが、パルス電源φと同位相とされることである。したがって、まず最初の周期では、「ＲＥＳＥＴ」動作によって、パルス電源φがハイレベルからローレベルに引下げられて、出力ノードＫＯ１，ＫＯ２のデータが消去されるとともに、ハイレベルであった入力、図１の例では／ＩＮがローレベルに引下げられる。次に、「ＷＡＩＴ」動作では、パルス電源φおよび入力ＩＮ，／ＩＮが共にローレベルとされ、したがって出力ＯＵＴ，／ＯＵＴもローレベルとされる。
【００４５】
続いて、パルス電源φのレベルを立上げる「ＥＶＡＬＵＡＴＥ」動作が行われ、このとき一方の入力、すなわちこの図１の例ではＩＮも、そのパルス電源φの上昇にともなって、ハイレベルに引上げられる。またこのとき、入力／ＩＮは、ローレベルのままとされる。したがって、ＮＭＯＳトランジスタＱＮ１が導通し、ＮＭＯＳトランジスタＱＮ２が遮断して、ＰＭＯＳトランジスタＱＰ２が導通し、出力ＯＵＴがハイレベルに上昇してゆく。またこのとき、ＰＭＯＳトランジスタＱＰ１は遮断したままであり、出力／ＯＵＴはローレベルのままとなる。
【００４６】
このようにして、出力ノードＫＯ１，ＫＯ２の電位が確定すると、「ＨＯＬＤ」動作となり、前記パルス電源φおよび入力ノードＩＮがハイレベルのままで保持され、したがって出力ＯＵＴもハイレベルのままとなる。このとき、前述の図１０で示す従来技術では、入力ＩＮがローレベルとなってしまうので、出力ノードＫＯ２は接地電源と遮断されて浮遊状態となり、そのローレベルはダイナミックに保持されていただけであるのに対して、本発明では、ＭＯＳトランジスタＱＮ１，ＱＰ２が導通しているので、出力ノードＫＯ１，ＫＯ２の電位が安定して保持される。
【００４７】
次の周期では、同様に「ＲＥＳＥＴ」動作が行われ、パルス電源φの引下げにともなって、ハイレベルであった入力ＩＮもローレベルに引下げられる。これによって、ハイレベルであった出力ＯＵＴもローレベルとなる。次の「ＷＡＩＴ」動作では、パルス電源φおよび入力ＩＮ，／ＩＮが共にローレベルとされ、したがって、出力ＯＵＴ，／ＯＵＴもローレベルとされる。これに続いて、「ＥＶＡＬＵＡＴＥ」動作では、入力ＩＮはローレベルのままで、パルス電源φの上昇にともなって、入力／ＩＮがハイレベルに引上げられ、これによって出力／ＯＵＴがハイレベルとなる。「ＨＯＬＤ」動作では、パルス電源φおよび入力／ＩＮのハイレベルが保持され、出力／ＯＵＴもハイレベルに安定して保持される。さらに次の周期の「ＲＥＳＥＴ」動作となると、パルス電源φの低下にともなって、入力／ＩＮ、したがって出力／ＯＵＴがローレベルに引下げられる。
【００４８】
なお、上述のような駆動方法は、たとえば、図２〜図４で示すような各ＣＭＯＳ論理回路ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃなどでも実施することができる。これらのＣＭＯＳ論理回路ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃにおいて、前述の図９で示すＣＭＯＳ論理回路ＬＯＧに類似し、対応する部分には同一の参照符号を付してその説明を省略する。
【００４９】
図２のＣＭＯＳ論理回路ＬＯＧａは、クランプ回路ＣＬＰａをＮＭＯＳトランジスタＱＮ１ａ，ＱＮ２ａで構成し、２つの関数回路ＦＵＮ１ａ，ＦＵＮ２ａをそれぞれＰＭＯＳトランジスタＱＰ１ａ，ＱＰ２ａで構成している。このようにして、関数回路をＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタを用いて構成することによって、論理回路全体として、ＮＭＯＳトランジスタ数とＰＭＯＳトランジスタ数とにあまり差が無い回路を実現することができ、集積回路としてのレイアウト効率を良くすることができる。
【００５０】
また、図３のＣＭＯＳ論理回路ＬＯＧｂは、ＮＭＯＳトランジスタＱＮ１，ＱＮ２からそれぞれ成る関数回路ＦＵＮ１，ＦＵＮ２に、ＰＭＯＳトランジスタＱＰ１ｂ，ＱＰ２ｂおよびＮＭＯＳトランジスタＱＮ１ｂ，ＱＮ２ｂから成るクランプ回路ＣＬＰｂを組合わせて構成されている。ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂの直列回路と、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂの直列回路とが、電源ライン１，２間に介在されている。
【００５１】
ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂのドレイン間の接続点が、前記ＮＭＯＳトランジスタＱＮ１のドレインとともに前記出力ノードＫＯ２となり、この出力ノードＫＯ２の電位は、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂのゲートに与えられる。同様に、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂのドレイン間の接続点および前記ＮＭＯＳトランジスタＱＮ２のドレインは、前記出力ノードＫＯ１となり、この出力ノードＫＯ１の電位は、ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂのゲートに与えられる。したがって、出力ノードＫＯ１，ＫＯ２の電位は、ハイレベルまたはローレベルのいずれになっても、その電位を安定して保持することができる。
【００５２】
したがって、同様に、図４のＣＭＯＳ論理回路ＬＯＧｃで示すように、前述のＰＭＯＳトランジスタＱＰ１ａ，ＱＰ２ａからそれぞれ成る関数回路ＦＵＮ１ａ，ＦＵＮ２ａに、このクランプ回路ＣＬＰｂを用いるようにしてもよい。
【００５３】
このようなＣＭＯＳ論理回路ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃのいずれの構成であっても、前述の図１のように、入力ＩＮ，／ＩＮをパルス電源φと同位相とすることができ、従来の図１０で示す駆動方法では、入力ＩＮ，／ＩＮから出力ＯＵＴ，／ＯＵＴまでは１／４周期の遅れが生じていたのに対して、その遅れを無くすことができ、演算処理時間を短縮することができる。また、パルス電源φがハイレベルであるときには、入力ＩＮ，／ＩＮが確定したままであるので、出力ノードＫＯ１，ＫＯ２が浮遊状態となることなく、出力ＯＵＴ，／ＯＵＴを安定して保持することができ、誤動作を防止することができる。
【００５４】
さらにまた、入力ＩＮ，／ＩＮをパルス電源φと同位相で駆動することによって、単位論理回路である上記図９、図２、図３および図４で示すＣＭＯＳ論理回路ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃを、前記図１１で示すようにカスケード接続する場合にも、演算処理時間を短縮することができる。
【００５５】
本発明の実施の第２の形態について、図５に基づいて説明すれば以下のとおりである。
【００５６】
図５は、本発明の実施の第２の形態のＣＭＯＳ論理回路ＬＯＧｄの電気回路図である。このＣＭＯＳ論理回路ＬＯＧｄは、前述の式３，４の複合論理を実現するための回路であり、式５，６および式７，８の論理演算を行う第１段目の論理回路ＬＯＧ１は、前述の図１５で示すＣＭＯＳ論理回路ｌｏｇａの構成と同様に構成されている。しかしながら、式５，６および式７，８の論理演算結果のＡＮＤ論理を実現する第２段目の論理回路ＬＯＧ２は、第１段目の論理回路ＬＯＧ１と同様のパルス電源φで駆動されている。
【００５７】
第１段目の論理回路ＬＯＧ１は、パルス電源φがハイレベルであるときに、そのローレベルとなるべき出力ノードが浮遊状態となるけれども、出力Ｇ，Ｈが共にハイレベルであるときには関数回路ＦＵＮ３１が導通しており、これに対して出力Ｇ，Ｈが共にハイレベルでないときには関数回路ＦＵＮ３２が導通しており、これによって第２段目の論理回路ＬＯＧ２の出力ノードは浮遊状態となることなく、出力ＯＵＴ，／ＯＵＴは安定して保持される。
【００５８】
この点、第１段目の論理回路ＬＯＧ１のクランプ回路ＣＬＰ１，ＣＬＰ２を、前述のクランプ回路ＣＬＰｂとすることによって、ローレベル出力時に浮遊状態となるノードを無くすことができる。また、第２段目の論理回路ＬＯＧ２のクランプ回路ＣＬＰ３に、前述のクランプ回路ＣＬＰｂを用いることによって、関数回路ＦＵＮ３１，ＦＵＮ３２をＮＭＯＳトランジスタのサイズが小さいままで、出力ノードの駆動力を高めることができ、該出力ノードに接続されるノード数、すなわちいわゆるファンアウトの大きい回路に好適に実施することができる。さらにまた、第２段目の論理回路ＬＯＧ２の関数回路ＦＵＮ３１，ＦＵＮ３２をＰＭＯＳトランジスタで構成することによって、単位論理回路を構成する該ＣＭＯＳ論理回路ＬＯＧｄについて考えると、ＮＭＯＳトランジスタ数とＰＭＯＳトランジスタ数とにあまり差が無い回路を実現することができ、集積回路としてのレイアウト効率を良くすることができる。
【００５９】
また、このＣＭＯＳ論理回路ＬＯＧｄを単位論理回路として、前述の図１１で示すような４種類のパルス電源φ１，φ２，φ３，φ４を用いることによって、任意の順序回路を構成することができる。
【００６０】
なお、所望とする複合論理、たとえば前述の式３，４で示す論理を、上述のＣＭＯＳ論理回路ＬＯＧｄのように、２つの論理回路ＬＯＧ１，ＬＯＧ２に分割するのではなく、さらに多数の論理回路に分割してもよく、また第２段目の論理回路ＬＯＧ２に含まれる単位論理回路も、複数あってもよい。
【００６１】
【発明の効果】
請求項１の発明に係るＣＭＯＳ論理回路は、以上のように、クランプ回路と、２つの関数回路とを含み、断熱充電法を用いるようにしたＣＭＯＳ論理回路において、複雑な複合論理を構成するにあたって、該論理を分割し、複数のＣＭＯＳ論理回路でそれぞれ演算処理してその演算処理結果を合成するようにしても、後段側のその分割された論理を合成するためのＣＭＯＳ論理回路に対して共通のパルス電源から電力を供給する。
【００６２】
それゆえ、それぞれのＣＭＯＳ論理回路に個別の位相のパルス電源が必要とならず、演算処理のための時間を短縮することができる。また、パルス電源がハイレベルであるときに、ハイレベルとなるべき入力ノードがハイレベルに入力値が確定したままで保持されるので、ローレベルとなるべき出力ノードは浮遊状態となることなく、その出力レベルは安定して保持される。
【００６３】
また、請求項２の発明に係るＣＭＯＳ論理回路は、以上のように、前記クランプ回路を一対のＰＭＯＳトランジスタで構成し、前記２つの関数回路をそれぞれ１または複数のＮＭＯＳトランジスタで構成する。
【００６４】
それゆえ、入力ノードに接続される関数回路がＮＭＯＳトランジスタであるので、駆動能力が高く、高速動作に対応することができる。
【００６５】
さらにまた、請求項３の発明に係るＣＭＯＳ論理回路は、以上のように、前記クランプ回路を一対のＣＭＯＳトランジスタで構成し、前記２つの関数回路をそれぞれ１または複数のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタで構成する。
【００６６】
それゆえ、クランプ回路がＣＭＯＳ構成であるので、出力ノードがハイレベルまたはローレベルのいずれの状態であっても、その出力ノードの論理が安定して保持され、誤動作を防止することができる。
【００６７】
また、請求項４の発明に係るＣＭＯＳ論理回路の駆動方法は、以上のように、クランプ回路と、２つの関数回路とを含み、断熱充電法を用いるようにしたＣＭＯＳ論理回路の駆動方法において、入力ノードを前記パルス電源と同位相で駆動する。
【００６８】
それゆえ、入力と出力とが同位相となり、演算処理のための時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のＣＭＯＳ論理回路の駆動方法を説明するための波形図である。
【図２】図１で示す駆動方法を実施することができるＣＭＯＳ論理回路の電気回路図である。
【図３】図１で示す駆動方法を実施することができる他のＣＭＯＳ論理回路の電気回路図である。
【図４】図１で示す駆動方法を実施することができるさらに他のＣＭＯＳ論理回路の電気回路図である。
【図５】本発明の実施の第２の形態のＣＭＯＳ論理回路の電気回路図である。
【図６】ＣＭＯＳインバータの充放電動作を説明するための電気回路図である。
【図７】図６で示すＣＭＯＳインバータの動作を説明するための波形図である。
【図８】通常の充電方法と断熱充電法との違いを説明するためのグラフである。
【図９】図１で示す駆動方法を実施することができ、前記断熱充電法を用いる基本的なＣＭＯＳ論理回路の電気回路図である。
【図１０】断熱充電法を用いる典型的な従来技術のＣＭＯＳ論理回路の駆動方法を説明するための波形図である。
【図１１】図９で示すＣＭＯＳ論理回路を用いて構成されるシフトレジスタの電気回路図である。
【図１２】図１１で示すシフトレジスタの動作を説明するためのパルス電源の波形図である。
【図１３】図１１で示すシフトレジスタの動作を説明するための各インバータ／バッファの動作状態を示す図である。
【図１４】複合論理のＣＭＯＳ論理回路の電気回路図である。
【図１５】図１４で示すＣＭＯＳ論理回路の複合論理を分割して構成される従来技術のＣＭＯＳ論理回路の電気回路図である。
【符号の説明】
１，２ 電源ライン
ＣＬＰ，ＣＬＰａ，ＣＬＰｂ クランプ回路
ＣＬＰ１，ＣＬＰ２，ＣＬＰ３ クランプ回路
ＦＵＮ１，ＦＵＮ２ 関数回路
ＦＵＮ１ａ，ＦＵＮ２ａ 関数回路
ＦＵＮ１１，ＦＵＮ１２ 関数回路
ＦＵＮ２１，ＦＵＮ２２ 関数回路
ＦＵＮ３１，ＦＵＮ３２ 関数回路
ＫＩ１，ＫＩ２ 入力ノード
ＫＯ１，ＫＯ２ 出力ノード
ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃ，ＬＯＧｄ ＣＭＯＳ論理回路
ＬＯＧ１，ＬＯＧ２ ＣＭＯＳ論理回路
ＱＮ１，ＱＮ２；ＱＮ１ａ，ＱＮ２ａ；ＱＮ１ｂ，ＱＮ２ｂ
ＮＭＯＳトランジスタ
ＱＮ１１〜ＱＮ１６；ＱＮ２１〜ＱＮ２６ ＮＭＯＳトランジスタ
ＱＰ１，ＱＰ２；ＱＰ１ａ，ＱＰ２ａ；ＱＰ１ｂ，ＱＰ２ｂ
ＰＭＯＳトランジスタ
φ，φ１，φ２，φ３，φ４ パルス電源
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路内に形成される論理回路およびその駆動方法に関し、特に前記論理回路として、低消費電力な断熱充電法を利用するＣＭＯＳ構成の論理回路およびその駆動方法に関する。
【０００２】
【従来の技術】
断熱充電論理回路は、Seitz,C.L.,Frey,A.H.,Mattisson,S.,Rabin,S.D.,Speck,D.A.,and van de Snepscheut,J.L.A.：“Hot-Clock nMOS," Proceedings of the 1985 Chapel Hill Conference on VLSI,pp.1-17(Computer Science Press,1985)によって提案されたＭＯＳ集積論理回路の低消費電力化の手法である。以下に、この断熱充電法について説明する。
【０００３】
標準的なＣＭＯＳ回路では、或るノードの電圧を充電するにあたって、電源に接続されたスイッチであるＭＯＳＦＥＴを閉じると、ノードの容量Ｃが完全に充電されるまで、スイッチの抵抗によって、該スイッチによる電位差をＶとすると、（１／２）×ＣＶ2 の電力が消費される。しかしながら、ノードの電位が電源電位と等しければ、電源とノードとが接続されても、前記スイッチには電流が流れず、電力消費もなくなる。
【０００４】
したがって、電源電圧を、スイッチ抵抗Ｒとノードの容量Ｃとの時定数ＲＣに比べて比較的ゆっくりと上昇させると、スイッチによる電位差を小さくして、ノードの電位を電源電圧と同様に上昇させて近い値に保つことができる。このようにして、ノードの電位を電源に対して均衡させ、容量を断熱的に充電することができる。このとき、スイッチの抵抗で生じる消費電力は、
【０００５】
【数１】
で与えられる。ただし、Ｔはこの過程に要する時間であり、Ｖ（ｔ）は容量の電圧特性である。
【０００７】
ここで、電圧の勾配が線形であり、かつＲ，Ｔが定数で、Ｔ≫ＲＣであるとすると、前記式１は下式で近似される。
【０００８】
【数２】
なお、前記電圧の勾配が正弦波である場合には、上記式２に係数π2 ／８が掛る。
【００１０】
上記式２は、Ｔを無限大に大きくすると、ノードの容量を充電するのに必要な電力を零にできることを示している。このように準静的に充電する方法が前記断熱充電法であり、該断熱充電法での消費電力に関する点は、ＣＭＯＳの標準的な充電方法では、時間に対して無関係、すなわちＲＣ定数に無関係に、前述のように（１／２）×ＣＶ2 の電力を消費する点とは大きく異なっている。
【００１１】
たとえば図６で示すようなＣＭＯＳインバータの場合、入力ノードＫＩへの入力ＩＮを図７（ａ）で示すように変化するとき、出力ノードＫＯからの出力／ＯＵＴは、図７（ｂ）で示すように変化する。すなわち、入力ＩＮが時刻ｔ１１においてローレベルに立下がると、ＰＭＯＳトランジスタＱＰが導通し、ＮＭＯＳトランジスタＱＮが遮断し、出力ノードＫＯは、ＰＭＯＳトランジスタＱＰを介して、電源ライン１を介して参照符Ｉ１で示す充電電流によって充電され、前記電源ライン１が接続される電源電位Ｖｄｄまで充電される。
【００１２】
これに対して、前記入力ＩＮが時刻ｔ１２においてハイレベルに立上がると、ＰＭＯＳトランジスタＱＰは遮断し、ＮＭＯＳトランジスタＱＮは導通し、出力ノードＫＯの電荷は、ＮＭＯＳトランジスタＱＮを介する電源ライン２への放電電流Ｉ２によって放電される。
【００１３】
したがって、このような通常の充電方法では、図８において、参照符α１で示す一定の電源電位Ｖｄｄと、参照符α２で示す出力ノードＫＯの電位との間の電位差Ｖ１がスイッチングによる損失の原因となる。これに対して、前述の断熱充電法では、電源電位は参照符α３で示すように変化し、これに追従して出力ノードＫＯの電位も参照符α４で示すように変化し、損失は参照符Ｖ２で示す電位差に対応した僅かな値となる。
【００１４】
近年、このような断熱充電法を利用したＭＯＳトランジスタ回路が盛んに考案されている。たとえば、Moon,Y.,and Jeong,D.-K,:“Efficient Charge Recovery Logic,"1995 Symposium on VLSI Circuits Digest of Technical Papers,pp.129-130,May 1995.ならびにKramer,A.,Denker,J.S.,Flower,B.,and Moroney,J.: “2nd Order Adiabatic Computation with 2N-2P and 2N-2N2P Logic Circuits,"Porc.Int.Symp.Low Power Design,pp.191-196,Dana Point,April 1995. では、図９で示すような基本的なＣＭＯＳ論理回路ＬＯＧが示されている。
【００１５】
このＣＭＯＳ論理回路ＬＯＧは、ＥＣＲＬ(Efficient Chargy Recovery Logic) 回路、または２Ｎ−２Ｐ回路と称されるインバータ／バッファである。このＣＭＯＳ論理回路ＬＯＧは、大略的に、クランプ回路ＣＬＰと、２つの関数回路ＦＵＮ１，ＦＵＮ２とを備えて構成されている。前記クランプ回路ＣＬＰは、一対のＰＭＯＳトランジスタＱＰ１，ＱＰ２を備えて構成されている。また、関数回路ＦＵＮ１，ＦＵＮ２は、それぞれ１個のＮＭＯＳトランジスタＱＮ１，ＱＮ２を備える基本的な回路構成で実現されている。
【００１６】
前記ＰＭＯＳトランジスタＱＰ１，ＱＰ２のソース電極は、共通に電源ライン１に接続されており、この電源ライン１は、前記断熱充電法を実現するためのパルス電源φに接続されている。一方、ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲート電極は、それぞれ入力ノードＫＩ１，ＫＩ２に接続され、入力ＩＮ，／ＩＮが入力される。また、ＮＭＯＳトランジスタＱＮ１，ＱＮ２のソース電極には、電源ライン２を介して、定電圧源となる接地レベルが共通に印加される。
【００１７】
ＰＭＯＳトランジスタＱＰ１のドレイン電極とＮＭＯＳトランジスタＱＮ１のドレイン電極とは、相互に接続されて出力ノードＫＯ２となり、該出力ノードＫＯ２からは出力／ＯＵＴが出力され、また該出力ノードＫＯ２は前記ＰＭＯＳトランジスタＱＰ２のゲート電極にクロス接続されている。同様に、ＰＭＯＳトランジスタＱＰ２のドレイン電極とＮＭＯＳトランジスタＱＮ２のドレイン電極とは、相互に接続されて出力ノードＫＯ１となり、出力ＯＵＴを導出するとともに、該出力ノードＫＯ１は前記ＰＭＯＳトランジスタＱＰ１のゲート電極にクロス接続されている。
【００１８】
図１０は、上述のように構成された断熱充電法を用いるＣＭＯＳ論理回路ＬＯＧの典型的な従来技術の駆動方法を説明するための波形図である。この駆動方法では、「ＲＥＳＥＴ」「ＷＡＩＴ」「ＥＶＡＬＵＡＴＥ」「ＨＯＬＤ」の４つの動作によって、１周期の動作が構成されている。図９における、入力ＩＮ、入力／ＩＮ、パルス電源φ、出力ＯＵＴおよび出力／ＯＵＴの各波形は、それぞれ図１０（ａ）、図１０（ｂ）、図１０（ｃ）、図１０（ｄ）および図１０（ｅ）に対応している。
【００１９】
まず最初の周期では、「ＲＥＳＥＴ」動作によって、パルス電源φがハイレベルからローレベルに引下げられて、出力ノードＫＯ１，ＫＯ２のデータが消去される。次に、「ＷＡＩＴ」動作では、前記パルス電源φがローレベルのままで、いずれか一方の入力ノード、この図１０の例では、入力ノードＫＩ１への入力ＩＮがハイレベルに引上げられる。
【００２０】
こうして、入力状態が確定すると、「ＥＶＡＬＵＡＴＥ」動作が行われ、パルス電源φがハイレベルに引上げられる。このとき、前述のように入力ＩＮがハイレベルであり、入力／ＩＮはローレベルであるので、ＮＭＯＳトランジスタＱＮ１が導通し、ＮＭＯＳトランジスタＱＮ２が遮断しており、ＰＭＯＳトランジスタＱＰ２が導通し、出力ＯＵＴが前記パルス電源φの上昇に伴って上昇してゆく。またこのとき、ＭＯＳトランジスタＱＮ２，ＱＰ１は遮断したままであり、出力／ＯＵＴはローレベルのままとなる。
【００２１】
このようにして、出力ノードＫＯ１，ＫＯ２の電位が確定すると、「ＨＯＬＤ」動作が行われ、入力ノードＫＩ１，ＫＩ２がともにローレベルに引下げられて、入力データの消去が行われる。ＰＭＯＳトランジスタＱＰ１，ＱＰ２のゲート電極は、前述のように出力ノードＫＯ１，ＫＯ２とクロス接続されており、したがって入力ＩＮ，／ＩＮを消去すると、ＮＭＯＳトランジスタＱＮ１，ＱＮ２はともに遮断するけれども、出力ノードＫＯ１のハイレベルは保持され、出力ノードＫＯ２は接地電源と遮断されて浮遊状態となり、そのローレベルはダイナミックに保持される。
【００２２】
次の周期では、同様に「ＲＥＳＥＴ」動作の後、「ＷＡＩＴ」動作では、入力／ＩＮが引上げられ、入力ＩＮはローレベルのままとされる。これによって、「ＨＯＬＤ」動作では、出力／ＯＵＴがハイレベルに保持され、ＯＵＴはローレベルとなる。このようにして、インバータ／バッファ動作が実現される。
【００２３】
上述のように構成されたＣＭＯＳ論理回路ＬＯＧは、たとえば図１１で示すように、該ＣＭＯＳ論理回路ＬＯＧを単位論理回路として、複数段カスケード接続された順序回路に構成され、レジスタなどとして使用されている。
【００２４】
この図１１で示す例では、インバータ／バッファＦ１，Ｆ２，Ｆ３，Ｆ４は、それぞれ相互に位相が１／４周期だけずれたパルス電源φ１，φ２，φ３，φ４によって駆動される。パルス電源φ３，φ４は、パルス電源φ１，φ２とそれぞれ逆位相でよく、φ３＝／φ１，φ４＝／φ２となっている。第１段目のインバータ／バッファＦ１には、前記入力ＩＮ，／ＩＮが与えられ、後続の各インバータ／バッファＦ２，Ｆ３，Ｆ４へは、前段のインバータ／バッファＦ１，Ｆ２，Ｆ３からの出力がそれぞれ与えられる。最終段のインバータ／バッファＦ４からは、前記出力ＯＵＴ，／ＯＵＴが出力される。
【００２５】
図１２に、各パルス電源φ１，φ２，φ３，φ４の動作波形図を示す。また、前記図１２における各時刻ｔ０，ｔ１，ｔ２，…でのインバータ／バッファＦ１〜Ｆ４の動作を図１３で示す。この図１３において、「♯１」は、第１周期目のデータを表し、「♯２」は第２周期目のデータを表す。このように、データ「♯１」「♯２」…は、パルス電源φ１〜φ４に同期して、１／４周期毎に、順次、後段側にシフトされてゆく。
【００２６】
一方、前述のように構成されたＣＭＯＳ論理回路ＬＯＧは、関数回路ＦＵＮ１，ＦＵＮ２のＮＭＯＳトランジスタＱＮ１，ＱＮ２を、複数の素子の直列および／または並列構成とすることによって、所望とする任意の複合論理回路を構成することができる。たとえば、図１４で示す複合論理回路ｌｏｇは、
ＯＵＴ＝（Ａ・Ｂ＋Ｄ・Ｅ）・（Ｃ＋Ｆ） …（３）
／ＯＵＴ＝／｛（Ａ・Ｂ＋Ｄ・Ｅ）・（Ｃ＋Ｆ）｝ …（４）
という論理を示している。ただし、・は論理ＡＮＤを表し、＋は論理ＯＲを表す。この論理回路ｌｏｇは、前記ＰＭＯＳトランジスタＱＰ１，ＱＰ２をクランプ回路ＣＬＰとし、前記ＮＭＯＳトランジスタＱＮ１に代えて、入力論理Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆにそれぞれ対応するＮＭＯＳトランジスタＱＮ１１，ＱＮ１２，ＱＮ１３，ＱＮ１４，ＱＮ１５，ＱＮ１６から成る関数回路ＦＵＮ１０と、前記ＮＭＯＳトランジスタＱＮ２に代えて、入力論理／Ａ，／Ｂ，／Ｃ，／Ｄ，／Ｅ，／Ｆにそれぞれ対応するＮＭＯＳトランジスタＱＮ２１，ＱＮ２２，ＱＮ２３，ＱＮ２４，ＱＮ２５，ＱＮ２６とを備える関数回路ＦＵＮ２０とを備えて構成されている。
【００２７】
【発明が解決しようとする課題】
上述の複合論理回路ｌｏｇのように、ＡＮＤ論理が複合化されると、トランジスタの直列段数が増加してしまう。このため、該直列段数の増加による駆動能力の低下と、デバイスに要求される性能との兼合いによって生じる前記直列段数の制約から、論理演算を複数段に分割して行わなければならない場合がある。たとえば、前記ＮＭＯＳトランジスタの直列段数が２個までに制限された場合、前記図１４で示す回路は、図１５で示す論理回路ｌｏｇａのように、２段の論理回路ＬＯＧ１，ＬＯＧ２に分割される。
【００２８】
この論理回路ｌｏｇａでは、第１段目の論理回路ＬＯＧ１において、クランプ回路ＣＬＰ１と関数回路ＦＵＮ１１，ＦＵＮ１２とから成る論理回路によって、
Ｇ＝Ａ・Ｂ＋Ｄ・Ｅ …（５）
／Ｇ＝／（Ａ・Ｂ＋Ｄ・Ｅ） …（６）
の論理演算を行い、クランプ回路ＣＬＰ２と関数回路ＦＵＮ２１，ＦＵＮ２２とから成る論理回路によって、
Ｈ＝Ｃ＋Ｆ …（７）
／Ｈ＝／（Ｃ＋Ｆ） …（８）
の論理演算を行うように構成されている。
【００２９】
この論理回路ＬＯＧ1 での演算結果Ｇ，Ｈが、クランプ回路ＣＬＰ３と関数回路ＦＵＮ３１，ＦＵＮ３２とから成る第２段目の論理回路ＬＯＧ２に入力されて、
ＯＵＴ＝／（／Ｇ＋／Ｈ）＝（Ｇ・Ｈ） …（９）
／ＯＵＴ＝／（Ｇ・Ｈ） …（１０）
の論理演算が行われている。
【００３０】
したがって、論理回路ＬＯＧ２は、論理回路ＬＯＧ１の出力を入力としているので、前述の図１０で示す典型的な従来技術の駆動方法を用いると、第１段目の論理回路ＬＯＧ１の駆動に用いられるパルス電源φ１から１／４周期遅れのパルス電源φ２が、第２段目の単位論理回路ＬＯＧ２の駆動に用いられることになる。このため、従来技術の駆動方法では、複合論理を分割すると、その分割個数分だけ、演算処理に必要なクロック数が増加し、演算処理時間が長くなるという問題がある。
【００３１】
本発明の目的は、演算処理時間を短縮することができるＣＭＯＳ論理回路およびその駆動方法を提供することである。
【００３２】
【課題を解決するための手段】
請求項１の発明に係るＣＭＯＳ論理回路は、一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路において、複数個の該ＣＭＯＳ論理回路で複合論理を構成する場合に、前記パルス電源を共通とすることを特徴とする。
【００３３】
上記の構成によれば、複雑な複合論理を構成するにあたって、関数回路のＭＯＳトランジスタが直列多段となってしまい、駆動能力の低下によって所望とするデバイス性能が得られない場合に、該論理を分割し、複数のＣＭＯＳ論理回路でそれぞれ演算処理して、その演算処理結果を合成するように構成すると、分割した各論理の演算のためのＣＭＯＳ論理回路からの出力、すなわち後段側のその分割された論理を合成するためのＣＭＯＳ論理回路の入力は、パルス電源と同位相となっているのに対して、前記後段側のＣＭＯＳ論理回路に共通のパルス電源から電力を供給しても、その出力ノードは断熱充電されることになる。
【００３４】
このようにして、低消費電力である断熱充電法を利用するようにしたＣＭＯＳ論理回路において、複数個のＣＭＯＳ論理回路で複合論理を構成しても、それぞれのＣＭＯＳ論理回路に個別の位相のパルス電源が必要とならず、演算処理のための時間を短縮することができる。また、パルス電源がハイレベルであるときに、ハイレベルとなるべき入力ノードがハイレベルに入力値が確定したままで保持されるので、ローレベルとなるべき出力ノードは浮遊状態となることなく、その出力レベルは安定して保持される。
【００３５】
また、請求項２の発明に係るＣＭＯＳ論理回路では、前記クランプ回路は一対のＰＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタから成ることを特徴とする。
【００３６】
上記の構成によれば、入力ノードに接続される関数回路がＮＭＯＳトランジスタであるので、駆動能力が高く、高速動作に対応することができる。
【００３７】
さらにまた、請求項３の発明に係るＣＭＯＳ論理回路では、前記クランプ回路は一対のＣＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタから成ることを特徴とする。
【００３８】
上記の構成によれば、クランプ回路がＣＭＯＳ構成であるので、出力ノードがハイレベルまたはローレベルのいずれの状態であっても、その出力ノードの論理が安定して保持され、誤動作を防止することができる。
【００３９】
また、請求項４の発明に係るＣＭＯＳ論理回路の駆動方法は、一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路の駆動方法において、入力ノードを前記パルス電源と同位相で駆動することを特徴とする。
【００４０】
上記の構成によれば、入力がパルス電源と同位相で変化しても、ハイレベルを出力すべき出力ノードの電位も同位相で変化するので、該出力ノードは断熱充電されることになる。
【００４１】
したがって、低消費電力である断熱充電法を利用するようにしたＣＭＯＳ論理回路において、入力と出力とが同位相となり、演算処理のための時間を短縮することができる。
【００４２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば以下のとおりである。
【００４３】
図１は、たとえば前述の図９で示されるＣＭＯＳ論理回路ＬＯＧなどに適用される本発明の駆動方法による動作を説明するための波形図である。本発明の駆動方法では、前述の図１０で示す従来技術の駆動方法と同様に、「ＲＥＳＥＴ」「ＷＡＩＴ」「ＥＶＡＬＵＡＴＥ」「ＨＯＬＤ」の４つの動作によって、１周期の動作が構成されている。この図１において、入力ＩＮ、入力／ＩＮ、パルス電源φ、出力ＯＵＴおよび出力／ＯＵＴの各波形は、それぞれ図１（ａ）、図１（ｂ）、図１（ｃ）、図１（ｄ）および図１（ｅ）に対応している。
【００４４】
本発明の駆動方法で注目すべきは、ハイレベルとなる入力ＩＮ，／ＩＮが、パルス電源φと同位相とされることである。したがって、まず最初の周期では、「ＲＥＳＥＴ」動作によって、パルス電源φがハイレベルからローレベルに引下げられて、出力ノードＫＯ１，ＫＯ２のデータが消去されるとともに、ハイレベルであった入力、図１の例では／ＩＮがローレベルに引下げられる。次に、「ＷＡＩＴ」動作では、パルス電源φおよび入力ＩＮ，／ＩＮが共にローレベルとされ、したがって出力ＯＵＴ，／ＯＵＴもローレベルとされる。
【００４５】
続いて、パルス電源φのレベルを立上げる「ＥＶＡＬＵＡＴＥ」動作が行われ、このとき一方の入力、すなわちこの図１の例ではＩＮも、そのパルス電源φの上昇にともなって、ハイレベルに引上げられる。またこのとき、入力／ＩＮは、ローレベルのままとされる。したがって、ＮＭＯＳトランジスタＱＮ１が導通し、ＮＭＯＳトランジスタＱＮ２が遮断して、ＰＭＯＳトランジスタＱＰ２が導通し、出力ＯＵＴがハイレベルに上昇してゆく。またこのとき、ＰＭＯＳトランジスタＱＰ１は遮断したままであり、出力／ＯＵＴはローレベルのままとなる。
【００４６】
このようにして、出力ノードＫＯ１，ＫＯ２の電位が確定すると、「ＨＯＬＤ」動作となり、前記パルス電源φおよび入力ノードＩＮがハイレベルのままで保持され、したがって出力ＯＵＴもハイレベルのままとなる。このとき、前述の図１０で示す従来技術では、入力ＩＮがローレベルとなってしまうので、出力ノードＫＯ２は接地電源と遮断されて浮遊状態となり、そのローレベルはダイナミックに保持されていただけであるのに対して、本発明では、ＭＯＳトランジスタＱＮ１，ＱＰ２が導通しているので、出力ノードＫＯ１，ＫＯ２の電位が安定して保持される。
【００４７】
次の周期では、同様に「ＲＥＳＥＴ」動作が行われ、パルス電源φの引下げにともなって、ハイレベルであった入力ＩＮもローレベルに引下げられる。これによって、ハイレベルであった出力ＯＵＴもローレベルとなる。次の「ＷＡＩＴ」動作では、パルス電源φおよび入力ＩＮ，／ＩＮが共にローレベルとされ、したがって、出力ＯＵＴ，／ＯＵＴもローレベルとされる。これに続いて、「ＥＶＡＬＵＡＴＥ」動作では、入力ＩＮはローレベルのままで、パルス電源φの上昇にともなって、入力／ＩＮがハイレベルに引上げられ、これによって出力／ＯＵＴがハイレベルとなる。「ＨＯＬＤ」動作では、パルス電源φおよび入力／ＩＮのハイレベルが保持され、出力／ＯＵＴもハイレベルに安定して保持される。さらに次の周期の「ＲＥＳＥＴ」動作となると、パルス電源φの低下にともなって、入力／ＩＮ、したがって出力／ＯＵＴがローレベルに引下げられる。
【００４８】
なお、上述のような駆動方法は、たとえば、図２〜図４で示すような各ＣＭＯＳ論理回路ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃなどでも実施することができる。これらのＣＭＯＳ論理回路ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃにおいて、前述の図９で示すＣＭＯＳ論理回路ＬＯＧに類似し、対応する部分には同一の参照符号を付してその説明を省略する。
【００４９】
図２のＣＭＯＳ論理回路ＬＯＧａは、クランプ回路ＣＬＰａをＮＭＯＳトランジスタＱＮ１ａ，ＱＮ２ａで構成し、２つの関数回路ＦＵＮ１ａ，ＦＵＮ２ａをそれぞれＰＭＯＳトランジスタＱＰ１ａ，ＱＰ２ａで構成している。このようにして、関数回路をＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタを用いて構成することによって、論理回路全体として、ＮＭＯＳトランジスタ数とＰＭＯＳトランジスタ数とにあまり差が無い回路を実現することができ、集積回路としてのレイアウト効率を良くすることができる。
【００５０】
また、図３のＣＭＯＳ論理回路ＬＯＧｂは、ＮＭＯＳトランジスタＱＮ１，ＱＮ２からそれぞれ成る関数回路ＦＵＮ１，ＦＵＮ２に、ＰＭＯＳトランジスタＱＰ１ｂ，ＱＰ２ｂおよびＮＭＯＳトランジスタＱＮ１ｂ，ＱＮ２ｂから成るクランプ回路ＣＬＰｂを組合わせて構成されている。ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂの直列回路と、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂの直列回路とが、電源ライン１，２間に介在されている。
【００５１】
ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂのドレイン間の接続点が、前記ＮＭＯＳトランジスタＱＮ１のドレインとともに前記出力ノードＫＯ２となり、この出力ノードＫＯ２の電位は、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂのゲートに与えられる。同様に、ＭＯＳトランジスタＱＰ２ｂ，ＱＮ２ｂのドレイン間の接続点および前記ＮＭＯＳトランジスタＱＮ２のドレインは、前記出力ノードＫＯ１となり、この出力ノードＫＯ１の電位は、ＭＯＳトランジスタＱＰ１ｂ，ＱＮ１ｂのゲートに与えられる。したがって、出力ノードＫＯ１，ＫＯ２の電位は、ハイレベルまたはローレベルのいずれになっても、その電位を安定して保持することができる。
【００５２】
したがって、同様に、図４のＣＭＯＳ論理回路ＬＯＧｃで示すように、前述のＰＭＯＳトランジスタＱＰ１ａ，ＱＰ２ａからそれぞれ成る関数回路ＦＵＮ１ａ，ＦＵＮ２ａに、このクランプ回路ＣＬＰｂを用いるようにしてもよい。
【００５３】
このようなＣＭＯＳ論理回路ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃのいずれの構成であっても、前述の図１のように、入力ＩＮ，／ＩＮをパルス電源φと同位相とすることができ、従来の図１０で示す駆動方法では、入力ＩＮ，／ＩＮから出力ＯＵＴ，／ＯＵＴまでは１／４周期の遅れが生じていたのに対して、その遅れを無くすことができ、演算処理時間を短縮することができる。また、パルス電源φがハイレベルであるときには、入力ＩＮ，／ＩＮが確定したままであるので、出力ノードＫＯ１，ＫＯ２が浮遊状態となることなく、出力ＯＵＴ，／ＯＵＴを安定して保持することができ、誤動作を防止することができる。
【００５４】
さらにまた、入力ＩＮ，／ＩＮをパルス電源φと同位相で駆動することによって、単位論理回路である上記図９、図２、図３および図４で示すＣＭＯＳ論理回路ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃを、前記図１１で示すようにカスケード接続する場合にも、演算処理時間を短縮することができる。
【００５５】
本発明の実施の第２の形態について、図５に基づいて説明すれば以下のとおりである。
【００５６】
図５は、本発明の実施の第２の形態のＣＭＯＳ論理回路ＬＯＧｄの電気回路図である。このＣＭＯＳ論理回路ＬＯＧｄは、前述の式３，４の複合論理を実現するための回路であり、式５，６および式７，８の論理演算を行う第１段目の論理回路ＬＯＧ１は、前述の図１５で示すＣＭＯＳ論理回路ｌｏｇａの構成と同様に構成されている。しかしながら、式５，６および式７，８の論理演算結果のＡＮＤ論理を実現する第２段目の論理回路ＬＯＧ２は、第１段目の論理回路ＬＯＧ１と同様のパルス電源φで駆動されている。
【００５７】
第１段目の論理回路ＬＯＧ１は、パルス電源φがハイレベルであるときに、そのローレベルとなるべき出力ノードが浮遊状態となるけれども、出力Ｇ，Ｈが共にハイレベルであるときには関数回路ＦＵＮ３１が導通しており、これに対して出力Ｇ，Ｈが共にハイレベルでないときには関数回路ＦＵＮ３２が導通しており、これによって第２段目の論理回路ＬＯＧ２の出力ノードは浮遊状態となることなく、出力ＯＵＴ，／ＯＵＴは安定して保持される。
【００５８】
この点、第１段目の論理回路ＬＯＧ１のクランプ回路ＣＬＰ１，ＣＬＰ２を、前述のクランプ回路ＣＬＰｂとすることによって、ローレベル出力時に浮遊状態となるノードを無くすことができる。また、第２段目の論理回路ＬＯＧ２のクランプ回路ＣＬＰ３に、前述のクランプ回路ＣＬＰｂを用いることによって、関数回路ＦＵＮ３１，ＦＵＮ３２をＮＭＯＳトランジスタのサイズが小さいままで、出力ノードの駆動力を高めることができ、該出力ノードに接続されるノード数、すなわちいわゆるファンアウトの大きい回路に好適に実施することができる。さらにまた、第２段目の論理回路ＬＯＧ２の関数回路ＦＵＮ３１，ＦＵＮ３２をＰＭＯＳトランジスタで構成することによって、単位論理回路を構成する該ＣＭＯＳ論理回路ＬＯＧｄについて考えると、ＮＭＯＳトランジスタ数とＰＭＯＳトランジスタ数とにあまり差が無い回路を実現することができ、集積回路としてのレイアウト効率を良くすることができる。
【００５９】
また、このＣＭＯＳ論理回路ＬＯＧｄを単位論理回路として、前述の図１１で示すような４種類のパルス電源φ１，φ２，φ３，φ４を用いることによって、任意の順序回路を構成することができる。
【００６０】
なお、所望とする複合論理、たとえば前述の式３，４で示す論理を、上述のＣＭＯＳ論理回路ＬＯＧｄのように、２つの論理回路ＬＯＧ１，ＬＯＧ２に分割するのではなく、さらに多数の論理回路に分割してもよく、また第２段目の論理回路ＬＯＧ２に含まれる単位論理回路も、複数あってもよい。
【００６１】
【発明の効果】
請求項１の発明に係るＣＭＯＳ論理回路は、以上のように、クランプ回路と、２つの関数回路とを含み、断熱充電法を用いるようにしたＣＭＯＳ論理回路において、複雑な複合論理を構成するにあたって、該論理を分割し、複数のＣＭＯＳ論理回路でそれぞれ演算処理してその演算処理結果を合成するようにしても、後段側のその分割された論理を合成するためのＣＭＯＳ論理回路に対して共通のパルス電源から電力を供給する。
【００６２】
それゆえ、それぞれのＣＭＯＳ論理回路に個別の位相のパルス電源が必要とならず、演算処理のための時間を短縮することができる。また、パルス電源がハイレベルであるときに、ハイレベルとなるべき入力ノードがハイレベルに入力値が確定したままで保持されるので、ローレベルとなるべき出力ノードは浮遊状態となることなく、その出力レベルは安定して保持される。
【００６３】
また、請求項２の発明に係るＣＭＯＳ論理回路は、以上のように、前記クランプ回路を一対のＰＭＯＳトランジスタで構成し、前記２つの関数回路をそれぞれ１または複数のＮＭＯＳトランジスタで構成する。
【００６４】
それゆえ、入力ノードに接続される関数回路がＮＭＯＳトランジスタであるので、駆動能力が高く、高速動作に対応することができる。
【００６５】
さらにまた、請求項３の発明に係るＣＭＯＳ論理回路は、以上のように、前記クランプ回路を一対のＣＭＯＳトランジスタで構成し、前記２つの関数回路をそれぞれ１または複数のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタで構成する。
【００６６】
それゆえ、クランプ回路がＣＭＯＳ構成であるので、出力ノードがハイレベルまたはローレベルのいずれの状態であっても、その出力ノードの論理が安定して保持され、誤動作を防止することができる。
【００６７】
また、請求項４の発明に係るＣＭＯＳ論理回路の駆動方法は、以上のように、クランプ回路と、２つの関数回路とを含み、断熱充電法を用いるようにしたＣＭＯＳ論理回路の駆動方法において、入力ノードを前記パルス電源と同位相で駆動する。
【００６８】
それゆえ、入力と出力とが同位相となり、演算処理のための時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のＣＭＯＳ論理回路の駆動方法を説明するための波形図である。
【図２】図１で示す駆動方法を実施することができるＣＭＯＳ論理回路の電気回路図である。
【図３】図１で示す駆動方法を実施することができる他のＣＭＯＳ論理回路の電気回路図である。
【図４】図１で示す駆動方法を実施することができるさらに他のＣＭＯＳ論理回路の電気回路図である。
【図５】本発明の実施の第２の形態のＣＭＯＳ論理回路の電気回路図である。
【図６】ＣＭＯＳインバータの充放電動作を説明するための電気回路図である。
【図７】図６で示すＣＭＯＳインバータの動作を説明するための波形図である。
【図８】通常の充電方法と断熱充電法との違いを説明するためのグラフである。
【図９】図１で示す駆動方法を実施することができ、前記断熱充電法を用いる基本的なＣＭＯＳ論理回路の電気回路図である。
【図１０】断熱充電法を用いる典型的な従来技術のＣＭＯＳ論理回路の駆動方法を説明するための波形図である。
【図１１】図９で示すＣＭＯＳ論理回路を用いて構成されるシフトレジスタの電気回路図である。
【図１２】図１１で示すシフトレジスタの動作を説明するためのパルス電源の波形図である。
【図１３】図１１で示すシフトレジスタの動作を説明するための各インバータ／バッファの動作状態を示す図である。
【図１４】複合論理のＣＭＯＳ論理回路の電気回路図である。
【図１５】図１４で示すＣＭＯＳ論理回路の複合論理を分割して構成される従来技術のＣＭＯＳ論理回路の電気回路図である。
【符号の説明】
１，２ 電源ライン
ＣＬＰ，ＣＬＰａ，ＣＬＰｂ クランプ回路
ＣＬＰ１，ＣＬＰ２，ＣＬＰ３ クランプ回路
ＦＵＮ１，ＦＵＮ２ 関数回路
ＦＵＮ１ａ，ＦＵＮ２ａ 関数回路
ＦＵＮ１１，ＦＵＮ１２ 関数回路
ＦＵＮ２１，ＦＵＮ２２ 関数回路
ＦＵＮ３１，ＦＵＮ３２ 関数回路
ＫＩ１，ＫＩ２ 入力ノード
ＫＯ１，ＫＯ２ 出力ノード
ＬＯＧ，ＬＯＧａ，ＬＯＧｂ，ＬＯＧｃ，ＬＯＧｄ ＣＭＯＳ論理回路
ＬＯＧ１，ＬＯＧ２ ＣＭＯＳ論理回路
ＱＮ１，ＱＮ２；ＱＮ１ａ，ＱＮ２ａ；ＱＮ１ｂ，ＱＮ２ｂ
ＮＭＯＳトランジスタ
ＱＮ１１〜ＱＮ１６；ＱＮ２１〜ＱＮ２６ ＮＭＯＳトランジスタ
ＱＰ１，ＱＰ２；ＱＰ１ａ，ＱＰ２ａ；ＱＰ１ｂ，ＱＰ２ｂ
ＰＭＯＳトランジスタ
φ，φ１，φ２，φ３，φ４ パルス電源
Claims (4)
- 一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路において、
複数個の該ＣＭＯＳ論理回路で複合論理を構成する場合に、前記パルス電源を共通とすることを特徴とするＣＭＯＳ論理回路。 - 前記クランプ回路は一対のＰＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタから成ることを特徴とする請求項１記載のＣＭＯＳ論理回路。
- 前記クランプ回路は一対のＣＭＯＳトランジスタから成り、前記２つの関数回路はそれぞれ１または複数のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタから成ることを特徴とする請求項１記載のＣＭＯＳ論理回路。
- 一対のＭＯＳトランジスタを備え、各ＭＯＳトランジスタのゲート電極は対を成す他方のＭＯＳトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源または定電圧源のいずれか一方に接続されるクランプ回路と、少なくとも１つのＭＯＳトランジスタを備え、該ＭＯＳトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に前記パルス電源または定電圧源のいずれか他方に接続され、他端はクランプ回路の対応するＭＯＳトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる２つの関数回路とを含むＣＭＯＳ論理回路の駆動方法において、
入力ノードを前記パルス電源と同位相で駆動することを特徴とするＣＭＯＳ論理回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11998297A JP3756285B2 (ja) | 1997-05-09 | 1997-05-09 | Ｃｍｏｓ論理回路およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11998297A JP3756285B2 (ja) | 1997-05-09 | 1997-05-09 | Ｃｍｏｓ論理回路およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308662A JPH10308662A (ja) | 1998-11-17 |
| JP3756285B2 true JP3756285B2 (ja) | 2006-03-15 |
Family
ID=14774987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11998297A Expired - Fee Related JP3756285B2 (ja) | 1997-05-09 | 1997-05-09 | Ｃｍｏｓ論理回路およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3756285B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622977B2 (en) | 2005-10-27 | 2009-11-24 | The Regents Of The University Of Michigan | Ramped clock digital storage control |
| US8339209B2 (en) | 2009-10-12 | 2012-12-25 | Cyclos Semiconductor, Inc. | Method for selecting natural frequency in resonant clock distribution networks with no inductor overhead |
| US8461873B2 (en) | 2007-05-23 | 2013-06-11 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3632151B2 (ja) | 2000-06-06 | 2005-03-23 | 日本電信電話株式会社 | 断熱充電レジスタ回路 |
| US6777992B2 (en) * | 2002-04-04 | 2004-08-17 | The Regents Of The University Of Michigan | Low-power CMOS flip-flop |
| US7349266B2 (en) * | 2004-06-10 | 2008-03-25 | Freescale Semiconductor, Inc. | Memory device with a data hold latch |
| JP4776396B2 (ja) * | 2006-02-27 | 2011-09-21 | 日本電信電話株式会社 | 断熱充電メモリ回路及びデータ書き込み方法 |
| JP2007235218A (ja) * | 2006-02-27 | 2007-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電論理回路及び断熱充電論理転送回路 |
| JP4905540B2 (ja) * | 2009-11-20 | 2012-03-28 | セイコーエプソン株式会社 | 回路装置、電子機器及び電源供給方法 |
| JP5482161B2 (ja) * | 2009-12-08 | 2014-04-23 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
-
1997
- 1997-05-09 JP JP11998297A patent/JP3756285B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622977B2 (en) | 2005-10-27 | 2009-11-24 | The Regents Of The University Of Michigan | Ramped clock digital storage control |
| US8461873B2 (en) | 2007-05-23 | 2013-06-11 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
| US8339209B2 (en) | 2009-10-12 | 2012-12-25 | Cyclos Semiconductor, Inc. | Method for selecting natural frequency in resonant clock distribution networks with no inductor overhead |
| US8358163B2 (en) | 2009-10-12 | 2013-01-22 | Cyclos Semiconductor, Inc. | Resonant clock distribution network architecture for tracking parameter variations in conventional clock distribution networks |
| US8362811B2 (en) | 2009-10-12 | 2013-01-29 | Cyclos Semiconductor, Inc. | Architecture for single-stepping in resonant clock distribution networks |
| US8368450B2 (en) | 2009-10-12 | 2013-02-05 | Cyclos Semiconductor, Inc. | Architecture for adjusting natural frequency in resonant clock distribution networks |
| US8400192B2 (en) | 2009-10-12 | 2013-03-19 | Cyclos Semiconductor, Inc. | Architecture for frequency-scaled operation in resonant clock distribution networks |
| US8502569B2 (en) | 2009-10-12 | 2013-08-06 | Cyclos Semiconductor, Inc. | Architecture for operating resonant clock network in conventional mode |
| US8593183B2 (en) | 2009-10-12 | 2013-11-26 | Cyclos Semiconductor, Inc. | Architecture for controlling clock characteristics |
| US8659338B2 (en) | 2009-10-12 | 2014-02-25 | Cyclos Semiconductor, Inc. | Resonant clock distribution network architecture with programmable drivers |
| US9041451B2 (en) | 2009-10-12 | 2015-05-26 | Cyclos Semiconductor, Inc. | Resonant clock distribution network architecture for tracking parameter variations in conventional clock distribution networks |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10308662A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225827B1 (en) | Dynamic logic circuit and self-timed pipelined datapath system | |
| US4710650A (en) | Dual domino CMOS logic circuit, including complementary vectorization and integration | |
| JP4417552B2 (ja) | パルス入力用の高速レシオ形ｃｍｏｓ論理構造 | |
| US4569032A (en) | Dynamic CMOS logic circuits for implementing multiple AND-functions | |
| US5841300A (en) | Semiconductor integrated circuit apparatus | |
| US4316106A (en) | Dynamic ratioless circuitry for random logic applications | |
| WO2007088901A1 (ja) | 三値論理関数回路 | |
| JPH0457129B2 (ja) | ||
| US6009021A (en) | MOS logic circuit with hold operation | |
| JP3756285B2 (ja) | Ｃｍｏｓ論理回路およびその駆動方法 | |
| EP0797210A2 (en) | Output buffer circuit | |
| US6509761B2 (en) | Logical circuit | |
| US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
| JPH11514164A (ja) | しきい値式によって表わすことができる論理エレメントを実現するための回路装置 | |
| JPH06216759A (ja) | 半導体集積回路装置 | |
| US7940087B1 (en) | Clockless return to state domino logic gate | |
| JP2534377B2 (ja) | Ｂｉｃｍｏｓロジツク回路 | |
| Hoe et al. | Dynamic GaAs capacitively coupled domino logic (CCDL) | |
| US7138834B2 (en) | Symmetric differential logic circuits | |
| WO2008014383A1 (en) | Junction field effect transistor level shifting circuit | |
| US6040717A (en) | FRCPG: Forecasted restoration complementary pass gates | |
| US6573755B2 (en) | Symmetric differential domino “AND gate” | |
| US7936185B1 (en) | Clockless return to state domino logic gate | |
| JP3765127B2 (ja) | 論理回路 | |
| CN107404316B (zh) | 信号复用装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |