JP3755623B2 - Ｄｃーｄｃコンバータ - Google Patents
Ｄｃーｄｃコンバータ Download PDFInfo
- Publication number
- JP3755623B2 JP3755623B2 JP12974297A JP12974297A JP3755623B2 JP 3755623 B2 JP3755623 B2 JP 3755623B2 JP 12974297 A JP12974297 A JP 12974297A JP 12974297 A JP12974297 A JP 12974297A JP 3755623 B2 JP3755623 B2 JP 3755623B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transformer
- converter
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、共振型のＤＣーＤＣコンバータに関する。
【０００２】
【従来の技術】
ＤＣーＤＣコンバータとしては、従来より、パルス幅制御（ＰＷＭ）方式のものがよく知られていた。しかし、ＰＷＭ方式ＤＣーＤＣコンバータにおいては、トランジスタ等のメインスイッチ素子が飽和状態と遮断状態との間を遷移する時、必ず能動状態を通らなければならない。能動状態では、メインスイッチ素子に電流が流れており、かつ、電圧が発生しているため、損失が発生する。この損失はスイッチング周波数に比例するから、小型化を図ろうとして、スイッチング周波数を高くするにつれて増大する。損失が増加すると、放熱フィンの大型化等が必要になり、小型化の要請に反する結果となる。しかも、ＰＷＭ方式ＤＣーＤＣコンバータは、スイッチングノイズを発生するという問題もある。
【０００３】
共振型のＤＣーＤＣコンバータは、ＰＷＭ方式ＤＣーＤＣコンバータと比較して、スイッチング損失及びスイッチングノイズを著しく低減でき、高周波化による小型化及びノイズ低減にきわめて有用である。共振型のＤＣーＤＣコンバータは、基本的には、スイッチ素子によって直流電源を周期的にスイッチングし、それによって共振回路に正弦波状の電流を流し、この電流を、トランスの一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路により、整流平滑して、所望の直流出力電力を得る。
【０００４】
例えば、特開昭５６ー５８７７７号公報は、トランスの一次巻線及び直流電源間に直列共振回路とスイッチ素子とを接続したＤＣーＤＣコンバータにおいて、スイッチ素子をトランスの二次巻線に得られる電圧に応じてパルス幅変調し、共振回路の共振周波数と等しいパルス列を発生するパルス幅変調回路で制御することにより、入力電圧及び負荷の変動を、広範囲にわたって安定化できるＤＣーＤＣコンバータを開示している。出力整流平滑回路は、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型回路となっている。平滑コンデンサとしては、通常、電解コンデンサが用いられる。
【０００５】
特公平６ー１０１９３０号公報は、電界効果トランジスタでなるスイッチ素子に並列にリアクトルを接続し、リアクトルに蓄えられたエネルギーにより、スイッチ素子の寄生容量を、スイッチ素子のオフ期間に充放電することにより、スイッチ素子のサージ電流の発生を防止するようにした共振型スイッチング電源装置（ＤＣーＤＣコンバータ）を開示している。出力整流平滑回路は、特開昭５６ー５８７７７号公報の場合と同様に、やはり、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型回路となっている。
【０００６】
また、特公平６ー１０１９３０号公報は、メインスイッチの両端電圧がほぼゼロになった後に、メインスイッチをオンにするゼロ電圧ターン・オンを採用することにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る技術を開示している。
【０００７】
上述のように、従来の共振型のＤＣーＤＣコンバータにおいて、出力整流平滑回路は、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型となっていた。コンデンサ・インプット型の出力整流平滑回路を用いた場合、平滑コンデンサには、電圧平滑化の充放電過程において、大きなリップル電流が流れる。この種の出力整流平滑回路において、平滑コンデンサとして用いられる電解コンデンサは比較的大きなインピーダンスを有する。このため、電圧平滑化の充放電過程において流れる大きなリップル電流により、電解コンデンサに大きな損失が発生する。電解コンデンサの損失の増大は、信頼性の低下を招く。この問題点を回避する手段として、多数のコンデンサを並列接続する回路構成を採った場合は、コンデンサ数の増大に伴う出力整流平滑回路の大型化、回路基板上での出力整流平滑回路の占有体積の増大を招き、小型化の要請に反する結果となる。
【０００８】
また、特公平６ー１０１９３０号公報は、ゼロクロス・スイッチング技術を開示しているけれども、ゼロクロス・スイッチングを実現するための最適な回路条件の設定については開示していない。ゼロクロス・スイッチングを達成するための回路条件は、入力電圧や負荷電流の変動範囲において幾通りも存在するから、実験による試行錯誤によって定めて行く外はなく、その最適な回路条件を見出すのに多大な労力を必要とした。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、コンデンサ・インプット型出力整流平滑回路を有する共振型のＤＣーＤＣコンバータとの比較において、より小型で高効率の共振型のＤＣーＤＣコンバータを提供することである。
【００１０】
本発明のもう一つの課題は、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる共振型のＤＣーＤＣコンバータを提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るＤＣーＤＣコンバータは、スイッチ素子と、共振回路と、トランスと、出力整流平滑回路とを含む。前記スイッチ素子は、直流電源に対して直列に接続されている。前記共振回路は、前記スイッチ素子と前記トランスの一次巻線との間に接続されている。前記出力整流平滑回路は、前記トランスの二次巻線に接続され、前記トランスの一次側に接続された回路に対して、定電流負荷回路を構成する。
【００１２】
上述したように、本発明に係るＤＣーＤＣコンバータにおいて、スイッチ素子は、主回路が直流電源に対して直列に接続されており、共振回路はスイッチ素子とトランスの一次巻線との間に接続されており、更に、出力整流平滑回路がトランスの二次巻線に接続されている。この回路構成によれば、スイッチ素子によって直流電源を周期的にスイッチングし、それによって共振回路に正弦波状の電流を流し、この電流を、トランスの一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路により、整流平滑して、所望の直流出力電力を得る共振型のＤＣーＤＣコンバータが得られる。
【００１３】
しかも、出力整流平滑回路は、従来と異なって、トランスの一次側に接続された回路に対して、定電流負荷回路を構成する。定電流負荷回路は、典型的には、チョーク・インプット型である。チョーク・インプット型の出力整流平滑回路は、整流回路と、その後段において電力伝送ラインに直列に入る出力チョークコイルと、この出力チョークコイルの後段において、電力伝送ライン間に接続される平滑コンデンサとを含む。従って、出力チョークコイルの作用により、平滑コンデンサに流れるリップル電流が小さくなる。このため、本発明に係る出力整流平滑回路は、定電圧負荷回路を用いた従来の出力整流平滑回路と比較して、リップル電流に起因する平滑コンデンサの損失が小さくなる。しかも、平滑コンデンサの本数を減少できるので、平滑コンデンサの占有体積縮小を通して、出力整流平滑回路を小型化し、延ては、全体形状を小型化することができる。
【００１４】
また、スイッチング周波数を高周波化した場合、出力チョークコイルの大きさを小さくすることができる。よって、出力整流平滑回路を構成する回路部品の占有体積を、従来用いられていた定電圧負荷回路型の出力整流平滑回路と比較して、より一層小さくすることができる。
【００１５】
更に、定電圧負荷回路においては、出力整流ダイオードを流れる電流は、出力電流が平均値となるような正弦波である。これに対して、定電流負荷回路においては、出力整流ダイオードを流れる電流は出力電流を最大値とするほぼ矩形波となる。実際の出力整流ダイオードの順方向電圧降下は電流の増加とともに増加する特性を持つため、発生する損失は定電流負荷回路の方が定電圧負荷回路よりも小さくなる。このため、定電流負荷回路を用いた本発明においては、ＤＣーＤＣコンバータのより一層の高効率化、低損失化及び小型化が可能になる。
【００１６】
本発明に係るＤＣーＤＣコンバータにおいても、スイッチ素子の主回路に印加される電圧がほぼ零となるタイミングで、スイッチ素子にスイッチ動作をさせる。これにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る。
【００１７】
ここで、ゼロクロス・スイッチングを実現するために要求される回路定数は、最低入力、かつ、最大負荷時を基準にして定める。この回路定数決定手段に従うと、全入力範囲及び負荷範囲において、ゼロクロス・スイッチング動作を確保することができる。即ち、本発明によれば、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる。
【００１８】
本発明の他の目的、構成及び利点については、添付図面を参照して、更に詳しく説明する。但し、本発明の技術的範囲がこれらの図示実施例に限定されないことは言うまでもない。
【００１９】
【発明の実施の形態】
図１は本発明に係る共振型ＤＣーＤＣコンバータの電気回路図である。図示するように、本発明に係るＤＣーＤＣコンバータは、スイッチ素子１、２と、共振回路３と、トランス４と、出力整流平滑回路５とを含む。実施例において、スイッチ素子１、２は２個であり、それぞれはＭＯＳーＦＥＴ（電界効果トランジスタ）で構成され、ソース及びドレインで構成される主回路が、互いに直列に、かつ、直流電源６に対して直列に接続されている。参照符号７、８はスイッチ素子１、２の並列容量、Ｄ１、Ｄ２はＭＯＳーＦＥＴに含まれるダイオードである。
【００２０】
共振回路３は、スイッチ素子１及びスイッチ素子２の接続点ａ１とトランス４の一次巻線４１との間に接続されている。この共振回路３は共振コンデンサ３１と共振インダクタ３２とを主要素とする直列共振回路を構成している。直列共振回路には、更に、トランス４の漏れインダクタンス分も含まれる。
【００２１】
出力整流平滑回路５は、トランス４の二次巻線４２１、４２２に接続され、トランス４の一次側に接続された回路に対して、定電流負荷回路を構成する。図示された出力整流平滑回路５はチョーク・インプット型となっており、整流ダイオード５１及び５２より構成される整流回路と、その後段において電力伝送ラインに直列に入る出力チョークコイル５３と、この出力チョークコイル５３の後段において、電力伝送ライン間に接続される平滑コンデンサ５４とを含む。トランス４の二次巻線４２１、４２２は、一端が互いに直列に接続され、その接続点ｂ１が出力端子１０に導かれ、他端側に整流ダイオード５１、５２が接続されている。出力チョークコイル５３のインダクタンス値は、トランス４の一次側に換算して、トランス４の一次巻線４１のインダクタンス値よりも十分に大きくする。これにより、トランス４の二次側は電流源とみなすことができるようになり、二次側回路は一次側共振回路に影響を及ぼさないものとして扱うことができるようになる。
【００２２】
上述したように、本発明に係るＤＣーＤＣコンバータにおいて、２つのスイッチ素子１、２は、主回路が互いに直列に、かつ、直流電源６に対して直列に接続されており、共振回路３がスイッチ素子１、２の接続点とトランス４の一次巻線４１との間に接続されており、更に、出力整流平滑回路５がトランス４の二次巻線４２に接続されている。この回路構成によれば、スイッチ素子１、２によって直流電源６を周期的にスイッチングし、それによって共振回路３に正弦波状の電流を流し、この電流を、トランス４の一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路５により、整流平滑して、所望の直流出力電力を得る共振型のＤＣーＤＣコンバータが得られる。スイッチ素子１、２はゲートＧ１、Ｇ２に加えられる信号の周波数を制御することにより制御され、それによって、出力端子９、１０に現れる出力電力が制御される。
【００２３】
既に述べたように、出力整流平滑回路５は、従来と異なって、トランス４の一次側に接続された回路に対して、定電流負荷回路を構成するチョーク・インプット型整流平滑回路となっている。従って、出力チョークコイル５３の作用により、平滑コンデンサ５４に流れるリップル電流が小さくなる。このため、本発明に係る出力整流平滑回路５は、定電圧負荷回路を用いた従来の出力整流平滑回路と比較して、リップル電流に起因する平滑コンデンサ５４の損失が小さくなる。しかも、平滑コンデンサ５４の本数を減少できるので、平滑コンデンサ５４の占有体積縮小を通して、出力整流平滑回路５を小型化し、延いては、全体形状を小型化することができる。
【００２４】
また、スイッチング周波数を高周波化した場合、出力チョークコイル５３の大きさを小さくすることができる。よって、出力整流平滑回路５を構成する回路部品の占有体積を、従来用いられていた定電圧負荷回路型の出力整流平滑回路５と比較して、より一層小さくすることができる。
【００２５】
更に、定電圧負荷回路においては、整流ダイオードを流れる電流は、出力電流が平均値となるような正弦波である。これに対して、定電流負荷回路においては、出力整流ダイオード５１及び５２を流れる電流は、出力電流を最大値とするほぼ矩形波となる。実際の出力整流ダイオード５１及び５２の順方向電圧降下は電流の増加とともに増加する特性を持つため、発生する損失は定電流負荷回路の方が定電圧負荷回路よりも小さくなる。このため、定電流負荷回路を用いた本発明においては、ＤＣーＤＣコンバータのより一層の高効率化、低損失化及び小型化が可能になる。
【００２６】
本発明に係る共振型ＤＣーＤＣコンバータにおいても、スイッチ素子１、２の主回路に印加される電圧がほぼ零となるタイミングで、スイッチ素子１、２にスイッチ動作をさせる。これにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る。また、スイッチ素子１、２と並列に容量７、８が接続されているため、ターン・オフにおいても、スイッチ素子１、２に流れる電流の立ち下がり波形に対する電圧波形の立ち上がり波形が緩やかになり、スイッチング損失が低減される。
【００２７】
ここで、ゼロクロス・スイッチングを実現するために要求される回路定数は、最低入力、かつ、最大負荷時を基準にして定める。この回路定数決定手段に従うと、制御可能な全入力範囲及び負荷範囲において、ゼロクロス・スイッチング動作を確保することができる。即ち、本発明によれば、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる。次に、この点について、詳しく説明する。
【００２８】
図１に示した共振型ＤＣーＤＣコンバータの動作モードは次の３つの状態に分けることができる。これらの動作モード状態は、スイッチ素子１のオン、オフに対応するものである。スイッチ素子２のオン、オフを考慮した動作モードは、スイッチ素子１の動作モードと同じである。
【００２９】
＜状態１＞
図２は状態１の場合の等価回路図を示している。図２ではスイッチ素子１がオフで、スイッチ素子２がオンである。図２の各定数の意味するところは次の通りである。
【００３０】
Ｖｉｎ：直流電源６から供給される電源電圧
Ｖｄｓ１：スイッチ素子１の電圧
Ｖｃ１：共振コンデンサ３１の端子間電圧
Ｖｃｏ１：状態１における電圧Ｖｃ１の初期値
Ｃｒ：共振コンデンサ３１の容量値
ＶＬ１：共振インダクタ３２の端子間電圧
Ｌｒ：共振インダクタ３２のインダクタンス値
ＩＬ１：共振インダクタ３２を流れる電流
Ｖｐ１：トランス４の一次巻線の端子間電圧
Ｌｍ：トランス４の一次巻線インダクタンス値
Ｉｏ：負荷電流
ｎ：トランス４の巻数比（二次巻数／一次巻数）
特性インピーダンスをＺｎ１とし、角周波数をω１とすると、図２に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３１】
Zn1={(Lr+Lm)/Cr}1/2
ω1=[1/{Cr(Lr+Lm)}]1/2
Vds1=Vin
IL1={(Vin-Vco1)/Zn1}sin(ω1・t)
Vc1=-(Vin-Vco1)・cos(ω1・t)+Vin
Vp1=(Lm/L)・(Vin-Vco1)・cos(ω1・t)
L=Lr+Lm
【００３２】
＜状態２＞
図３は状態２の場合の等価回路図を示している。図３ではスイッチ素子１、２が共にオフである。図２と同一の参照符号は同一の構成要素及び回路定数を示す。図２とは異なる参照符号の意味するところは次の通りである。
【００３３】
Ｖｄｓ２：スイッチ素子１の電圧
Ｖｃ２：共振コンデンサ３１の端子間電圧
ＶＬ２：共振インダクタ３２の端子間電圧
ＩＬ２：共振インダクタ３２を流れる電流
Ｖｐ２：トランス４の一次巻線の端子間電圧
ＩＬｏ２：状態２における電流ＩＬ２の初期値
Ｃｐ：並列容量７、８の容量値
特性インピーダンスをＺｎ２とし、角周波数をω２とすると、図３に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３４】
Zn2=(Lr/C)1/2
ω2=[1/(C・Lr)]1/2
Vds2=Vin-{C/(2・Cp)}・ILo2・Zn2・sin(ω2・t)
IL2=ILo2・cos(ω2・t)
Vc2=(C/Cr)・ILo2・Zn2・sin(ω2・t)+Vco2
Vp2=0
C=2・Cp・Cr/(2・Cp+Cr)
【００３５】
＜状態３＞
図４は状態３の場合の等価回路図を示している。図４ではスイッチ素子１、２が共にオフである。そして、スイッチ素子１と並列のダイオードＤ１がオンである。図２と同一の参照符号は同一の構成要素及び回路定数を示す。図２とは異なる参照符号の意味するところは次の通りである。
【００３６】
Ｖｄｓ３：スイッチ素子１の電圧
Ｖｃ３：共振コンデンサ３１の端子間電圧
Ｖｃｏ３：状態３における電圧Ｖｃ３の初期値
ＶＬ３：共振インダクタ３２の端子間電圧
ＩＬ３：共振インダクタ３２を流れる電流
特性インピーダンスをＺｎ３とし、角周波数をω３とすると、図４に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３７】
Zn3=(Lr/Cr)1/2
ω3=[1/(Lr・Cr)]1/2
Vds3=0
IL3={ILo3・Zn3・cos(ω3・t)-Vco3・sin(ω3・t)}/Zn3
Vc3=ILo3・Zn3・sin(ω3・t)+Vco3・cos(ω3・t)
Vp3=0
図５は各部の動作波形図と状態１〜３との関係を示している。図５（ａ）は動作波形上における状態１の位置を表示し、図５（ｂ）は同じく状態２を表示し、図５（ｃ）は同じく状態３を表示している。図５において用いられている参照符号は、前述した通りである。ここで、最低入力、最大負荷時に、次の条件で回路定数を決定することにより、ゼロクロス・スイッチングの回路動作を実現することができる。
【００３８】
この点について、図６を参照して以下に説明する。
＜状態１：スイッチ素子２がオンしている期間＞
（１）共振回路３の電流を、正弦波の０〜π／２の期間に相当する波形にする。図６では、共振回路３に含まれる共振インダクタ３２の電流ＩＬＩが、共振波形の０〜π／２の期間に流れている。
（２）オン時間終了時の電流が負荷電流を一次側に換算した値の２倍（２・ｎ・Ｉｏ）となるようにする。ここで、ｎはトランス４の巻数比（二次巻線／一次巻線）、Ｉｏは負荷電流である。図６において、オン時間終了時である（π／２）の時に、共振インダクタ３２に流れる電流ＩＬ１がＩＬ１＝２・ｎ・Ｉｏとなっている。
【００３９】
＜状態２：スイッチ素子２がオフしてからスイッチ素子１の電圧ＶＤＳがクランプするまでの期間＞
（３）直列に接続された２つのスイッチ素子１、２の中点（接続点ａ１）において、共振電圧の描く軌跡Ｖａが、両方のスイッチ素子１、２が共にオフしている期間（デッドタイム；Ｔｄ）で、正弦波の０〜π／２の期間に相当する波形にする。但し、正弦波の最大値を迎える前に、電源電圧Ｖｉｎにクランプされる。図６に図示された共振電圧の描く軌跡Ｖａは、図３に示す回路において、共振コンデンサ３１の容量値Ｃｒ及び共振インダクタ３２のインダクタンス値Ｌｒに対し、並列容量７、８の容量値Ｃｐを付加した直列共振回路によって得られる。
【００４０】
＜状態３：スイッチ素子１の電圧がクランプしてから共振電流がゼロに減少するまでの期間＞
（４）反対側のスイッチ素子２をオンさせる時、理想的には共振電流ＩＬ１がゼロに戻っているようにする。但し、この期間が長くなり逆方向に流れてしまうと、再び並列容量７を充電するためにゼロ電圧ターンオンができなくなる。
【００４１】
上記条件（１）〜（４）を満たすことにより、制御可能な全入力範囲及び負荷範囲において、ゼロクロス・スイッチングを実現することができる。
上記（１）〜（４）のゼロクロス・スイッチングの条件を満たすように、状態１〜３の各状態について解くと、次のような式が得られれる。
【００４２】
Cr=2・(Vo+Vf)・Io・(T/2)/(Vin2−２・Ｃｐ）
Lr=(1/4)・{Vin2・n2・(16・Ton2+Td・π2・Tmin)-(Vf+Vo)2・T2・π2}/{(Vf+Vo)・
Io・T・n2・π2}
Lm=(Vo+Vf)・T/(Io・4・n2)
ここで、
Ｖｆ：出力整流ダイオード５１、５２の順方向電圧降下
Ｔ：スイッチング周期
Ｔｏｎ：スイッチ素子１、２がオンしている期間
Ｔｄ：デッドタイム， Ｔｏｎ＝Ｔ／２−Ｔｄ
である。従って、共振コンデンサ３１の容量値Ｃｒ、共振インダクタ３２のインダクタンス値Ｌｒ及びトランス４の一次巻線４１のインダクタンス値Ｌｍを、上記式を満たすように設定することにより、ゼロクロス・スイッチングを行なわせることができる。容量値Cr、インダクタンス値Lr及びインダクタンス値Lmの値は、デットタイムＴｄ、トランス４の巻数比ｎ及びスイッチ素子１、２の並列容量Ｃｐが与えられることを条件として、上記式を使用することにより、求めることができる。
【００４３】
デットタイムＴｄ、トランス４の巻数比ｎ、スイッチ素子の並列容量Ｃｐの値は次のようにして決定できる。
（１）２つのスイッチ素子１、２の内、上側のスイッチ素子２がオンしている期間に、直流電源６から直流電圧Ｖｉｎのエネルギーが供給される。このときの入力電流の波形が正弦波の０〜π／２に相当し、最大値が２・ｎ・Ｉｏである場合に、入力電力と出力電力との関係を求める。入力電力Ｐｉｎは、直流電源６から供給される直流電圧Ｖｉｎと、入力電流の平均値との積となるから、
Pin=Vin・(2・n・Io)・(2/π)・(Ton/T)
と表すことができる。出力電力Poutは、
Pout=(Vo+Vf)・Io
と表すことができる。コンバータ変換効率をηとすると、
Pout=η・Pin
であるから、
Vin・(2・n・Io)・(2/π)・(Ton/T)=(Vo+Vf)・Io／η
となる。よって、巻数比ｎは、
ｎ＝(Vo+Vf)・π・Ｔ／(４・Vin・Ton・η)
の式から求められる。
（２）デッドタイムＴｄについては、制御可能な値（実際には約２００μｓ）以上に選ぶ。
（３）スイッチ素子の並列容量Ｃｐの値は、スイッチ素子として用いるパワーＭＯＳ−ＦＥＴの出力容量以上の値を選ぶ。このスイッチ素子と並列にコンデンサを接続することにより、大きくすることができる。
【００４４】
次に、上述のようにして得られた設計条件に基づいて得られた回路の動作について説明する。
（１）ω１・Ｔｏｎ＝π／２
（２）ＩＬｏ１＝０
（３）ＩＬｏ２＝２・ｎ・Ｉｏ
入力電圧が最低で最大負荷のとき、共振電流を正弦波の０〜π／２の波形とし、最大値を２・ｎ・Ｉｏとすることにより、実効電流を必要最小限の値にすることができる。その結果、スイッチ素子１、２及び共振インダクタ３２の損失を低減することができる。また、スイッチ素子１、２の電圧及び電流の波形を、正弦波である共振波形とすることにより、ノイズの発生量を低減することができる。
（４）ω２・Ｔｄ＝π／２
この条件により、デッドタイムＴｄの期間が終了した時に、スイッチ素子１、２の電圧をゼロにすることがきる。よって、ターン・オン時のスイッチング損失をなくすることができる。
【００４５】
次に具体的な回路定数値を与えた場合について説明する。入力電圧範囲ＤＣ２４０Ｖ〜３８０Ｖ、出力電圧５Ｖ、負荷電流範囲ＤＣ３Ａ〜３０Ａ、最低入力、最大負荷時のスイッチング周波数２５０ｋＨｚのＤＣーＤＣコンバータの設計方法について説明する。
条件として、
Ｖｏ＝５Ｖ
Ｖｆ＝０．５Ｖ
Ｉｏ＝３０Ａ
Ｔ＝４μｓ
Ｖｉｎ＝２４０Ｖ
を与える。そして、最低入力電圧２４０Ｖで、最大負荷電流３０Ａの場合の回路定数値を求める。
【００４６】
Ｔｄ＝３００ｎｓ
η＝８５％
Ｃｐ＝２５０ｐＦ
とすると、
トランス４の巻数比ｎは、
ｎ＝１／２０＝０．０５
となる。ここで、変換効率ηは、５Ｖ出力の共振型ＤＣーＤＣコンバータで通常得られると考えられる値である。またスイッチ素子１、２の並列容量Ｃｐは使用するパワーＭＯＳーＦＥＴの出力容量の値を想定して決定した。
これらを前述したＣｒ、Ｌｒ、Ｌｍの表現式に代入すると、
Ｃｒ＝１０．９６ｎＦ
Ｌｒ＝３３．５５μＨ
Ｌｍ＝７３．３３μＨ
が求まる。
【００４７】
ここで、出力チョークコイル５３のインダクタンス値Ｌｆ（トランス４の一次側換算値）を、インダクタンス値Ｌｍよりも十分に大きくすることにより、トランス４の二次側は電流源とみなすことができる。よって、二次側回路は一次側共振回路に影響を及ぼさない。ここで、出力チョークコイル５３のインダクタンス値Ｌｆを、インダクタンス値Ｌｍの１０倍に相当する値とする。Ｌｍ＝７３．３３μＨであるから、
となる。
【００４８】
これらの素子定数を使用して、図１に示した共振型ＤＣーＤＣコンバータの回路動作について、回路シュミレーションを行なった。結果を、図７及び図８に示す。ここで、参照符号ＶＧ１、ＶＧ２は、パワーＭＯＳーＦＥＴでなるスイッチ素子１、２のゲートＧ１、Ｇ２を駆動する電圧波形であり、電圧が発生している期間では、スイッチ素子１、２がオンの状態にある。
【００４９】
図７は最低入力電圧で、かつ、最大負荷電流の時の各部の動作波形を示している。入力電圧２４０Ｖ、負荷電流３０Ａ、スイッチング周波数２２５ｋＨｚのときに、出力電圧は５．０３Ｖとなった。スイッチ素子１、２は、電圧がほぼゼロの時にオンしている。厳密には、電流が逆方向に流れている時にオンしているが、この期間ではスイッチ素子１、２と並列のダイオードＤ１、Ｄ２に電流が流れており、従って、スイッチ素子１、２の電圧はほぼゼロである。
【００５０】
図８は最大入力電圧で、かつ、最小負荷電流における各部の動作波形を示している。入力電圧３８０Ｖ、負荷電流３Ａ、スイッチング周波数５５０ｋＨｚのときに出力電圧は４．９７Ｖとなった。片側のスイッチ素子をオフした後、もう片方のスイッチ素子がオンするまでのデッドタイムＴｄの内に、スイッチ素子の中点の電圧ＶＤＳが０Ｖまで降下している。
【００５１】
上記結果から、スイッチング周波数を制御することにより、入力電圧及び負荷電流の変動に対して、ゼロクロス・スイッチング動作を達成しながら、出力電圧をほぼ５Ｖに安定化できることが検証された。
【００５２】
図９は本発明に係る共振型ＤＣーＤＣコンバータの別の実施例を示す回路図である。この実施例では、トランス４の二次巻線４２にダイオード５１１〜５１４で構成された全波整流回路を付加してある。他は図１に示した回路と実質的に同一である。
【００５３】
図１０は本発明に係る共振型ＤＣーＤＣコンバータの更に別の実施例を示す回路図である。実施例において、出力整流平滑回路５は、トランス４の二次巻線４２に整流ダイオード５１、出力チョークコイル５３２及び平滑コンデンサ５４でなる整流平滑回路と、整流ダイオード５２、出力チョークコイル５３１及び平滑コンデンサ５４でなる整流平滑回路とを、平滑コンデンサ５４を共用する状態で接続した回路構成となっている。
【００５４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）コンデンサ・インプット型出力整流平滑回路を有する共振型ＤＣーＤＣコンバータとの比較において、より小型で、高効率の共振型ＤＣーＤＣコンバータを提供することができる。
（ｂ）ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる共振型ＤＣーＤＣコンバータを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る共振型ＤＣーＤＣコンバータの電気回路図である。
【図２】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態１の場合の等価回路図を示している。
【図３】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態２の場合の等価回路図を示している。
【図４】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態３の場合の等価回路図を示している。
【図５】図１に示した共振型ＤＣーＤＣコンバータの各部の動作波形図と状態１〜３との関係を示している。
【図６】図１に示した共振型ＤＣーＤＣコンバータの動作を説明する図である。
【図７】図１に示した共振型ＤＣーＤＣコンバータの回路動作についての回路シュミレーション結果を示す図である。
【図８】図１に示した共振型ＤＣーＤＣコンバータの回路動作についてのもう一つの回路シュミレーション結果を示す図である。
【図９】本発明に係る共振型ＤＣーＤＣコンバータの別の実施例を示す回路図である。
【図１０】本発明に係る共振型ＤＣーＤＣコンバータの更に別の実施例を示す回路図である。
【符号の説明】
１、２ スイッチ素子
３ 共振回路
４ トランス
５ 出力整流平滑回路
【発明の属する技術分野】
本発明は、共振型のＤＣーＤＣコンバータに関する。
【０００２】
【従来の技術】
ＤＣーＤＣコンバータとしては、従来より、パルス幅制御（ＰＷＭ）方式のものがよく知られていた。しかし、ＰＷＭ方式ＤＣーＤＣコンバータにおいては、トランジスタ等のメインスイッチ素子が飽和状態と遮断状態との間を遷移する時、必ず能動状態を通らなければならない。能動状態では、メインスイッチ素子に電流が流れており、かつ、電圧が発生しているため、損失が発生する。この損失はスイッチング周波数に比例するから、小型化を図ろうとして、スイッチング周波数を高くするにつれて増大する。損失が増加すると、放熱フィンの大型化等が必要になり、小型化の要請に反する結果となる。しかも、ＰＷＭ方式ＤＣーＤＣコンバータは、スイッチングノイズを発生するという問題もある。
【０００３】
共振型のＤＣーＤＣコンバータは、ＰＷＭ方式ＤＣーＤＣコンバータと比較して、スイッチング損失及びスイッチングノイズを著しく低減でき、高周波化による小型化及びノイズ低減にきわめて有用である。共振型のＤＣーＤＣコンバータは、基本的には、スイッチ素子によって直流電源を周期的にスイッチングし、それによって共振回路に正弦波状の電流を流し、この電流を、トランスの一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路により、整流平滑して、所望の直流出力電力を得る。
【０００４】
例えば、特開昭５６ー５８７７７号公報は、トランスの一次巻線及び直流電源間に直列共振回路とスイッチ素子とを接続したＤＣーＤＣコンバータにおいて、スイッチ素子をトランスの二次巻線に得られる電圧に応じてパルス幅変調し、共振回路の共振周波数と等しいパルス列を発生するパルス幅変調回路で制御することにより、入力電圧及び負荷の変動を、広範囲にわたって安定化できるＤＣーＤＣコンバータを開示している。出力整流平滑回路は、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型回路となっている。平滑コンデンサとしては、通常、電解コンデンサが用いられる。
【０００５】
特公平６ー１０１９３０号公報は、電界効果トランジスタでなるスイッチ素子に並列にリアクトルを接続し、リアクトルに蓄えられたエネルギーにより、スイッチ素子の寄生容量を、スイッチ素子のオフ期間に充放電することにより、スイッチ素子のサージ電流の発生を防止するようにした共振型スイッチング電源装置（ＤＣーＤＣコンバータ）を開示している。出力整流平滑回路は、特開昭５６ー５８７７７号公報の場合と同様に、やはり、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型回路となっている。
【０００６】
また、特公平６ー１０１９３０号公報は、メインスイッチの両端電圧がほぼゼロになった後に、メインスイッチをオンにするゼロ電圧ターン・オンを採用することにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る技術を開示している。
【０００７】
上述のように、従来の共振型のＤＣーＤＣコンバータにおいて、出力整流平滑回路は、トランスの一次側回路に対して定電圧負荷となるコンデンサ・インプット型となっていた。コンデンサ・インプット型の出力整流平滑回路を用いた場合、平滑コンデンサには、電圧平滑化の充放電過程において、大きなリップル電流が流れる。この種の出力整流平滑回路において、平滑コンデンサとして用いられる電解コンデンサは比較的大きなインピーダンスを有する。このため、電圧平滑化の充放電過程において流れる大きなリップル電流により、電解コンデンサに大きな損失が発生する。電解コンデンサの損失の増大は、信頼性の低下を招く。この問題点を回避する手段として、多数のコンデンサを並列接続する回路構成を採った場合は、コンデンサ数の増大に伴う出力整流平滑回路の大型化、回路基板上での出力整流平滑回路の占有体積の増大を招き、小型化の要請に反する結果となる。
【０００８】
また、特公平６ー１０１９３０号公報は、ゼロクロス・スイッチング技術を開示しているけれども、ゼロクロス・スイッチングを実現するための最適な回路条件の設定については開示していない。ゼロクロス・スイッチングを達成するための回路条件は、入力電圧や負荷電流の変動範囲において幾通りも存在するから、実験による試行錯誤によって定めて行く外はなく、その最適な回路条件を見出すのに多大な労力を必要とした。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、コンデンサ・インプット型出力整流平滑回路を有する共振型のＤＣーＤＣコンバータとの比較において、より小型で高効率の共振型のＤＣーＤＣコンバータを提供することである。
【００１０】
本発明のもう一つの課題は、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる共振型のＤＣーＤＣコンバータを提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るＤＣーＤＣコンバータは、スイッチ素子と、共振回路と、トランスと、出力整流平滑回路とを含む。前記スイッチ素子は、直流電源に対して直列に接続されている。前記共振回路は、前記スイッチ素子と前記トランスの一次巻線との間に接続されている。前記出力整流平滑回路は、前記トランスの二次巻線に接続され、前記トランスの一次側に接続された回路に対して、定電流負荷回路を構成する。
【００１２】
上述したように、本発明に係るＤＣーＤＣコンバータにおいて、スイッチ素子は、主回路が直流電源に対して直列に接続されており、共振回路はスイッチ素子とトランスの一次巻線との間に接続されており、更に、出力整流平滑回路がトランスの二次巻線に接続されている。この回路構成によれば、スイッチ素子によって直流電源を周期的にスイッチングし、それによって共振回路に正弦波状の電流を流し、この電流を、トランスの一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路により、整流平滑して、所望の直流出力電力を得る共振型のＤＣーＤＣコンバータが得られる。
【００１３】
しかも、出力整流平滑回路は、従来と異なって、トランスの一次側に接続された回路に対して、定電流負荷回路を構成する。定電流負荷回路は、典型的には、チョーク・インプット型である。チョーク・インプット型の出力整流平滑回路は、整流回路と、その後段において電力伝送ラインに直列に入る出力チョークコイルと、この出力チョークコイルの後段において、電力伝送ライン間に接続される平滑コンデンサとを含む。従って、出力チョークコイルの作用により、平滑コンデンサに流れるリップル電流が小さくなる。このため、本発明に係る出力整流平滑回路は、定電圧負荷回路を用いた従来の出力整流平滑回路と比較して、リップル電流に起因する平滑コンデンサの損失が小さくなる。しかも、平滑コンデンサの本数を減少できるので、平滑コンデンサの占有体積縮小を通して、出力整流平滑回路を小型化し、延ては、全体形状を小型化することができる。
【００１４】
また、スイッチング周波数を高周波化した場合、出力チョークコイルの大きさを小さくすることができる。よって、出力整流平滑回路を構成する回路部品の占有体積を、従来用いられていた定電圧負荷回路型の出力整流平滑回路と比較して、より一層小さくすることができる。
【００１５】
更に、定電圧負荷回路においては、出力整流ダイオードを流れる電流は、出力電流が平均値となるような正弦波である。これに対して、定電流負荷回路においては、出力整流ダイオードを流れる電流は出力電流を最大値とするほぼ矩形波となる。実際の出力整流ダイオードの順方向電圧降下は電流の増加とともに増加する特性を持つため、発生する損失は定電流負荷回路の方が定電圧負荷回路よりも小さくなる。このため、定電流負荷回路を用いた本発明においては、ＤＣーＤＣコンバータのより一層の高効率化、低損失化及び小型化が可能になる。
【００１６】
本発明に係るＤＣーＤＣコンバータにおいても、スイッチ素子の主回路に印加される電圧がほぼ零となるタイミングで、スイッチ素子にスイッチ動作をさせる。これにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る。
【００１７】
ここで、ゼロクロス・スイッチングを実現するために要求される回路定数は、最低入力、かつ、最大負荷時を基準にして定める。この回路定数決定手段に従うと、全入力範囲及び負荷範囲において、ゼロクロス・スイッチング動作を確保することができる。即ち、本発明によれば、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる。
【００１８】
本発明の他の目的、構成及び利点については、添付図面を参照して、更に詳しく説明する。但し、本発明の技術的範囲がこれらの図示実施例に限定されないことは言うまでもない。
【００１９】
【発明の実施の形態】
図１は本発明に係る共振型ＤＣーＤＣコンバータの電気回路図である。図示するように、本発明に係るＤＣーＤＣコンバータは、スイッチ素子１、２と、共振回路３と、トランス４と、出力整流平滑回路５とを含む。実施例において、スイッチ素子１、２は２個であり、それぞれはＭＯＳーＦＥＴ（電界効果トランジスタ）で構成され、ソース及びドレインで構成される主回路が、互いに直列に、かつ、直流電源６に対して直列に接続されている。参照符号７、８はスイッチ素子１、２の並列容量、Ｄ１、Ｄ２はＭＯＳーＦＥＴに含まれるダイオードである。
【００２０】
共振回路３は、スイッチ素子１及びスイッチ素子２の接続点ａ１とトランス４の一次巻線４１との間に接続されている。この共振回路３は共振コンデンサ３１と共振インダクタ３２とを主要素とする直列共振回路を構成している。直列共振回路には、更に、トランス４の漏れインダクタンス分も含まれる。
【００２１】
出力整流平滑回路５は、トランス４の二次巻線４２１、４２２に接続され、トランス４の一次側に接続された回路に対して、定電流負荷回路を構成する。図示された出力整流平滑回路５はチョーク・インプット型となっており、整流ダイオード５１及び５２より構成される整流回路と、その後段において電力伝送ラインに直列に入る出力チョークコイル５３と、この出力チョークコイル５３の後段において、電力伝送ライン間に接続される平滑コンデンサ５４とを含む。トランス４の二次巻線４２１、４２２は、一端が互いに直列に接続され、その接続点ｂ１が出力端子１０に導かれ、他端側に整流ダイオード５１、５２が接続されている。出力チョークコイル５３のインダクタンス値は、トランス４の一次側に換算して、トランス４の一次巻線４１のインダクタンス値よりも十分に大きくする。これにより、トランス４の二次側は電流源とみなすことができるようになり、二次側回路は一次側共振回路に影響を及ぼさないものとして扱うことができるようになる。
【００２２】
上述したように、本発明に係るＤＣーＤＣコンバータにおいて、２つのスイッチ素子１、２は、主回路が互いに直列に、かつ、直流電源６に対して直列に接続されており、共振回路３がスイッチ素子１、２の接続点とトランス４の一次巻線４１との間に接続されており、更に、出力整流平滑回路５がトランス４の二次巻線４２に接続されている。この回路構成によれば、スイッチ素子１、２によって直流電源６を周期的にスイッチングし、それによって共振回路３に正弦波状の電流を流し、この電流を、トランス４の一次側から二次側に伝送し、二次側に備えられた出力整流平滑回路５により、整流平滑して、所望の直流出力電力を得る共振型のＤＣーＤＣコンバータが得られる。スイッチ素子１、２はゲートＧ１、Ｇ２に加えられる信号の周波数を制御することにより制御され、それによって、出力端子９、１０に現れる出力電力が制御される。
【００２３】
既に述べたように、出力整流平滑回路５は、従来と異なって、トランス４の一次側に接続された回路に対して、定電流負荷回路を構成するチョーク・インプット型整流平滑回路となっている。従って、出力チョークコイル５３の作用により、平滑コンデンサ５４に流れるリップル電流が小さくなる。このため、本発明に係る出力整流平滑回路５は、定電圧負荷回路を用いた従来の出力整流平滑回路と比較して、リップル電流に起因する平滑コンデンサ５４の損失が小さくなる。しかも、平滑コンデンサ５４の本数を減少できるので、平滑コンデンサ５４の占有体積縮小を通して、出力整流平滑回路５を小型化し、延いては、全体形状を小型化することができる。
【００２４】
また、スイッチング周波数を高周波化した場合、出力チョークコイル５３の大きさを小さくすることができる。よって、出力整流平滑回路５を構成する回路部品の占有体積を、従来用いられていた定電圧負荷回路型の出力整流平滑回路５と比較して、より一層小さくすることができる。
【００２５】
更に、定電圧負荷回路においては、整流ダイオードを流れる電流は、出力電流が平均値となるような正弦波である。これに対して、定電流負荷回路においては、出力整流ダイオード５１及び５２を流れる電流は、出力電流を最大値とするほぼ矩形波となる。実際の出力整流ダイオード５１及び５２の順方向電圧降下は電流の増加とともに増加する特性を持つため、発生する損失は定電流負荷回路の方が定電圧負荷回路よりも小さくなる。このため、定電流負荷回路を用いた本発明においては、ＤＣーＤＣコンバータのより一層の高効率化、低損失化及び小型化が可能になる。
【００２６】
本発明に係る共振型ＤＣーＤＣコンバータにおいても、スイッチ素子１、２の主回路に印加される電圧がほぼ零となるタイミングで、スイッチ素子１、２にスイッチ動作をさせる。これにより、ゼロクロス・スイッチングを実現し、スイッチング周波数の高周波化及びスイッチング損失の低減を図る。また、スイッチ素子１、２と並列に容量７、８が接続されているため、ターン・オフにおいても、スイッチ素子１、２に流れる電流の立ち下がり波形に対する電圧波形の立ち上がり波形が緩やかになり、スイッチング損失が低減される。
【００２７】
ここで、ゼロクロス・スイッチングを実現するために要求される回路定数は、最低入力、かつ、最大負荷時を基準にして定める。この回路定数決定手段に従うと、制御可能な全入力範囲及び負荷範囲において、ゼロクロス・スイッチング動作を確保することができる。即ち、本発明によれば、ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる。次に、この点について、詳しく説明する。
【００２８】
図１に示した共振型ＤＣーＤＣコンバータの動作モードは次の３つの状態に分けることができる。これらの動作モード状態は、スイッチ素子１のオン、オフに対応するものである。スイッチ素子２のオン、オフを考慮した動作モードは、スイッチ素子１の動作モードと同じである。
【００２９】
＜状態１＞
図２は状態１の場合の等価回路図を示している。図２ではスイッチ素子１がオフで、スイッチ素子２がオンである。図２の各定数の意味するところは次の通りである。
【００３０】
Ｖｉｎ：直流電源６から供給される電源電圧
Ｖｄｓ１：スイッチ素子１の電圧
Ｖｃ１：共振コンデンサ３１の端子間電圧
Ｖｃｏ１：状態１における電圧Ｖｃ１の初期値
Ｃｒ：共振コンデンサ３１の容量値
ＶＬ１：共振インダクタ３２の端子間電圧
Ｌｒ：共振インダクタ３２のインダクタンス値
ＩＬ１：共振インダクタ３２を流れる電流
Ｖｐ１：トランス４の一次巻線の端子間電圧
Ｌｍ：トランス４の一次巻線インダクタンス値
Ｉｏ：負荷電流
ｎ：トランス４の巻数比（二次巻数／一次巻数）
特性インピーダンスをＺｎ１とし、角周波数をω１とすると、図２に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３１】
Zn1={(Lr+Lm)/Cr}1/2
ω1=[1/{Cr(Lr+Lm)}]1/2
Vds1=Vin
IL1={(Vin-Vco1)/Zn1}sin(ω1・t)
Vc1=-(Vin-Vco1)・cos(ω1・t)+Vin
Vp1=(Lm/L)・(Vin-Vco1)・cos(ω1・t)
L=Lr+Lm
【００３２】
＜状態２＞
図３は状態２の場合の等価回路図を示している。図３ではスイッチ素子１、２が共にオフである。図２と同一の参照符号は同一の構成要素及び回路定数を示す。図２とは異なる参照符号の意味するところは次の通りである。
【００３３】
Ｖｄｓ２：スイッチ素子１の電圧
Ｖｃ２：共振コンデンサ３１の端子間電圧
ＶＬ２：共振インダクタ３２の端子間電圧
ＩＬ２：共振インダクタ３２を流れる電流
Ｖｐ２：トランス４の一次巻線の端子間電圧
ＩＬｏ２：状態２における電流ＩＬ２の初期値
Ｃｐ：並列容量７、８の容量値
特性インピーダンスをＺｎ２とし、角周波数をω２とすると、図３に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３４】
Zn2=(Lr/C)1/2
ω2=[1/(C・Lr)]1/2
Vds2=Vin-{C/(2・Cp)}・ILo2・Zn2・sin(ω2・t)
IL2=ILo2・cos(ω2・t)
Vc2=(C/Cr)・ILo2・Zn2・sin(ω2・t)+Vco2
Vp2=0
C=2・Cp・Cr/(2・Cp+Cr)
【００３５】
＜状態３＞
図４は状態３の場合の等価回路図を示している。図４ではスイッチ素子１、２が共にオフである。そして、スイッチ素子１と並列のダイオードＤ１がオンである。図２と同一の参照符号は同一の構成要素及び回路定数を示す。図２とは異なる参照符号の意味するところは次の通りである。
【００３６】
Ｖｄｓ３：スイッチ素子１の電圧
Ｖｃ３：共振コンデンサ３１の端子間電圧
Ｖｃｏ３：状態３における電圧Ｖｃ３の初期値
ＶＬ３：共振インダクタ３２の端子間電圧
ＩＬ３：共振インダクタ３２を流れる電流
特性インピーダンスをＺｎ３とし、角周波数をω３とすると、図４に示した等価回路は、上記各定数を用いて、次のように表すことができる。
【００３７】
Zn3=(Lr/Cr)1/2
ω3=[1/(Lr・Cr)]1/2
Vds3=0
IL3={ILo3・Zn3・cos(ω3・t)-Vco3・sin(ω3・t)}/Zn3
Vc3=ILo3・Zn3・sin(ω3・t)+Vco3・cos(ω3・t)
Vp3=0
図５は各部の動作波形図と状態１〜３との関係を示している。図５（ａ）は動作波形上における状態１の位置を表示し、図５（ｂ）は同じく状態２を表示し、図５（ｃ）は同じく状態３を表示している。図５において用いられている参照符号は、前述した通りである。ここで、最低入力、最大負荷時に、次の条件で回路定数を決定することにより、ゼロクロス・スイッチングの回路動作を実現することができる。
【００３８】
この点について、図６を参照して以下に説明する。
＜状態１：スイッチ素子２がオンしている期間＞
（１）共振回路３の電流を、正弦波の０〜π／２の期間に相当する波形にする。図６では、共振回路３に含まれる共振インダクタ３２の電流ＩＬＩが、共振波形の０〜π／２の期間に流れている。
（２）オン時間終了時の電流が負荷電流を一次側に換算した値の２倍（２・ｎ・Ｉｏ）となるようにする。ここで、ｎはトランス４の巻数比（二次巻線／一次巻線）、Ｉｏは負荷電流である。図６において、オン時間終了時である（π／２）の時に、共振インダクタ３２に流れる電流ＩＬ１がＩＬ１＝２・ｎ・Ｉｏとなっている。
【００３９】
＜状態２：スイッチ素子２がオフしてからスイッチ素子１の電圧ＶＤＳがクランプするまでの期間＞
（３）直列に接続された２つのスイッチ素子１、２の中点（接続点ａ１）において、共振電圧の描く軌跡Ｖａが、両方のスイッチ素子１、２が共にオフしている期間（デッドタイム；Ｔｄ）で、正弦波の０〜π／２の期間に相当する波形にする。但し、正弦波の最大値を迎える前に、電源電圧Ｖｉｎにクランプされる。図６に図示された共振電圧の描く軌跡Ｖａは、図３に示す回路において、共振コンデンサ３１の容量値Ｃｒ及び共振インダクタ３２のインダクタンス値Ｌｒに対し、並列容量７、８の容量値Ｃｐを付加した直列共振回路によって得られる。
【００４０】
＜状態３：スイッチ素子１の電圧がクランプしてから共振電流がゼロに減少するまでの期間＞
（４）反対側のスイッチ素子２をオンさせる時、理想的には共振電流ＩＬ１がゼロに戻っているようにする。但し、この期間が長くなり逆方向に流れてしまうと、再び並列容量７を充電するためにゼロ電圧ターンオンができなくなる。
【００４１】
上記条件（１）〜（４）を満たすことにより、制御可能な全入力範囲及び負荷範囲において、ゼロクロス・スイッチングを実現することができる。
上記（１）〜（４）のゼロクロス・スイッチングの条件を満たすように、状態１〜３の各状態について解くと、次のような式が得られれる。
【００４２】
Cr=2・(Vo+Vf)・Io・(T/2)/(Vin2−２・Ｃｐ）
Lr=(1/4)・{Vin2・n2・(16・Ton2+Td・π2・Tmin)-(Vf+Vo)2・T2・π2}/{(Vf+Vo)・
Io・T・n2・π2}
Lm=(Vo+Vf)・T/(Io・4・n2)
ここで、
Ｖｆ：出力整流ダイオード５１、５２の順方向電圧降下
Ｔ：スイッチング周期
Ｔｏｎ：スイッチ素子１、２がオンしている期間
Ｔｄ：デッドタイム， Ｔｏｎ＝Ｔ／２−Ｔｄ
である。従って、共振コンデンサ３１の容量値Ｃｒ、共振インダクタ３２のインダクタンス値Ｌｒ及びトランス４の一次巻線４１のインダクタンス値Ｌｍを、上記式を満たすように設定することにより、ゼロクロス・スイッチングを行なわせることができる。容量値Cr、インダクタンス値Lr及びインダクタンス値Lmの値は、デットタイムＴｄ、トランス４の巻数比ｎ及びスイッチ素子１、２の並列容量Ｃｐが与えられることを条件として、上記式を使用することにより、求めることができる。
【００４３】
デットタイムＴｄ、トランス４の巻数比ｎ、スイッチ素子の並列容量Ｃｐの値は次のようにして決定できる。
（１）２つのスイッチ素子１、２の内、上側のスイッチ素子２がオンしている期間に、直流電源６から直流電圧Ｖｉｎのエネルギーが供給される。このときの入力電流の波形が正弦波の０〜π／２に相当し、最大値が２・ｎ・Ｉｏである場合に、入力電力と出力電力との関係を求める。入力電力Ｐｉｎは、直流電源６から供給される直流電圧Ｖｉｎと、入力電流の平均値との積となるから、
Pin=Vin・(2・n・Io)・(2/π)・(Ton/T)
と表すことができる。出力電力Poutは、
Pout=(Vo+Vf)・Io
と表すことができる。コンバータ変換効率をηとすると、
Pout=η・Pin
であるから、
Vin・(2・n・Io)・(2/π)・(Ton/T)=(Vo+Vf)・Io／η
となる。よって、巻数比ｎは、
ｎ＝(Vo+Vf)・π・Ｔ／(４・Vin・Ton・η)
の式から求められる。
（２）デッドタイムＴｄについては、制御可能な値（実際には約２００μｓ）以上に選ぶ。
（３）スイッチ素子の並列容量Ｃｐの値は、スイッチ素子として用いるパワーＭＯＳ−ＦＥＴの出力容量以上の値を選ぶ。このスイッチ素子と並列にコンデンサを接続することにより、大きくすることができる。
【００４４】
次に、上述のようにして得られた設計条件に基づいて得られた回路の動作について説明する。
（１）ω１・Ｔｏｎ＝π／２
（２）ＩＬｏ１＝０
（３）ＩＬｏ２＝２・ｎ・Ｉｏ
入力電圧が最低で最大負荷のとき、共振電流を正弦波の０〜π／２の波形とし、最大値を２・ｎ・Ｉｏとすることにより、実効電流を必要最小限の値にすることができる。その結果、スイッチ素子１、２及び共振インダクタ３２の損失を低減することができる。また、スイッチ素子１、２の電圧及び電流の波形を、正弦波である共振波形とすることにより、ノイズの発生量を低減することができる。
（４）ω２・Ｔｄ＝π／２
この条件により、デッドタイムＴｄの期間が終了した時に、スイッチ素子１、２の電圧をゼロにすることがきる。よって、ターン・オン時のスイッチング損失をなくすることができる。
【００４５】
次に具体的な回路定数値を与えた場合について説明する。入力電圧範囲ＤＣ２４０Ｖ〜３８０Ｖ、出力電圧５Ｖ、負荷電流範囲ＤＣ３Ａ〜３０Ａ、最低入力、最大負荷時のスイッチング周波数２５０ｋＨｚのＤＣーＤＣコンバータの設計方法について説明する。
条件として、
Ｖｏ＝５Ｖ
Ｖｆ＝０．５Ｖ
Ｉｏ＝３０Ａ
Ｔ＝４μｓ
Ｖｉｎ＝２４０Ｖ
を与える。そして、最低入力電圧２４０Ｖで、最大負荷電流３０Ａの場合の回路定数値を求める。
【００４６】
Ｔｄ＝３００ｎｓ
η＝８５％
Ｃｐ＝２５０ｐＦ
とすると、
トランス４の巻数比ｎは、
ｎ＝１／２０＝０．０５
となる。ここで、変換効率ηは、５Ｖ出力の共振型ＤＣーＤＣコンバータで通常得られると考えられる値である。またスイッチ素子１、２の並列容量Ｃｐは使用するパワーＭＯＳーＦＥＴの出力容量の値を想定して決定した。
これらを前述したＣｒ、Ｌｒ、Ｌｍの表現式に代入すると、
Ｃｒ＝１０．９６ｎＦ
Ｌｒ＝３３．５５μＨ
Ｌｍ＝７３．３３μＨ
が求まる。
【００４７】
ここで、出力チョークコイル５３のインダクタンス値Ｌｆ（トランス４の一次側換算値）を、インダクタンス値Ｌｍよりも十分に大きくすることにより、トランス４の二次側は電流源とみなすことができる。よって、二次側回路は一次側共振回路に影響を及ぼさない。ここで、出力チョークコイル５３のインダクタンス値Ｌｆを、インダクタンス値Ｌｍの１０倍に相当する値とする。Ｌｍ＝７３．３３μＨであるから、
【００４８】
これらの素子定数を使用して、図１に示した共振型ＤＣーＤＣコンバータの回路動作について、回路シュミレーションを行なった。結果を、図７及び図８に示す。ここで、参照符号ＶＧ１、ＶＧ２は、パワーＭＯＳーＦＥＴでなるスイッチ素子１、２のゲートＧ１、Ｇ２を駆動する電圧波形であり、電圧が発生している期間では、スイッチ素子１、２がオンの状態にある。
【００４９】
図７は最低入力電圧で、かつ、最大負荷電流の時の各部の動作波形を示している。入力電圧２４０Ｖ、負荷電流３０Ａ、スイッチング周波数２２５ｋＨｚのときに、出力電圧は５．０３Ｖとなった。スイッチ素子１、２は、電圧がほぼゼロの時にオンしている。厳密には、電流が逆方向に流れている時にオンしているが、この期間ではスイッチ素子１、２と並列のダイオードＤ１、Ｄ２に電流が流れており、従って、スイッチ素子１、２の電圧はほぼゼロである。
【００５０】
図８は最大入力電圧で、かつ、最小負荷電流における各部の動作波形を示している。入力電圧３８０Ｖ、負荷電流３Ａ、スイッチング周波数５５０ｋＨｚのときに出力電圧は４．９７Ｖとなった。片側のスイッチ素子をオフした後、もう片方のスイッチ素子がオンするまでのデッドタイムＴｄの内に、スイッチ素子の中点の電圧ＶＤＳが０Ｖまで降下している。
【００５１】
上記結果から、スイッチング周波数を制御することにより、入力電圧及び負荷電流の変動に対して、ゼロクロス・スイッチング動作を達成しながら、出力電圧をほぼ５Ｖに安定化できることが検証された。
【００５２】
図９は本発明に係る共振型ＤＣーＤＣコンバータの別の実施例を示す回路図である。この実施例では、トランス４の二次巻線４２にダイオード５１１〜５１４で構成された全波整流回路を付加してある。他は図１に示した回路と実質的に同一である。
【００５３】
図１０は本発明に係る共振型ＤＣーＤＣコンバータの更に別の実施例を示す回路図である。実施例において、出力整流平滑回路５は、トランス４の二次巻線４２に整流ダイオード５１、出力チョークコイル５３２及び平滑コンデンサ５４でなる整流平滑回路と、整流ダイオード５２、出力チョークコイル５３１及び平滑コンデンサ５４でなる整流平滑回路とを、平滑コンデンサ５４を共用する状態で接続した回路構成となっている。
【００５４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）コンデンサ・インプット型出力整流平滑回路を有する共振型ＤＣーＤＣコンバータとの比較において、より小型で、高効率の共振型ＤＣーＤＣコンバータを提供することができる。
（ｂ）ゼロクロス・スイッチングを実現するための最適な回路条件を開示し、最適回路条件設定に要する労力を著しく軽減できる共振型ＤＣーＤＣコンバータを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る共振型ＤＣーＤＣコンバータの電気回路図である。
【図２】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態１の場合の等価回路図を示している。
【図３】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態２の場合の等価回路図を示している。
【図４】図１に示した共振型ＤＣーＤＣコンバータの動作モードである状態３の場合の等価回路図を示している。
【図５】図１に示した共振型ＤＣーＤＣコンバータの各部の動作波形図と状態１〜３との関係を示している。
【図６】図１に示した共振型ＤＣーＤＣコンバータの動作を説明する図である。
【図７】図１に示した共振型ＤＣーＤＣコンバータの回路動作についての回路シュミレーション結果を示す図である。
【図８】図１に示した共振型ＤＣーＤＣコンバータの回路動作についてのもう一つの回路シュミレーション結果を示す図である。
【図９】本発明に係る共振型ＤＣーＤＣコンバータの別の実施例を示す回路図である。
【図１０】本発明に係る共振型ＤＣーＤＣコンバータの更に別の実施例を示す回路図である。
【符号の説明】
１、２ スイッチ素子
３ 共振回路
４ トランス
５ 出力整流平滑回路
Claims (7)
- スイッチ素子と、共振回路と、トランスと、出力整流平滑回路とを含むＤＣーＤＣコンバータであって、
前記スイッチ素子は、２つであり、互いに直列に、かつ、直流電源に対して直列に接続されており、
前記共振回路は、前記スイッチ素子の接続点と前記トランスの一次巻線との間に接続されており、
前記出力整流平滑回路は、前記トランスの二次巻線に接続され、前記トランスの一次側に接続された回路に対して、定電流負荷回路を構成し、
前記共振回路の回路定数は、
前記スイッチ素子の一方がオンしている期間において、前記共振回路の電流を、正弦波の０〜π／２の期間に相当する波形にするとともに、オン時間終了時の電流が負荷電流を一次側に換算した値の２倍となり、
前記スイッチ素子の一方がオフしてから前記スイッチ素子の他方のドレイン−ソース間電圧がクランプするまでの期間において、直列に接続された２つの前記スイッチ素子の中点における、共振電圧の描く軌跡が、両方の前記スイッチ素子が共にオフしている期間で、正弦波の０〜π／２の期間に相当する波形となり、
前記スイッチ素子の他方の電圧がクランプしてから共振電流がゼロに減少するまでの期間において、前記スイッチ素子の一方をオンさせる時、共振電流がゼロに戻っているように選定されている
ＤＣーＤＣコンバータ。 - 請求項１に記載されたＤＣーＤＣコンバータであって、
前記スイッチ素子の主回路に印加される電圧がほぼ零となるタイミングで前記スイッチ素子にスイッチ動作をさせるＤＣーＤＣコンバータ。 - 請求項２に記載されたＤＣーＤＣコンバータであって、
前記主回路に印加される電圧がほぼ零となるタイミングで前記スイッチ素子にスイッチ動作をさせる回路定数は、最低入力、かつ、最大負荷時を基準にして定められるＤＣーＤＣコンバータ。 - 請求項３に記載されたＤＣーＤＣコンバータであって、
前記スイッチ素子は、前記共振周波数の約２倍を最低とするスイッチング周波数で動作させ、前記共振回路の共振電流の最大値が、最大出力電流を前記トランスの一次側に換算した値の約２倍となるように動作させる
ＤＣーＤＣコンバータ。 - 請求項１乃至４の何れかに記載されたＤＣーＤＣコンバータであって、
前記出力整流平滑回路は、整流回路と、出力チョークコイルと、平滑コンデンサとを含み、
前記整流回路は、前記トランスの前記二次巻線に生じる電圧を整流して出力し、
前記出力チョークコイルは、前記整流回路の後段において電力伝送ラインに対して直列に挿入され、
前記平滑コンデンサは、前記出力チョークコイルの後段において、電力伝送ライン間に接続されているＤＣーＤＣコンバータ。 - 請求項５に記載されたＤＣーＤＣコンバータであって、
前記出力チョークコイルのインダクタンス値は、前記トランスの一次側に換算した一次側換算値が、前記トランスの一次巻線のインダクタンス値よりも十分に大きいＤＣーＤＣコンバータ。 - 請求項６に記載されたＤＣーＤＣコンバータであって、前記出力チョークコイルは、前記一次側換算インダクタンス値が、前記トランスの前記一次巻線のインダクタンス値の約１０倍であるＤＣーＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974297A JP3755623B2 (ja) | 1996-05-21 | 1997-05-20 | Ｄｃーｄｃコンバータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-126161 | 1996-05-21 | ||
| JP12616196 | 1996-05-21 | ||
| JP12974297A JP3755623B2 (ja) | 1996-05-21 | 1997-05-20 | Ｄｃーｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1052040A JPH1052040A (ja) | 1998-02-20 |
| JP3755623B2 true JP3755623B2 (ja) | 2006-03-15 |
Family
ID=26462383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12974297A Expired - Lifetime JP3755623B2 (ja) | 1996-05-21 | 1997-05-20 | Ｄｃーｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755623B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101036284B (zh) * | 2004-10-01 | 2012-11-28 | 皇家飞利浦电子股份有限公司 | 用于led大面积光源灯的功率转换器 |
| JP6840032B2 (ja) * | 2017-05-22 | 2021-03-10 | Ntn株式会社 | 絶縁型スイッチング電源 |
-
1997
- 1997-05-20 JP JP12974297A patent/JP3755623B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1052040A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0851566B1 (en) | Half-bridge zero-voltage-switched PWM flyback DC/DC converter | |
| JP3201324B2 (ja) | スイッチング電源装置 | |
| US7242595B2 (en) | Switching power supply circuit | |
| JP3132093B2 (ja) | 電源回路 | |
| JP4232845B1 (ja) | 直流変換装置 | |
| EP1156580A2 (en) | Switching power supply apparatus with active clamp circuit | |
| KR100427703B1 (ko) | 스위칭 전원장치 | |
| US20020012259A1 (en) | Switching power supply having an improved power factor by voltage feedback | |
| US20070195560A1 (en) | Switching power supply circuit | |
| KR20070037384A (ko) | 스위칭 전원 회로 | |
| JP2002101655A (ja) | スイッチング電源装置 | |
| WO2000079674A1 (fr) | Alimentation avec commutation | |
| JP4251180B2 (ja) | スイッチング電源装置 | |
| JP2001112253A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN111669055A (zh) | 电压转换电路及其控制方法 | |
| US11296607B2 (en) | DC-DC converter | |
| JP3402361B2 (ja) | スイッチング電源 | |
| JP4166219B2 (ja) | 複共振ｄｃ−ｄｃコンバータ | |
| JP2009017714A (ja) | スイッチング電源回路 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JPH05176532A (ja) | 電源回路 | |
| JP3755623B2 (ja) | Ｄｃーｄｃコンバータ | |
| JP5418910B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2011048680A1 (ja) | スイッチング電源装置 | |
| JP6829220B2 (ja) | スイッチング電源装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |