JP3750799B2 - 直並列式電源装置の制御回路 - Google Patents
直並列式電源装置の制御回路 Download PDFInfo
- Publication number
- JP3750799B2 JP3750799B2 JP2001349870A JP2001349870A JP3750799B2 JP 3750799 B2 JP3750799 B2 JP 3750799B2 JP 2001349870 A JP2001349870 A JP 2001349870A JP 2001349870 A JP2001349870 A JP 2001349870A JP 3750799 B2 JP3750799 B2 JP 3750799B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- series
- voltage
- power supply
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Description
【０００１】
【発明の属する技術分野】
この発明は、入力側に並列インバータ、出力側に直列インバータを備えた直並列電源装置の制御回路に関する。
【０００２】
【従来の技術】
図２に従来例を示す。同図において、１は交流電源、２はリアクトル、３は並列インバータ、４は直列インバータ、５はトランス、６はＬＣフィルタ、７は負荷である。また、１１は電流調節器（ＡＣＲ）、１２および１４はＰＷＭ（パルス幅変調）パターン発生器、１３は電圧調節器（ＡＶＲ）である。
ここで、並列インバータ３は負荷電流波形にかかわらず、入力電流を正弦波とする動作をする。すなわち、入力電流Ｉ１は電源１の電圧と並列インバータ出力電圧Ｖ１との差電圧がリアクトル２の両端に印加されることにより流れるので、Ｖ１を制御することにより、負荷に独立に任意の波形とすることができる。そのため、Ｉ１の指令値と図示されない電流検出器により検出されるＩ１検出値をＡＣＲ１１に入力してＶ１指令値を得、これをＰＷＭパターン発生器１２に入力してＰＷＭパターンに変換する。これにもとづき図示されないゲート駆動回路により、並列インバータ３内の半導体スイッチがオン，オフされる。Ｖ１の波形はパルス幅変調された方形波パルス列となる。
【０００３】
一方、直列インバータ４は、出力電圧Ｖ２を規定の正弦波形に保つ動作をする。また、電源または負荷電流歪みとＬＣフィルタ６のインピーダンスに起因するＶ２の波形歪みを抑制するように、補償電圧Ｖｃの瞬時波形を制御する。すなわち、Ｖ２指令値と図示されない電圧検出器によって検出されるＶ２検出値との差をＡＶＲ１３に入力してＶｃ指令値を得、これをＰＷＭパターン発生器１４に入力してＰＷＭパターンに変換する。以後の動作は上記並列インバータ３の場合と同様なので、説明は省略する。
【０００４】
また、ＬＣフィルタ６は、方形波パルス列からスイッチングによる周波数成分を除き、連続波形とする。トランス５は、並列インバータ３と直列インバータ４が直流部でつながっているため、直列インバータ４の交流出力を絶縁し直列インバータ４の電位と無関係に補償電圧Ｖｃを与えるために設けられる。また、その変圧比を適宜に設定することにより、直列インバータ４の必要容量を軽減する。例えば、入力電圧変動が規定値の９０％〜１００％であれば、これを補償するには１０％の補償電圧を与えれば良いので、変圧比を１０：１として直列インバータ４の出力電圧１００％に対してＶｃ１０％が与えられるようにする。このとき、直列インバータ４の出力電流はＩ２の１／１０になるので、装置容量および発生損失を軽減できる。なお、これらの機能を必要としない場合は、トランス５は省略できる。また、図２は単相結線図で示しているが、三相または多相回路にも拡張できるのは勿論である。
【０００５】
【発明が解決しようとする課題】
図２のような構成では、電源１の電圧瞬時値の急激な変動、すなわちサージ電圧や大きな波形歪みがあると、Ｖ１もそれに応じて変動する。例えば、電源１の電圧が急増した場合、Ｉ１の急増を防止するためにＶ１も同じだけ上げるように制御され、結果として、Ｖ２が急増しようとする。ところが、直列インバータ４による制御には応答遅れがあり、また、上述のようなトランス５の変圧比による補償範囲の規定があるので、この急変を完全には補償できず、その影響がＶ２の波形に現われることがある。例えば、Ｖ２を急増した状態から短時間で規定値に戻すには、ＬＣフィルタ６による遅れを補償するために、ＬＣフィルタ６の入力電圧を極めて低くする必要があるが、上記のような補償範囲の設定では、１０％しか下げることができない。
したがって、この発明の課題は、電源電圧の急変等に基づく出力電圧変動を制御遅れなく補償可能にすることにある。
【０００６】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、交流電源にリアクトルを介して第１インバータの交流端子を並列に接続し、この第１インバータと前記リアクトルとの接続点と負荷との間に第２インバータの交流端子を直列に接続し、第１インバータにより入力電流を制御し、第２インバータにより出力電圧を制御する直並列式電源装置の制御回路において、
前記入力電流を制御するための電圧指令値と前記出力電圧を制御するための補償電圧指令値との差を演算する演算手段を設け、その演算結果に基づき第２インバータの制御を行なうことを特徴とする。
この請求項１の発明においては、前記入力電流を制御するための電圧指令値の範囲を、前記第２インバータが供給可能な最大電圧と前記出力電圧の指令値との和の範囲を越えないように制限する制限手段を設けることができる（請求項２の発明）。
【０００７】
【発明の実施の形態】
図１はこの発明の実施の形態を示す構成図である。
同図からも明らかなように、図２に示す従来例に対し、リミッタ１５および加算器１６を付加して構成される。
制限手段としてのリミッタ１５は、Ｖ１指令値が基準波形から一定値を越えないように制限する。この一定値は、直列インバータ４が補償可能な最大値に設定する。演算手段としての加算器１６は、ＡＶＲ１３より与えられるＶｃ指令値に、リミッタ１５の出力を逆極性で加算する。これにより、ＬＣフィルタ６の入力電圧、すなわちＶ１とＶｃとの加算値は、上述のような負荷電流歪みとＬＣフィルタ６のインピーダンスに起因するＶ２の波形歪みの補正分を除くので、電源１の電圧にかかわらず基準波形に等しくなる。また、電源１の電圧が直列インバータ４の補償範囲を越えた場合も、リミッタ１５によりＶ１が制限されるので、Ｖ２の基準波形からのはずれが防止される。
【０００８】
電源１の電圧が瞬時値的に直列インバータ４の補償範囲を越えた場合は、リミッタ１５の作用により並列インバータ３の入力電流調整機能が制限され、電流Ｉ１に歪みが生じる場合があるが、装置はＶ２の正弦波化を優先するので、問題はない。また、電源１の電圧が定常的に直列インバータ４の補償範囲を越える場合は電流Ｉ１の制御ができなくなるが、この場合は装置の仕様外として問題とはせずに、ヒューズ，スイッチ等の保護手段で入力を切り離して装置を保護するものとする
【０００９】
【発明の効果】
この発明によれば、並列インバータの交流出力電圧Ｖ１の増加と補償電圧Ｖｃの減少とが同じに同じ量だけ発生するようにしたので、出力電圧Ｖ２の急変を応答遅れなく防止することができる。また、リミッタを用いることにより、電圧Ｖ１の変化が直列インバータの補償範囲内に限定されるので、出力電圧Ｖ２の変動量を抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す構成図である。
【図２】従来例を示す構成図である。
【符号の説明】
１…交流電源、２…リアクトル、３…並列インバータ、４…直列インバータ、５…トランス、６…ＬＣフィルタ、７…負荷、１１…電流調節器（ＡＣＲ）、１２，１４…ＰＷＭパターン発生器、１３…電圧調節器（ＡＶＲ）、１５…リミッタ（制限手段）、１６…加算器（演算手段）。
【発明の属する技術分野】
この発明は、入力側に並列インバータ、出力側に直列インバータを備えた直並列電源装置の制御回路に関する。
【０００２】
【従来の技術】
図２に従来例を示す。同図において、１は交流電源、２はリアクトル、３は並列インバータ、４は直列インバータ、５はトランス、６はＬＣフィルタ、７は負荷である。また、１１は電流調節器（ＡＣＲ）、１２および１４はＰＷＭ（パルス幅変調）パターン発生器、１３は電圧調節器（ＡＶＲ）である。
ここで、並列インバータ３は負荷電流波形にかかわらず、入力電流を正弦波とする動作をする。すなわち、入力電流Ｉ１は電源１の電圧と並列インバータ出力電圧Ｖ１との差電圧がリアクトル２の両端に印加されることにより流れるので、Ｖ１を制御することにより、負荷に独立に任意の波形とすることができる。そのため、Ｉ１の指令値と図示されない電流検出器により検出されるＩ１検出値をＡＣＲ１１に入力してＶ１指令値を得、これをＰＷＭパターン発生器１２に入力してＰＷＭパターンに変換する。これにもとづき図示されないゲート駆動回路により、並列インバータ３内の半導体スイッチがオン，オフされる。Ｖ１の波形はパルス幅変調された方形波パルス列となる。
【０００３】
一方、直列インバータ４は、出力電圧Ｖ２を規定の正弦波形に保つ動作をする。また、電源または負荷電流歪みとＬＣフィルタ６のインピーダンスに起因するＶ２の波形歪みを抑制するように、補償電圧Ｖｃの瞬時波形を制御する。すなわち、Ｖ２指令値と図示されない電圧検出器によって検出されるＶ２検出値との差をＡＶＲ１３に入力してＶｃ指令値を得、これをＰＷＭパターン発生器１４に入力してＰＷＭパターンに変換する。以後の動作は上記並列インバータ３の場合と同様なので、説明は省略する。
【０００４】
また、ＬＣフィルタ６は、方形波パルス列からスイッチングによる周波数成分を除き、連続波形とする。トランス５は、並列インバータ３と直列インバータ４が直流部でつながっているため、直列インバータ４の交流出力を絶縁し直列インバータ４の電位と無関係に補償電圧Ｖｃを与えるために設けられる。また、その変圧比を適宜に設定することにより、直列インバータ４の必要容量を軽減する。例えば、入力電圧変動が規定値の９０％〜１００％であれば、これを補償するには１０％の補償電圧を与えれば良いので、変圧比を１０：１として直列インバータ４の出力電圧１００％に対してＶｃ１０％が与えられるようにする。このとき、直列インバータ４の出力電流はＩ２の１／１０になるので、装置容量および発生損失を軽減できる。なお、これらの機能を必要としない場合は、トランス５は省略できる。また、図２は単相結線図で示しているが、三相または多相回路にも拡張できるのは勿論である。
【０００５】
【発明が解決しようとする課題】
図２のような構成では、電源１の電圧瞬時値の急激な変動、すなわちサージ電圧や大きな波形歪みがあると、Ｖ１もそれに応じて変動する。例えば、電源１の電圧が急増した場合、Ｉ１の急増を防止するためにＶ１も同じだけ上げるように制御され、結果として、Ｖ２が急増しようとする。ところが、直列インバータ４による制御には応答遅れがあり、また、上述のようなトランス５の変圧比による補償範囲の規定があるので、この急変を完全には補償できず、その影響がＶ２の波形に現われることがある。例えば、Ｖ２を急増した状態から短時間で規定値に戻すには、ＬＣフィルタ６による遅れを補償するために、ＬＣフィルタ６の入力電圧を極めて低くする必要があるが、上記のような補償範囲の設定では、１０％しか下げることができない。
したがって、この発明の課題は、電源電圧の急変等に基づく出力電圧変動を制御遅れなく補償可能にすることにある。
【０００６】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、交流電源にリアクトルを介して第１インバータの交流端子を並列に接続し、この第１インバータと前記リアクトルとの接続点と負荷との間に第２インバータの交流端子を直列に接続し、第１インバータにより入力電流を制御し、第２インバータにより出力電圧を制御する直並列式電源装置の制御回路において、
前記入力電流を制御するための電圧指令値と前記出力電圧を制御するための補償電圧指令値との差を演算する演算手段を設け、その演算結果に基づき第２インバータの制御を行なうことを特徴とする。
この請求項１の発明においては、前記入力電流を制御するための電圧指令値の範囲を、前記第２インバータが供給可能な最大電圧と前記出力電圧の指令値との和の範囲を越えないように制限する制限手段を設けることができる（請求項２の発明）。
【０００７】
【発明の実施の形態】
図１はこの発明の実施の形態を示す構成図である。
同図からも明らかなように、図２に示す従来例に対し、リミッタ１５および加算器１６を付加して構成される。
制限手段としてのリミッタ１５は、Ｖ１指令値が基準波形から一定値を越えないように制限する。この一定値は、直列インバータ４が補償可能な最大値に設定する。演算手段としての加算器１６は、ＡＶＲ１３より与えられるＶｃ指令値に、リミッタ１５の出力を逆極性で加算する。これにより、ＬＣフィルタ６の入力電圧、すなわちＶ１とＶｃとの加算値は、上述のような負荷電流歪みとＬＣフィルタ６のインピーダンスに起因するＶ２の波形歪みの補正分を除くので、電源１の電圧にかかわらず基準波形に等しくなる。また、電源１の電圧が直列インバータ４の補償範囲を越えた場合も、リミッタ１５によりＶ１が制限されるので、Ｖ２の基準波形からのはずれが防止される。
【０００８】
電源１の電圧が瞬時値的に直列インバータ４の補償範囲を越えた場合は、リミッタ１５の作用により並列インバータ３の入力電流調整機能が制限され、電流Ｉ１に歪みが生じる場合があるが、装置はＶ２の正弦波化を優先するので、問題はない。また、電源１の電圧が定常的に直列インバータ４の補償範囲を越える場合は電流Ｉ１の制御ができなくなるが、この場合は装置の仕様外として問題とはせずに、ヒューズ，スイッチ等の保護手段で入力を切り離して装置を保護するものとする
【０００９】
【発明の効果】
この発明によれば、並列インバータの交流出力電圧Ｖ１の増加と補償電圧Ｖｃの減少とが同じに同じ量だけ発生するようにしたので、出力電圧Ｖ２の急変を応答遅れなく防止することができる。また、リミッタを用いることにより、電圧Ｖ１の変化が直列インバータの補償範囲内に限定されるので、出力電圧Ｖ２の変動量を抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す構成図である。
【図２】従来例を示す構成図である。
【符号の説明】
１…交流電源、２…リアクトル、３…並列インバータ、４…直列インバータ、５…トランス、６…ＬＣフィルタ、７…負荷、１１…電流調節器（ＡＣＲ）、１２，１４…ＰＷＭパターン発生器、１３…電圧調節器（ＡＶＲ）、１５…リミッタ（制限手段）、１６…加算器（演算手段）。
Claims (2)
- 交流電源にリアクトルを介して第１インバータの交流端子を並列に接続し、この第１インバータと前記リアクトルとの接続点と負荷との間に第２インバータの交流端子を直列に接続し、第１インバータにより入力電流を制御し、第２インバータにより出力電圧を制御する直並列式電源装置の制御回路において、
前記入力電流を制御するための電圧指令値と前記出力電圧を制御するための補償電圧指令値との差を演算する演算手段を設け、その演算結果に基づき第２インバータの制御を行なうことを特徴とする直並列式電源装置の制御回路。 - 前記入力電流を制御するための電圧指令値の範囲を、前記第２インバータが供給可能な最大電圧と前記出力電圧の指令値との和の範囲を越えないように制限する制限手段を設けたことを特徴とする請求項１に記載の直並列式電源装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349870A JP3750799B2 (ja) | 2001-11-15 | 2001-11-15 | 直並列式電源装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349870A JP3750799B2 (ja) | 2001-11-15 | 2001-11-15 | 直並列式電源装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003153445A JP2003153445A (ja) | 2003-05-23 |
| JP3750799B2 true JP3750799B2 (ja) | 2006-03-01 |
Family
ID=19162476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349870A Expired - Fee Related JP3750799B2 (ja) | 2001-11-15 | 2001-11-15 | 直並列式電源装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750799B2 (ja) |
-
2001
- 2001-11-15 JP JP2001349870A patent/JP3750799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003153445A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680494B2 (ja) | 単相交流電力変換装置 | |
| US20100172166A1 (en) | Plug-in neutral regulator for 3-phase 4-wire inverter/converter system | |
| US5442538A (en) | Apparatus for controlling power converter based on output current | |
| JPS63290170A (ja) | Ｐｗｍインバ−タ装置 | |
| JPS6051474A (ja) | 電流源インバ−タ用サイリスタ電圧制限回路 | |
| JP3386295B2 (ja) | 連系形電力変換装置 | |
| JP3750799B2 (ja) | 直並列式電源装置の制御回路 | |
| JP4324056B2 (ja) | 無効電力補償装置 | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JP3915977B2 (ja) | 直並列式電源装置の制御回路 | |
| JP3249349B2 (ja) | 変圧器 | |
| JPS6132915B2 (ja) | ||
| JP2003111428A (ja) | インバータ制御エンジン駆動発電機 | |
| JP3057332B2 (ja) | 無瞬断電源切替方法および無瞬断無停電電源装置 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPH11164481A (ja) | アクティブフィルタの制御方法 | |
| JP2003513603A (ja) | スタチック形調整器 | |
| JPH033670A (ja) | 誘導加熱用インバータ装置の制御方法 | |
| JP2001005541A (ja) | 自動電圧調整装置 | |
| JPH10112979A (ja) | 電源装置 | |
| JPH11146564A (ja) | 電力変換装置 | |
| JPH05211777A (ja) | インバータ装置 | |
| JPH01137586A (ja) | 誘導加熱用インバータ装置 | |
| JPH0649075Y2 (ja) | アクテイブフイルタの制御装置 | |
| JPH06233533A (ja) | 出力可変型レギュレータの過電流制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040122 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |