JP3749008B2 - Epitaxial film inspection element and method of manufacturing the same - Google Patents
Epitaxial film inspection element and method of manufacturing the same Download PDFInfo
- Publication number
- JP3749008B2 JP3749008B2 JP00905798A JP905798A JP3749008B2 JP 3749008 B2 JP3749008 B2 JP 3749008B2 JP 00905798 A JP00905798 A JP 00905798A JP 905798 A JP905798 A JP 905798A JP 3749008 B2 JP3749008 B2 JP 3749008B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- slit
- slit portion
- epitaxial film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、エピタキシャル膜の検査素子、特に高速バイポーラトランジスタのエピタキシャル膜の評価を行う検査素子の構造及びその製造方法に関するものである。
【0002】
【従来の技術】
従来より用いられているエピタキシャル膜の測定は、そのエピタキシャル膜の膜厚、シート抵抗を専用のウエハを用いて、ウエハ全面での測定を行っていた。
【0003】
【発明が解決しようとする課題】
しかしながら、高速バイポーラの更なる高速化、トランジスタの微細化に伴い、ベース領域に選択エピタキシャル膜が使われるようになってきており、微細領域での結晶性の評価、シート抵抗の制御は、必要不可欠な技術となってきている。
【0004】
上記した従来のモニタウエハによるモニタリングでは、大面積での膜厚、シート抵抗の測定を行うことは可能であったが、トランジスタと同サイズ(幅1μm以下、厚さ0.1μm以下)でのエピタキシャル膜の評価は、以下に述べる理由により不可能であった。
図10は従来の方法による素子の製造工程断面図である。
【0005】
(1)まず、図10(a)に示すように、第1の導電型半導体基板601上に酸化膜602を成膜し、続いて、多結晶シリコン膜603、耐酸化膜604を順に成膜する。
(2)次に、図10(b)に示すように、公知のホトリソ・エッチング技術を用いて、耐酸化膜604、多結晶シリコン膜603の一部を順次除去し、耐酸化膜パターン604a、多結晶シリコン膜パターン603aを形成する。
【0006】
(3)次に、図10(c)に示すように、全面に窒化膜(図示なし)を生成し、周知の異方性エッチングを行うと、前記開口部にサイドウォール605が生成される。
(4)次いで、図10(d)に示すように、緩衝弗酸を用いて酸化膜602の一部を除去し、酸化膜パターン602aを形成する。
【0007】
(5)次いで、図10(e)に示すように、公知の選択エピタキシャル膜成長技術により、酸化膜602の除去された部分にエピタキシャル膜606を生成する。この時、開口された部分の基板601方向からと多結晶シリコン膜603から、それぞれエピタキシャル膜が成長し、両者は自己整合的に接続される。
しかしながら、上記した従来の方法では、大面積と微小面積でのエピタキシャル膜成長の差を検出することができず、実デバイス上での仕上がり状態は、ウエハプロセス終了後に破壊試験によってしか確認することはできなかった。
【0008】
更に、エピタキシャル膜は、その成長により、自己整合的に電極引き出し用の多結晶シリコン膜と接続されるため、トランジスタパターンでエピタキシャル膜単層での諸特性の測定を行うことができなかった。
本発明は、上記問題点を除去し、超高速バイポーラ素子等の性能を決定するエピタキシャル膜の諸特性を、工程内で簡便に測定することができるエピタキシャル膜の検査素子及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第1導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に接続された一対の測定端子引き出し用パッド部とを設けるようにしたものである。
【0010】
〔2〕上記〔1〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子において、前記スリット部に平行にスリット状のダミーパターンを配置するようにしたものである。
〔3〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第1導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の第1の測定端子引き出し用パッド部用開口と前記スリット部の途中からスリット部の幅方向に接続された一対の第2の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記第1の測定端子引き出し用パッド部用開口と前記第2の測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に形成された一対の第1の測定端子引き出し用パッド部と前記スリット部の途中からスリット部の幅方向に接続された一対の第2の測定端子引き出し用パッド部とを配置するようにしたものである。
【0011】
〔4〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第1導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口された複数個のスリット部用開口とこの複数個のスリット部用開口の両端に接続され、順次スリット部用開口に直列に接続された複数個の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、複数個のスリット部とこの複数個のスリット部の両端に接続され、順次スリット部に直列に配置された複数個の測定端子引き出し用パッド部とを配置するようにしたものである。
【0012】
〔5〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第1導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に接続された一対の測定端子引き出し用パッド部と、この半導体基板上に前記スリット部に交差する第2導電型の不純物がドープされた多結晶半導体膜を有し、この多結晶半導体膜と前記スリット部のエピタキシャル膜との接触部位に生成された第2導電型の拡散層とを設けるようにしたものである。
【0013】
〔6〕高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、第1導電型の半導体基板の主面に酸化膜を生成し、前記酸化膜の一部を除去し、開口を形成する工程と、
(b)その全面に多結晶半導体膜と耐酸化膜を生成する工程と、
(c)前記多結晶半導体膜と耐酸化膜の一部を除去し、前記開口内にスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを形成する工程と、
(d)全面に耐酸化膜を生成しエッチングを行うことにより、前記スリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口の側壁にサイドウォールを形成する工程と、
(e)前記サイドウォールに囲まれた開口に、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部とを形成する工程とを施すようにしたものである。
【0014】
〔7〕上記〔6〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記(c)工程において、前記一対の測定端子用パッド用開口はそれぞれ50μm×50μm以上のサイズの開口からなるようにしたものである。
〔8〕上記〔6〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記(c)工程において、前記スリット部用開口に平行にスリット状のダミーパターンの開口を形成し、このスリット状のダミーパターンの開口内に選択エピタキシャル膜からなる、スリット状のダミーパターンを配置するようにしたものである。
【0015】
〔9〕請求項〔6〕記載の高速バイポーラトランジスタの半導体素子の製造方法において、(a)前記(e)工程に続いて、その主面に多結晶半導体膜を生成し、前記多結晶半導体膜に第2導電型の不純物を導入する工程と、
(b)前記第2導電型多結晶半導体膜の一部を除去し、前記スリット部に交差する第2導電型多結晶半導体膜パターンを形成する工程と、
(c)前記第2導電型多結晶半導体膜パターンの熱処理を行い、該第2導電型多結晶半導体膜パターンと前記スリット部のエピタキシャル膜の接触部位に第2導電型の拡散層を形成するようにしたものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図1は本発明の第1実施例を示すエピタキシャル膜の検査素子の平面模式図、図2は図1のA−A線断面図、図3は図1のB−B線断面図、図4は本発明の第1実施例を示すエピタキシャル膜の検査素子の製造工程断面図である。
【0017】
これらの図を用いて本発明の第1実施例について説明する。
101はP型半導体基板、102は酸化膜、102aは酸化膜パターン、103は多結晶シリコン膜、103aは多結晶シリコン膜パターン、104は窒化膜、104aは窒化膜パターン、105は開口部、106はサイドウォール、107はエピタキシャル膜(パターン)であり、107Aはそのエピタキシャル膜の細いスリット部、107Bは測定端子引き出し用パッド部である。
【0018】
以下、そのエピタキシャル膜の検査素子の製造方法について説明する。
(1)まず、図4(a)に示すように、P型半導体基板101上に酸化膜102を生成する。つまり、素子分離工程が終了した基板の状態となる。
(2)次いで、図4(b)に示すように、周知のホトリソ・エッチング技術を用いて、酸化膜102の一部を選択的に除去し、酸化膜パターン102aを形成する。続いて、全面に多結晶シリコン膜103を堆積し、更に、シリコン窒化膜104を生成する。
【0019】
(3)次いで、図4(c)に示すように、レジストRを塗布して、エッチングを行い、シリコン窒化膜104と多結晶シリコン膜103のパターニングするためのレジストマスクを形成する。
その後、シリコン窒化膜104、多結晶シリコン膜103を連続的にエッチングし、シリコン窒化膜パターン104a、多結晶シリコン膜パターン103aを形成する。
【0020】
この時、シリコン窒化膜パターン104a、多結晶シリコン膜パターン103aの両端には50×50μm以上のサイズの開口部、すなわち、測定用パッド領域が形成される。
(4)続いて、レジストマスクを除去し、図4(d)に示すように、シリコン窒化膜(図示なし)を堆積し、異方性エッチングを行うと、開口部105には、サイドウォール106が生成される。
【0021】
(5)続いて、図4(e)に示すように、サイドウォール106に囲まれた開口部105に、公知の選択エッチング技術を用いて、エピタキシャル膜パターン(図1に示すように、細いスリット部へのエピタキシャル膜107Aと、測定端子引き出し用パッド部へのエピタキシャル膜107B)107を生成する。
このように、第1実施例によれば、同一ウエハのTEG(テスト・エレメント・グループ)として、実デバイス(実集積回路)と同じスリット部へエピタキシャル膜107を生成することができる。
【0022】
このように形成された測定端子引き出し用パッド部107B,107B間に電流を流して、その測定端子引き出し用パッド部107B間の電位差を測定することにより、エピタキシャル膜の抵抗値を求めることができる。この抵抗値に基づいて膜厚を求めることができる。
このように、工程終了後すぐに、そのエピタキシャル膜の膜厚を、簡便に電気的に測定することができる。
【0023】
例えば、開口部105の幅を0.5μm、長さを10μm、測定用パッドの面積を1辺90μmとして測定を行った場合、エピタキシャル膜厚を500Åとした場合、その抵抗値は5Ω程度となる。エピタキシャル膜厚が±10%でばらついた時、その抵抗値も10%の変動で検出することができる。
このように、第1実施例では、実デバイス上のエピタキシャル膜のインライン測定と、単体評価、所定面積での測定を行うことができる。
【0024】
次に、本発明の第2実施例について説明する。
図5は本発明の第2実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、202aは酸化膜パターン、204aは窒化膜パターン、207はエピタキシャル膜であり、207Aはそのエピタキシャル膜の細いスリット部、207Bはその細いスリット部207Aに接続される測定端子引き出し用パッド部である。
【0025】
この実施例では、エピタキシャル膜の細いスリット部207Aに平行に、スリット状のダミーパターン207Cを配置する。
この図に示すように、第1実施例の工程(3)、つまり、周知のホトリソ・エッチング技術を用いて、パターニングを行う時、細いスリット部207Aの周辺に、この細いスリット部207Aと同じスリット幅の開口を持つダミーパターン207Cを複数個平行に形成する。
【0026】
このように、第2実施例によれば、トランジスタの密集パターン、もしくは近接パターンでのエピタキシャル膜厚を測定することができる。
すなわち、実デバイス上でのエピタキシャル膜のインライン測定と、アレイ等密集部での膜厚評価を行うことができる。
次に、本発明の第3実施例について説明する。
【0027】
図6は本発明の第3実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、302aは酸化膜パターン、304aは窒化膜パターン、307はエピタキシャル膜であり、307Aはエピタキシャル膜のスリット部、307Bはそのスリット部307Aに接続される測定端子引き出し用パッド部、307Cはスリット部307Aのa点に接続されるスリット部、307Dはスリット部307Cに接続される測定端子引き出し用パッド部、307Eはスリット部307Aのb点に接続されるスリット部、307Fはスリット部307Eに接続される測定端子引き出し用パッド部である。
【0028】
この実施例では、第1実施例の工程(3)において、窒化膜304のパターニングを行う工程で、図6に示す形状の開口を設けて、以降、そこにエピタキシャル膜を形成する。
このように、パターニングされたエピタキシャル膜のパターン形状を得て、例えば、測定端子引き出し用パッド部307B(左側)−スリット形状のエピタキシャル膜307A−測定端子引き出し用パッド部307B(右側)へと電流を流し、測定端子引き出し用パッド部307Dと307F間の電位差を測定すると、スリット形状のエピタキシャル膜307Aのa点−b点間の抵抗を正確に測定することができる。
【0029】
このように第3実施例によれば、ケンビン測定方法を取り入れることにより、第1実施例に比べ、非常に精度の良いエピタキシャル膜の測定結果を得ることができる。
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、単体評価と、高精度のケンビン測定を行うことができる。
【0030】
次に、本発明の第4実施例について説明する。
図7は本発明の第4実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、402aは酸化膜パターン、404aは窒化膜パターン、407はエピタキシャル膜パターンである。
【0031】
この実施例では、第1実施例の工程(3)において、窒化膜の404aのパターニングを、図7に示すように形成する。
そこで、図7中のパッド(a)−パッド(d)に定電流を流し、パッド(b)−パッド(c)間の電位差を測定することで、第2番目のライン(2)の膜厚を測定することができる。また、パッド(b)−パッド(e)に定電流を流し、パッド(c)−パッド(d)間の電位差を測定すると、第3番目のライン(3)の膜厚を、同様に、パッド(c)−パッド(f)に定電流を流し、パッド(d)−パッド(e)間の電位差を測定することにより、第4番目のライン(4)の膜厚を測定することができる。
【0032】
つまり、通常では1つのラインの膜厚を測定するのに、2パッド、5つのラインの膜厚を測定するのに10パッド必要であったが、このレイアウトによれば、測定のためのパッド数を低減することができる。
このように第4実施例によれば、ケンビン測定方法を取り入れることにより、パターンの密接した状態でのエピタキシャル膜の膜厚を精度良く測定することができる。
【0033】
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、アレイ等密集部での膜厚評価と、高精度のケンビン測定を行うことができる。
次に、本発明の第5実施例について説明する。
図8は本発明の第5実施例を示すエピタキシャル膜の検査素子の平面模式図、図9は本発明の第5実施例を示すエピタキシャル膜の検査素子の断面図である。
【0034】
これらの図において、501はP型半導体基板、502aは酸化膜パターン、503aは多結晶シリコン膜パターン、504aは窒化膜パターン、507はエピタキシャル膜パターンであり、507Aはそのエピタキシャル膜の細いスリット部、507Bは測定端子引き出し用パッド部、508は多結晶シリコン膜、508aは多結晶シリコンパターンである。
【0035】
図9(a)は第1実施例の工程(e)に続いて、多結晶シリコン膜508を生成したところである。
次に、図9(b)に示すように、全面にAsのイオン注入を行い、周知のホトリソ・エッチング技術を用いて、多結晶シリコン膜508を部分的に除去し、多結晶シリコン膜パターン508aを形成する。続いて、例えば、900℃、30分の熱処理を行うと、N型拡散層509が生成される。
【0036】
このように第5実施例によれば、N型拡散層509により、スリット形状の縮小されたエピタキシャル膜領域507の抵抗を測定することにより、実デバイスでのベース領域の膜厚を知ることができる。
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、所定面積での測定、ピンチ抵抗の測定を行うことができる。
【0037】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0038】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
(A)請求項1、6又は7記載の発明によれば、工程終了後すぐに、そのエピタキシャル膜の特性、例えば、膜厚を簡便に電気的に測定することができる。
【0039】
(B)請求項2又は8記載の発明によれば、トランジスタの密集パターン、もしくは近接パターンでのエピタキシャル膜厚を測定することができる。
(C)請求項3又は4記載の発明によれば、ケンビン測定方法を取り入れることにより、第1実施例に比べ、非常に精度の良いエピタキシャル膜の測定結果を得ることができる。
【0040】
(D)請求項5又は9記載の発明によれば、N型拡散層により、スリット形状の縮小されたエピタキシャル膜領域の抵抗を測定することができ、実デバイス(実集積回路)でのベース領域の膜厚を知ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図2】図1のA−A線断面図である。
【図3】図1のB−B線断面図である。
【図4】本発明の第1実施例を示すエピタキシャル膜の検査素子の製造工程断面図である。
【図5】本発明の第2実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図6】本発明の第3実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図7】本発明の第4実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図8】本発明の第5実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図9】本発明の第5実施例を示すエピタキシャル膜の検査素子の断面図である。
【図10】従来の方法による素子の製造工程断面図である。
【符号の説明】
101,501 P型半導体基板
102 酸化膜
102a,202a,302a,402a,502a 酸化膜パターン
103,508 多結晶シリコン膜
103a,503a,508a 多結晶シリコン膜パターン
104,207 窒化膜
104a,204a,304a,404a,504a 窒化膜パターン
105 開口部
106 サイドウォール
107,207,307,407,507 エピタキシャル膜(パターン)
107A,207A,307A,307C,307E,507A 細いスリット部
107B,207B,307B,307D,307F,507B 測定端子引き出し用パッド部
207C ダミーパターン(開口)
509 N型拡散層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of a test element for evaluating an epitaxial film test element, particularly an epitaxial film of a high-speed bipolar transistor, and a method of manufacturing the same.
[0002]
[Prior art]
In the measurement of the epitaxial film conventionally used, the film thickness and sheet resistance of the epitaxial film are measured over the entire surface of the wafer using a dedicated wafer.
[0003]
[Problems to be solved by the invention]
However, as the speed of high-speed bipolar is further increased and transistors are miniaturized, selective epitaxial films have been used in the base region. Evaluation of crystallinity and control of sheet resistance in the fine region are indispensable. Technology has become.
[0004]
In the conventional monitoring using the monitor wafer described above, it was possible to measure the film thickness and the sheet resistance in a large area, but the epitaxial with the same size as the transistor (width 1 μm or less, thickness 0.1 μm or less). Evaluation of the film was not possible for the reasons described below.
FIG. 10 is a cross-sectional view of an element manufacturing process according to a conventional method.
[0005]
(1) First, as shown in FIG. 10A, an
(2) Next, as shown in FIG. 10B, a part of the oxidation
[0006]
(3) Next, as shown in FIG. 10C, when a nitride film (not shown) is formed on the entire surface and well-known anisotropic etching is performed, a
(4) Next, as shown in FIG. 10D, a part of the
[0007]
(5) Next, as shown in FIG. 10E, an
However, the conventional method described above cannot detect the difference in epitaxial film growth between a large area and a small area, and the finished state on an actual device can only be confirmed by a destructive test after the wafer process is completed. could not.
[0008]
Furthermore, since the epitaxial film is connected to the polycrystalline silicon film for electrode extraction in a self-aligned manner due to its growth, various characteristics of the single epitaxial film layer cannot be measured with the transistor pattern.
The present invention eliminates the above-mentioned problems, and provides an epitaxial film inspection element and a method for manufacturing the same, which can easily measure various characteristics of an epitaxial film that determine the performance of an ultrahigh-speed bipolar element or the like in a process. For the purpose.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In an inspection device for an epitaxial film of a high-speed bipolar transistor, an opening from which a part of an oxide film formed on the main surface of a first conductivity type semiconductor substrate is removed, and a polycrystalline semiconductor formed on the semiconductor substrate Patterning the film and the oxidation-resistant film, and having a slit opening opened inside the opening and a pair of measurement terminal lead pad openings formed at both ends of the slit opening, the slit A slit portion made of a selective epitaxial film and a pair of measurement terminal lead pad portions connected to both ends of the slit portion , which are formed in the opening for the portion and the pad portion opening, are provided. .
[0010]
[2] In the epitaxial film inspection element of the high-speed bipolar transistor as described in [1] above, a slit-like dummy pattern is arranged in parallel to the slit portion.
[3] In an inspection device for an epitaxial film of a high-speed bipolar transistor, an opening from which a part of an oxide film formed on the main surface of a first conductivity type semiconductor substrate is removed, and a polycrystalline semiconductor formed on the semiconductor substrate Patterning the film and the oxidation-resistant film, a slit portion opening formed inside the opening, a pair of first measurement terminal lead pad openings formed at both ends of the slit portion opening, and the slit portion A pair of second measurement terminal lead pad openings that are connected in the width direction of the slit portion from the middle of the slit, the slit measurement openings, the first measurement terminal lead pad openings, and the formed in the second measurement terminal lead pad portions for the opening, selective epitaxial consisting film, the first measurement terminal argument pair formed at both ends of the slit portion and the slit portion Is obtained by so arranging the second measurement terminal lead pad section from the middle and the pad portion of the slit portion of the pair connected in the width direction of the slit portion out.
[0011]
[4] In an epitaxial film inspection element of a high-speed bipolar transistor, an opening from which a part of an oxide film formed on the main surface of a first conductivity type semiconductor substrate is removed, and a polycrystalline semiconductor formed on the semiconductor substrate The film and the oxidation-resistant film are patterned , and are connected to a plurality of slit openings opened inside the openings and to both ends of the plurality of slit openings, and sequentially connected in series to the slit openings. A plurality of measurement terminal lead pad openings, and a plurality of slit portions made of a selective epitaxial film formed in the slit lead openings and the measurement terminal lead pad openings. A plurality of measurement terminal lead pad portions connected to both ends of the plurality of slit portions and sequentially arranged in series in the slit portion are arranged.
[0012]
[5] In an epitaxial film inspection element of a high-speed bipolar transistor, an opening from which a part of an oxide film formed on the main surface of a first conductivity type semiconductor substrate is removed, and a polycrystalline semiconductor formed on the semiconductor substrate Patterning the film and the oxidation-resistant film, and having a slit opening opened inside the opening and a pair of measurement terminal lead pad openings formed at both ends of the slit opening, the slit A slit portion made of a selective epitaxial film, and a pair of measurement terminal lead pad portions connected to both ends of the slit portion, and the slit formed on the semiconductor substrate. A polycrystalline semiconductor film doped with an impurity of the second conductivity type intersecting the portion, and a contact portion between the polycrystalline semiconductor film and the epitaxial film of the slit portion Generated is obtained so as to provide a second conductivity type diffusion layer.
[0013]
[6] In a method for manufacturing an inspection device for an epitaxial film of a high speed bipolar transistor , an oxide film is formed on a main surface of a first conductivity type semiconductor substrate, a part of the oxide film is removed, and an opening is formed; ,
(B) forming a polycrystalline semiconductor film and an oxidation resistant film on the entire surface;
(C) A part of the polycrystalline semiconductor film and the oxidation-resistant film is removed , a slit part opening in the opening and a pair of measurement terminal lead pad openings formed at both ends of the slit part opening, Forming a step;
(D) by performing the entire surface generate oxidation film is etched, a sidewall on the sidewall of the slit portion opening and a pair of measuring terminals drawer pad portion for apertures formed at both ends of the slit portion opening Forming a step;
Surrounded by openings (e) of the side walls, made of selected epitaxial film, such as to carry out a step of forming a slit portion and a pair of measuring terminal lead pad portions connected to both ends of the slit portion It is a thing.
[0014]
[7] In the method of manufacturing an inspection device for an epitaxial film of a high-speed bipolar transistor as described in [6] above, in the step (c), the pair of measurement terminal pad openings each have an opening size of 50 μm × 50 μm or more. I Do not that those were Unishi.
[8] In the method for manufacturing an epitaxial film inspection element for a high-speed bipolar transistor as described in [6] above, in the step (c), a slit-like dummy pattern opening is formed in parallel with the slit portion opening. A slit-like dummy pattern made of a selective epitaxial film is arranged in the opening of the slit-like dummy pattern .
[0015]
[9] A method of manufacturing a semiconductor device of a high-speed bipolar transistor according to [6], wherein (a) following the step (e), a polycrystalline semiconductor film is formed on a main surface thereof, and the polycrystalline semiconductor film introducing a second conductivity type impurity into,
(B) removing a part of the second conductive type polycrystalline semiconductor film and forming a second conductive type polycrystalline semiconductor film pattern intersecting the slit part ;
(C) Heat-treating the second conductivity type polycrystalline semiconductor film pattern so as to form a second conductivity type diffusion layer at a contact portion between the second conductivity type polycrystalline semiconductor film pattern and the epitaxial film of the slit portion. It is a thing.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
1 is a schematic plan view of an epitaxial film inspection element according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line AA in FIG. 1, FIG. 3 is a cross-sectional view taken along line BB in FIG. These are sectional views of manufacturing steps of an epitaxial film inspection element according to the first embodiment of the present invention.
[0017]
The first embodiment of the present invention will be described with reference to these drawings.
101 is a P-type semiconductor substrate, 102 is an oxide film, 102a is an oxide film pattern, 103 is a polycrystalline silicon film, 103a is a polycrystalline silicon film pattern, 104 is a nitride film, 104a is a nitride film pattern, 105 is an opening, 106 Are side walls, 107 is an epitaxial film (pattern), 107A is a thin slit portion of the epitaxial film, and 107B is a pad portion for drawing out a measurement terminal.
[0018]
A method for manufacturing the epitaxial film inspection element will be described below.
(1) First, as shown in FIG. 4A, an
(2) Next, as shown in FIG. 4B, a part of the
[0019]
(3) Next, as shown in FIG. 4C, a resist R is applied and etched to form a resist mask for patterning the
Thereafter, the
[0020]
At this time, openings of a size of 50 × 50 μm or more, that is, measurement pad regions are formed at both ends of the silicon
(4) Subsequently, the resist mask is removed, and a silicon nitride film (not shown) is deposited and anisotropic etching is performed as shown in FIG. Is generated.
[0021]
(5) Subsequently, as shown in FIG. 4E, an epitaxial film pattern (as shown in FIG. 1) is formed in the
As described above, according to the first embodiment, the
[0022]
The resistance value of the epitaxial film can be obtained by passing a current between the measurement terminal
Thus, immediately after the end of the process, the thickness of the epitaxial film can be easily and electrically measured.
[0023]
For example, when the measurement is performed with the width of the
Thus, in the first embodiment, in-line measurement of the epitaxial film on the actual device, single unit evaluation, and measurement in a predetermined area can be performed.
[0024]
Next, a second embodiment of the present invention will be described.
FIG. 5 is a schematic plan view of an epitaxial film inspection element according to a second embodiment of the present invention.
In this figure, 202a is an oxide film pattern, 204a is a nitride film pattern, 207 is an epitaxial film, 207A is a thin slit portion of the epitaxial film, and 207B is a pad portion for measuring terminal lead connected to the
[0025]
In this embodiment, a slit-
As shown in this figure, in the step (3) of the first embodiment, that is, when patterning is performed using a well-known photolithography etching technique, the same slit as the
[0026]
As described above, according to the second embodiment, it is possible to measure the epitaxial film thickness in a dense pattern or a proximity pattern of transistors.
That is, the in-line measurement of the epitaxial film on the actual device and the film thickness evaluation at the dense part such as the array can be performed.
Next, a third embodiment of the present invention will be described.
[0027]
FIG. 6 is a schematic plan view of an epitaxial film inspection element according to a third embodiment of the present invention.
In this figure, 302a is an oxide film pattern, 304a is a nitride film pattern, 307 is an epitaxial film, 307A is a slit portion of the epitaxial film, 307B is a measurement terminal lead pad portion connected to the slit portion 307A, and 307C is A slit portion connected to point a of the
[0028]
In this embodiment, in the step (3) of the first embodiment, an opening having the shape shown in FIG. 6 is provided in the step of patterning the nitride film 304, and thereafter an epitaxial film is formed there.
In this way, the pattern shape of the patterned epitaxial film is obtained, and for example, a current is supplied to the measurement terminal lead pad portion 307B (left side) -slit-shaped epitaxial film 307A-measurement lead lead pad portion 307B (right side). When the potential difference between the measurement terminal
[0029]
As described above, according to the third embodiment, by adopting the Kenbin measuring method, it is possible to obtain a highly accurate measurement result of the epitaxial film as compared with the first embodiment.
That is, in this embodiment, in-line measurement of the epitaxial film on the actual device, single unit evaluation, and high-precision Kenbin measurement can be performed.
[0030]
Next, a fourth embodiment of the present invention will be described.
FIG. 7 is a schematic plan view of an epitaxial film inspection element according to a fourth embodiment of the present invention.
In this figure, 402a is an oxide film pattern, 404a is a nitride film pattern, and 407 is an epitaxial film pattern.
[0031]
In this embodiment, in the step (3) of the first embodiment, the patterning of the
Therefore, a constant current is passed through pad (a) -pad (d) in FIG. 7 and the potential difference between pad (b) -pad (c) is measured, whereby the film thickness of the second line (2) is measured. Can be measured. Further, when a constant current is passed through the pad (b) -pad (e) and the potential difference between the pad (c) -pad (d) is measured, the film thickness of the third line (3) is similarly determined. The thickness of the fourth line (4) can be measured by passing a constant current through (c) -pad (f) and measuring the potential difference between pad (d) -pad (e).
[0032]
In other words, 2 pads are usually required to measure the film thickness of one line, and 10 pads are required to measure the film thickness of 5 lines. According to this layout, the number of pads for measurement is required. Can be reduced.
As described above, according to the fourth embodiment, by adopting the Kenbin measurement method, it is possible to accurately measure the film thickness of the epitaxial film in a closely-patterned state.
[0033]
That is, in this embodiment, in-line measurement of an epitaxial film on an actual device, film thickness evaluation at a dense portion such as an array, and high-precision Kenbin measurement can be performed.
Next, a fifth embodiment of the present invention will be described.
FIG. 8 is a schematic plan view of an epitaxial film inspection element according to a fifth embodiment of the present invention. FIG. 9 is a cross-sectional view of the epitaxial film inspection element according to the fifth embodiment of the present invention.
[0034]
In these figures, 501 is a P-type semiconductor substrate, 502a is an oxide film pattern, 503a is a polycrystalline silicon film pattern, 504a is a nitride film pattern, 507 is an epitaxial film pattern, 507A is a thin slit portion of the epitaxial film,
[0035]
FIG. 9A shows a state where a
Next, as shown in FIG. 9B, As ions are implanted into the entire surface, and the
[0036]
As described above, according to the fifth embodiment, the thickness of the base region in the actual device can be known by measuring the resistance of the slit-shaped
That is, in this embodiment, in-line measurement of an epitaxial film on an actual device, measurement in a predetermined area, and measurement of pinch resistance can be performed.
[0037]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
[0038]
【The invention's effect】
As described above in detail, according to the present invention, the following effects can be obtained.
(A) According to the invention of claim 1, 6 or 7, immediately after the completion of the process, the characteristics of the epitaxial film, for example, the film thickness can be easily and electrically measured.
[0039]
(B) According to invention of Claim 2 or 8, the epitaxial film thickness in the dense pattern of a transistor, or a proximity pattern can be measured.
(C) According to the invention described in claim 3 or 4, by adopting the Kenbin measuring method, it is possible to obtain a highly accurate measurement result of the epitaxial film as compared with the first embodiment.
[0040]
(D) According to the invention described in claim 5 or 9, the resistance of the slit-shaped epitaxial film region can be measured by the N-type diffusion layer, and the base region in the actual device (real integrated circuit) can be measured. You can know the film thickness.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of an epitaxial film inspection element according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA in FIG.
FIG. 3 is a cross-sectional view taken along line BB in FIG.
FIG. 4 is a cross-sectional view of a manufacturing process of an epitaxial film inspection element according to the first embodiment of the present invention.
FIG. 5 is a schematic plan view of an epitaxial film inspection element according to a second embodiment of the present invention.
FIG. 6 is a schematic plan view of an epitaxial film inspection element according to a third embodiment of the present invention.
FIG. 7 is a schematic plan view of an epitaxial film inspection element according to a fourth embodiment of the present invention.
FIG. 8 is a schematic plan view of an epitaxial film inspection element according to a fifth embodiment of the present invention.
FIG. 9 is a cross-sectional view of an epitaxial film inspection element according to a fifth embodiment of the present invention.
FIG. 10 is a cross-sectional view of an element manufacturing process according to a conventional method.
[Explanation of symbols]
101, 501 P-
107A, 207A, 307A, 307C, 307E, 507A
509 N-type diffusion layer
Claims (9)
(b)その全面に多結晶半導体膜と耐酸化膜を生成する工程と、
(c)前記多結晶半導体膜と耐酸化膜の一部を除去し、前記開口内にスリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを形成する工程と、
(d)全面に耐酸化膜を生成しエッチングを行うことにより、前記スリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口の側壁にサイドウォールを形成する工程と、
(e)前記サイドウォールに囲まれた開口に、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部とを形成する工程とを施すことを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。(A) forming an oxide film on a main surface of a first conductivity type semiconductor substrate, removing a part of the oxide film , and forming an opening ;
(B) forming a polycrystalline semiconductor film and an oxidation resistant film on the entire surface;
(C) A part of the polycrystalline semiconductor film and the oxidation-resistant film is removed , a slit part opening and a pair of measurement terminal lead pad part openings formed at both ends of the slit part opening in the opening; Forming a step;
(D) by performing the entire surface generate oxidation film is etched, a sidewall on the sidewall of the slit portion opening and said slit portions for the pair of measuring terminal lead pad section for apertures formed at both ends of the opening Forming a step;
(E) forming a slit portion made of a selective epitaxial film and a pair of measurement terminal lead pad portions connected to both ends of the slit portion in the opening surrounded by the sidewall ; A method for manufacturing an inspection device for an epitaxial film of a high-speed bipolar transistor .
(a)前記(e)工程に続いて、その主面に多結晶半導体膜を生成し、前記多結晶半導体膜に第2導電型の不純物を導入する工程と、
(b)前記第2導電型多結晶半導体膜の一部を除去し、前記スリット部に交差する第2導電型多結晶半導体膜パターンを形成する工程と、
(c)前記第2導電型多結晶半導体膜パターンの熱処理を行い、該第2導電型多結晶半導体膜パターンと前記スリット部のエピタキシャル膜の接触部位に第2導電型の拡散層を形成することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。In the manufacturing method of the test | inspection element of the epitaxial film of the high-speed bipolar transistor of Claim 6,
(A) Subsequent to the step (e), a step of generating a polycrystalline semiconductor film on the principal surface and introducing a second conductivity type impurity into the polycrystalline semiconductor film ;
(B) removing a part of the second conductive type polycrystalline semiconductor film and forming a second conductive type polycrystalline semiconductor film pattern intersecting the slit part ;
(C) Heat-treating the second conductive type polycrystalline semiconductor film pattern to form a second conductive type diffusion layer at a contact portion between the second conductive type polycrystalline semiconductor film pattern and the epitaxial film of the slit portion. A manufacturing method of an inspection element for an epitaxial film of a high-speed bipolar transistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00905798A JP3749008B2 (en) | 1998-01-20 | 1998-01-20 | Epitaxial film inspection element and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00905798A JP3749008B2 (en) | 1998-01-20 | 1998-01-20 | Epitaxial film inspection element and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214457A JPH11214457A (en) | 1999-08-06 |
JP3749008B2 true JP3749008B2 (en) | 2006-02-22 |
Family
ID=11710006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00905798A Expired - Fee Related JP3749008B2 (en) | 1998-01-20 | 1998-01-20 | Epitaxial film inspection element and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3749008B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823141B2 (en) | 2009-03-11 | 2014-09-02 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
-
1998
- 1998-01-20 JP JP00905798A patent/JP3749008B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11214457A (en) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4672314A (en) | Comprehensive semiconductor test structure | |
JP3132582B2 (en) | Semiconductor device | |
US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
JPH10505957A (en) | Integrated circuit contacts with fixed stringers | |
JP2998832B2 (en) | Semiconductor device pattern forming method | |
US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
JP3749008B2 (en) | Epitaxial film inspection element and method of manufacturing the same | |
JP2956833B2 (en) | Evaluation method of polycrystalline silicon film | |
EP0150307B1 (en) | Resistor structure for transistor having polysilicon base contacts | |
JP2933394B2 (en) | Method for measuring characteristics of semiconductor devices | |
US20030186470A1 (en) | Structure and method for determining edges of regions in a semiconductor wafer | |
JP3164040B2 (en) | Manufacturing method of polysilicon resistance element | |
KR100252761B1 (en) | Gate line width measuring method | |
JP2839469B2 (en) | Pattern for measuring mask misalignment and method for measuring the same | |
KR20020002734A (en) | Test pattern for measuring a contact resistance and a method for manufacturing the same | |
KR950011565B1 (en) | Manufacturing method of semiconductor device | |
JP2548780B2 (en) | Pattern for measuring MOS transistor constants | |
JP2956760B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100278646B1 (en) | Pattern formation method for thickness monitor of semiconductor device | |
JPH0262043A (en) | Pattern for size measurement | |
JPH05157780A (en) | Resistance element process monitor device | |
JPH04333255A (en) | Semiconductor integrated circuit | |
JP2001118901A (en) | Overlap deviation measuring method and semiconductor device | |
JPH0682637B2 (en) | Semiconductor device | |
JP2001237291A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |