JPH11214457A - Inspection element for epitaxial film and manufacture thereof - Google Patents

Inspection element for epitaxial film and manufacture thereof

Info

Publication number
JPH11214457A
JPH11214457A JP905798A JP905798A JPH11214457A JP H11214457 A JPH11214457 A JP H11214457A JP 905798 A JP905798 A JP 905798A JP 905798 A JP905798 A JP 905798A JP H11214457 A JPH11214457 A JP H11214457A
Authority
JP
Japan
Prior art keywords
film
epitaxial film
epitaxial
slit portion
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP905798A
Other languages
Japanese (ja)
Other versions
JP3749008B2 (en
Inventor
Koji Yamano
浩司 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP00905798A priority Critical patent/JP3749008B2/en
Publication of JPH11214457A publication Critical patent/JPH11214457A/en
Application granted granted Critical
Publication of JP3749008B2 publication Critical patent/JP3749008B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To allow various characteristics of an epitaxial film to be easily measured when processing, by providing an epitaxial film to be formed along a slit portion and measuring terminal leading pad portions to be connected to the epitaxial film. SOLUTION: An epitaxial film 107A extending along a slender slit portion and measuring terminal leading pads 107B to be connected to the film 107A are formed at an opening surrounded by side walls. A potential difference between the portions 107B is measured by applying a current to the portions 107B. As a result of the measurement of the potential difference, the resistance of the film 107A can be obtained. The thickness of the film 107A is obtained based on the resistance. That is, inline measurements of the epitaxial film on the actual device, its evaluations as a single body, and measurements within a predetermined area can be made. As a result, the thickness of the epitaxial film can be measured immediately after the epitaxial film formation step has been finished.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エピタキシャル膜
の検査素子、特に高速バイポーラトランジスタのエピタ
キシャル膜の評価を行う検査素子の構造及びその製造方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a test element for evaluating an epitaxial film, and more particularly to a structure of a test element for evaluating an epitaxial film of a high-speed bipolar transistor and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来より用いられているエピタキシャル
膜の測定は、そのエピタキシャル膜の膜厚、シート抵抗
を専用のウエハを用いて、ウエハ全面での測定を行って
いた。
2. Description of the Related Art Conventionally, in the measurement of an epitaxial film, the thickness and sheet resistance of the epitaxial film have been measured over the entire surface of a wafer using a dedicated wafer.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、高速バ
イポーラの更なる高速化、トランジスタの微細化に伴
い、ベース領域に選択エピタキシャル膜が使われるよう
になってきており、微細領域での結晶性の評価、シート
抵抗の制御は、必要不可欠な技術となってきている。
However, with the further increase in the speed of the high-speed bipolar and the miniaturization of the transistor, a selective epitaxial film has been used for the base region, and the evaluation of the crystallinity in the fine region has been made. The control of sheet resistance has become an indispensable technology.

【0004】上記した従来のモニタウエハによるモニタ
リングでは、大面積での膜厚、シート抵抗の測定を行う
ことは可能であったが、トランジスタと同サイズ(幅1
μm以下、厚さ0.1μm以下)でのエピタキシャル膜
の評価は、以下に述べる理由により不可能であった。図
10は従来の方法による素子の製造工程断面図である。
In the above-described monitoring using a conventional monitor wafer, it is possible to measure the film thickness and sheet resistance in a large area, but the same size (width 1) as that of a transistor is possible.
(equal to or less than 0.1 μm and a thickness of 0.1 μm or less) cannot be evaluated for the following reasons. FIG. 10 is a cross-sectional view of a manufacturing process of a device according to a conventional method.

【0005】(1)まず、図10(a)に示すように、
第1の導電型半導体基板601上に酸化膜602を成膜
し、続いて、多結晶シリコン膜603、耐酸化膜604
を順に成膜する。 (2)次に、図10(b)に示すように、公知のホトリ
ソ・エッチング技術を用いて、耐酸化膜604、多結晶
シリコン膜603の一部を順次除去し、耐酸化膜パター
ン604a、多結晶シリコン膜パターン603aを形成
する。
(1) First, as shown in FIG.
An oxide film 602 is formed on a first conductivity type semiconductor substrate 601, followed by a polycrystalline silicon film 603 and an oxidation resistant film 604.
Are sequentially formed. (2) Next, as shown in FIG. 10B, a part of the oxidation-resistant film 604 and a part of the polycrystalline silicon film 603 are sequentially removed by using a known photolithography etching technique, so that an oxidation-resistant film pattern 604a is formed. A polycrystalline silicon film pattern 603a is formed.

【0006】(3)次に、図10(c)に示すように、
全面に窒化膜(図示なし)を生成し、周知の異方性エッ
チングを行うと、前記開口部にサイドウォール605が
生成される。 (4)次いで、図10(d)に示すように、緩衝弗酸を
用いて酸化膜602の一部を除去し、酸化膜パターン6
02aを形成する。
(3) Next, as shown in FIG.
When a nitride film (not shown) is formed on the entire surface and well-known anisotropic etching is performed, a sidewall 605 is formed in the opening. (4) Next, as shown in FIG. 10D, a part of the oxide film 602 is removed using buffered hydrofluoric acid, and the oxide film pattern 6 is removed.
02a is formed.

【0007】(5)次いで、図10(e)に示すよう
に、公知の選択エピタキシャル膜成長技術により、酸化
膜602の除去された部分にエピタキシャル膜606を
生成する。この時、開口された部分の基板601方向か
らと多結晶シリコン膜603から、それぞれエピタキシ
ャル膜が成長し、両者は自己整合的に接続される。しか
しながら、上記した従来の方法では、大面積と微小面積
でのエピタキシャル膜成長の差を検出することができ
ず、実デバイス上での仕上がり状態は、ウエハプロセス
終了後に破壊試験によってしか確認することはできなか
った。
(5) Next, as shown in FIG. 10E, an epitaxial film 606 is formed in a portion where the oxide film 602 has been removed by a known selective epitaxial film growth technique. At this time, an epitaxial film is grown from the direction of the substrate 601 in the opened portion and from the polycrystalline silicon film 603, and the two are connected in a self-aligned manner. However, the above-mentioned conventional method cannot detect a difference between epitaxial film growth in a large area and a small area, and the finished state on an actual device can be confirmed only by a destructive test after completion of a wafer process. could not.

【0008】更に、エピタキシャル膜は、その成長によ
り、自己整合的に電極引き出し用の多結晶シリコン膜と
接続されるため、トランジスタパターンでエピタキシャ
ル膜単層での諸特性の測定を行うことができなかった。
本発明は、上記問題点を除去し、超高速バイポーラ素子
等の性能を決定するエピタキシャル膜の諸特性を、工程
内で簡便に測定することができるエピタキシャル膜の検
査素子及びその製造方法を提供することを目的とする。
Furthermore, since the epitaxial film is connected to the polycrystalline silicon film for leading out the electrodes in a self-aligned manner due to its growth, it is not possible to measure various characteristics of a single epitaxial film layer with a transistor pattern. Was.
The present invention eliminates the above problems, and provides an epitaxial film inspection element and a method for manufacturing the same, which can easily measure in a process various characteristics of an epitaxial film that determines the performance of an ultra-high-speed bipolar element or the like. The purpose is to:

【0009】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕エピタキシャル膜の検査素子において、第1導電
型の半導体基板の主面に多結晶半導体膜と耐酸化膜をパ
ターニングし開口されたスリット部と、このスリット部
に形成されるエピタキシャル膜と、このエピタキシャル
膜に接続される測定端子引き出し用パッド部とを設ける
ようにしたものである。
In order to achieve the above object, the present invention provides: [1] In an inspection device for an epitaxial film, a polycrystalline semiconductor film and an oxidation-resistant film are formed on a main surface of a semiconductor substrate of a first conductivity type. Is provided with a slit portion opened by patterning, an epitaxial film formed in the slit portion, and a measuring terminal lead-out pad portion connected to the epitaxial film.

【0010】〔2〕上記〔1〕記載のエピタキシャル膜
の検査素子において、前記スリット部に平行にスリット
状のダミーパターンを配置するようにしたものである。 〔3〕エピタキシャル膜の検査素子において、第1導電
型の半導体基板の主面に多結晶半導体膜と耐酸化膜をパ
ターニングし開口されたスリット部と、このスリット部
に形成されるエピタキシャル膜と、このエピタキシャル
膜に接続される第1の測定端子引き出し用パッド部と、
前記スリット部に接続される第2の測定端子引き出し用
パッド部とを配置するようにしたものである。
[2] The inspection element for an epitaxial film according to [1], wherein a slit-shaped dummy pattern is arranged in parallel with the slit portion. [3] In the inspection element of the epitaxial film, a slit portion formed by patterning a polycrystalline semiconductor film and an oxidation-resistant film on the main surface of the semiconductor substrate of the first conductivity type and opening; an epitaxial film formed in the slit portion; A first measurement terminal lead-out pad connected to the epitaxial film;
A second measurement terminal lead-out pad portion connected to the slit portion is arranged.

【0011】〔4〕エピタキシャル膜の検査素子におい
て、第1導電型の半導体基板の主面に多結晶半導体膜と
耐酸化膜をパターニングし開口されたスリット部と、こ
のスリット部に形成されるエピタキシャル膜を複数個平
行して配置し、この複数個のエピタキシャル膜の両側に
順次直列に配置される測定端子引き出し用パッド部とを
配置するようにしたものである。
[4] In a test element for an epitaxial film, a polycrystalline semiconductor film and an oxidation-resistant film are patterned and opened on a main surface of a semiconductor substrate of a first conductivity type, and an epitaxial film formed in the slit is formed. A plurality of films are arranged in parallel, and on both sides of the plurality of epitaxial films, measurement terminal lead-out pads sequentially arranged in series are arranged.

【0012】〔5〕エピタキシャル膜の検査素子におい
て、第1導電型の半導体基板の主面に多結晶半導体膜と
耐酸化膜をパターニングし開口されたスリット部と、こ
のスリット部に形成されるエピタキシャル膜上に第2導
電型の拡散層を形成し縮小されたエピタキシャル膜と、
このエピタキシャル膜に接続される測定端子引き出し用
パッド部を設けるようにしたものである。
[5] In the inspection element for an epitaxial film, a polycrystalline semiconductor film and an oxidation-resistant film are patterned and opened on the main surface of a semiconductor substrate of the first conductivity type, and an epitaxial portion formed in the slit portion is formed. An epitaxial film reduced in size by forming a diffusion layer of the second conductivity type on the film;
A pad for leading a measurement terminal connected to the epitaxial film is provided.

【0013】〔6〕エピタキシャル膜の検査素子の製造
方法において、第1導電型の半導体基板の主面に酸化膜
を生成し、その一部を除去する工程と、その全面に多結
晶半導体膜と耐酸化膜を生成する工程と、前記多結晶半
導体膜と耐酸化膜の一部を除去する工程と、全面に耐酸
化膜を生成しエッチングを行うことにより、前記開口さ
れた場所の側壁にサイドウォールを形成する工程と、前
記サイドウォールに囲まれた領域に選択エピタキシャル
膜を生成する工程とを施すようにしたものである。
[6] In a method of manufacturing an inspection element for an epitaxial film, a step of forming an oxide film on a main surface of a semiconductor substrate of a first conductivity type and removing a part thereof, and a step of forming a polycrystalline semiconductor film on the entire surface A step of forming an oxidation-resistant film, a step of removing the polycrystalline semiconductor film and a part of the oxidation-resistant film, and a step of forming an oxidation-resistant film on the entire surface and performing etching, thereby forming a side wall on the opening location. A step of forming a wall and a step of forming a selective epitaxial film in a region surrounded by the sidewall are performed.

【0014】〔7〕上記〔6〕記載のエピタキシャル膜
の検査素子の製造方法において、前記(c)工程におい
て、多結晶半導体膜と耐酸化膜の一部を除去するための
パターニングを行う際、その両端に50μm×50μm
以上のサイズの開口からなる測定用パッドを形成するよ
うにしたものである。 〔8〕上記〔6〕記載のエピタキシャル膜の検査素子の
製造方法において、前記(c)工程において、多結晶半
導体膜と耐酸化膜の一部を除去するためのパターニング
を行う際、選択エピタキシャル膜を生成する開口のパタ
ーンを測定するものと平行に配置するようにしたもので
ある。
[7] In the method of manufacturing an inspection element for an epitaxial film according to the above [6], in the step (c), when performing patterning for removing a part of the polycrystalline semiconductor film and the oxidation-resistant film, 50μm × 50μm at both ends
A measurement pad including the openings having the above sizes is formed. [8] In the method for manufacturing an inspection element for an epitaxial film according to the above [6], in the step (c), when performing the patterning for removing a part of the polycrystalline semiconductor film and the oxidation-resistant film, the selective epitaxial film Are arranged in parallel with the pattern to be measured.

【0015】[0015]

〔9〕請求項〔6〕記載の半導体素子の製
造方法において、前記(e)工程に続いて、その主面に
多結晶半導体膜を生成し、第2導電型の不純物を導入す
る工程と、前記第2導電型多結晶半導体膜の一部を除去
する工程と、第2導電型の埋め込み層を形成するように
したものである。
[9] The method of manufacturing a semiconductor device according to [6], wherein, after the step (e), a step of forming a polycrystalline semiconductor film on a main surface thereof and introducing an impurity of a second conductivity type; A step of removing a part of the second conductivity type polycrystalline semiconductor film, and forming a second conductivity type buried layer.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図1は本発明の第1実施例を示すエ
ピタキシャル膜の検査素子の平面模式図、図2は図1の
A−A線断面図、図3は図1のB−B線断面図、図4は
本発明の第1実施例を示すエピタキシャル膜の検査素子
の製造工程断面図である。
Embodiments of the present invention will be described below in detail. FIG. 1 is a schematic plan view of a test element for an epitaxial film showing a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line AA of FIG. 1, FIG. 3 is a cross-sectional view taken along line BB of FIG. FIG. 4 is a cross-sectional view showing a manufacturing process of a test element for an epitaxial film showing a first embodiment of the present invention.

【0017】これらの図を用いて本発明の第1実施例に
ついて説明する。101はP型半導体基板、102は酸
化膜、102aは酸化膜パターン、103は多結晶シリ
コン膜、103aは多結晶シリコン膜パターン、104
は窒化膜、104aは窒化膜パターン、105は開口
部、106はサイドウォール、107はエピタキシャル
膜(パターン)であり、107Aはそのエピタキシャル
膜の細いスリット部、107Bは測定端子引き出し用パ
ッド部である。
The first embodiment of the present invention will be described with reference to these drawings. 101 is a P-type semiconductor substrate, 102 is an oxide film, 102a is an oxide film pattern, 103 is a polycrystalline silicon film, 103a is a polycrystalline silicon film pattern, 104
Is a nitride film, 104a is a nitride film pattern, 105 is an opening, 106 is a side wall, 107 is an epitaxial film (pattern), 107A is a thin slit portion of the epitaxial film, and 107B is a pad portion for leading a measurement terminal. .

【0018】以下、そのエピタキシャル膜の検査素子の
製造方法について説明する。 (1)まず、図4(a)に示すように、P型半導体基板
101上に酸化膜102を生成する。つまり、素子分離
工程が終了した基板の状態となる。 (2)次いで、図4(b)に示すように、周知のホトリ
ソ・エッチング技術を用いて、酸化膜102の一部を選
択的に除去し、酸化膜パターン102aを形成する。続
いて、全面に多結晶シリコン膜103を堆積し、更に、
シリコン窒化膜104を生成する。
Hereinafter, a method of manufacturing the inspection element of the epitaxial film will be described. (1) First, as shown in FIG. 4A, an oxide film 102 is formed on a P-type semiconductor substrate 101. That is, the state of the substrate after the element isolation process is completed. (2) Next, as shown in FIG. 4B, a part of the oxide film 102 is selectively removed by using a well-known photolithographic etching technique to form an oxide film pattern 102a. Subsequently, a polycrystalline silicon film 103 is deposited on the entire surface.
A silicon nitride film 104 is generated.

【0019】(3)次いで、図4(c)に示すように、
レジストRを塗布して、エッチングを行い、シリコン窒
化膜104と多結晶シリコン膜103のパターニングす
るためのレジストマスクを形成する。その後、シリコン
窒化膜104、多結晶シリコン膜103を連続的にエッ
チングし、シリコン窒化膜パターン104a、多結晶シ
リコン膜パターン103aを形成する。
(3) Next, as shown in FIG.
A resist R is applied and etched to form a resist mask for patterning the silicon nitride film 104 and the polycrystalline silicon film 103. Thereafter, the silicon nitride film 104 and the polycrystalline silicon film 103 are continuously etched to form a silicon nitride film pattern 104a and a polycrystalline silicon film pattern 103a.

【0020】この時、シリコン窒化膜パターン104
a、多結晶シリコン膜パターン103aの両端には50
×50μm以上のサイズの開口部、すなわち、測定用パ
ッド領域が形成される。 (4)続いて、レジストマスクを除去し、図4(d)に
示すように、シリコン窒化膜(図示なし)を堆積し、異
方性エッチングを行うと、開口部105には、サイドウ
ォール106が生成される。
At this time, the silicon nitride film pattern 104
a, 50 at both ends of the polycrystalline silicon film pattern 103a.
An opening having a size of × 50 μm or more, that is, a measurement pad region is formed. (4) Subsequently, the resist mask is removed, and as shown in FIG. 4D, a silicon nitride film (not shown) is deposited and anisotropic etching is performed. Is generated.

【0021】(5)続いて、図4(e)に示すように、
サイドウォール106に囲まれた開口部105に、公知
の選択エッチング技術を用いて、エピタキシャル膜パタ
ーン(図1に示すように、細いスリット部へのエピタキ
シャル膜107Aと、測定端子引き出し用パッド部への
エピタキシャル膜107B)107を生成する。このよ
うに、第1実施例によれば、同一ウエハのTEG(テス
ト・エレメント・グループ)として、実デバイス(実集
積回路)と同じスリット部へエピタキシャル膜107を
生成することができる。
(5) Subsequently, as shown in FIG.
In the opening 105 surrounded by the side wall 106, an epitaxial film pattern (as shown in FIG. 1, an epitaxial film 107A to a narrow slit portion and a The epitaxial films 107B) 107 are generated. As described above, according to the first embodiment, as the TEG (test element group) of the same wafer, the epitaxial film 107 can be generated in the same slit as the actual device (real integrated circuit).

【0022】このように形成された測定端子引き出し用
パッド部107B,107B間に電流を流して、その測
定端子引き出し用パッド部107B間の電位差を測定す
ることにより、エピタキシャル膜の抵抗値を求めること
ができる。この抵抗値に基づいて膜厚を求めることがで
きる。このように、工程終了後すぐに、そのエピタキシ
ャル膜の膜厚を、簡便に電気的に測定することができ
る。
The resistance value of the epitaxial film can be obtained by measuring the potential difference between the measurement terminal lead-out pad portions 107B by passing a current between the measurement terminal lead-out pad portions 107B, 107B thus formed. Can be. The film thickness can be obtained based on this resistance value. As described above, immediately after the end of the process, the thickness of the epitaxial film can be easily and electrically measured.

【0023】例えば、開口部105の幅を0.5μm、
長さを10μm、測定用パッドの面積を1辺90μmと
して測定を行った場合、エピタキシャル膜厚を500Å
とした場合、その抵抗値は5Ω程度となる。エピタキシ
ャル膜厚が±10%でばらついた時、その抵抗値も10
%の変動で検出することができる。このように、第1実
施例では、実デバイス上のエピタキシャル膜のインライ
ン測定と、単体評価、所定面積での測定を行うことがで
きる。
For example, the width of the opening 105 is 0.5 μm,
When the measurement was performed with the length being 10 μm and the area of the measuring pad being 90 μm on each side, the epitaxial film thickness was 500 °
, The resistance value is about 5Ω. When the epitaxial film thickness varies at ± 10%, the resistance value is also 10%.
% Can be detected. As described above, in the first embodiment, in-line measurement of an epitaxial film on an actual device, evaluation of a single device, and measurement in a predetermined area can be performed.

【0024】次に、本発明の第2実施例について説明す
る。図5は本発明の第2実施例を示すエピタキシャル膜
の検査素子の平面模式図である。この図において、20
2aは酸化膜パターン、204aは窒化膜パターン、2
07はエピタキシャル膜であり、207Aはそのエピタ
キシャル膜の細いスリット部、207Bはその細いスリ
ット部207Aに接続される測定端子引き出し用パッド
部である。
Next, a second embodiment of the present invention will be described. FIG. 5 is a schematic plan view of a test element of an epitaxial film showing a second embodiment of the present invention. In this figure, 20
2a is an oxide film pattern, 204a is a nitride film pattern, 2
Reference numeral 07 denotes an epitaxial film, 207A denotes a thin slit portion of the epitaxial film, and 207B denotes a measurement terminal lead-out pad portion connected to the thin slit portion 207A.

【0025】この実施例では、エピタキシャル膜の細い
スリット部207Aに平行に、スリット状のダミーパタ
ーン207Cを配置する。この図に示すように、第1実
施例の工程(3)、つまり、周知のホトリソ・エッチン
グ技術を用いて、パターニングを行う時、細いスリット
部207Aの周辺に、この細いスリット部207Aと同
じスリット幅の開口を持つダミーパターン207Cを複
数個平行に形成する。
In this embodiment, a slit-shaped dummy pattern 207C is arranged in parallel with the thin slit portion 207A of the epitaxial film. As shown in this figure, when patterning is performed using step (3) of the first embodiment, that is, using a well-known photolitho etching technique, the same slit as the narrow slit 207A is formed around the narrow slit 207A. A plurality of dummy patterns 207C each having an opening having a width are formed in parallel.

【0026】このように、第2実施例によれば、トラン
ジスタの密集パターン、もしくは近接パターンでのエピ
タキシャル膜厚を測定することができる。すなわち、実
デバイス上でのエピタキシャル膜のインライン測定と、
アレイ等密集部での膜厚評価を行うことができる。次
に、本発明の第3実施例について説明する。
As described above, according to the second embodiment, it is possible to measure the epitaxial film thickness in a dense pattern or a close pattern of transistors. That is, in-line measurement of the epitaxial film on the actual device,
The film thickness can be evaluated in a dense portion such as an array. Next, a third embodiment of the present invention will be described.

【0027】図6は本発明の第3実施例を示すエピタキ
シャル膜の検査素子の平面模式図である。この図におい
て、302aは酸化膜パターン、304aは窒化膜パタ
ーン、307はエピタキシャル膜であり、307Aはエ
ピタキシャル膜のスリット部、307Bはそのスリット
部307Aに接続される測定端子引き出し用パッド部、
307Cはスリット部307Aのa点に接続されるスリ
ット部、307Dはスリット部307Cに接続される測
定端子引き出し用パッド部、307Eはスリット部30
7Aのb点に接続されるスリット部、307Fはスリッ
ト部307Eに接続される測定端子引き出し用パッド部
である。
FIG. 6 is a schematic plan view of an inspection element of an epitaxial film showing a third embodiment of the present invention. In this figure, 302a is an oxide film pattern, 304a is a nitride film pattern, 307 is an epitaxial film, 307A is a slit portion of the epitaxial film, 307B is a measuring terminal lead-out pad portion connected to the slit portion 307A,
307C is a slit portion connected to point a of the slit portion 307A, 307D is a measurement terminal lead-out pad portion connected to the slit portion 307C, and 307E is a slit portion 30
A slit portion 307F connected to the point b of 7A is a measurement terminal lead-out pad portion connected to the slit portion 307E.

【0028】この実施例では、第1実施例の工程(3)
において、窒化膜304のパターニングを行う工程で、
図6に示す形状の開口を設けて、以降、そこにエピタキ
シャル膜を形成する。このように、パターニングされた
エピタキシャル膜のパターン形状を得て、例えば、測定
端子引き出し用パッド部307B(左側)−スリット形
状のエピタキシャル膜307A−測定端子引き出し用パ
ッド部307B(右側)へと電流を流し、測定端子引き
出し用パッド部307Dと307F間の電位差を測定す
ると、スリット形状のエピタキシャル膜307Aのa点
−b点間の抵抗を正確に測定することができる。
In this embodiment, step (3) of the first embodiment is performed.
In the step of patterning the nitride film 304,
An opening having the shape shown in FIG. 6 is provided, and thereafter, an epitaxial film is formed therein. In this way, a pattern shape of the patterned epitaxial film is obtained, and a current is supplied to, for example, the measurement terminal lead-out pad portion 307B (left side), the slit-shaped epitaxial film 307A, and the measurement terminal lead-out pad portion 307B (right side). By measuring the potential difference between the flow-through and the measurement terminal lead-out pad portions 307D and 307F, the resistance between the point a and the point b of the slit-shaped epitaxial film 307A can be accurately measured.

【0029】このように第3実施例によれば、ケンビン
測定方法を取り入れることにより、第1実施例に比べ、
非常に精度の良いエピタキシャル膜の測定結果を得るこ
とができる。すなわち、この実施例では、実デバイス上
でのエピタキシャル膜のインライン測定と、単体評価
と、高精度のケンビン測定を行うことができる。
As described above, according to the third embodiment, by adopting the Kevin measurement method, compared with the first embodiment,
Very accurate measurement results of the epitaxial film can be obtained. That is, in this embodiment, it is possible to perform in-line measurement of an epitaxial film on an actual device, evaluation of a single device, and high-accuracy Kenvin measurement.

【0030】次に、本発明の第4実施例について説明す
る。図7は本発明の第4実施例を示すエピタキシャル膜
の検査素子の平面模式図である。この図において、40
2aは酸化膜パターン、404aは窒化膜パターン、4
07はエピタキシャル膜パターンである。
Next, a fourth embodiment of the present invention will be described. FIG. 7 is a schematic plan view of an inspection element for an epitaxial film showing a fourth embodiment of the present invention. In this figure, 40
2a is an oxide film pattern, 404a is a nitride film pattern, 4
Reference numeral 07 denotes an epitaxial film pattern.

【0031】この実施例では、第1実施例の工程(3)
において、窒化膜の404aのパターニングを、図7に
示すように形成する。そこで、図7中のパッド(a)−
パッド(d)に定電流を流し、パッド(b)−パッド
(c)間の電位差を測定することで、第2番目のライン
(2)の膜厚を測定することができる。また、パッド
(b)−パッド(e)に定電流を流し、パッド(c)−
パッド(d)間の電位差を測定すると、第3番目のライ
ン(3)の膜厚を、同様に、パッド(c)−パッド
(f)に定電流を流し、パッド(d)−パッド(e)間
の電位差を測定することにより、第4番目のライン
(4)の膜厚を測定することができる。
In this embodiment, the process (3) of the first embodiment is performed.
Then, the nitride film 404a is patterned as shown in FIG. Therefore, the pad (a) in FIG.
By flowing a constant current through the pad (d) and measuring the potential difference between the pad (b) and the pad (c), the film thickness of the second line (2) can be measured. A constant current is applied to the pad (b) -pad (e), and the pad (c)-
When the potential difference between the pads (d) is measured, the film thickness of the third line (3) is similarly changed by passing a constant current to the pad (c) -pad (f) and the pad (d) -pad (e). By measuring the potential difference between the fourth line (4), the film thickness of the fourth line (4) can be measured.

【0032】つまり、通常では1つのラインの膜厚を測
定するのに、2パッド、5つのラインの膜厚を測定する
のに10パッド必要であったが、このレイアウトによれ
ば、測定のためのパッド数を低減することができる。こ
のように第4実施例によれば、ケンビン測定方法を取り
入れることにより、パターンの密接した状態でのエピタ
キシャル膜の膜厚を精度良く測定することができる。
That is, two pads and ten pads are usually required to measure the film thickness of one line and five lines, respectively, according to this layout. Can be reduced in the number of pads. As described above, according to the fourth embodiment, the film thickness of the epitaxial film in a state where the pattern is in close contact can be measured with high accuracy by adopting the Kevin measurement method.

【0033】すなわち、この実施例では、実デバイス上
でのエピタキシャル膜のインライン測定と、アレイ等密
集部での膜厚評価と、高精度のケンビン測定を行うこと
ができる。次に、本発明の第5実施例について説明す
る。図8は本発明の第5実施例を示すエピタキシャル膜
の検査素子の平面模式図、図9は本発明の第5実施例を
示すエピタキシャル膜の検査素子の断面図である。
That is, in this embodiment, it is possible to perform in-line measurement of an epitaxial film on an actual device, evaluation of the film thickness in a dense portion such as an array, and high-precision Kenvin measurement. Next, a fifth embodiment of the present invention will be described. FIG. 8 is a schematic plan view of an epitaxial film test device according to a fifth embodiment of the present invention, and FIG. 9 is a cross-sectional view of the epitaxial film test device according to the fifth embodiment of the present invention.

【0034】これらの図において、501はP型半導体
基板、502aは酸化膜パターン、503aは多結晶シ
リコン膜パターン、504aは窒化膜パターン、507
はエピタキシャル膜パターンであり、507Aはそのエ
ピタキシャル膜の細いスリット部、507Bは測定端子
引き出し用パッド部、508は多結晶シリコン膜、50
8aは多結晶シリコンパターンである。
In these figures, 501 is a P-type semiconductor substrate, 502a is an oxide film pattern, 503a is a polycrystalline silicon film pattern, 504a is a nitride film pattern, 507
507A is an epitaxial film pattern, 507A is a thin slit portion of the epitaxial film, 507B is a pad portion for extracting a measuring terminal, 508 is a polycrystalline silicon film, 50
8a is a polycrystalline silicon pattern.

【0035】図9(a)は第1実施例の工程(e)に続
いて、多結晶シリコン膜508を生成したところであ
る。次に、図9(b)に示すように、全面にAsのイオ
ン注入を行い、周知のホトリソ・エッチング技術を用い
て、多結晶シリコン膜508を部分的に除去し、多結晶
シリコン膜パターン508aを形成する。続いて、例え
ば、900℃、30分の熱処理を行うと、N型拡散層5
09が生成される。
FIG. 9A shows a state in which a polycrystalline silicon film 508 has been formed following the step (e) of the first embodiment. Next, as shown in FIG. 9B, As ions are implanted into the entire surface, and the polycrystalline silicon film 508 is partially removed by using a well-known photolithographic etching technique to form a polycrystalline silicon film pattern 508a. To form Subsequently, for example, when heat treatment is performed at 900 ° C. for 30 minutes, the N-type diffusion layer 5 is formed.
09 is generated.

【0036】このように第5実施例によれば、N型拡散
層509により、スリット形状の縮小されたエピタキシ
ャル膜領域507の抵抗を測定することにより、実デバ
イスでのベース領域の膜厚を知ることができる。すなわ
ち、この実施例では、実デバイス上でのエピタキシャル
膜のインライン測定と、所定面積での測定、ピンチ抵抗
の測定を行うことができる。
As described above, according to the fifth embodiment, the film thickness of the base region in an actual device is known by measuring the resistance of the epitaxial film region 507 in which the slit shape is reduced by the N-type diffusion layer 509. be able to. That is, in this embodiment, in-line measurement of an epitaxial film on an actual device, measurement in a predetermined area, and measurement of pinch resistance can be performed.

【0037】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
It should be noted that the present invention is not limited to the above-described embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0038】[0038]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (A)請求項1、6又は7記載の発明によれば、工程終
了後すぐに、そのエピタキシャル膜の特性、例えば、膜
厚を簡便に電気的に測定することができる。
As described above, according to the present invention, the following effects can be obtained. (A) According to the first, sixth or seventh aspect of the invention, the characteristics of the epitaxial film, for example, the film thickness can be easily and electrically measured immediately after the step is completed.

【0039】(B)請求項2又は8記載の発明によれ
ば、トランジスタの密集パターン、もしくは近接パター
ンでのエピタキシャル膜厚を測定することができる。 (C)請求項3又は4記載の発明によれば、ケンビン測
定方法を取り入れることにより、第1実施例に比べ、非
常に精度の良いエピタキシャル膜の測定結果を得ること
ができる。
(B) According to the second or eighth aspect of the invention, it is possible to measure the epitaxial film thickness in a dense pattern or a close pattern of transistors. (C) According to the third or fourth aspect of the invention, by adopting the Kevin measurement method, it is possible to obtain an extremely accurate measurement result of the epitaxial film as compared with the first embodiment.

【0040】(D)請求項5又は9記載の発明によれ
ば、N型拡散層により、スリット形状の縮小されたエピ
タキシャル膜領域の抵抗を測定することができ、実デバ
イス(実集積回路)でのベース領域の膜厚を知ることが
できる。
(D) According to the fifth or ninth aspect of the present invention, the resistance of the epitaxial film region in which the slit shape is reduced can be measured by the N-type diffusion layer. Of the base region can be known.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すエピタキシャル膜の
検査素子の平面模式図である。
FIG. 1 is a schematic plan view of an inspection element for an epitaxial film showing a first embodiment of the present invention.

【図2】図1のA−A線断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1のB−B線断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;

【図4】本発明の第1実施例を示すエピタキシャル膜の
検査素子の製造工程断面図である。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of an inspection element for an epitaxial film according to the first embodiment of the present invention.

【図5】本発明の第2実施例を示すエピタキシャル膜の
検査素子の平面模式図である。
FIG. 5 is a schematic plan view of a test element of an epitaxial film showing a second embodiment of the present invention.

【図6】本発明の第3実施例を示すエピタキシャル膜の
検査素子の平面模式図である。
FIG. 6 is a schematic plan view of an epitaxial film inspection element according to a third embodiment of the present invention.

【図7】本発明の第4実施例を示すエピタキシャル膜の
検査素子の平面模式図である。
FIG. 7 is a schematic plan view of an inspection element for an epitaxial film showing a fourth embodiment of the present invention.

【図8】本発明の第5実施例を示すエピタキシャル膜の
検査素子の平面模式図である。
FIG. 8 is a schematic plan view of an inspection element of an epitaxial film showing a fifth embodiment of the present invention.

【図9】本発明の第5実施例を示すエピタキシャル膜の
検査素子の断面図である。
FIG. 9 is a cross-sectional view of a test element of an epitaxial film showing a fifth embodiment of the present invention.

【図10】従来の方法による素子の製造工程断面図であ
る。
FIG. 10 is a cross-sectional view of a manufacturing step of a device according to a conventional method.

【符号の説明】[Explanation of symbols]

101,501 P型半導体基板 102 酸化膜 102a,202a,302a,402a,502a
酸化膜パターン 103,508 多結晶シリコン膜 103a,503a,508a 多結晶シリコン膜パ
ターン 104,207 窒化膜 104a,204a,304a,404a,504a
窒化膜パターン 105 開口部 106 サイドウォール 107,207,307,407,507 エピタキ
シャル膜(パターン) 107A,207A,307A,307C,307E,
507A 細いスリット部 107B,207B,307B,307D,307F,
507B 測定端子引き出し用パッド部 207C ダミーパターン(開口) 509 N型拡散層
101, 501 P-type semiconductor substrate 102 Oxide film 102a, 202a, 302a, 402a, 502a
Oxide film pattern 103,508 Polycrystalline silicon film 103a, 503a, 508a Polycrystalline silicon film pattern 104,207 Nitride film 104a, 204a, 304a, 404a, 504a
Nitride film pattern 105 opening 106 side wall 107, 207, 307, 407, 507 epitaxial film (pattern) 107A, 207A, 307A, 307C, 307E,
507A Thin slit portions 107B, 207B, 307B, 307D, 307F,
507B Measurement terminal lead-out pad portion 207C Dummy pattern (opening) 509 N-type diffusion layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板の主面に多結晶
半導体膜と耐酸化膜をパターニングし開口されたスリッ
ト部と、該スリット部に形成されるエピタキシャル膜
と、該エピタキシャル膜に接続される測定端子引き出し
用パッド部とを具備することを特徴とするエピタキシャ
ル膜の検査素子。
1. A slit portion formed by patterning a polycrystalline semiconductor film and an oxidation-resistant film on a main surface of a semiconductor substrate of a first conductivity type, an epitaxial film formed in the slit portion, and a connection to the epitaxial film. An inspection element for an epitaxial film, comprising:
【請求項2】 請求項1記載のエピタキシャル膜の検査
素子において、前記スリット部に平行にスリット状のダ
ミーパターンを配置することを特徴とするエピタキシャ
ル膜の検査素子。
2. The test element for an epitaxial film according to claim 1, wherein a slit-like dummy pattern is arranged in parallel with said slit portion.
【請求項3】 第1導電型の半導体基板の主面に多結晶
半導体膜と耐酸化膜をパターニングし開口されたスリッ
ト部と、該スリット部に形成されるエピタキシャル膜
と、該エピタキシャル膜に接続される第1の測定端子引
き出し用パッド部と、前記スリット部に接続される第2
の測定端子引き出し用パッド部とを配置することを特徴
とするエピタキシャル膜の検査素子。
3. A slit portion formed by patterning a polycrystalline semiconductor film and an oxidation-resistant film on a main surface of a semiconductor substrate of a first conductivity type, an epitaxial film formed in the slit portion, and a connection to the epitaxial film. A first measurement terminal lead-out pad portion and a second measurement terminal connection portion connected to the slit portion.
A test terminal lead-out pad portion.
【請求項4】 第1導電型の半導体基板の主面に多結晶
半導体膜と耐酸化膜をパターニングし開口されたスリッ
ト部と、該スリット部に形成されるエピタキシャル膜を
複数個平行して配置し、該複数個のエピタキシャル膜の
両側に順次直列に配置される測定端子引き出し用パッド
部とを配置することを特徴とするエピタキシャル膜の検
査素子。
4. A slit portion formed by patterning a polycrystalline semiconductor film and an oxidation-resistant film on a main surface of a semiconductor substrate of a first conductivity type, and a plurality of epitaxial films formed in the slit portion are arranged in parallel. An inspection element for an epitaxial film, wherein a plurality of measurement terminal lead-out pads sequentially arranged in series on both sides of the plurality of epitaxial films are arranged.
【請求項5】 第1導電型の半導体基板の主面に多結晶
半導体膜と耐酸化膜をパターニングし開口されたスリッ
ト部と、該スリット部に形成されるエピタキシャル膜上
に第2導電型の拡散層を形成し縮小されたエピタキシャ
ル膜と、該エピタキシャル膜に接続される測定端子引き
出し用パッド部を具備することを特徴とするエピタキシ
ャル膜の検査素子。
5. A slit portion formed by patterning a polycrystalline semiconductor film and an oxidation-resistant film on a main surface of a semiconductor substrate of a first conductivity type, and a second conductivity type on an epitaxial film formed in the slit portion. An epitaxial film inspection element, comprising: a reduced epitaxial film formed with a diffusion layer; and a measuring terminal lead-out pad connected to the epitaxial film.
【請求項6】(a)第1導電型の半導体基板の主面に酸
化膜を生成し、その一部を除去する工程と、(b)その
全面に多結晶半導体膜と耐酸化膜を生成する工程と、
(c)前記多結晶半導体膜と耐酸化膜の一部を除去する
工程と、(d)全面に耐酸化膜を生成しエッチングを行
うことにより、前記開口された場所の側壁にサイドウォ
ールを形成する工程と、(e)前記サイドウォールに囲
まれた領域に選択エピタキシャル膜を生成する工程とを
施すことを特徴とするエピタキシャル膜の検査素子の製
造方法。
6. A process of: (a) forming an oxide film on a main surface of a semiconductor substrate of a first conductivity type and removing a part thereof; and (b) forming a polycrystalline semiconductor film and an oxidation-resistant film on the entire surface. The process of
(C) a step of removing the polycrystalline semiconductor film and part of the oxidation-resistant film, and (d) forming an oxidation-resistant film on the entire surface and performing etching to form a sidewall on the side wall of the opening. And (e) generating a selective epitaxial film in a region surrounded by the side wall.
【請求項7】 請求項6記載のエピタキシャル膜の検査
素子の製造方法において、前記(c)工程において、多
結晶半導体膜と耐酸化膜の一部を除去するためのパター
ニングを行う際、その両端に50μm×50μm以上の
サイズの開口からなる測定用パッドを形成することを特
徴とするエピタキシャル膜の検査素子の製造方法。
7. The method for manufacturing an inspection element for an epitaxial film according to claim 6, wherein in the step (c), when performing patterning for removing a part of the polycrystalline semiconductor film and the oxidation-resistant film, both ends thereof are formed. Forming a measuring pad having an opening having a size of 50 μm × 50 μm or more.
【請求項8】 請求項6記載のエピタキシャル膜の検査
素子の製造方法において、前記(c)工程において、多
結晶半導体膜と耐酸化膜の一部を除去するためのパター
ニングを行う際、選択エピタキシャル膜を生成する開口
のパターンを測定するものと平行に配置することを特徴
とするエピタキシャル膜の検査素子の製造方法。
8. The method of manufacturing an inspection element for an epitaxial film according to claim 6, wherein in the step (c), when performing patterning for removing a part of the polycrystalline semiconductor film and the oxidation-resistant film, selective epitaxial growth is performed. A method for manufacturing a test element for an epitaxial film, comprising arranging a pattern of an opening for forming a film in parallel with a device for measuring the pattern.
【請求項9】 請求項6記載のエピタキシャル膜の検査
素子の製造方法において、(a)前記(e)工程に続い
て、その主面に多結晶半導体膜を生成し、第2導電型の
不純物を導入する工程と、(b)前記第2導電型多結晶
半導体膜の一部を除去する工程と、(c)第2導電型の
埋め込み層を形成することを特徴とするエピタキシャル
膜の検査素子の製造方法。
9. The method of manufacturing an inspection element for an epitaxial film according to claim 6, wherein: (a) following the step (e), a polycrystalline semiconductor film is formed on a main surface thereof, and impurities of the second conductivity type are formed. (B) removing a part of the second conductivity type polycrystalline semiconductor film; and (c) forming a buried layer of the second conductivity type. Manufacturing method.
JP00905798A 1998-01-20 1998-01-20 Epitaxial film inspection element and method of manufacturing the same Expired - Fee Related JP3749008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00905798A JP3749008B2 (en) 1998-01-20 1998-01-20 Epitaxial film inspection element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00905798A JP3749008B2 (en) 1998-01-20 1998-01-20 Epitaxial film inspection element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH11214457A true JPH11214457A (en) 1999-08-06
JP3749008B2 JP3749008B2 (en) 2006-02-22

Family

ID=11710006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00905798A Expired - Fee Related JP3749008B2 (en) 1998-01-20 1998-01-20 Epitaxial film inspection element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3749008B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103792A1 (en) * 2009-03-11 2010-09-16 住友化学株式会社 Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device and method for manufacturing electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103792A1 (en) * 2009-03-11 2010-09-16 住友化学株式会社 Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device and method for manufacturing electronic device
JP2010239130A (en) * 2009-03-11 2010-10-21 Sumitomo Chemical Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, electronic device, and method for manufacturing electronic device
US8823141B2 (en) 2009-03-11 2014-09-02 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device

Also Published As

Publication number Publication date
JP3749008B2 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
US4672314A (en) Comprehensive semiconductor test structure
US7688083B2 (en) Analogue measurement of alignment between layers of a semiconductor device
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
JPH10505957A (en) Integrated circuit contacts with fixed stringers
JPH09311432A (en) Pattern forming method for semiconductor device
JP3749008B2 (en) Epitaxial film inspection element and method of manufacturing the same
JPS60147154A (en) Resistance structure
JPH10233422A (en) Method for evaluating polycrystalline silicon film
US20030186470A1 (en) Structure and method for determining edges of regions in a semiconductor wafer
JP2839469B2 (en) Pattern for measuring mask misalignment and method for measuring the same
JP2548780B2 (en) Pattern for measuring MOS transistor constants
JP2933394B2 (en) Method for measuring characteristics of semiconductor devices
JP3164040B2 (en) Manufacturing method of polysilicon resistance element
KR100252761B1 (en) Gate line width measuring method
KR100206873B1 (en) Semiconductor device for testing surface characteristics
JPH07302824A (en) Pattern layer position measuring method, test pattern layer and its forming method
JPH05157780A (en) Resistance element process monitor device
JPS60153137A (en) Dimension measurement for semiconductor device
JP2000058614A (en) Electrical-characteristic evaluation circuit for semiconductor device
JP2001118901A (en) Overlap deviation measuring method and semiconductor device
JPS6157698B2 (en)
JPS62186529A (en) Element for measuring deformed amount of pattern
JPH1012690A (en) Semiconductor device having pattern for checking
JPH04333255A (en) Semiconductor integrated circuit
JPS61139701A (en) Pattern dimension measuring circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Effective date: 20051020

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Effective date: 20051102

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20051129

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051130

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20101209

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees