JP3748475B2 - モータドライブ回路 - Google Patents
モータドライブ回路 Download PDFInfo
- Publication number
- JP3748475B2 JP3748475B2 JP02326497A JP2326497A JP3748475B2 JP 3748475 B2 JP3748475 B2 JP 3748475B2 JP 02326497 A JP02326497 A JP 02326497A JP 2326497 A JP2326497 A JP 2326497A JP 3748475 B2 JP3748475 B2 JP 3748475B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- element group
- driver
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
この発明は、直流ブラシレスモータを駆動するモータドライブ回路に関する。
【0002】
【従来の技術】
従来、直流ブラシレスモータを駆動するモータドライブ回路は例えば図4に示すように構成されている。
【0003】
図4に示すように、PNPトランジスタTUH及びNPNトランジスタTULの直列回路、PNPトランジスタTVH及びNPNトランジスタTVLの直列回路、PNPトランジスタTWH及びNPNトランジスタTWLの直列回路それぞれから成る3個のアームA1、A2、A3により、三相ブリッジインバータ部INVが構成され、各アームA1〜A3それぞれの両トランジスタの接続点P1、P2、P3それぞれに、モータMの固定子の星形結線された三相巻線LU 、LV 、LW が接続されている。
【0004】
また、インバータ部INVの接続点P1、P2、P3の上側にある上側トランジスタ群HTの各トランジスタTUH、TVH、TWHのエミッタは直流電源VM に接続され、インバータ部INVの接続点P1、P2、P3の下側にある下側トランジスタ群LTの各トランジスタTUL、TVL、TWLのエミッタは抵抗R1を介して接地されている。
【0005】
そして、上側トランジスタ群HTの各トランジスタTUH、TVH、TWHのベースが、補助駆動部DRを構成するNPNトランジスタTPU、TPV、TPWそれぞれのコレクタ、エミッタ及び抵抗R2、R3、R4それぞれをICから成る制御回路CTRの相切換部に接続され、下側トランジスタ群LTの各トランジスタTUL、TVL、TWLのベースが抵抗R5、R6、R7それぞれを介して制御回路CTRの相切換部の出力端子に接続されている。このとき、補助駆動部DRの各トランジスタTPU、TPV、TPWのベースにはバイアス電源Vrgによる一定電圧が供給される。
【0006】
ところで、制御回路CTRの要部の構成について簡単に説明すると、図5に示すように、3個のホール素子から成る検出手段HDによりモータMの回転子の位置が検出されてこの検出手段HDからのモータMの回転子の位置に応じた検出信号が入力されるシュミットトリガ回路から成る波形整形部WSと、CR発振器、三角波発生器及び比較器等から成るPWM制御パルス発生部CGと、波形整形部WSの出力に基づきモータMの回転子の位置に関連してインバータ部INVの各トランジスタを制御すべく6個の出力端子から切換信号を出力する相切換部LGとを備えている。
【0007】
この相切換部LGでは、上側トランジスタ群HTの各トランジスタTUH、TVH、TWHのオンのタイミングを120゜ずつずらすように120゜位相のずれた切換信号を発生し、ANDゲートによりこれらの切換信号とPWM制御パルス発生部CGからのPWM制御パルスとをAND処理して補助駆動部DRに出力する一方、下側トランジスタ群LTの各トランジスタTUL、TVL、TWLのオンのタイミングを120゜ずつずらすように120゜位相のずれた切換信号を直接補助駆動部DRに出力するようになっている。
【0008】
さらに相切換部LGでは、上側トランジスタ群HTの各トランジスタTUH、TVH、TWHのうちオンしているトランジスタのアームとは異なるアームの下側トランジスタ群LTのトランジスタがオンするように各切換信号を出力し、かつオンすべき上側トランジスタ群HTのトランジスタと下側トランジスタ群LTのトランジスタとの組み合わせをモータMの回転子の位置に関連して切換えるようになっており、このような切換信号によって、各巻線LU 〜LW への電流の通流方向が切換えられ、固定子の磁極が一方向に回転して回転子の回転力が得られるのである。
【0009】
尚、図4、図5において、PUH、PVH、PWHは抵抗R2、R3、R4それぞれを介して補助駆動部DRの各トランジスタTPU、TPV、TPWのコレクタと接続された制御回路CTRの出力ピンであり、PUL、PVL、PWLは抵抗R5、R6、R7それぞれを介して下側トランジスタ群LTの各トランジスタTUL、TVL、TWLのベースと接続された制御回路CTRの出力ピンである。
【0010】
ところで、このような切換信号とモータMの動作との関係について、図6に示すように1相分であるアームA1のトランジスタTUH、TULのみに着目して説明する。
【0011】
いま、図7に示すように、制御回路CTRの相切換部LGからの切換信号により時刻t1に出力ピンPUHがハイレベル(以下Hと称する)からローレベル(以下Lと称する)に反転すると、補助駆動部DRのトランジスタTPUがオフ状態からPWM制御パルスに応じてオン、オフを繰り返す状態に移行し、これによってインバータ部INVのトランジスタTUHも補助駆動部DRのトランジスタTPUと同様にPWM制御パルスに応じてオン、オフを繰り返し、時刻t1から120゜の位相遅れに相当する時刻t2に出力ピンPUHがLからHに反転すると、補助駆動部DRのトランジスタTPUがオフ状態となってインバータ部INVのトランジスタTUHもオフ状態となり、このオフ状態は時刻t2から240゜の位相遅れに相当する時刻t4まで続き、その後時刻t1以降の動作が繰り返される。
【0012】
一方、時刻t1に出力ピンPULがHからLに反転すると、インバータ部INVのトランジスタTULはオンからオフ状態に移行し、このオフ状態は時刻t1から240゜の位相遅れに相当する時刻t3まで続き、時刻t3に出力ピンPULがLからHに反転すると再びインバータ部INVのトランジスタTULはオンし、時刻t4に出力ピンPULがHからLに反転するとインバータ部INVのトランジスタTULはオフ状態となり、その後時刻t1以降の動作が繰り返される。
【0013】
このとき、トランジスタTUHがPWM制御パルスに応じてオン、オフを繰り返している時刻t1からt2までの間、図7には示されていないが、アームA1以外の例えばアームA2のトランジスタTVLが切換信号によってオン状態となり、トランジスタTUH、モータの巻線LU 、LV 及びトランジスタTVLを経て電源VM からの電流が流れ、以後同様にして、例えば時刻t2からt3までの間には、トランジスタTVH、モータの巻線LV 、LW 及びトランジスタTWLを経て電源VM からの電流が流れ、時刻t3からt4までの間には、トランジスタTWH、モータの巻線LW 、LU 及びトランジスタTULを経て電源VM からの電流が流れるようになっている。
【0014】
【発明が解決しようとする課題】
しかし、上記した従来のモータドライブ回路の構成では、制御回路CTRの相切換部LGの出力端子が6個必要であり、制御回路CTRをICにより形成する場合に、そのICのピン数が必然的に多くなってICパッケージの小型化を図る際の支障となり、コスト的にも高価にならざるを得ないという問題があった。
【0015】
この発明が解決しようとする課題は、相切換部の出力端子数を削減できるようにすることにある。
【0016】
【課題を解決するための手段】
請求項1記載の発明は、直流ブラシレスモータを駆動する回路であって、それぞれ2個のスイッチング素子の直列回路から成る3個のアームにより三相ブリッジインバータ部を構成し、前記各アームの前記両スイッチング素子の接続点それぞれに前記モータの固定子の三相巻線を接続し、前記インバータ部の前記接続点の一方側にある一方側スイッチング素子群と他方側にある他方側スイッチング素子群とを制御し、前記一方側スイッチング素子群のいずれかの前記スイッチング素子のオン及びこのスイッチング素子のアームとは異なるアームの前記他方側スイッチング素子群の前記スイッチングのオンにより、前記固定子の巻線に電流を通流すると共に、オンすべき前記一方側スイッチング素子群の前記スイッチング素子と前記他方側スイッチング素子群の前記スイッチング素子との組み合わせを、検出手段により検出される前記モータの回転子の位置に関連して切換えることによって前記各巻線への電流の通流方向を切換え、前記固定子の磁極を一方向に回転させて前記回転子の回転力を得るようにしたモータドライブ回路において、PWM制御パルスを発生するPWM制御パルス発生部と、前記PWM制御パルスが入力され動作状態時にこのPWM制御パルスに応じて前記一方側スイッチング素子群の前記各スイッチング素子を制御するプリドライバと、3個の出力端子を有しこれら各出力端子それぞれから前記検出手段による前記回転子の位置に関連して前記各巻線への電流の通流方向を切換えるための120°ずつ位相がずれた切換信号であるハイレベル状態、ローレベル状態及びハイレベル、ローレベルのいずれでもないフローティング状態に変化する波形を出力する切換部と、前記切換部と接続した逆流防止素子により構成され、前記プリドライバ及び前記他方側スイッチング素子群に前記切換信号を供給して前記プリドライバを動作状態にすると共に前記他方側スイッチング素子群の前記スイッチング素子をオン、オフさせる供給部と、を備え、前記プリドライバは、前記一方側スイッチング素子群の前記スイッチング素子の制御端子それぞれに接続された3個のスイッチング素子から成り、このプリドライバの各スイッチング素子の制御端子に前記PWM制御パルスが入力され、前記供給部は、前記一方側スイッチング素子群の制御端子の状態に応じて同一アームの前記両スイッチング素子が同時にオン状態となることを防止すべく前記プリドライバまたは前記他方側スイッチング素子群に択一的に前記切換信号を分配供給することを特徴としている。
【0017】
このような構成によれば、PWM制御パルス発生部からのPWM制御パルスがプリドライバに入力され、相切換部からの切換信号が供給部によりプリドライバに供給されてプリドライバが動作状態となり、動作状態のプリドライバによりインバータ部の一方側スイッチング素子群の各スイッチング素子がPWM制御パルスに応じて制御され、一方相切換部の各出力端子からの切換信号が供給部により供給されるインバータ部の他方側スイッチング素子群の各スイッチング素子それぞれに供給され、他方側スイッチング素子群の各スイッチング素子が120゜ずつ位相がずれてオン、オフされ、固定子の各巻線への電流の通流方向が切換えられ、固定子の磁極が一方向に回転して回転子の回転力が得られる。
【0018】
また、前記切換信号が、ハイレベル状態と、ローレベル状態と、ハイレベル及びローレベルのいずれでもないフローティング状態とに変化する波形を有していると、切換信号がフローティング状態のときにインバータ部の各アームにおける両スイッチング素子が共にオフ状態となる。
【0019】
さらに、前記供給部が、逆流防止素子により構成され同一アームの前記両スイッチング素子が同時にオン状態となることを防止すべく前記プリントドライバまたは前記他方側スイッチング素子群に択一的に前記切換信号を分配供給するとよい。
【0020】
さらに、前記一方側スイッチング素子群の前記各スイッチング素子の制御端子それぞれに接続された3個のスイッチング素子から成り、このプリントドライバの各スイッチング素子の制御端子に前記PWM制御パルスが入力されるようにすると効果的である。
【0021】
【発明の実施の形態】
この発明の一実施形態について図1ないし図3を参照して説明する。
【0022】
図1に示すように、スイッチング素子であるPNPトランジスタT1及びNPNトランジスタT2の直列回路により第1アーム1が構成され、スイッチング素子であるPNPトランジスタT3及びNPNトランジスタT4の直列回路により第2アーム2が構成され、スイッチング素子であるPNPトランジスタT5及びNPNトランジスタT6の直列回路により第3アーム3が構成され、これら第1〜第3アーム1〜3により三相ブリッジインバータ部5が構成されており、各アーム1〜3それぞれの両トランジスタの接続点Pa、Pb、Pcそれぞれに、直流ブラシレスモータ6の固定子の星形結線された三相巻線L1、L2、L3が接続されている。尚、ZD1、ZD2、ZD3はモータ6の各巻線L1〜L3それぞれと接地との間に設けられた定電圧ダイオードである。
【0023】
また、図1に示すようにインバータ部5の接続点Pa、Pb、Pcの上側にある一方側スイッチング素子群である上側トランジスタ群7の各トランジスタT1、T3、T5のエミッタは直流電源VM に接続され、インバータ部5の接続点Pa、Pb、Pcの下側にある他方側スイッチング素子群である下側トランジスタ群8の各トランジスタT2、T4、T6のエミッタは限流抵抗9を介して接地され、上側トランジスタ群7の各トランジスタT1、T3、T5のベースが、プリドライバ11を構成するNPNトランジスタT7、T8、T9それぞれのコレクタに接続されている。
【0024】
そして、ICから成る制御回路12は、図1に示すように、CR発振器、三角波発生器及び比較器等により構成されPWM制御パルスを発生するPWM制御パルス発生部12aを備えており、このPWM制御パルス発生部12aの出力端子OPからのPWM制御パルスがプリドライバ11の各トランジスタT7、T8、T9の制御端子であるベースに入力されるようになっており、PWM制御パルスの入力時にプリドライバ11の各トランジスタT7〜T9がオン、オフを繰り返し得る動作状態となり、このような動作状態時にプリドライバ11によって上側トランジスタ群7の各トランジスタT1、T3、T5がオン、オフ制御される。
【0025】
さらに、制御回路12は図1に示すように、3個のホール素子から成る検出手段13により検出されるモータMの回転子の位置に応じた検出信号が入力されるシュミットトリガ回路から成る波形整形部12bを備えると共に、この波形整形部12bの出力に基づきモータ6の回転子の位置に関連してインバータ部5の各トランジスタT1〜T6を制御しモータ6の各巻線L1〜L3への電流の通流方向を切換るべく3個の出力端子O1、O2、O3それぞれから切換信号を出力する相切換部12cを備えている。
【0026】
ここで、相切換部12cの各出力端子O1〜O3から出力される切換信号の位相は120゜ずつずれており、これら切換信号は、ハイレベル状態と、ローレベル状態と、ハイレベル及びローレベルのいずれでもないフローティング状態とに変化する波形を有している。
【0027】
また、図1に示すように、相切換部12cの各出力端子O1〜O3それぞれは、逆流防止素子であるダイオードD1、D2、D3のカソード、アノードそれぞれを介してプリドライバ11の各トランジスタT7〜T9のエミッタそれぞれに接続されると共に、逆流防止素子であるダイオードD4、D5、D6のアノード、カソードそれぞれを介してインバータ部5の下側トランジスタ群8の各トランジスタT2、T4、T6のベースに接続され、これらのダイオードD1〜D6により供給部14が構成され、この供給部14によって、プリドライバ11及び下側トランジスタ群8に切換信号が供給されて、プリドライバ11が動作状態にされると共に下側トランジスタ群8の各トランジスタT2、T4、T6がオン、オフされるようになっている。
【0028】
ところで、図1において、16、17、18は下側トランジスタ群8の各トランジスタT2、T4、T6それぞれのベースと接地との間に設けられたベースバイアス用抵抗である。
【0029】
そして、上記したPWM制御パルス発生部12aのPWM制御パルス及び相切換部12cの切換信号とモータ6の動作との関係について、図2に示すように1相分である第1アーム1のトランジスタT1、T2のみに着目して説明する。
【0030】
いま、図3に示すように、制御回路12のPWM制御パルス発生部12aの出力端子OPからプリドライバ11のトランジスタT7のベースには継続的にPWM制御パルスが入力されており、この状態において制御回路12の相切換部12cの出力端子O1からの切換信号が時刻taにHからLに反転すると、プリドライバ11のトランジスタT7がオフ状態からPWM制御パルスに応じてオン、オフを繰り返す状態に移行し、これによってインバータ部5のトランジスタT1のベース電位Xもプリドライバ11のトランジスタT7と同様にPWM制御パルスに応じてH、Lを繰り返し、トランジスタT1がPWM制御されて図2中の実線矢印に示すようにトランジスタT1、T7、ダイオードD1を経て直流電源VM からの電流が流れる。
【0031】
一方、図3に示すように、制御回路12の相切換部12cの出力端子O1からの切換信号が時刻taにHからLに反転することによって、インバータ部5のトランジスタT2のベース電位YがHからLに移行してトランジスタT2がオフ状態となる。
【0032】
そして、図3に示すように、時刻taから120゜の位相遅れに相当する時刻tbに相切換部12cの出力端子O1からの切換信号がHでもLでもないフローティング状態(以下Fと称する)に移行すると、プリドライバ11のトランジスタT7がオフ状態となり、インバータ部5のトランジスタT1のベース電位XがHとなってトランジスタT1もオフ状態となる。
【0033】
その後、時刻Tbから120゜の位相遅れに相当する時刻tcに相切換部12cの出力端子O1からの切換信号がFからHに変化すると、図2中の破線矢印に示すように、ダイオードD4、インバータ部5のトランジスタT2のベース、エミッタに電流が流れ、インバータ部5のトランジスタT2のベース電位YがLからHに反転してトランジスタT2がオン状態となる。このとき、時刻tbからtcまでの間は第1アーム1の両トランジスタT1、T2はオフ状態となる。
【0034】
また、時刻tcから120゜の位相遅れに相当する時刻tdに相切換部12cの出力端子O1からの切換信号がHからLに反転すると、再び上記した時刻ta以降の動作が繰り返される。
【0035】
ところで、トランジスタT1がPWM制御パルスに応じてオン、オフを繰り返している時刻taからtbまでの間、図3には示されていないが、第1アーム1以外の例えば第2アーム2のトランジスタT4が出力端子O2からの切換信号によってオン状態となり、図2中の1点鎖線矢印に示すようにトランジスタT1、モータ6の巻線L1、L2及びトランジスタT4を経て直流電源VM からの電流が流れ、以後同様にして例えば時刻tbからtcまでの間には、トランジスタT3、モータ6の巻線L2、L3及びトランジスタT6を経て直流電源VM からの電流が流れ、時刻tcからtdまでの間には、図2中の2点鎖線矢印に示すようにトランジスタT5、モータ6の巻線L3、L1及びトランジスタT2を経て直流電源VM からの電流が流れ、このようにしてモータ6の固定子の各巻線L1〜L3への電流の通流方向が回転子の位置に関連して切換えられて固定子の磁極が一方向に回転され、回転子の一方向への回転力が得られるのである。
【0036】
従って、相切換部12cの出力端子は3個でよく、従来の6個と比較してその数を低減することができ、またPWM制御パルス発生部12aの出力端子も1個でよく、PWM制御パルス発生部12a、波形整形部12b及び相切換部12cを備えてなる制御回路12をICにより構成する場合にそのピン数の削減を図ることが可能になり、ICパッケージの小型化及びコストの低減を図ることができる。
【0037】
また、相切換部12cの各出力端子O1〜O3それぞれからの切換信号としてH及びLのほかそれらのいずれでもないF(フローティング状態)を有するため、このFによりインバータ部5の各アーム1〜3それぞれにおけるトランジスタをオフ状態にして、各アーム1〜3それぞれの短絡を防止することができる。
【0038】
さらに、供給部14によって、相切換部12cの各出力端子O1〜O3それぞれからの切換信号がLのときにはプリドライバ11にHのときには下側トランジスタ群8にというように、切換信号のレベルに応じてプリドライバ11と下側トランジスタ群8とに択一的に分配供給されるため、インバータ部5の同一アームのトランジスタの同時オンを防止することができる。
【0039】
なお、上記実施形態では、インバータ部5のスイッチング素子をPNP及びNPNトランジスタとした場合について説明したが、特にこれらに限定されるものではなく、Pチャネル、Nチャネルの電界効果トランジスタであってもよいのは勿論であり、プリドライバ11についても同様である。
【0040】
また、上記実施形態では、供給部14をダイオードD1〜D6により構成した場合について説明したが、ダイオード以外にサイリスタ等のその他の逆流防止素子により構成してもよい。
【0041】
さらに、上記実施形態では、検出手段13をホール素子から成る場合について説明したが、これに限るものではない。
【0042】
【発明の効果】
以上のように、請求項1記載の発明によれば、相切換部の出力端子は3個でよいため、従来の同等のものと比較して出力端子数を低減することができ、またPWM制御パルス発生部の出力端子も1個で済み、これら相切換部、PWM制御パルス発生部を含む回路を1個のICによって構成する場合に、そのピン数の削減を図り、ICパッケージの小型化及びコストの低減を図ることが可能になり、特に小型化を要求される装置に好適である。
【0043】
また、切換信号の波形にフローティング状態を設けたため、このフローティング状態時にインバータ部の各アームそれぞれにおける両スイッチング素子を共にオフ状態にすることができる。
【0044】
さらに、供給部により、プリントドライバまたは他方側スイッチング素子群に択一的に切換信号を分配供給するようにしたため、同一アームの両スイッチング素子が同時オンの状態になることを防止できる。
【図面の簡単な説明】
【図1】この発明の一実施形態の結線図である。
【図2】同上の一部の結線図である。
【図3】同上の動作説明用のタイミングチャートである。
【図4】従来例の結線図である。
【図5】同上のブロック結線図である。
【図6】同上の一部の結線図である。
【図7】同上の動作説明用のタイミングチャートである。
【符号の説明】
1、2、3 第1、第2、第3アーム
5 三相フルブリッジインバータ部
6 直流ブラシレスモータ
7、8 上側、下側トランジスタ群
11 プリドライバ
12a PWM制御パルス発生部
12c 相切換部
13 検出手段
14 供給部
T1〜T6 トランジスタ(インバータ部)
T7〜T9 トランジスタ(プリドライバ)
D1〜D6 ダイオード(供給部)
Pa、Pb、Pc 接続点
Claims (1)
- 直流ブラシレスモータを駆動する回路であって、それぞれ2個のスイッチング素子の直列回路から成る3個のアームにより三相ブリッジインバータ部を構成し、前記各アームの前記両スイッチング素子の接続点それぞれに前記モータの固定子の三相巻線を接続し、前記インバータ部の前記接続点の一方側にある一方側スイッチング素子群と他方側にある他方側スイッチング素子群を制御し、前記一方側スイッチング素子群のいずれかの前記スイッチング素子のオン及びこのスイッチング素子のアームとは異なるアームの前記他方側スイッチング素子群の前記スイッチング素子のオンにより、前記固定子の巻線に電流を通流すると共に、オンすべき前記一方側スイッチング素子群の前記スイッチング素子と前記他方側スイッチング素子群の前記スイッチング素子との組み合わせを、検出手段により検出される前記モータの回転子の位置に関連して切換えることによって前記各巻線への電流の通電方向を切換え、前記固定子の磁極を一方向に回転させて前記回転子の回転力を得るようにしたモータドライブ回路において、
前記モータドライブ回路は、
PWM制御パルスを発生するPWM制御パルス発生部と、
前記PWM制御パルスが入力され動作状態時にこのPWM制御パルスに応じて前記一方側スイッチング素子群の前記各スイッチング素子を制御するプリドライバと、
3個の出力端子を有しこれら各出力端子それぞれから前記検出手段による前記回転子の位置に関連して前記各巻線への電流の通流方向を切換えるための120°ずつ位相がずれた切換信号であるハイレベル状態、ローレベル状態及びハイレベル、ローレベルのいずれでもないフローティング状態に変化する波形を出力する切換部と、
前記切換部と接続した逆流防止素子により構成され、前記プリドライバ及び前記他方側スイッチング素子群に前記切換信号を供給して前記プリドライバを動作状態にすると共に前記他方側スイッチング素子群の前記スイッチング素子をオン、オフさせる供給部と、を備え、
前記プリドライバは、前記一方側スイッチング素子群の前記スイッチング素子の制御端子それぞれに接続された3個のスイッチング素子から成り、このプリドライバの各スイッチング素子の制御端子に前記PWM制御パルスが入力され、
前記供給部は、前記一方側スイッチング素子群の制御端子の状態に応じて同一アームの前記両スイッチング素子が同時にオン状態となることを防止すべく前記プリドライバまたは前記他方側スイッチング素子群に択一的に前記切換信号を分配供給することを特徴とするモータドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02326497A JP3748475B2 (ja) | 1997-01-21 | 1997-01-21 | モータドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02326497A JP3748475B2 (ja) | 1997-01-21 | 1997-01-21 | モータドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10210786A JPH10210786A (ja) | 1998-08-07 |
JP3748475B2 true JP3748475B2 (ja) | 2006-02-22 |
Family
ID=12105751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02326497A Expired - Fee Related JP3748475B2 (ja) | 1997-01-21 | 1997-01-21 | モータドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3748475B2 (ja) |
-
1997
- 1997-01-21 JP JP02326497A patent/JP3748475B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10210786A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5859519A (en) | Single phase motor drive | |
CA2468429C (en) | Electronically commutated dc motor comprising a bridge circuit | |
JPS59149780A (ja) | モ−タ駆動装置 | |
US6384556B1 (en) | Motor driving circuit | |
JP3716702B2 (ja) | ブートストラップキャパシタの充電方法 | |
JP3748475B2 (ja) | モータドライブ回路 | |
JPH0759384A (ja) | インバータ装置 | |
JPH11316249A (ja) | 電流検出回路および過電流保護回路 | |
US5140232A (en) | Brushless motor drive circuit | |
JP4203329B2 (ja) | モータの制御装置 | |
JP2001211654A (ja) | インバータ装置 | |
JP3494664B2 (ja) | Dcブラシレスモータおよび遮断機 | |
JP4234266B2 (ja) | ステッピングモータの駆動回路 | |
JP3300637B2 (ja) | ブラシレス直流モータ | |
JP3806577B2 (ja) | モータのpwm駆動回路 | |
JP3706440B2 (ja) | モータ駆動回路 | |
JP3508613B2 (ja) | ブラシレス直流電動機の駆動回路 | |
JP3883662B2 (ja) | モータ制御回路 | |
JP2513578Y2 (ja) | 電子整流子直流モ―タ | |
JP2001037258A (ja) | インバータ装置 | |
JP3404240B2 (ja) | 誘導性負荷の駆動回路 | |
EP0848488A1 (en) | Method of driving a multiphase brushless DC motor and output stage | |
JP3252305B2 (ja) | ブラシレス直流モータの駆動装置 | |
KR20240030597A (ko) | 모터 드라이버, 모터 구동 시스템 및 모터 구동 방법 | |
JP3312195B2 (ja) | ブラシレス直流モータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |