以下、本発明の一実施形態を図1〜図15に基づいて説明する。図1には、本発明の一実施形態に係る光ディスク装置20の概略構成が示されている。
この図1に示される光ディスク装置20は、光ディスク15を回転駆動するためのスピンドルモータ22、光ピックアップ装置23、レーザコントロール回路24、エンコーダ25、モータドライバ27、再生信号処理回路28、サーボコントローラ33、バッファRAM34、バッファマネージャ37、インターフェース38、フラッシュメモリ39、CPU40及びRAM41などを備えている。なお、図1における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例としてDVD+Rの規格に準拠した情報記録媒体が光ディスク15に用いられるものとする。
光ディスク15の記録面には、スパイラル状の案内溝としてのグルーブ(Gとする)が形成されている。一般に光ディスクでは、レーザ光の入射方向からみたときに、凸形状となる部分をグルーブG、凹形状となる部分をランド(Lとする)と呼んでいる。そして、グルーブGが情報記録用のトラックであり、グルーブGにデータが記録される。また、グルーブGは、一例として図2に示されるように、蛇行(ウォブリング)している。
DVD+Rの規格によると、トラックの蛇行形状はADIPユニットと搬送波によって決定される。ADIPユニットには種々の情報が含まれている。また、搬送波は記録用の基準クロック信号や位相復調用のタイミングクロック信号などを生成するのに用いられる。本実施形態では、搬送波とADIPユニットとから構成される基本単位を情報フレームと呼ぶこととする。また、情報フレームにおける搬送波の部分を搬送波部と呼ぶこととする。1つの情報フレームの大きさは、図3に示されるように、搬送波の1周期(ウォブル周期ともいう)分の大きさを1ウォブルとすると、93ウォブル(ウォブル番号Nw=0〜92)である。そして、ウォブル番号Nw=0〜7がADIPユニット、ウォブル番号Nw=8〜92が搬送波部である。データが記録される領域であるデータ・ゾーンにおけるADIPユニットは、同期情報が含まれている領域(以下「同期情報部」という)とアドレス情報が含まれている領域(以下「ADIP情報部」という)とから構成されている。そして、ウォブル番号0〜3が同期情報部、ウォブル番号4〜7がADIP情報部である。すなわち、同期情報部の大きさは4ウォブル、ADIP情報部の大きさは4ウォブルである。上記各情報部はそれぞれ位相変調(PSK:Phase Shift Keying)されている。
ADIP情報部は、4ウォブルで1ビットのデータを表している。データが「0」のときは、図4(A)に示されるように、前方の2ウォブルを搬送波部と同位相とし、後方の2ウォブルを搬送波部と逆位相とする。一方、データが「1」のときは、図4(B)に示されるように、前方の2ウォブルを搬送波部と逆位相とし、後方の2ウォブルを搬送波部と同位相とする。なお、アドレスデータを得るには51ビットのデータが必要である。
同期情報部は、次の情報フレームにおけるADIP情報部にデータの先頭ビットが格納されているときには、図5(A)に示されるように、ワード同期(word sync)情報、すなわち4ウォブル全てを搬送波部と逆位相とする。また、ADIP情報部にデータが格納されているときには、図5(B)に示されるように、ビット同期(bit sync)情報、すなわち先頭の1ウォブルを搬送波部と逆位相とし、残りの3ウォブルを搬送波部と同位相とする。従って、図6に示されるように、52個の情報フレームから1つのアドレスデータが得られる。
前記光ピックアップ装置23は、トラックが形成された光ディスク15の記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。この光ピックアップ装置23は、一例として図7に示されるように、光源ユニット51、コリメートレンズ52、ビームスプリッタ54、対物レンズ60、検出レンズ58、受光器PD、及び駆動系(フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ(いずれも図示省略))などを備えている。
前記光源ユニット51は、波長が約660nmのレーザ光を発光する光源としての半導体レーザLDを含んで構成されている。なお、本実施形態では、光源ユニット51から出射されるレーザ光の光束の最大強度出射方向を+X方向とする。
前記コリメートレンズ52は、光源ユニット51の+X側に配置され、光源ユニット51から出射された光束を略平行光とする。
前記ビームスプリッタ54は、コリメートレンズ52の+X側に配置され、コリメートレンズ52で略平行光とされた光束をそのまま透過させる。また、ビームスプリッタ54は、光ディスク15の記録面で反射され、前記対物レンズ60を介して入射する光束(戻り光束)を−Z方向に分岐する。
前記対物レンズ60は、ビームスプリッタ54の+X側に配置され、ビームスプリッタ54を透過した光束を光ディスク15の記録面に集光する。
前記検出レンズ58は、ビームスプリッタ54の−Z側に配置され、ビームスプリッタ54で−Z方向に分岐された戻り光束を前記受光器PDの受光面に集光する。受光器PDは複数の受光素子を含んで構成され、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を再生信号処理回路28に出力する。
前記フォーカシングアクチュエータ(図示省略)は、対物レンズ60の光軸方向であるフォーカス方向(ここではX軸方向)に対物レンズ60を微少駆動するためのアクチュエータである。
前記トラッキングアクチュエータ(図示省略)は、トラックの接線方向に直交する方向であるトラッキング方向(ここではZ軸方向)に対物レンズ60を微少駆動するためのアクチュエータである。
前記シークモータ(図示省略)は、スレッジ方向(ここではZ軸方向)に光ピックアップ装置自体を駆動するためのモータである。
前記再生信号処理回路28は、図8に示されるように、I/Vアンプ28a、サーボ信号検出回路28b、ウォブル信号検出回路28c、RF信号検出回路28d、デコーダ28e、クロック信号生成回路28f、変調波復調回路としての復調信号生成回路28g、アドレス復号回路28h及び調整回路28iなどから構成されている。なお、図8における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
上記I/Vアンプ28aは、受光器PDからの電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路28bは、I/Vアンプ28aの出力信号に基づいてサーボ信号(フォーカスエラー信号及びトラックエラー信号など)を検出する。ここで検出されたサーボ信号はサーボコントローラ33に出力される。ウォブル信号検出回路28cは、I/Vアンプ28aの出力信号に基づいてウォブル信号(Swbとする)を検出する。ここで検出されたウォブル信号Swbは、クロック信号生成回路28f、及び復調信号生成回路28gに出力される。RF信号検出回路28dは、I/Vアンプ28aの出力信号に基づいてRF信号(Srfとする)を検出する。ここで検出されたRF信号Srfは、デコーダ28eに出力される。
前記デコーダ28eは、RF信号Srfに対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ37を介してバッファRAM34に格納する。なお、RF信号にはアドレスデータが含まれており、デコーダ28eは、RF信号から抽出したアドレスデータをCPU40に出力する。
前記クロック信号生成回路28fは、ウォブル信号Swbに基づいて基準クロック信号(Wckとする)及びタイミングクロック信号(Stimとする)を生成する。ここではクロック信号生成回路28fは、一例として図9に示されるように、バンドパスフィルタとしてのバンドパスフィルタ(BPF)回路f1及び信号生成回路としてのPLL(Phase Locked Loop)回路f2を備えている。このバンドパスフィルタ回路f1は、ウォブル信号Swbから搬送波成分を抽出する。なお、バンドパスフィルタ回路f1の中心周波数はCPU40から設定される。また、PLL回路f2はバンドパスフィルタ回路f1の出力信号に同期した基準クロック信号Wck及びタイミングクロック信号Stimを生成する。ここで生成された基準クロック信号Wckはエンコーダ25に出力され、タイミングクロック信号Stimは調整回路28iに出力される。なお、基準クロック信号Wckの周期はウォブル信号Swbの周期の1/32である。また、タイミングクロック信号Stimの周期はウォブル信号Swbと同じである。
前記調整回路28iは、一例として図9に示されるように、中心周波数調整回路i1、及び位相調整回路i2を有している。この中心周波数調整回路i1はCPU40からの周波数調整信号に応じて上記バンドパスフィルタ回路f1の中心周波数を調整する。また、位相調整回路i2はCPU40からの位相調整信号に応じて上記タイミングクロック信号Stimの位相を調整する。ここで位相調整されたタイミングクロック信号Stimは調整タイミングクロック信号Stim'として復調信号生成回路28gに出力される。
前記復調信号生成回路28gは、上記調整タイミングクロック信号Stim'に同期してウォブル信号Swbを位相復調し、復調信号を生成する。ここで生成された復調信号はアドレス復号回路28hに出力される。ここでは復調信号生成回路28gは、一例として図9に示されるように、ハイパスフィルタ(HPF)g1、ローパスフィルタ(LPF)g2、乗算器g3、積分回路g4、サンプルホールド回路(S/H回路)g5、制御信号生成回路g6、低域検出回路g7、及びサイン波生成回路g8などから構成されている。
上記ハイパスフィルタg1は、ウォブル信号Swbに含まれる低周波ノイズをほぼ除去する。そして、上記ローパスフィルタg2は、ハイパスフィルタg1の出力信号に含まれる高周波ノイズをほぼ除去する。従って、ローパスフィルタ回路g2の出力信号Sg2は、ウォブル信号Swbに含まれる低周波ノイズと高周波ノイズとがそれぞれほぼ除去された信号となる(図10の信号Sg2参照)。
前記サイン波生成回路g8は、調整タイミングクロック信号Stim'に基づいて、調整タイミングクロック信号Stim'と同じ周波数のサイン波信号Sg8を生成する(図10の信号Sg8参照)。ここで生成されたサイン波信号Sg8は乗算器g3及び制御信号生成回路g6に出力される。
前記乗算器g3は、ローパスフィルタg2の出力信号Sg2とサイン波信号Sg8とを乗算する。乗算器g3の出力信号Sg3は、信号Sg2と信号Sg8とが同位相の場合には正の信号となり、信号Sg2と信号Sg8とが逆位相の場合には負の信号となる(図10の信号Sg3参照)。乗算器g3での乗算結果は信号Sg3として積分回路g4及び低域検出回路g7に出力される。
前記制御信号生成回路g6は、サイン波信号Sg8に基づいて、積分回路g4にリセットを指示するリセット信号Srst及びサンプルホールド回路g5にサンプリングを指示するサンプリング信号Sshを生成する。ここでは、リセット信号Srstとして、サイン波の1周期における開始タイミングに同期したパルス信号が出力される(図10の信号Srst参照)。また、サンプリング信号Sshとしては、積分回路g4がリセットされる前にサンプリングを行なう必要があるため、リセット信号Srstよりも立ち上がりが若干早いパルス信号が出力される(図10の信号Ssh参照)。ここで生成されたリセット信号Srstは積分回路g4に出力され、サンプリング信号Sshはサンプルホールド回路g5に出力される。
前記積分回路g4は、制御信号生成回路g6からのリセット信号Srstの立ち上がりタイミングでリセットされ、サイン波信号Sg8の周期毎に乗算器c24の出力信号Sg3を積分する(図10の信号Sg4参照)。積分回路g4からの信号Sg4はサンプルホールド回路g5に出力される。
前記サンプルホールド回路g5は、制御信号生成回路g6からのサンプリング信号Sshに同期して積分回路g4の出力信号Sg4に対するサンプリングを行なう。ここではサンプリング信号Sshの立ち上がりタイミングで信号Sg4をサンプリングしている(図10の信号Sdm参照)。サンプルホールド回路g5からの信号は復調信号Sdmとしてアドレス復号回路28h及びCPU40に出力される。
前記低域検出回路g7は、乗算器g3の出力信号Sg3における低レベル領域を検出する(図10の信号Sg7参照)。低域検出回路g7からの信号Sg7はアドレス復号回路28hに出力される。
図8に戻り、前記アドレス復号回路28hは、低域検出回路g7の出力信号Sg7に基づいて、復調信号Sdmにおける同期情報部に対応する部分(以下、便宜上「同期情報信号」ともいう)を監視するための同期検出信号(図11参照)を生成する。この同期信号は、低域検出回路g7の出力信号Sg7が+レベルから−レベルに変化する際のゼロクロス位置に対応して、信号レベルが0(ローレベル)から1(ハイレベル)あるいは1から0に変化する。そして、アドレス復号回路28hは同期情報信号を検知すると、該同期情報信号に格納されている同期情報が前記ワード同期情報であるか前記ビット同期情報であるかを判別し、ビット同期情報であれば、ADIP情報部に対応する部分(以下、便宜上「ADIP情報信号」ともいう)を抽出する。さらに、アドレス復号回路28hは、抽出したADIP情報信号が所定量(ここでは、51ビット分)に達すると各ADIP情報信号からアドレスデータを復号する。ここで復号されたアドレスデータは、アドレス信号SadとしてCPU40に出力される。
図1に戻り、前記サーボコントローラ33は、サーボ信号検出回路28bからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成するとともに、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号は、サーボオンのときにモータドライバ27に出力され、サーボオフのときには出力されない。サーボオン及びサーボオフはCPU40によって設定される。
前記モータドライバ27は、上記フォーカス制御信号に基づいて前記フォーカシングアクチュエータの駆動信号を光ピックアップ装置23に出力し、上記トラッキング制御信号に基づいて前記トラッキングアクチュエータの駆動信号を光ピックアップ装置23に出力する。すなわち、サーボ信号検出回路28b、サーボコントローラ33及びモータドライバ27によってトラッキング制御及びフォーカス制御が行われる。また、モータドライバ27は、CPU40からの制御信号に基づいてスピンドルモータ22及び前記シークモータの駆動信号をそれぞれ出力する。
前記バッファRAM34は、光ディスク15に記録するデータ(記録用データ)、及び光ディスク15から再生したデータ(再生データ)などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。
前記バッファマネージャ37は、バッファRAM34へのデータの入出力を管理する。そして、バッファRAM34のバッファ領域に蓄積されたデータ量が所定量になるとCPU40に通知する。
前記エンコーダ25は、CPU40の指示に基づいてバッファRAM34に蓄積されている記録用データをバッファマネージャ37を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク15への書き込み信号を生成する。ここで生成された書き込み信号は、前記基準クロック信号Wckとともにレーザコントロール回路24に出力される。
前記レーザコントロール回路24は、光ディスク15に照射されるレーザ光のパワーを制御する。例えば記録の際には、記録条件、半導体レーザLDの発光特性、エンコーダ25からの書き込み信号及び基準クロック信号Wckなどに基づいて半導体レーザLDの駆動信号が生成される。
前記インターフェース38は、ホストとの双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)の規格に準拠している。
前記フラッシュメモリ39はプログラム領域とデータ領域とを備えており、プログラム領域には、CPU40にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、半導体レーザLDの発光特性に関する情報、光ピックアップ装置23のシーク動作に関する情報(以下「シーク情報」ともいう)、記録条件、線速度毎の前記バンドパスフィルタ回路f1の中心周波数などが格納されている。
前記CPU40は、フラッシュメモリ39のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどをバッファRAM34の変数領域及びRAM41に保存する。なお、CPU40には不図示のA/D変換器及びD/A変換器が併設されており、アナログ信号はA/D変換器を介してCPU40に入力されるようになっている。また、CPU40からの信号はD/A変換器を介してアナログ回路に出力されるようになっている。
《調整量の取得処理》
次に、前述のように構成される光ディスク装置20の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で実施される、前記バンドパスフィルタ回路f1の中心周波数の最適な調整量(以下「最適周波数調整量」ともいう)、及び前記タイミングクロック信号Stimの位相の最適な調整量(以下「最適位相調整量」ともいう)を取得する処理(以下「最適調整量取得処理」という)について図12を用いて説明する。図12のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応している。最適調整量取得処理要求が検知されると、図12のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、最適調整量取得処理がスタートする。なお、ここでは、光ディスク装置20では種々の線速度での記録及び再生が可能であるものとする。
最初のステップ401では、最初の線速度として基準線速度(1.2〜1.4m/sec)を設定する。
次のステップ403では、フラッシュメモリ39のデータ領域を参照し、設定された線速度に対応した中心周波数をバンドパスフィルタ回路f1に設定する。
次のステップ405では、予め設定されている初期値を周波数調整量(Fとする)にセットし、その周波数調整量Fの情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が周波数調整量Fの値に応じて調整される。また、ループカウンタ(nfとする)に初期値1をセットする。
次のステップ407では、バンドパスフィルタ回路f1の出力信号の振幅を取得する。そして、その取得結果をそのときの周波数調整量Fの値に対応付けてRAM41に保存する。
次のステップ409では、ループカウンタnfの値が予め設定されている値Nf(≧2)以上であるか否かを判断する。ここではnf=1なので、ステップ409での判断は否定され、ステップ411に移行する。
このステップ411では、予め設定されている変分ΔFを周波数調整量Fに加算して周波数調整量Fの値を更新した後、該更新された周波数調整量Fの情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が更新された周波数調整量Fの値に応じて調整される。また、ループカウンタnfに1を加算する。そして、前記ステップ407に戻る。
以下、ステップ409での判断が肯定されるまで、ステップ407→409→411の処理を繰り返す。
ループカウンタnfの値がNf以上になると、ステップ409での判断は肯定され、ステップ413に移行する。
このステップ413では、RAM41に保存している振幅の複数の取得結果から振幅の最大値(最大振幅)を求め、その最大振幅に対応する周波数調整量Fの値(Fxとする)を抽出し、最適周波数調整量とする(図13参照)。
次のステップ415では、値Fxをそのときの線速度に対応付けてフラッシュメモリ39のデータ領域に格納する。
次のステップ417では、予め設定されている初期値を位相調整量(Pとする)にセットし、位相調整量Pの情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が位相調整量Pの値に応じて調整される。また、ループカウンタ(npとする)に初期値1をセットする。
次のステップ419では、サンプルホールド回路g5の出力信号、すなわち、復調信号Sdmの信号レベルの絶対値を取得する。そして、その取得結果をそのときの位相調整量Pの値に対応付けてRAM41に保存する。
次のステップ421では、ループカウンタnpの値が予め設定されている値Np(≧2)以上であるか否かを判断する。ここではnp=1なので、ステップ421での判断は否定され、ステップ423に移行する。
このステップ423では、予め設定されている変分ΔPを位相調整量Pに加算して位相調整量Pの値を更新した後、該更新した位相調整量Pの情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が更新された位相調整量Pの値に応じて調整される。また、ループカウンタnpに1を加算する。そして、前記ステップ419に戻る。
以下、ステップ421での判断が肯定されるまで、ステップ419→421→423の処理を繰り返す。
ループカウンタnpの値がNp以上になると、ステップ421での判断は肯定され、ステップ425に移行する。
このステップ425では、RAM41に保存している絶対値の複数の取得結果から絶対値の最大値を求め、その最大値に対応する位相調整量Pの値(Pxとする)を抽出し、最適位相調整量とする。
次のステップ427では、値Pxをそのときの線速度に対応付けてフラッシュメモリ39のデータ領域に格納する。
次のステップ429では、未設定の線速度があるか否かを判断する。そして、未設定の線速度があれば、ここでの判断は肯定されステップ431に移行する。
このステップ431では、次の線速度を設定する。そして、上記ステップ403に戻る。
一方、上記ステップ429において、未設定の線速度がなければ、ステップ429での判断は否定され、最適調整量取得処理を終了する。
《記録処理》
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置20における処理(記録処理)について図14を用いて簡単に説明する。図14のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図14のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、記録処理がスタートする。なお、ここでは記録処理の途中で線速度は変更されないものとする。
最初のステップ501では、記録速度に対応した線速度(以下、便宜上「記録線速度」ともいう)に基づいてスピンドルモータ22の回転を制御するための制御信号を生成し、モータドライバ27に出力するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路28に通知する。また、ホストから受信したデータ(記録用データ)のバッファRAM34への蓄積をバッファマネージャ37に指示する。
次のステップ503では、フラッシュメモリ39のデータ領域から、上記記録線速度に対応したバンドパスフィルタ回路f1の中心周波数を抽出し、バンドパスフィルタ回路f1に設定する。
次のステップ505では、フラッシュメモリ39のデータ領域から、記録線速度に対応した最適周波数調整量を抽出し、該最適周波数調整量の情報を含む周波数調整信号を中心周波数調整回路i1に出力する。これにより、バンドパスフィルタ回路f1の中心周波数が最適周波数調整量に応じて調整される。
次のステップ507では、フラッシュメモリ39のデータ領域から、記録線速度に対応した最適位相調整量を抽出し、該最適位相調整量の情報を含む位相調整信号を位相調整回路i2に出力する。これにより、位相調整回路i2にてタイミングクロック信号Stimの位相が最適位相調整量に応じて調整される。
次のステップ509では、光ディスク15が前記記録線速度で回転していることを確認すると、サーボコントローラ33に対してサーボオンを設定する。これにより、前述の如く、トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
次のステップ511では、記録速度に基づいてOPC(Optimum Power Control)を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、PCA(Power Calibration Area)と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばRF信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。
次のステップ513では、アドレス復号回路28hからのアドレス信号Sadに基づいて現在のアドレスを取得する。
次のステップ515では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分(アドレス差)を算出する。
次のステップ517では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ39に格納されている所定の閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ519に移行する。
このステップ519では、アドレス差に応じたシークモータの制御信号をモータドライバ27に出力する。これによりシークモータが駆動し、シーク動作が行なわれる。そして、前記ステップ513に戻る。
なお、前記ステップ517において、アドレス差が閾値を越えていなければ、ステップ517での判断は否定され、ステップ521に移行する。
このステップ521では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ523に移行する。
このステップ523では、アドレス復号回路28hからのアドレス信号Sadに基づいて現在のアドレスを取得する。そして、前記ステップ521に戻る。
以下、前記ステップ521での判断が肯定されるまで、ステップ521→523の処理を繰り返し行う。
現在のアドレスが目標アドレスと一致すれば、前記ステップ521での判断は肯定され、ステップ525に移行する。
このステップ525では、エンコーダ25に書き込みを許可する。これにより、記録用データは、エンコーダ25、レーザコントロール回路24及び光ピックアップ装置23を介して光ディスク15に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
《再生処理》
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置20における処理(再生処理)について図15を用いて説明する。図15のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図15のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、再生処理がスタートする。
最初のステップ701では、再生速度に対応する線速度(以下、便宜上「再生線速度」ともいう)に基づいてスピンドルモータ22の回転を制御するための制御信号を生成し、モータドライバ27に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路28に通知する。
次のステップ703では、光ディスク15が前記再生線速度で回転していることを確認すると、サーボコントローラ33に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、トラックのアドレスデータはRF信号に基づいて随時デコーダ28eからCPU40に出力される。
次のステップ705では、デコーダ28eからのアドレスデータに基づいて現在のアドレスを取得する。
次のステップ707では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分(アドレス差)を算出する。
次のステップ709では、前記ステップ517と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ711に移行する。
このステップ711では、アドレス差に応じたシークモータの制御信号をモータドライバ27に出力する。そして、前記ステップ705に戻る。
一方、前記ステップ709において、シークが必要でなければ、ここでの判断は否定され、ステップ713に移行する。
このステップ713では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ715に移行する。
このステップ715では、デコーダ28eからのアドレスデータに基づいて現在のアドレスを取得する。そして、前記ステップ713に戻る。
以下、前記ステップ713での判断が肯定されるまで、ステップ713→715の処理を繰り返し行う。
現在のアドレスが目標アドレスと一致すれば、前記ステップ713での判断は肯定され、ステップ717に移行する。
このステップ717では、再生信号処理回路28に読み取りを指示する。これにより、再生信号処理回路28にて再生データが取得され、バッファRAM34に格納される。この再生データはセクタ単位でバッファマネージャ37及びインターフェース38を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
以上の説明から明らかなように、本実施形態に係る光ディスク装置20では、クロック信号生成回路28f、調整回路28i、及び復調信号生成回路28gによって、ウォブル信号復調回路が構成されている。
また、フラッシュメモリ39によって、位相調整用メモリ及び周波数調整用メモリが構成されている。
また、光ピックアップ装置23、アドレス復号回路28h、CPU40及び該CPU40によって実行されるプログラムとによって、データ記録手段が実現されている。また、CPU40及び該CPU40によって実行されるプログラムとによって、位相調整信号生成手段及び周波数調整信号生成手段が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、上記のCPU40によるプログラムに従う処理によって実現した各手段の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全てをハードウェアによって構成することとしても良い。
以上説明したように、本実施形態に係る光ディスク装置20によると、クロック信号生成回路28fを構成するバンドパスフィルタ回路f1(バンドパスフィルタ)の中心周波数は、調整回路28iを構成する中心周波数調整回路i1(周波数調整回路)により光ディスクの回転の線速度に応じて、バンドパスフィルタ回路f1の出力信号の振幅が最大となるように調整される。これにより、記録速度が高速化されても、バンドパスフィルタ回路f1の出力信号の劣化を防止することができ、ウォブル信号Swbに含まれている搬送波成分を精度良く抽出することが可能となる。従って、クロック信号生成回路28fを構成するPLL回路f2(信号生成回路)ではタイミングクロック信号(クロック信号)を精度良く生成することができる。
また、PLL回路f2で生成されたタイミングクロック信号Stimの位相は、調整回路28iを構成する位相調整回路i2により光ディスクの回転の線速度に応じて、復調信号生成回路28g(変調波復調回路)から出力される信号のレベルの絶対値が最大となるように調整される。これにより、記録速度が高速化されても、乗算器g3の出力信号の劣化を防止することができ、ウォブル信号Swbに含まれている位相変調波部の復調精度を向上させることが可能となる。すなわち、クロック信号生成回路28f、調整回路28i、及び復調信号生成回路28gによって、ウォブル信号検出回路28cで検出されたウォブル信号を精度良く位相復調することができる。
従って、アドレス復号回路28hでは、同期情報を精度良く検出することが可能となり、その結果、ADIP情報部を精度良く復調することが可能となる。すなわち、アドレス情報を精度良く取得することができる。また、PLL回路f2では、さらに基準クロック信号を精度良く生成することができる。従って、結果として記録品質に優れた記録を行うことが可能となる。
また、バンドパスフィルタ回路f1を汎用部品で構成することができるため、部品コストを低減することが可能である。さらに、バンドパスフィルタ回路f1におけるフィルタ特性の設計値からのずれ許容度を大きくすることができるため、調整工程を簡素化することが可能である。
なお、上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅がCPU40で取得される場合について説明したが、これに限らず、例えば図16に示されるように、前記バンドパスフィルタ回路f1の出力信号の振幅を検出する振幅検出回路i3を前記調整回路28iに設けても良い。この振幅検出回路i3での検出結果はCPU40に出力される。
また、上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅が最大となるときの周波数調整値を最適周波数調整値とする場合について説明したが、これに限らず、例えば前記バンドパスフィルタ回路f1の出力信号のジッタが最小となるときの周波数調整値を最適周波数調整値としても良い。この場合には、一例として図17に示されるように、前記バンドパスフィルタ回路f1の出力信号のジッタを検出するジッタ検出回路i4を前記調整回路28iに設け、そのジッタ検出回路i4での検出結果をCPU40に出力しても良い。そこで、この場合には、前記ステップ407では、前記バンドパスフィルタ回路f1の出力信号の振幅を取得する代わりに、ジッタ検出回路i4を介して前記バンドパスフィルタ回路f1の出力信号のジッタを取得することとなる。また、前記ステップ413では、RAM41に保存しているジッタの複数の取得結果からジッタの最小値を求め、その最小値に対応する周波数調整量Fの値を抽出し(図18参照)、最適周波数調整量とすることとなる。
また、上記実施形態では、バンドパスフィルタ回路f1の出力信号の振幅を実測した結果に基づいて最適周波数調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適周波数調整値を取得しても良い。
また、上記実施形態では、復調信号Sdmの信号レベルの絶対値が最大となるときの位相調整量を最適位相調整量とする場合について説明したが、これに限らず、例えば図19に示されるように、前記サイン波生成回路g8の出力信号Sg8と前記ローパスフィルタg2の出力信号Sg2との位相差を検出し、その位相差がほぼ0となるときの位相調整量を最適位相調整量としても良い。
また、上記実施形態では、復調信号Sdmの信号レベルを実測した結果に基づいて最適位相調整値を取得する場合について説明したが、これに限らず、例えばシミュレーションや理論計算などにより最適位相調整値を取得しても良い。
また、上記実施形態では、光ディスク装置20の製造工程、調整工程及び検査工程のうちの少なくともいずれかの工程で、前記最適調整量取得処理が行われる場合について説明したが、これに限らず例えばホストからの要求に応じて行っても良い。
また、上記実施形態では、前記最適調整量取得処理において、最適周波数調整量と最適位相調整量とを取得する場合について説明したが、これに限らず、最適周波数調整量及び最適位相調整量の一方のみを取得しても良い。
また、上記実施形態において、記録の途中で線速度が変更された場合には、新たな線速度に対応して前記中心周波数、最適周波数調整量、及び最適位相調整量が設定される。
また、上記実施形態において、指定された線速度に対応する最適周波数調整量がフラッシュメモリ39のデータ領域に格納されていないときは、フラッシュメモリ39のデータ領域に格納されている異なる線速度に対応する最適周波数調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適周波数調整量を推定しても良い。
また、上記実施形態において、指定された線速度に対応する最適位相調整量がフラッシュメモリ39のデータ領域に格納されていないときは、フラッシュメモリ39のデータ領域に格納されている異なる線速度に対応する最適位相調整量を参照して近似演算又は補間演算などの所定の演算を行い、指定された線速度での最適位相調整量をそれぞれ推定しても良い。
また、上記実施形態では、最適周波数調整量がCPU40から出力される場合について説明したが、これに限らず、例えば図20に示されるように、最適周波数調整量と線速度との関係が格納されたメモリi5を前記調整回路28iに設け、前記中心周波数調整回路i1が、CPU40からの線速度情報に基づいて、対応する最適周波数調整量をメモリi5から抽出しても良い。この場合に、メモリi5に最適位相調整量と線速度との関係を格納し、前記位相調整回路i2が、CPU40からの線速度情報に基づいて対応する最適位相調整量をメモリi5から抽出しても良い。
また、上記実施形態では、線速度毎に最適周波数調整量及び最適位相調整量を取得しているが、温度変動が大きい場合には、例えば光ピックアップ装置23の近傍に温度センサを設け、更に温度毎に最適周波数調整量及び最適位相調整量の少なくとも一方を取得しても良い。
また、上記実施形態では、光ディスク15がDVD+Rの規格に準拠する場合について説明したが、本発明がこれに限定されるものではなく、例えばDVD+RWであっても良い。さらに、CD系の光ディスクであってもよいし、約405nmの波長の光に対応した次世代の情報記録媒体であっても良い。要するに、ウォブル信号が得られる情報記録媒体であれば良い。
また、上記実施形態では、光ディスク装置としてデータの記録及び再生が可能な光ディスク装置について説明したが、これに限らず、データの記録、再生及び消去のうち、少なくともデータの記録が可能な光ディスク装置であれば良い。
また、上記実施形態では、前記光ピックアップ装置23が1つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約405nmの光束を発光する半導体レーザ、波長が約660nmの光束を発光する半導体レーザ及び波長が約780nmの光束を発光する半導体レーザの少なくとも1つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
また、上記実施形態では、前記インターフェース38がATAPIの規格に準拠する場合について説明したが、これに限らず、例えばATA(AT Attachment)、SCSI(Small Computer System Interface)、USB(Universal Serial Bus)1.0、USB2.0、IEEE1394、IEEE802.3、シリアルATA及びシリアルATAPIのうちのいずれかの規格に準拠しても良い。
15…光ディスク、20…光ディスク装置、23…光ピックアップ装置(データ記録手段の一部)、28c…ウォブル信号検出回路、28f…クロック信号生成回路(ウォブル信号復調回路の一部)、28g…復調信号生成回路(変調波復調回路)、28h…アドレス復号回路(データ記録手段の一部)、28i…調整回路(ウォブル信号復調回路の一部)、39…フラッシュメモリ(位相調整用メモリ、周波数調整用メモリ)、40…CPU(データ記録手段の一部、位相調整信号生成手段、周波数調整信号生成手段)、f1…バンドパスフィルタ回路(バンドパスフィルタ)、f2…PLL回路(信号生成回路)、i1…中心周波数調整回路(周波数調整回路)、i2…位相調整回路。