JP3733387B2

JP3733387B2 - Control circuit hierarchy description method

Info

Publication number: JP3733387B2
Application number: JP24371897A
Authority: JP
Inventors: 直幸佐藤; 厚江刺; 明男伊藤; 勝人清水; 木村　　亨; 育雄鯉渕; 秀郎大友
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-09-09
Filing date: 1997-09-09
Publication date: 2006-01-11
Anticipated expiration: 2017-09-09
Also published as: JPH1185824A

Description

【０００１】
【発明の属する技術分野】
本発明は、制御回路の階層記述方法に係り、特に、制御装置のプログラムを作成するために記述される制御回路の構成要素を階層化して記述するに好適な制御回路の階層記述方法に関する。
【０００２】
【従来の技術】
制御装置のプログラムは、各種手段を用いて記述された制御回路図（以下、ブロック図と称する）の形でその機能が表現されるようになっている。このブロック図の記述方法としては、例えば、特開平７−２７１８４０号公報、特開平８−７６８１９号公報に記載されているように、制御回路を構成する一群の制御機能をまとめて特徴づけたシンボル（以下、マクロと称する。）を用いて表現される上位ブロック図と、マクロの詳細回路が記述される下位ブロック図とで構成される階層記述手法が知られている。またマクロと下位ブロック図を部品化して登録し、これらを再利用する技術も実現されている。従来、階層記述手法は主に工程処理を行う制御分野で多く採用されており、例えば、多岐にわたる工程とその条件などを大工程−中工程−小工程のようなツリー構造にわけて整理することで、設計者やユーザが図面を作成したり、図面に作成された要素の機能を理解したりする上でアプローチしやすい形態を提供することができるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の階層記述手法では、マクロと下位ブロック図とを１対１に対応させ、マクロの数だけ下位ブロック図が存在するような記述方法を採用したり、下位ブロック図を共通化する記述手法を採用したりしているが、マクロと下位ブロック図は入力点情報および出力点情報をそれぞれ一致させることで、階層間の対応づけを行っているため、制御機能が類似しても適用先回路の目的によっては入出力点情報が１点でも相違する場合には、マクロと下位ブロック図を別々にわけて作成すること余儀なくされている。
【０００４】
この結果、従来の階層記述手法では、図面の種類や枚数が増加したり、下位ブロック図にある入出力点情報が全て上位マクロに記述され、上位ブロック図が複雑化するとともに上位ブロック図に記載された要素の機能が理解しずらいという課題がある。
【０００５】
本発明の目的は、ブロック図を簡潔に見やすく表現することができる制御回路の階層記述方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本発明は、制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に信号端子群及び信号線群とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に信号端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの各信号端子にそれぞれ信号端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの各信号端子には信号端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称を各信号端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法を採用したものである。
【０００８】
前記各制御回路の階層記述方法を採用するに際しては、以下の要素を付加することができる。
【０００９】
（１）最上位ブロック図に最上位の階層に属する要素のマークを信号端子群および信号線群とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを信号端子群および信号線群とともに記述する。
【００１０】
（２）最上位ブロック図に最上位の階層に属する要素のマークを入出力端子群および信号線群とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを入出力端子群および信号線群とともに記述する。
【００１１】
（３）最上位ブロック図に最上位の階層に属する要素のマークを特定の信号端子および特定の信号線とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを信号端子群および信号線群とともに記述し、最上位の階層に属する要素のうち特定のマークに名称を記述し、かつ特定のマークのうち同一のマークには同一の名称を記述する。
【００１２】
（４）マークに名称を記述するに際して、マークの入出力端子に端子名称または信号名称を記述する。
【００１３】
（５）マークに名称を記述するに際して、マークの信号端子に端子名称または信号名称を記述する。
【００１４】
（６）マークに名称を記述するに際して、特定のマークの信号端子または入出力端子に端子名称または信号名称を記述する。
【００１５】
（７）上位側の複数の要素が下位側の共通の要素を名称にしたがって相互に切替える代わりに、上位側の複数の要素が下位側の共通の要素を端子名称または信号名称にしたがって相互に切替る制御論理を設定する。
【００１６】
（８）下位側ブロック図に、特定の信号端子および特定の信号線から外れた信号端子および信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述する。
【００１７】
（９）下位側ブロック図に、特定の入出力端子または特定の信号線から外れた信号端子または信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述する。
【００１８】
（１０）最上位の階層に属する要素のマークの近傍に信号の出力先を示す信号出力先端子としてそのマークと識別名称を記述するとともに、信号の入力元を示す信号入力元端子としてそのマークと識別名称を記述し、信号出力先識別名称と信号の入力元を示す信号入力元識別名称を記述し、最上位より下位側の階層に属する要素のマークの近傍には、最上位の階層に属する要素のマークの近傍に記述された信号出力先端子と相互に関連する下位側信号入力元端子としてそのマークと識別名称をそれぞれ記述するとともに、最上位の階層に属する要素のマークの近傍に記述された信号入力元端子と相互に関連する下位側信号出力先端子としてそのマークと識別名称をそれぞれ記述する。
【００１９】
（１１）同一の階層に属する複数のマークの近傍に同一の信号出力先端子と信号入力元端子が複数個存在しこれら複数の信号出力先端子と信号入力元端子がこの階層より下位側の階層に属する要素のマークの近傍に記述された下位側信号入力元端子と下位側信号出力先端子を共用する論理として、上位側の複数の信号出力先端子と信号入力元端子が下位側の共通の下位側信号入力元端子と下位側信号出力先端子を端子の識別名称に従って相互に切り替えて用いる制御論理を設定する。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
【００２１】
図１は、本発明の一実施形態を示す図であって、制御回路の階層記述方法により作成されるブロック図の構成と、ブロック図に関する情報を入力して処理結果を表示するためのプログラミングツールとの関係を示す構成図である。
【００２２】
図１において、制御装置のプログラムを生成するに際して、制御装置を構成する制御回路に関する情報が入力装置２に入力されるようになっている。この入力装置２に情報を入力するに際しては、制御回路の構成要素をその機能により複数の階層、例えば上位、中位、下位の３階層に分割し、各階層に属する要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、各階層に属する要素のマークをそれぞれ上位ブロック図１１、中位ブロック図１２、下位ブロック図１３に記述するようになっている。各ブロック図１１〜１３は複数のシートから構成されており、各シートは制御回路の構成要素を特徴的にシンボル化したマークを複数個備えている。例えば、上位ブロック図１１ａには、要素に関するマークとしてマクロ１１１（以下、大マクロと称する）が設定されている。マクロ１１１は、本実施形態では、マクロ１１１の具体的構成要素が下位ブロック図１３ａの演算子１２１で構成されているところから、大マクロと定義されている。一方、ブロック図１１ｂには、マークとしてマクロ１１２（以下、階層マクロと称する。）が設定されている。このマクロ１１２は、本実施形態では、中位ブロック図１２ａに示される演算素子１２１によってマクロ１１２の具体的構成が示されるところから、階層マクロと定義されている。また、上位ブロック図１１ｃにはマクロ１１２（階層マクロ）が設定されており、このマクロ１１２と相互に関連する要素のマークとして、中位ブロック図１２ｂに大マクロ１１１が設定されている。さらに中位ブロック図１２ｂの要素と互いに関連する要素のマークとして、大マクロ１１１の具体的構成を示す下位ブロック図１３ｂに演算素子１２１のマークが設定されている。
【００２３】
上位ブロック図１１、中位ブロック図１２、下位ブロック図１３に制御回路の各構成要素に関する情報を記述するに際しては、各ブロック図に各構成要素のマークを記述するとともに、マークの信号端子群または入出力端子群と信号線群を記述し、最上位の階層に属する要素のマークの各信号端子（または各入出力端子）に各信号端子の機能ごとに端子名称または信号名称を記述し、かつ同一のマークの各信号端子（または入出力端子）には信号端子の機能ごとに同一の端子名称信号名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子（または入出力端子）には、最上位の階層に属する要素のうち機能が相互に関連する要素の信号端子（または入出力端子）と相互に関連した端子名称または信号名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子（または入出力端子）と相互に関連した端子名称または信号名称を各信号端子（または入出力端子）の機能ごとに記述することとしている。
【００２４】
さらに、上位ブロック図１１ａ〜１１ｃまたは中位ブロック図１２ａ、１２ｂは互いに同一の要素を有するときには、自己の属する階層よりも下位側のブロック図を共用することとしているため、同一の階層に同一のマークが複数個存在し、これら複数の要素がこの階層より下位側の階層の属する要素を共有するときの論理として、上位側の複数の要素が下位側の複数の要素を名称、例えば端子名称または信号名称にしたがって相互に切替て用いる制御論理を設定し、この制御論理を情報として入力することとしている。
【００２５】
入力装置２から各ブロック図に関する情報が入力されると、入力された情報はプログラミングツール４のブロック図入力・表示処理部４１で処理された後、ブロック図データベース４２に格納されるとともに、処理結果が表示装置３の表示画面上に表示されるようになっている。プログラミングツール４のデータベース４２にブロック図に関するデータが格納されると、制御プログラム生成処理部４３でデータベース４２に格納されたデータを基に制御プログラムが生成され、生成された制御プログラムが制御装置用ＣＰＵ５に転送されるようになっている。ＣＰＵ５は生成された制御プログラムにしたがって各種の制御を実行することができる。なお、基本的な演算素子１２１は演算機能が固定され、かつシンボルが固定された素子であるため、演算素子１２１に関するデータはブロック図データベース４２にあらかじめ格納されている。
【００２６】
各ブロック図に関するデータを入力するに際しては、表示装置３の表示画面上に表示された表示内容をオペレータが確認しながら、上位ブロック図１１ａ〜１１ｃ、中位ブロック図１２ａ、１２ｂ、下位ブロック図１３ａ、１３ｂの各シート単位にキーボードやマウスなどを用いて入力装置２から入力する。このときの入力手順は、機能を固定化して共通に利用する回路素子を含む下位ブロック図１３ａ、１３ｂまたは中位ブロック１２ａに関する情報を記述し、これらのデータをデータベース４２に格納する。次に、下位ブロック図１３ａ、１３ｂ、中位ブロック図１２ａよりも上位の階層に属するブロック図、例えば上位ブロック図１１ａ、１１ｂ、中位ブロック図１２ｂに関するデータとして大マクロ１１１、階層マクロ１１２に関するデータを記述し、これらの内容をデータベース４２に格納する。中位ブロック図１２ｂに関する記述が終了したあとは、上位ブロック図１１ｃに関する情報として階層マクロ１１２に関する情報を記述する。
【００２７】
このとき、大マクロ１１１または階層マクロ１１２の入力信号と出力信号が下位ブロック図１３ａ、１３ｂまたは中位ブロック図１２ａ、１２ｂの入出力信号と信号名称および数が一致するように記述する。これにより、大マクロ１１１または階層マクロ１１２と下位ブロック図１３ａ、１３ｂまたは中位ブロック図１２ａ、１２ｂとの階層間の信号の接続関係が確定し、大マクロ１１１または階層マクロ１１２の演算を実行するごとに、各マクロに必要な入力信号が下位ブロック図１３ａまたは中位ブロック図１２ａ、１２ｂに与えられ、この演算結果をマクロの出力信号として取り出すことができる。
【００２８】
具体的には、図２に示すように、上位ブロック図１１ｂ、１１ｃに同一の機能を有する要素のマークとして階層マクロ１１２ａ、１１２ｂを記述するときには、各階層マクロ１１２ａ、１１２ｂの入出力端子（信号端子）に名称として、同一の信号名称、例えば入力信号２３、出力信号２４を信号端子（入出力端子）に対応づけて記述する。そして各階層マクロ１１２ａ、１１２ｂが共通回路として中位ブロック図１２ｂを用いるときには、中位ブロック図１２ｂの入出力端子（信号端子）に階層マクロ１１２ａ、１１２ｂと同一の入力信号２３、出力信号２４を記述する。さらに中位ブロック図１２ｂに属する大マクロ１１１ａ、１１１ｂが同一の機能を備え、各大マクロが下位ブロック図１３ｂを共通に使用するときには、大マクロ１１１ａ、１１１ｂの入出力端子に同一の入力信号２５、出力信号２６を記述するとともに、下位ブロック図１３ｂの入出力端子に大マクロ１１１ａ、１１１ｂと同一の名称である入力信号２５、出力信号２６を記述する。
【００２９】
さらに、上位ブロック図１１ｂ、１１ｃが中位ブロック図１２ｂを共通に利用するための制御論理として入力切替２１１、出力切替２２１を設定し、中位ブロック図１２ｂの大マクロ１１１ａ、１１１ｂが下位ブロック図１３ｂを共通に利用する制御論理として入力切替２１２、出力切替２２２を設定する。
【００３０】
ここで、上位ブロック図１１ｂ、１１ｃの演算を実行するに際して、上位ブロック図１１ｂの演算のあと上位ブロック図１１ｃを行う場合には、上位ブロック図１１ｂを演算するときに、階層マクロ１１２ａの入力信号２３が入力切替２１１を介して大マクロ１１１ａに与えられる。大マクロ１１１ａの入力信号２５は入力切替２１２を介して下位ブロック図１３ｂの入力信号２５として与えられる。そして下位ブロック図１３ｂにしたがった演算が行われると、この演算結果は出力信号２６として出力回路２２２を介して大マクロ１１１ａに与えられる。大マクロ１１１ａの出力信号２６が大マクロ１１１ｂの入力信号２５として与えられると、大マクロ１１１ｂへの入力信号２５が入力切替２１２を介して下位ブロック図１３ｂの入力信号２５として与えられる。そして下位ブロック図１３ｂにしたがった演算が実行されると、この演算結果は出力信号２６として出力切替２２２を介して大マクロ１１１ｂの出力信号２６として与えられる。この出力信号２６は、中位ブロック図１２ｂにしたがった演算結果を示す信号として出力切替２２１を介して階層マクロ１１２ａの出力信号２４として与えられる。
【００３１】
このように、共通回路に対する入力信号２３、２５、および出力信号２４、２６の切替論理は、次に上位ブロック図１１ｃを演算する場合も同様に実行される。このように、各マクロの演算を実行するごとに、各マクロに対応する下位側のブロック図を順次演算し、この演算に使用する入力信号および演算結果を示す出力信号は、上位側のマクロの入力信号および出力信号として与えられることから、複数の上位ブロック図または中位ブロック図に共通かつ単一の中位ブロック図または下位ブロック図を有する階層記述が可能となる。
【００３２】
次に、大マクロまたは階層マクロのうち特定の入出力端子に入出力信号に関する名称を記述せずに、階層間の信号接続を確定するときの実施形態を図３にしたがって説明する。
【００３３】
図３において、上位ブロック図１１ａ、１１ｂに属する要素のうち同一の機能を有するマークとして大マクロ１１１ａ、１１１ｂを記述するに際して、大マクロ１１１ａ、１１１ｂの入出力端子（信号端子）のうち特定の入出力端子にのみ名称として入力信号２７、出力信号２８を記述する。さらに各大マクロ１１１ａ、１１１ｂの近傍に、信号の出力先を示す信号出力先端子として、そのマークと識別名称、例えば、マクロ素子３１ａを記述し、さらに信号の入力元を示す信号入力元マークとして、そのマークと識別名称、例えばマクロ素子３２ａを記述する。マクロ素子３１ａ、３１ｂは信号出力先識別名称として同一の名称で記述され、マクロ素子３２ａ、３２ｂは信号入力元識別名称として同一の名称で記述される。さらにマクロ素子３１ａ、３１ｂ、３２ａ、３２ｂを用いて下位ブロック図１３を共用するための論理として、入力切替２１３、出力切替２２３が設定されている。
【００３４】
ここで、上位ブロック図１１ａの演算のあと上位ブロック図１１ｂの演算を実行する場合、上位ブロック図１１ａを演算したときの下位ブロック図１３の入力信号２７は大マクロ１１１ａへの入力信号２７によって与えられ、もう一方の入力信号は、マクロ素子３１ａに入力された信号が入力切替２１３を介してマクロ素子３１に入力される。そして下位ブロック図１３にしたがった演算が実行されると、演算結果の一方の出力信号２８は大マクロ１１１ａの出力信号２８として与えられ、他方の出力信号がマクロ素子３２の出力信号として、出力切替２２３を介してマクロ素子３２ａに与えられる。
【００３５】
次に、上位ブロック図１１ｂの演算を実行するときには、大マクロ１１１ｂへの入力信号２７は下位ブロック図１３の入力信号２７として与えられ、他方の入力信号はマクロ素子３１ｂに入力された信号が入力切替２１３を介してマクロ素子３１に与えられる。そして下位ブロック図１３にしたがった演算が実行されると、この演算結果による出力信号のうち一方の出力信号が出力信号２８として大マクロ１１１ｂの出力信号２８に与えられ、他方の出力信号はマクロ素子３２の出力信号として、出力切替２２３を介してマクロ素子３２ｂに与えられる。
【００３６】
このように、各マクロに対応する下位側のブロック図に関する演算を順次実行する過程で、上位側にあるマクロの入出力信号またはマクロ素子で規定された入出力信号を用いるようにしているため、複数の上位ブロック図または中位ブロック図に共通かつ単一の中位ブロック図または下位ブロック図を有する階層記述方法が可能になる。さらに、機能表現上から特に必要のない共通回路との取り合い信号については大マクロまたは階層マクロに直接記述することなく、特定の入出力端子に入出力信号に関する名称を記述するようにしているため、上位ブロック図１１ａ、１１ｂを機能中心に簡潔かつ見やすく記述することができる。
【００３７】
マクロ素子を用いるに際しては、図４（ａ）に示すように、信号線、例えば入力信号線４３に接続されたマクロ素子４１のマークを記述するとともにマクロ素子４１に関する名称として、出力先識別信号名４１１を任意の文字列や記号あるいは図形で記述することができる。さらに出力信号線４４に接続されたマクロ素子４２として、そのマークを記述するとともに、マクロ素子４２の名称として入力元識別信号名４２１を任意の文字列や記号あるいは図形で記述することができる。この場合、各マクロ素子４１、４２の名称を番地として、この番地に入力信号線４３、出力信号線４４、出力先信号識別名４１１、入力元識別信号名４２１に関するデータを格納する。
【００３８】
この場合、図４（ｂ）に示すように、出力先識別信号名４１１と入力元識別信号名４２１を一致させることで、信号線を用いて接続関係を記述しなくてもマクロ素子４１、４２を記述することで信号の取り合いが可能となる。さらに、図（ｃ）に示すように、マクロ素子４１とマクロ素子４２の名称を一致させることで、１個の回路とｎ個の回路に関する接続関係を信号線で記述しなくても、マクロ素子４１、４２を記述することで１対ｎに関する回路の信号の取り合いが可能になる。
【００３９】
次に、上位ブロック図の共通回路となる中位ブロック図の入力信号を、上位ブロック図の大マクロでは記述を不要とするときの実施形態を図５にしたがって説明する。
【００４０】
図５（ａ）は、上位ブロック図１１の共通回路となる下位ブロック図１３の入力端子に対応した入力信号５２ａ、５２ｂを全て記述したときの例を示している。一方、図５（ｂ）は、上位ブロック図１１の共通回路となる下位ブロック図１３には大マクロ１１１の入力信号５２ａのみを記述し、大マクロ１１１には入力信号５２ｂの記述を省略し、下位ブロック図１３には、入力信号５２ｂの代わりに、初期設定値５４を示すマークを記述する。この初期設定値５４に関するマークはスイッチを介して演算素子１２１に接続されている。このような記述方法を採用すると、大マクロ１１１で特定の入力信号および信号名称の記述を省略した場合、下位ブロック図１３においては、入力信号５２ｂの代わりに、あらかじめ設定しておいた初期設定値５４を用いて演算を実行することができる。なお、下位ブロック図１３で初期設定値５４があらかじめ設定されていない入力信号を大マクロ１１１または階層マクロ側で省略したときには、エラーメッセージを出力する機能も同時に設けることができる。また、このような記述法は中位ブロック図にも適用することができる。
【００４１】
本実施形態によれば、大マクロまたは階層マクロには機能上必要な入力信号だけを記述すればよいため、上位ブロック図には機能を中心としたマークのみを記述することができる。また上位ブロック図または中位ブロック図に個々の機能や入力点に多少の相違がある場合でも柔軟に対応することができ、類似機能を有する多様な回路でも１種類の大マクロまたは階層マクロで共通化することができる。
【００４２】
次に、上位ブロック図または中位ブロック図の共通回路となる中位ブロック図または下位ブロック図の出力信号を、上位ブロック図または中位ブロック図の大マクロまたは階層マクロでは記述不要とするときの実施形態を図６にしたがって説明する。
【００４３】
図６（ａ）は、上位ブロック図１１の大マクロ１１１に、下位ブロック図１３の入力信号５２ａ、５２ｂ、出力信号５３ａ、５３ｂを全て記述するときの例を示している。一方、図６（ｂ）は、上位ブロック図１１の大マクロ１１１には、下位ブロック図１３の入出力信号のうち入力信号５２ａ、５２ｂ、出力信号５３ａのみを記述し、出力信号５３ｂの記述を省略したときの例を示している。なお、このような記述法は中位ブロック図と下位ブロック図との関係においても用いることができる。
【００４４】
本実施形態によれば、大マクロまたは階層マクロには機能上必要な出力信号のみを記述すればよいため、上位ブロック図または中位ブロック図に機能を中心としたマークや名称のみを記述することができる。また上位ブロック図または中位ブロック図の個々の機能や出力点に多少の相違がある場合でも、柔軟に対応することはできるため、類似機能を有する多用の回路でも、１種類の大マクロまたは階層マクロで共通化することができる。
【００４５】
次に、３階層のブロック図を（３＋ｎ）階層に拡張するときの実施形態を図７にしたがって説明する。
【００４６】
本実施形態においては、３階層のブロック図１１、１２、１３にｎ階層からなるブロック図７１、……７ｎを追加したものである。すなわち、３階層のブロック図のうちブロック図１１を上位ブロック図として、ブロック図１２を中位ブロック図として、ブロック図１３を下位ブロック図として用いているときに、上位ブロック図１１の上位側の階層に属するブロック図としてブロック図７１〜７ｎを設けたものである。
【００４７】
ブロック図７１〜７ｎを設けるに際して、ブロック図７１、……７ｎには、前述したように、上位ブロック図１１の階層マクロ１１２と中位ブロック図１２の対応関係と同様に、階層マクロ１１２をブロック図７１に設定し、この階層マクロ１１２の具体的構成が、その１階層下の上位ブロック図１１で表現される関係を持たせるようになっている。さらに、この階層関係を順次拡張し、ブロック図７ｎの階層マクロ１１２をその１階層下のブロック図で表現するようにしている。この場合ブロック図７ｎが最上位の階層に属するブロック図となり、ブロック図７ｎ〜１３により、（３＋ｎ）階層のブロック図を実現することができる。
【００４８】
本実施形態によれば、上位側の階層に属する要素のうち共通のものは下位側のブロック図で表現することができるため、下位側のブロック図の図面枚数を削減することができる。
【００４９】
前記各実施形態においては、上位側の階層に属するブロック図のうち共通の要素に関するものは下位側の階層に属するブロック図に最小限の要素として記述できるので、下位側の階層に属するブロック図の図面枚数を削減することができるとともに下位側のブロック図に関するデータの容量を削減することができる。
【００５０】
また前記実施形態においては、制御回路の各構成要素をブロック図に記述するときの実施形態について述べたが、本発明は制御プログラムの生成方法やブロック図の表示方法にも適用することができる。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、上位側の階層に属する要素のうち同一のものは下位側の階層に属するブロック図で最小限の要素として記述するようにしたため、上位側の階層に属するブロック図を簡潔にかつ見やすく記述することができるとともに下位側の階層に属するブロック図の枚数を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す図であって、制御回路の階層記述方法により作成されるブロック図の構成と、ブロック図に関する情報を入力してその処理結果を表示するためのプログラミングツールとの関係を示す構成図である。
【図２】複数の上位ブロック図が共通回路として中位ブロック図と下位ブロック図を有するときの構成を説明するための図である。
【図３】複数の上位ブロック図と下位ブロック図の信号の接続関係を説明するための図である。
【図４】マクロ素子を用いたときの信号の接続関係を説明するための図である。
【図５】大マクロの入力信号を省略するときの記述方法を説明するための図である。
【図６】大マクロの出力信号を省略するときの記述方法を説明するための図である。
【図７】ブロック図を（３＋ｎ）階層にしたときの構成を説明するための図である。
【符号の説明】
１ブロック図
２入力装置
３表示装置
４プログラミングツール
５ＣＰＵ
１１ａ、１１ｂ、１１ｃ上位ブロック図
１２ａ、１２ｂ中位ブロック図
１３ａ、１３ｂ下位ブロック図
１１１大マクロ
１１２階層マクロ
１２１演算素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control circuit hierarchy description method, and more particularly, to a control circuit hierarchy description method suitable for layered description of control circuit components described for creating a control device program.
[0002]
[Prior art]
The function of the program of the control device is expressed in the form of a control circuit diagram (hereinafter referred to as a block diagram) described using various means. As a description method of this block diagram, for example, as described in JP-A-7-271840 and JP-A-8-76819, a symbol that collectively characterizes a group of control functions constituting a control circuit. There is known a hierarchical description technique composed of an upper block diagram expressed using (hereinafter referred to as a macro) and a lower block diagram describing a detailed circuit of the macro. In addition, a technique for registering macros and lower-level block diagrams as parts and reusing them is also realized. Hierarchical description methods have been widely used mainly in the control field for process processing. For example, a wide variety of processes and their conditions are organized into a tree structure such as large process, medium process, and small process. Thus, it is possible to provide a form that can be easily approached when a designer or user creates a drawing or understands the function of an element created in the drawing.
[0003]
[Problems to be solved by the invention]
However, in the conventional hierarchical description technique, a description method in which a macro and a lower block diagram are made to correspond one-to-one and there are as many lower block diagrams as the number of macros is used, or a description in which lower block diagrams are shared Although the method is adopted, the macro and lower-level block diagrams match each other by matching the input point information and output point information. Depending on the purpose of the circuit, if even one point of input / output point information is different, the macro and the lower block diagram must be created separately.
[0004]
As a result, in the conventional hierarchical description method, the type and number of drawings increase, all the input / output point information in the lower block diagram is described in the upper macro, and the upper block diagram becomes complicated and described in the upper block diagram. There is a problem that it is difficult to understand the function of the selected element.
[0005]
An object of the present invention is to provide a hierarchical description method of a control circuit capable of expressing a block diagram simply and easily.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention inputs information related to a control circuit to an input device, processes the information input to the input device with a programming tool, and displays the processing result on the screen of the display device. When inputting information to the input device, the components of the control circuit are divided into a plurality of hierarchies according to their functions, and the symbolized marks corresponding to the functions of the elements of each hierarchy are set for each element. The mark of the element belonging to the highest hierarchy to the highest block diagram corresponding to the highest hierarchy respectively. Together with signal terminal group and signal line group Describe the elements belonging to the hierarchy lower than the highest level for each function. Simplified mark To the lower block diagram corresponding to each layer Together with signal terminal group and signal line group Describe and mark elements that belong to the highest level Terminal identification name or signal identification name for each signal terminal function for each signal terminal And the same mark Each signal terminal In Signal terminal Same for each function Terminal identification name or signal identification name And mark the element belonging to the hierarchy below the highest level Each signal terminal Is a mark of elements that belong to the highest hierarchy and whose functions are related to each other Signal terminals Interrelated with Terminal identification name or signal identification name or Marks of elements whose functions are related to each other among elements that are higher than the self-level Signal terminals Interrelated with The terminal identification name or signal identification name is assigned to each signal terminal. Described for each function As a logic when there are a plurality of the same marks in the same hierarchy and these elements share elements belonging to a hierarchy lower than this hierarchy, a plurality of elements on the upper side are assigned common elements on the lower side. Set control logic to be switched between each other according to terminal identification name or signal identification name The control circuit hierarchy description method is employed.
[0008]
In adopting the hierarchical description method of each control circuit, the following elements can be added.
[0009]
(1) The mark of the element belonging to the highest hierarchy is described in the highest block diagram together with the signal terminal group and the signal line group, and the mark of the element belonging to the hierarchy lower than the highest is shown in the lower block diagram And the signal line group.
[0010]
(2) Describe the mark of the element belonging to the highest hierarchy in the highest block diagram along with the input / output terminal group and signal line group, and input / output the mark of the element belonging to the hierarchy lower than the highest level in the lower block diagram It is described together with the terminal group and signal line group.
[0011]
(3) The mark of the element belonging to the highest hierarchy is described in the highest block diagram together with the specific signal terminal and the specific signal line, and the mark of the element belonging to the hierarchy lower than the highest is signaled in the lower block diagram. It is described together with the terminal group and the signal line group, a name is described in a specific mark among the elements belonging to the highest hierarchy, and the same name is described in the same mark among the specific marks.
[0012]
(4) When a name is described in a mark, a terminal name or a signal name is described in an input / output terminal of the mark.
[0013]
(5) When the name is described in the mark, the terminal name or the signal name is described in the signal terminal of the mark.
[0014]
(6) When a name is described in a mark, a terminal name or signal name is described in a signal terminal or input / output terminal of a specific mark.
[0015]
(7) Instead of multiple elements on the higher side switching the common element on the lower side according to the name, multiple elements on the higher side switch the common element on the lower side according to the terminal name or signal name. Set control logic.
[0016]
(8) In the lower block diagram, in place of a specific signal terminal and a specific signal line and a signal terminal and a signal line, the mark of an element that belongs only to the hierarchy lower than the highest level is replaced with the mark of another element. Associate and describe.
[0017]
(9) In the lower block diagram, in place of a specific input / output terminal or a specific signal line or signal line or signal line, the mark of an element belonging only to a hierarchy lower than the highest level is marked as another element mark. Describe in association with.
[0018]
(10) The mark and the identification name are described as a signal output destination terminal indicating a signal output destination in the vicinity of the mark of an element belonging to the highest hierarchy, and the mark is used as a signal input source terminal indicating a signal input source. Describe the identification name, describe the signal output destination identification name and the signal input source identification name indicating the signal input source, and belong to the highest hierarchy in the vicinity of the mark of the element belonging to the hierarchy lower than the highest hierarchy Describe the mark and identification name as a lower-level signal input source terminal that correlates with the signal output destination terminal described in the vicinity of the element mark, and describe it in the vicinity of the element mark that belongs to the highest hierarchy. The mark and the identification name are described as lower signal output destination terminals that are correlated with the signal input source terminals.
[0019]
(11) A plurality of identical signal output destination terminals and signal input source terminals exist in the vicinity of a plurality of marks belonging to the same hierarchy, and the plurality of signal output destination terminals and signal input source terminals are lower than this hierarchy. As the logic that shares the lower signal input source terminal and the lower signal output destination terminal described in the vicinity of the mark of the element belonging to, the multiple signal output destination terminals and signal input source terminals on the lower side Control logic to be used by switching the lower side signal input source terminal and the lower side signal output destination terminal to each other according to the terminal identification name is set.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0021]
FIG. 1 is a diagram showing an embodiment of the present invention, which is a programming tool for displaying a processing result by inputting information relating to the configuration of a block diagram created by the hierarchical description method of a control circuit and the block diagram. It is a block diagram which shows the relationship.
[0022]
In FIG. 1, when generating a program for a control device, information relating to a control circuit constituting the control device is input to the input device 2. When inputting information to the input device 2, the components of the control circuit are divided into a plurality of hierarchies, for example, upper, middle, and lower hierarchies according to their functions, and the functions of the elements belonging to each hierarchy are divided into the respective hierarchies. Marks that are symbolized in association with each other are set in each element, and marks of elements belonging to each layer are described in the upper block diagram 11, the middle block diagram 12, and the lower block diagram 13, respectively. Each of the block diagrams 11 to 13 is composed of a plurality of sheets, and each sheet has a plurality of marks characteristically symbolized as components of the control circuit. For example, in the upper block diagram 11a, a macro 111 (hereinafter referred to as a large macro) is set as a mark relating to an element. In the present embodiment, the macro 111 is defined as a large macro because the specific components of the macro 111 are composed of the operators 121 in the lower block diagram 13a. On the other hand, in the block diagram 11b, a macro 112 (hereinafter referred to as a hierarchical macro) is set as a mark. In this embodiment, the macro 112 is defined as a hierarchical macro because the specific configuration of the macro 112 is indicated by the arithmetic element 121 shown in the middle block diagram 12a. In addition, a macro 112 (hierarchical macro) is set in the upper block diagram 11c, and a large macro 111 is set in the middle block diagram 12b as a mark of an element related to the macro 112. Further, the mark of the arithmetic element 121 is set in the lower block diagram 13b showing the specific configuration of the large macro 111 as a mark of an element related to the element of the middle block diagram 12b.
[0023]
In describing the information about each component of the control circuit in the upper block diagram 11, the middle block diagram 12, and the lower block diagram 13, the mark of each component is described in each block diagram and the signal terminal group of the mark or Describe the input / output terminal group and signal line group, describe the terminal name or signal name for each function of each signal terminal in each signal terminal (or each input / output terminal) of the mark of the element belonging to the highest layer, and For each signal terminal (or input / output terminal) with the same mark, the same terminal name and signal name are described for each function of the signal terminal, and each signal terminal (or input) of the mark of the element belonging to the hierarchy lower than the highest level is described. Output terminal) is a terminal name or signal name that correlates with a signal terminal (or input / output terminal) of an element that belongs to the highest hierarchy among the elements that belong to the highest level. Among the elements belonging to higher levels, the terminal name or signal name that correlates with the signal terminal (or input / output terminal) of the element whose function is related to each other is the function of each signal terminal (or input / output terminal). It is going to be described in.
[0024]
Further, when the upper block diagrams 11a to 11c or the middle block diagrams 12a and 12b have the same elements, the block diagram on the lower side of the hierarchy to which the self belongs is shared, and therefore the same hierarchy is the same. As a logic when there are a plurality of marks and the plurality of elements share an element to which a lower hierarchy belongs, a plurality of higher elements name a plurality of lower elements, for example, terminal names or Control logic to be used by switching between each other is set according to the signal name, and this control logic is input as information.
[0025]
When information about each block diagram is input from the input device 2, the input information is processed by the block diagram input / display processing unit 41 of the programming tool 4 and then stored in the block diagram database 42 and the processing result. Is displayed on the display screen of the display device 3. When data relating to the block diagram is stored in the database 42 of the programming tool 4, a control program is generated based on the data stored in the database 42 by the control program generation processing unit 43, and the generated control program is stored in the CPU 5 for the control device. To be transferred to. The CPU 5 can execute various controls according to the generated control program. Since the basic arithmetic element 121 is an element having a fixed arithmetic function and a fixed symbol, data regarding the arithmetic element 121 is stored in the block diagram database 42 in advance.
[0026]
When inputting data relating to each block diagram, the operator confirms the display contents displayed on the display screen of the display device 3 while the upper block diagrams 11a to 11c, the middle block diagrams 12a and 12b, and the lower block diagram 13a. , 13b is input from the input device 2 using a keyboard or a mouse. The input procedure at this time describes information about the lower block diagrams 13a and 13b or the middle block 12a including circuit elements that are commonly used by fixing functions, and stores these data in the database 42. Next, block diagrams belonging to a higher hierarchy than the lower block diagrams 13a and 13b and the middle block diagram 12a, for example, data relating to the large macro 111 and the hierarchy macro 112 as data relating to the upper block diagrams 11a and 11b and the middle block diagram 12b. Are stored in the database 42. After the description regarding the middle block diagram 12b is completed, information regarding the hierarchical macro 112 is described as information regarding the upper block diagram 11c.
[0027]
At this time, the input signal and the output signal of the large macro 111 or the hierarchical macro 112 are described so that the signal names and the numbers match the input / output signals of the lower block diagrams 13a and 13b or the middle block diagrams 12a and 12b. Thereby, the signal connection relationship between the hierarchies of the large macro 111 or the hierarchical macro 112 and the lower block diagrams 13a and 13b or the middle block diagrams 12a and 12b is determined, and the operation of the large macro 111 or the hierarchical macro 112 is executed. Each time, an input signal necessary for each macro is given to the lower block diagram 13a or the middle block diagrams 12a and 12b, and the calculation result can be taken out as an output signal of the macro.
[0028]
Specifically, as shown in FIG. 2, when describing the hierarchical macros 112a and 112b as marks of elements having the same function in the upper block diagrams 11b and 11c, the input / output terminals (signals) of the hierarchical macros 112a and 112b As the names, the same signal names, for example, the input signal 23 and the output signal 24 are described in association with the signal terminals (input / output terminals). When each of the hierarchical macros 112a and 112b uses the intermediate block diagram 12b as a common circuit, the same input signal 23 and output signal 24 as the hierarchical macros 112a and 112b are applied to the input / output terminals (signal terminals) of the intermediate block diagram 12b. Describe. Furthermore, when the large macros 111a and 111b belonging to the middle block diagram 12b have the same function and each large macro uses the lower block diagram 13b in common, the same input signal 25 is input to the input / output terminals of the large macros 111a and 111b. The output signal 26 is described, and the input signal 25 and the output signal 26 having the same names as the large macros 111a and 111b are described at the input / output terminals of the lower block diagram 13b.
[0029]
Further, the upper block diagrams 11b and 11c set the input switching 211 and the output switching 221 as control logic for commonly using the middle block diagram 12b, and the large macros 111a and 111b in the middle block diagram 12b are lower block diagrams. Input switching 212 and output switching 222 are set as control logic that commonly uses 13b.
[0030]
Here, when performing the operations of the upper block diagrams 11b and 11c, when the upper block diagram 11c is performed after the operation of the upper block diagram 11b, the input signal of the hierarchical macro 112a is calculated when the upper block diagram 11b is calculated. 23 is given to the large macro 111a via the input switching 211. The input signal 25 of the large macro 111a is given as the input signal 25 of the lower block diagram 13b through the input switch 212. When the calculation according to the lower block diagram 13b is performed, the calculation result is given as an output signal 26 to the large macro 111a via the output circuit 222. When the output signal 26 of the large macro 111a is provided as the input signal 25 of the large macro 111b, the input signal 25 to the large macro 111b is provided as the input signal 25 of the lower block diagram 13b via the input switch 212. When the calculation according to the lower block diagram 13b is executed, the calculation result is given as the output signal 26 as the output signal 26 of the large macro 111b via the output switch 222. This output signal 26 is given as the output signal 24 of the hierarchical macro 112a via the output switch 221 as a signal indicating the calculation result according to the middle block diagram 12b.
[0031]
As described above, the switching logic of the input signals 23 and 25 and the output signals 24 and 26 for the common circuit is executed in the same manner when the upper block diagram 11c is operated next. In this way, each time the calculation of each macro is executed, the lower block diagram corresponding to each macro is sequentially calculated, and the input signal used for this calculation and the output signal indicating the calculation result are Since it is provided as an input signal and an output signal, a hierarchical description having a single middle block diagram or lower block diagram that is common to a plurality of upper block diagrams or middle block diagrams is possible.
[0032]
Next, an embodiment in which signal connection between hierarchies is determined without describing names related to input / output signals in specific input / output terminals of large macros or hierarchical macros will be described with reference to FIG.
[0033]
In FIG. 3, when the large macros 111a and 111b are described as marks having the same function among the elements belonging to the upper block diagrams 11a and 11b, a specific input is selected from the input / output terminals (signal terminals) of the large macros 111a and 111b. The input signal 27 and the output signal 28 are described as names only at the output terminals. Further, in the vicinity of each of the large macros 111a and 111b, as a signal output destination terminal indicating a signal output destination, the mark and an identification name, for example, the macro element 31a are described, and further as a signal input source mark indicating a signal input source The mark and identification name, for example, the macro element 32a are described. The macro elements 31a and 31b are described with the same name as signal output destination identification names, and the macro elements 32a and 32b are described with the same name as signal input source identification names. Further, an input switch 213 and an output switch 223 are set as logic for sharing the lower block diagram 13 using the macro elements 31a, 31b, 32a, and 32b.
[0034]
Here, when the operation of the upper block diagram 11b is executed after the operation of the upper block diagram 11a, the input signal 27 of the lower block diagram 13 when the upper block diagram 11a is calculated is given by the input signal 27 to the large macro 111a. As the other input signal, the signal input to the macro element 31 a is input to the macro element 31 via the input switch 213. When the operation according to the lower block diagram 13 is executed, one output signal 28 of the operation result is given as the output signal 28 of the large macro 111a, and the other output signal is used as the output signal of the macro element 32, and the output switching is performed. It is given to the macro element 32a via 223.
[0035]
Next, when executing the operation of the upper block diagram 11b, the input signal 27 to the large macro 111b is given as the input signal 27 of the lower block diagram 13, and the other input signal is the signal input to the macro element 31b. It is given to the macro element 31 via the switch 213. When the calculation according to the lower block diagram 13 is executed, one of the output signals resulting from this calculation is given as the output signal 28 to the output signal 28 of the large macro 111b, and the other output signal is the macro element. The output signal of 32 is supplied to the macro element 32b through the output switch 223.
[0036]
In this way, in the process of sequentially executing operations related to the block diagram on the lower side corresponding to each macro, the macro input / output signal on the upper side or the input / output signal defined by the macro element is used. A hierarchical description method is possible which is common to a plurality of upper block diagrams or middle block diagrams and has a single middle block diagram or lower block diagram. In addition, since the signal related to the common circuit that is not particularly necessary for functional expression is described directly in the large macro or hierarchical macro, the name related to the input / output signal is described in a specific input / output terminal. The upper block diagrams 11a and 11b can be described in a simple and easy-to-read manner with a focus on the function.
[0037]
When using a macro element, as shown in FIG. 4A, a mark of a macro element 41 connected to a signal line, for example, an input signal line 43 is described, and an output destination identification signal name is used as a name related to the macro element 41. 411 can be described by an arbitrary character string, symbol, or figure. Further, the mark can be described as the macro element 42 connected to the output signal line 44, and the input source identification signal name 421 can be described as an arbitrary character string, symbol, or figure as the name of the macro element 42. In this case, the names of the macro elements 41 and 42 are used as addresses, and data relating to the input signal line 43, the output signal line 44, the output destination signal identification name 411, and the input source identification signal name 421 are stored in this address.
[0038]
In this case, as shown in FIG. 4B, by matching the output destination identification signal name 411 and the input source identification signal name 421, the macro elements 41 and 42 are not described using a signal line. Signals can be exchanged by describing. Further, as shown in FIG. 2C, by matching the names of the macro element 41 and the macro element 42, the macro element can be connected without describing connection relations for one circuit and n circuits with signal lines. By describing 41 and 42, circuit signals relating to 1 to n can be exchanged.
[0039]
Next, an embodiment in which the description of the input signal of the middle block diagram, which is a common circuit of the upper block diagram, is not required in the large macro of the upper block diagram will be described with reference to FIG.
[0040]
FIG. 5A shows an example in which all of the input signals 52a and 52b corresponding to the input terminals of the lower block diagram 13 serving as a common circuit of the upper block diagram 11 are described. On the other hand, FIG. 5B shows only the input signal 52a of the large macro 111 in the lower block diagram 13 which is a common circuit of the upper block diagram 11, and omits the description of the input signal 52b in the large macro 111. In the lower block diagram 13, a mark indicating the initial set value 54 is described instead of the input signal 52b. The mark related to the initial setting value 54 is connected to the arithmetic element 121 through a switch. When such a description method is adopted, when the description of a specific input signal and signal name is omitted in the large macro 111, in the lower block diagram 13, an initial set value set in advance instead of the input signal 52b is used. 54 can be used to perform the operation. When an input signal for which the initial setting value 54 is not set in advance in the lower block diagram 13 is omitted on the large macro 111 or hierarchical macro side, an error message output function can be provided at the same time. Such a description method can also be applied to the middle block diagram.
[0041]
According to the present embodiment, only the input signal necessary for the function needs to be described in the large macro or the hierarchical macro, and therefore only the mark centered on the function can be described in the upper block diagram. In addition, even if there is a slight difference in individual functions and input points in the upper block diagram or the middle block diagram, it is possible to flexibly cope with various types of circuits having similar functions, even in one large macro or hierarchical macro. Can be
[0042]
Next, when the output signal of the middle block diagram or lower block diagram, which is a common circuit of the upper block diagram or middle block diagram, is not required to be described in the large macro or hierarchical macro of the upper block diagram or middle block diagram The embodiment will be described with reference to FIG.
[0043]
FIG. 6A shows an example in which all the input signals 52a and 52b and the output signals 53a and 53b in the lower block diagram 13 are described in the large macro 111 in the higher block diagram 11. On the other hand, in FIG. 6B, only the input signals 52a and 52b and the output signal 53a among the input / output signals of the lower block diagram 13 are described in the large macro 111 of the upper block diagram 11, and the description of the output signal 53b is described. An example when omitted is shown. Such a description method can also be used in the relationship between the middle block diagram and the lower block diagram.
[0044]
According to the present embodiment, only the output signals necessary for the function need be described in the large macro or the hierarchical macro, so that only the mark or name centering on the function is described in the upper block diagram or the middle block diagram. Can do. In addition, even if there are some differences in individual functions and output points of the upper block diagram or the middle block diagram, it is possible to flexibly cope with them, so even in a multipurpose circuit having similar functions, one kind of large macro or hierarchy Can be shared by macros.
[0045]
Next, an embodiment when the block diagram of the three layers is extended to the (3 + n) layer will be described with reference to FIG.
[0046]
In the present embodiment, block diagrams 71,..., 7n having n layers are added to the block diagrams 11, 12, and 13 having three layers. That is, when the block diagram 11 is used as an upper block diagram, the block diagram 12 is used as a middle block diagram, and the block diagram 13 is used as a lower block diagram among the three-layer block diagrams, Block diagrams 71 to 7n are provided as block diagrams belonging to the hierarchy.
[0047]
When providing the block diagrams 71 to 7n, the block macros 71,. 71, the specific configuration of this hierarchical macro 112 has a relationship expressed in the upper block diagram 11 below that one layer. Furthermore, this hierarchical relationship is sequentially expanded so that the hierarchical macro 112 in the block diagram 7n is represented by a block diagram one level below. In this case, the block diagram 7n is a block diagram belonging to the highest hierarchy, and a block diagram of the (3 + n) hierarchy can be realized by the block diagrams 7n to 13-13.
[0048]
According to the present embodiment, the common elements among the elements belonging to the upper hierarchy can be expressed by the lower block diagram, so that the number of drawings of the lower block diagram can be reduced.
[0049]
In each of the above-described embodiments, a block diagram related to a common element among block diagrams belonging to a higher hierarchy can be described as a minimum element in a block diagram belonging to a lower hierarchy. The number of drawings can be reduced, and the data capacity related to the lower block diagram can be reduced.
[0050]
In the above-described embodiment, the embodiment in which each component of the control circuit is described in the block diagram has been described. However, the present invention can also be applied to a control program generation method and a block diagram display method.
[0051]
【The invention's effect】
As described above, according to the present invention, the same elements among the upper layers are described as the minimum elements in the block diagram belonging to the lower layers. It is possible to describe the block diagram to which it belongs in a concise and easy-to-read manner and to reduce the number of block diagrams belonging to the lower hierarchy.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an embodiment of the present invention, a block diagram created by a control circuit hierarchy description method, and programming for inputting information about the block diagram and displaying the processing results It is a block diagram which shows the relationship with a tool.
FIG. 2 is a diagram for explaining a configuration when a plurality of upper block diagrams have a middle block diagram and a lower block diagram as a common circuit;
FIG. 3 is a diagram for explaining a connection relation of signals in a plurality of upper block diagrams and lower block diagrams.
FIG. 4 is a diagram for explaining a signal connection relationship when a macro element is used.
FIG. 5 is a diagram for explaining a description method when a large macro input signal is omitted;
FIG. 6 is a diagram for describing a description method when an output signal of a large macro is omitted.
FIG. 7 is a diagram for explaining a configuration when the block diagram is a (3 + n) hierarchy;
[Explanation of symbols]
1 Block diagram
2 input devices
3 display devices
4 Programming tools
5 CPU
11a, 11b, 11c Upper level block diagram
12a, 12b Middle block diagram
13a, 13b Lower block diagram
111 macro
112 level macro
121 arithmetic element

Claims

When information related to the control circuit is input to the input device, the information input to the input device is processed with a programming tool, and when the processing result is displayed on the screen of the display device, when inputting information to the input device, The control circuit components are divided into multiple hierarchies according to their functions, and each element is set to a symbol that is symbolized by associating the functions of the elements in each hierarchy with the marks of the elements belonging to the highest hierarchy. Describe together with the signal terminal group and signal line group in the top block diagram corresponding to the top layer respectively, and for the elements belonging to the layers below the top layer, the simplified marks corresponding to each function correspond to each layer write with lower block signal terminals and the signal lines in the illustration terminal identification name or credit for each function of each signal terminal to the signal terminals of the mark elements belonging to the topmost level It describes the identification name, and the same will describe the function same terminal identification name or signal identification names for each of the signal terminals to the respective signal terminals of the mark, the signal of the mark elements belonging to the lower side of the hierarchy than the most significant The terminal includes a terminal identification name or a signal identification name that correlates with a signal terminal of an element that is associated with the function among elements belonging to the highest hierarchy, or an element that belongs to a hierarchy higher than its own hierarchy. Describe the terminal identification name or signal identification name correlated with the signal terminal of the mark of the element whose function is mutually related for each function of each signal terminal, and there are a plurality of the same mark in the same hierarchy. element is switched to one another according to the terminal identification name or signal identification names common elements of a plurality of elements lower the upper as logic when sharing the elements belonging to the lower side of the hierarchy than the hierarchy Hierarchical description method of a control circuit and sets a control logic are.

When information related to the control circuit is input to the input device, the information input to the input device is processed with a programming tool, and when the processing result is displayed on the screen of the display device, when inputting information to the input device, The control circuit components are divided into multiple hierarchies according to their functions, and each element is set to a symbol that is symbolized by associating the functions of the elements in each hierarchy with the marks of the elements belonging to the highest hierarchy. Describe together with input / output terminal groups and signal line groups in the top block diagram corresponding to the top layer, and for elements belonging to the layers below the top layer, the simplified marks for each function correspond to each layer the lower block described in conjunction with input and output terminals and signal lines in the illustration terminal DN for each function of each input and output terminals to each of the input and output terminals of the mark elements belonging to the topmost level Or describing signal identification name, and the respective input and output terminals of the same mark function description same terminal identification name or signal identification names for each of the input and output terminals, the elements belonging to the lower side of the hierarchy than the most significant Each I / O terminal of the mark has a terminal identification name or signal identification name that correlates with the I / O terminal of the element whose function is related among the elements belonging to the highest hierarchy, or a higher level than its own hierarchy. Describe the terminal identification name or signal identification name that correlates with the input / output terminal of the element whose function is related among the elements belonging to the hierarchy for each function of each input / output terminal, and the same mark on the same hierarchy follow but the common element terminal identification name or signal identification names of the plurality of elements of the upper side lower side as a logical when plurality existence of these multiple elements share elements belonging to the lower side of the hierarchy than the hierarchy Hierarchical description method of a control circuit and setting a control logic for use by switching each other Te.

When information related to the control circuit is input to the input device, the information input to the input device is processed with a programming tool, and when the processing result is displayed on the screen of the display device, when inputting information to the input device, The control circuit components are divided into multiple hierarchies according to their functions, and each element is set to a symbol that is symbolized by associating the functions of the elements in each hierarchy with the marks of the elements belonging to the highest hierarchy. Describe together with specific signal terminals and specific signal lines in the highest block diagram corresponding to the highest hierarchy, and for each element belonging to the hierarchy lower than the highest hierarchy, a simplified mark for each function is assigned to each hierarchy. described with the corresponding lower block signal terminals and the signal lines in the illustration terminal identification for each function of each signal terminal to a specific signal terminals of the mark elements belonging to the topmost level Describes the name or signal identification name, and the specific signal terminals of the same mark to describe the same terminal identification name or signal identification name for each function of the signal terminals, the elements belonging to the lower side of the hierarchy than the most significant Each signal terminal of a mark has a terminal identification name or a signal identification name that correlates with a signal terminal of a mark of an element that has an interrelated function among elements belonging to the highest layer, or a layer that is higher than its own hierarchy. Describe the terminal identification name or signal identification name that correlates with the signal terminal of the mark of the element whose function is related among the elements to which it belongs, for each function of each signal terminal, and there are multiple identical marks in the same hierarchy according to the terminal identification name or signal identification names common elements of a plurality of elements lower the upper as logic when the plurality of elements share the elements belonging to the lower side of the hierarchy than the hierarchy Hierarchical description method of a control circuit and setting a control logic for use by each other switch.

When information related to the control circuit is input to the input device, the information input to the input device is processed with a programming tool, and when the processing result is displayed on the screen of the display device, when inputting information to the input device, The control circuit components are divided into multiple hierarchies according to their functions, and each element is set to a symbol that is symbolized by associating the functions of the elements in each hierarchy with the marks of the elements belonging to the highest hierarchy. Describe together with specific input / output terminals and specific signal lines in the top block diagram corresponding to the top layer, and for elements belonging to layers below the top layer, simplified marks for each function described with input and output terminals and signal lines on the lower block diagram corresponding to, for each function of each input and output terminals to a particular input and output terminals of the mark elements belonging to the topmost level Describes a terminal identification name or signal identification name, and the specific input and output terminals of the same mark function description same terminal identification name or signal identification names for each of the input and output terminals, the lower hierarchy than the most significant In each input / output terminal of the element mark belonging to, the terminal identification name or signal identification name associated with the input / output terminal of the element mark whose functions are related to each other among the elements belonging to the highest hierarchy, or its own Describe the terminal identification name or signal identification name that correlates with the input / output terminal of the mark of the element whose function is mutually related among the elements belonging to the hierarchy higher than the hierarchy for each function of each input / output terminal. same mark plurality exist or common elements of terminal identification name more elements of the upper as logic lower side when the plurality of elements share the elements belonging to the lower side of the hierarchy than the hierarchy Hierarchical description method of a control circuit and sets a control logic used to switch to another following No. identification name.

In the lower-level block diagram, as an alternative to the signal terminals and signal lines that deviate from the specific signal terminals and specific signal lines, describe the marks of elements that belong only to the hierarchy lower than the highest level in association with the marks of other elements 4. The hierarchical description method for a control circuit according to claim 3, wherein:

In the lower block diagram, instead of a specific input / output terminal or a signal terminal or signal line deviating from a specific signal line, the mark of an element that belongs only to the hierarchy lower than the highest level is associated with the mark of another element. 5. The hierarchical description method for a control circuit according to claim 4 , wherein the hierarchical description method is described.

The mark and identification name are described as a signal output destination terminal indicating the signal output destination in the vicinity of the mark of the element belonging to the highest hierarchy, and the mark and identification name are indicated as the signal input source terminal indicating the signal input source. Describe and describe the signal output destination identification name and the signal input source identification name indicating the signal input source. In the vicinity of the mark of the element belonging to the hierarchy lower than the highest rank, the mark of the element belonging to the highest hierarchy Describe the mark and identification name as a lower-level signal input source terminal that correlates with the signal output destination terminal described in the vicinity of the signal, and input the signal described in the vicinity of the mark of the element belonging to the highest level hierarchical Symbol of the control circuit according to claim 3, 4, 5, or 6, wherein be described as the mark identification names respectively as the lower side signal output destination terminal associated with the element terminals mutually Method.

There are a plurality of identical signal output destination terminals and signal input source terminals in the vicinity of a plurality of marks belonging to the same hierarchy, and the plurality of signal output destination terminals and signal input source terminals belong to a hierarchy lower than this hierarchy. As a logic that shares the lower side signal input source terminal and the lower side signal output destination terminal described in the vicinity of the mark, a plurality of higher side signal output destination terminals and signal input source terminals have a lower side common signal input. 8. The hierarchical description method for a control circuit according to claim 7 , wherein a control logic for switching between the original terminal and the lower signal output destination terminal according to the terminal identification name is set.