JP2943260B2 - Sequencer / loader circuit input method - Google Patents

Sequencer / loader circuit input method

Info

Publication number
JP2943260B2
JP2943260B2 JP17885790A JP17885790A JP2943260B2 JP 2943260 B2 JP2943260 B2 JP 2943260B2 JP 17885790 A JP17885790 A JP 17885790A JP 17885790 A JP17885790 A JP 17885790A JP 2943260 B2 JP2943260 B2 JP 2943260B2
Authority
JP
Japan
Prior art keywords
circuit
input
sequencer
standard
loader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17885790A
Other languages
Japanese (ja)
Other versions
JPH0467206A (en
Inventor
健一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP17885790A priority Critical patent/JP2943260B2/en
Publication of JPH0467206A publication Critical patent/JPH0467206A/en
Application granted granted Critical
Publication of JP2943260B2 publication Critical patent/JP2943260B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、マイクロ・コンピュータを使用してシーケ
ンス制御を行うプログラマブル・コントローラ(以下シ
ーケンサと呼称する)にシーケンス制御回路を入力する
機器のビジュアル・ローダの回路入力方式に関し、特
に、標準回路方式ローダの回路入力方式に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Industrial Field of the Invention The present invention relates to a visual controller of a device for inputting a sequence control circuit to a programmable controller (hereinafter referred to as a sequencer) for performing sequence control using a microcomputer. The present invention relates to a circuit input method of a loader, and more particularly, to a circuit input method of a standard circuit loader.

B.発明の概要 本発明は、シーケンサにシーケンス制御回路を入力す
るローダの回路入力方式において、 代番形式の標準回路をパターンとして入力し、そのパ
ターンをブール代数式で階層レベルに変換し、代番形式
に対応する入力表を作成し、それらを登録する標準回路
登録工程と、入力表を読み出し、その代番に素子番号と
接点形式を当て込んだのちブール代数式を演算し、シー
ケンス制御回路を展開する応用回路作成工程とを備える
ことにより、 キー入力回数を減らし、入力時間を大幅に短縮する技
術を提供するものである。
B. Summary of the Invention The present invention relates to a circuit input method for a loader that inputs a sequence control circuit to a sequencer. Creates an input table corresponding to the format, registers the standard circuit to register them, reads the input table, applies element numbers and contact types to the substitute numbers, calculates Boolean equations, and develops a sequence control circuit By providing an application circuit creation process, it is possible to provide a technology for reducing the number of key inputs and greatly reducing the input time.

C.従来の技術 シーケンサにシーケンス制御回路を入力するにはビジ
ュアル・ローダを使用することが多く、その入力はロー
ダの前面に配設されているシンボルキーで行われる。
C. Prior Art A visual loader is often used to input a sequence control circuit to a sequencer, and the input is performed by a symbol key arranged on the front of the loader.

第8図はシーケンス制御回路の一例を示す部分回路図
で、図中、1,2,4,6のシンボルはA接点を示し、3,5のシ
ンボルはB接点を示し、7のシンボルは出力命令,数字
部又はリレー番号を示している。このような回路を入力
するには、通常、第8図(b)の如き22回のキー操作を
行う。
FIG. 8 is a partial circuit diagram showing an example of the sequence control circuit. In the figure, symbols 1, 2, 4, and 6 indicate A contacts, symbols 3 and 5 indicate B contacts, and symbol 7 indicates an output. Indicates an instruction, a numeric part, or a relay number. To input such a circuit, 22 key operations are normally performed as shown in FIG. 8 (b).

但し、同図において は分岐シンボルである。However, in the figure Is a branch symbol.

D.発明が解決しようとする課題 上記の如きキー操作を回路入力の都度繰返していたの
では、手数も時間もかかり過ぎる。そこで、入力を簡単
にするために、標準回路方式の機能が付加されたローダ
が工夫された。これは、同様な回路パターンが反復して
使用される場合に、予めその回路を標準回路として登録
しておいて、所要の都度これを呼出し、リレー番号を変
更する方式である。例えば、第8図(a)に示した回路
を標準回路として登録しておけば、第9図に示すような
回路パターンに対しては、リレー番号を変更するだけで
よく、きわめて便利である。
D. Problems to be Solved by the Invention If the key operation as described above is repeated each time a circuit is input, it takes too much time and effort. Therefore, in order to simplify the input, a loader to which a function of the standard circuit system is added has been devised. According to this method, when a similar circuit pattern is used repeatedly, the circuit is registered in advance as a standard circuit, called up whenever necessary, and the relay number is changed. For example, if the circuit shown in FIG. 8A is registered as a standard circuit, it is very convenient to change the relay number for the circuit pattern shown in FIG. 9 only.

しかしながら、このような標準回路方式は回路パター
ンが少しでも変わると対応できないという難点があり、
例えば、第10図や第11図に示す回路に対しては従来通り
のキー操作で1回路ずつ入力するか、標準回路を展開し
たのち変更を行うほかはなく、多大の手間と時間を要し
ていた。
However, there is a drawback that such a standard circuit method cannot cope with a slight change in the circuit pattern.
For example, the circuits shown in FIGS. 10 and 11 must be input one by one using the conventional key operation, or the standard circuit must be expanded and then changed, requiring a lot of time and effort. I was

本発明は、このような課題に鑑みて創案されたもの
で、殆どシーケンス制御回路に対してキー入力回路を減
らし、入力時間を大幅に短縮するシーケンサ・ローダの
回路入力方式を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a circuit input method of a sequencer / loader that reduces the number of key input circuits for a sequence control circuit and greatly reduces input time. And

E.課題を解決するための手段 本発明における上記課題を解決するための手段は、シ
ーケンサに各シーケンス制御回路を入力するビジュアル
・ローダの回路入力方式において、代番形式の標準回路
をパターンとして入力し、該パターンをブール代数式で
階層レベルに変換し、代番形式に対応する入力表を作成
し、それらを登録する標準回路登録工程と、入力表を読
み出し、その代番に素子番号と接点形式を当て込んだの
ちブール代数式を演算し、シーケンス制御回路を展開す
る応用回路作成工程とを備えたシーケンサ・ローダの回
路入力方式によるものとする。
E. Means for Solving the Problems In order to solve the above problems in the present invention, in a circuit input method of a visual loader that inputs each sequence control circuit to a sequencer, a standard circuit of an alternate format is input as a pattern. Then, the pattern is converted into a hierarchical level by a Boolean equation, an input table corresponding to an alternate form is created, a standard circuit registration step of registering them, and the input table is read, and the element number and the contact form are read in the alternate number. , A Boolean equation is calculated, and an application circuit creation step of developing a sequence control circuit is performed by a circuit input method of a sequencer / loader.

F.作用 本発明は、大別して2つの技術改良によって、課題に
対処している。
F. Action The present invention addresses the problem by roughly two technical improvements.

1つは標準回路を代番形式で入力し、かつ代番に対応
する入力表を設定することで、これによりリレーや素子
番号が異なる場合に対処できる。
One is to input a standard circuit in the form of a substitute number and set an input table corresponding to the substitute number, thereby coping with a case where the relay and the element number are different.

もう1つは標準回路のパターンをブール代数式で階層
レベルに変換して入力することで、これによりパターン
が異なる場合に対処できる。
The other is to convert the pattern of the standard circuit into a hierarchical level by using a Boolean expression and input it, thereby coping with a case where the pattern is different.

第1図及び第2図は、本発明の実施例を兼ねて基本的
原理を示す工程図で、第1図は標準回路の登録工程を示
し、第2図は登録された標準回路に基づいて応用回路を
作成する工程を示している。第1図において、標準回路
登録工程は、代番形式の標準回路をパターンとして入力
する工程と、該パターンをブール代数式で階層レベルに
変換する工程と、代番方式に対応する入力表を作成する
工程と、それらを登録する工程とで成り、第2図におい
て、応用回路作成工程は、入力表を読み出す工程と、そ
の入力表の代番に素子番号を当て込む工程と、ブール代
数式を演算する工程と、演算によるシーケンス制御回路
を展開する工程とで構成されている。
FIG. 1 and FIG. 2 are process diagrams showing the basic principle also serving as an embodiment of the present invention. FIG. 1 shows a registration process of a standard circuit, and FIG. 2 shows a process based on the registered standard circuit. 4 shows a process of creating an application circuit. In FIG. 1, the standard circuit registration step is a step of inputting a standard circuit in an alternate form as a pattern, a step of converting the pattern into a hierarchical level by a Boolean equation, and creating an input table corresponding to the alternate system. In FIG. 2, the application circuit creation step includes a step of reading an input table, a step of assigning an element number to a substitute number of the input table, and a Boolean algebraic expression. It is composed of a step and a step of developing a sequence control circuit by calculation.

即ち、第1図に示す工程で登録された標準回路をしよ
うとすれば、第2図に示す工程で所望の応用シーケンス
制御回路を展開することが可能になるわけである。
That is, if the standard circuit registered in the process shown in FIG. 1 is used, a desired application sequence control circuit can be developed in the process shown in FIG.

G.実施例 以下、図面を参照して、本発明の実施例を詳細に説明
する。
G. Examples Hereinafter, examples of the present invention will be described in detail with reference to the drawings.

第1図及び第2図は、本発明の基本的原理図を兼ねて
一実施例を示す工程図である。第1図は、標準回路登録
の工程図で、第2図は、登録された標準回路に基づいて
応用回路を作成すれば応用回路作成の工程図である。
FIG. 1 and FIG. 2 are process diagrams showing an embodiment, which also serves as a basic principle diagram of the present invention. FIG. 1 is a process diagram for registering a standard circuit, and FIG. 2 is a process diagram for creating an application circuit if an application circuit is created based on the registered standard circuit.

標準回路登録の工程は、例えば、第8図に示したよう
に1回路分を受付けると、まず第3図に示す如く素子や
リレーの番号を代番Y1〜Y7に置換したのち、パターンと
して入力する。次に、入力された標準回路をブール代数
で表現する。第3図に示す回路は、下記の代数式で表現
される。
In the standard circuit registration process, for example, when one circuit is received as shown in FIG. 8, first, as shown in FIG. 3, the element and relay numbers are replaced with alternate numbers Y1 to Y7 and then input as patterns. I do. Next, the input standard circuit is expressed by Boolean algebra. The circuit shown in FIG. 3 is expressed by the following algebraic expressions.

(Y1+Y2)*(Y3+Y4*Y5+Y6)*Y7 この代数式を階層レベルで示すと第4図の如くにな
る。この階層レベルは代番形式で表現されているので、
その代番に対応する入力表を第5図に示す如く作成し、
階層レベルと共に登録(記憶)する。この時点では、入
力表は第1段の代番のみで、下段は空白になっている。
(Y1 + Y2) * (Y3 + Y4 * Y5 + Y6) * Y7 This algebraic expression is shown at the hierarchical level as shown in FIG. Since this hierarchy level is represented in an alternate form,
An input table corresponding to the substitute number is created as shown in FIG.
It is registered (stored) with the hierarchy level. At this point, the input table is only the first row, and the lower row is blank.

応用回路作成の工程は、1回路分を受付けて、登録さ
れている回路パターンと類似しているものがあれば、そ
の入力表を読み出し、入力表の代番に素子番号を当て込
む。このとき使用しない箇所は入力しないで空白のまま
にしておき、B接点の箇所は番号にBを付加する。第9
図に示した回路は第5図に示す入力表の(イ)欄の如く
になり、第10図に示した回路は入力表の(ロ)欄の如く
になり、第11図に示した回路は入力表の(ハ)欄の如く
になる。次に、そのブール代数式を演算して、積層レベ
ルを再現する。このとき、演算子の下位にぶら下がる層
が1つ以下の場合は演算子も省略する。その結果、例え
ば入力表(ロ)欄の場合は、100*(300+400B*500+6
00)*700となり、第6図に示すような階層レベルにな
る。これを応用回路に展開すると、第10図に示した回路
になって、正しくシーケンス制御回路が入力されたこと
がわかる。入力表の(ハ)欄の場合は(300+400*60
0)*700となって、第7図に示すような階層レベルにな
る。これを応用回路に展開すると、第11図に示した回路
になって、やはり正しくシーケンス制御回路が入力され
ていることがわかる。
In the application circuit creation process, one circuit is received, and if there is a circuit pattern similar to the registered circuit pattern, the input table is read and the element number is assigned to the substitute number of the input table. At this time, the unused portion is left blank without being input, and the B contact portion is added with B to the number. Ninth
The circuit shown in the figure is as shown in column (a) of the input table shown in FIG. 5, the circuit shown in FIG. 10 is shown as column (b) in the input table, and the circuit shown in FIG. Is as shown in column (c) of the input table. Next, the Boolean expression is calculated to reproduce the stacking level. At this time, the operator is also omitted when the number of layers below the operator is one or less. As a result, for example, in the case of the input table (b), 100 * (300 + 400B * 500 + 6
00) * 700, which is a hierarchical level as shown in FIG. When this is expanded to an application circuit, the circuit shown in FIG. 10 is obtained, and it can be seen that the sequence control circuit is correctly input. In the case of column (c) in the input table, (300 + 400 * 60
0) * 700, which is a hierarchical level as shown in FIG. If this is expanded to an application circuit, the circuit shown in FIG. 11 is obtained, and it can be seen that the sequence control circuit is also correctly input.

このように、本実施例では、簡単なキー操作で標準回
路を殆どのシーケンス制御回路に対応させることが可能
である。
As described above, in this embodiment, it is possible to make the standard circuit correspond to most of the sequence control circuits by a simple key operation.

H.発明の効果 以上、説明したとおり、本発明によれば、キー入力回
路を減らし、入力時間を大幅に短縮するシーケンサ・ロ
ーダの回路入力方式を提供することができる。
H. Effects of the Invention As described above, according to the present invention, it is possible to provide a circuit input method of a sequencer / loader in which the number of key input circuits is reduced and input time is significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本発明の基本的原理の工程図、第3
図は本発明の代番回路の説明図、第4図は本発明の階層
レベルの説明図、第5図は本発明の入力表の見本図、第
6図及び第7図は実施例の階層レベルの説明図、第8図
は従来例の説明図、第9図〜第11図は入力データの回路
図である。
1 and 2 are process diagrams of the basic principle of the present invention, and FIG.
FIG. 4 is an explanatory view of a substitute circuit of the present invention, FIG. 4 is an explanatory view of a hierarchical level of the present invention, FIG. 5 is a sample diagram of an input table of the present invention, FIG. 6 and FIG. FIG. 8 is an explanatory diagram of a conventional example, and FIGS. 9 to 11 are circuit diagrams of input data.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シーケンサに各シーケンス制御回路を入力
するビジュアル・ローダの回路入力方式において、 代番形式の標準回路をパターンとして入力し、そのパタ
ーンをブール代数式で階層レベルに変換し、代番形式に
対応する入力表を作成し、それら各種の標準回路をその
種別に対応する代番にして登録する標準回路登録工程
と、入力表を読み出し、その代番に対応した素子番号と
接点形式を当て込んだのちブール代数式を演算し、シー
ケンス制御回路を展開する応用回路作成工程とを備えた
ことを特徴とするシーケンサ・ローダの回路入力方式。
In a circuit input method of a visual loader for inputting each sequence control circuit to a sequencer, a standard circuit in an algebraic form is inputted as a pattern, and the pattern is converted into a hierarchical level by a Boolean algebraic expression. A standard circuit registration step of creating an input table corresponding to the above, and registering these various standard circuits as substitutes corresponding to the type, reading out the input table, and applying element numbers and contact types corresponding to the substitutes. A circuit input method for a sequencer / loader, characterized by comprising an application circuit creation step of calculating a Boolean equation and developing a sequence control circuit.
JP17885790A 1990-07-06 1990-07-06 Sequencer / loader circuit input method Expired - Lifetime JP2943260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17885790A JP2943260B2 (en) 1990-07-06 1990-07-06 Sequencer / loader circuit input method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17885790A JP2943260B2 (en) 1990-07-06 1990-07-06 Sequencer / loader circuit input method

Publications (2)

Publication Number Publication Date
JPH0467206A JPH0467206A (en) 1992-03-03
JP2943260B2 true JP2943260B2 (en) 1999-08-30

Family

ID=16055900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17885790A Expired - Lifetime JP2943260B2 (en) 1990-07-06 1990-07-06 Sequencer / loader circuit input method

Country Status (1)

Country Link
JP (1) JP2943260B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549487B2 (en) * 1992-09-08 1996-10-30 大同信号株式会社 Program logic operation method for relay connection logic processing
JP3321304B2 (en) * 1994-08-12 2002-09-03 株式会社東芝 Programming device
JP5777838B2 (en) * 2013-03-07 2015-09-09 三菱電機株式会社 Ladder program display program and ladder program display device

Also Published As

Publication number Publication date
JPH0467206A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
CA1121066A (en) Sequence display controlling method and controller
JP2943260B2 (en) Sequencer / loader circuit input method
JP2671793B2 (en) Program generator usage specification simulation method and apparatus
JP3733387B2 (en) Control circuit hierarchy description method
JP2000124598A (en) Generating method for inspection device data
JPS6043777A (en) Design support system
JP3696906B2 (en) Data input method and apparatus
JP3003058B2 (en) Substrate CAD system
JP3164730B2 (en) Tabular circuit description generator and method
JP2615091B2 (en) Circuit block pattern input device
JPH0210430A (en) Online program generating system
JP2821305B2 (en) Marking diagram generation processing method
JPH0231208A (en) Programming unit
JPH0743741B2 (en) Deployment connection diagram automatic creation method
JP2539049B2 (en) Satomi simulation device
JP3184302B2 (en) Schematic management method for integrated circuits
JPH03118664A (en) Trimming data generating method
JP2018180629A (en) Display device and display program
JPS6129907A (en) Programming device of programmable controller
JPH03194658A (en) Logical circuit diagram input/output device
JPH0328969A (en) Production of circuit diagram
JPH05314215A (en) Layout pattern generator
JPH04107783A (en) Circuit diagram input method
JPH0133851B2 (en)
JP2001188808A (en) Electric rule check device and method for semiconductor device