JPH0467206A - Circuit input system for sequencer loader - Google Patents
Circuit input system for sequencer loaderInfo
- Publication number
- JPH0467206A JPH0467206A JP17885790A JP17885790A JPH0467206A JP H0467206 A JPH0467206 A JP H0467206A JP 17885790 A JP17885790 A JP 17885790A JP 17885790 A JP17885790 A JP 17885790A JP H0467206 A JPH0467206 A JP H0467206A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- pattern
- standard
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000014509 gene expression Effects 0.000 claims description 12
- 230000000007 visual effect Effects 0.000 claims description 4
- 238000006467 substitution reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 241000610375 Sparisoma viride Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012800 visualization Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、マイクロ・コンピュータを使用してシーケン
ス制御を行うプログラマブル・コントローラ(以下シー
ケンサと呼称する)にシーケンス制御回路を入力する機
器のビジュアル・ローダの回路入力方式に関し、特に、
標準回路方式ローダの回路人力方式に関する。DETAILED DESCRIPTION OF THE INVENTION A. Industrial Field of Application The present invention is directed to visual visualization of equipment that inputs a sequence control circuit to a programmable controller (hereinafter referred to as a sequencer) that performs sequence control using a microcomputer. In particular, regarding the loader circuit input method,
This article relates to a manual circuit system for a standard circuit system loader.
B9発明の概要
本発明は、シーケンサにシーケンス制御回路を入力する
ローダの回路入力方式において、代番形式の標準回路を
パターンとして人力し、そのパターンをブール代数式で
階層レベルに変換し、代番形式に対応する入力表を作成
し、それらを登録する標準回路登録工程と、入力表を読
み出し、その代番に素子番号と接点形式を当て込んだの
ちブール代数式を演算し、シーケンス制御回路を展開す
る応用回路作成工程とを備えることにより、
キー人力回数を減らし、入力時間を大幅に短縮する技術
を提供するものである。B9 Summary of the Invention The present invention, in the circuit input method of a loader that inputs a sequence control circuit to a sequencer, manually inputs a standard circuit in an alternate number format as a pattern, converts the pattern into a hierarchical level using a Boolean algebraic expression, The standard circuit registration process involves creating input tables corresponding to the above and registering them, and the application involves reading out the input table, applying element numbers and contact types to the substitution numbers, and then calculating Boolean algebraic expressions to develop a sequence control circuit. This technology provides a technology that reduces the number of manual keystrokes and significantly shortens the input time by including a circuit creation process.
C9従来の技術
シーケンサにシーケンス制御回路を人力するにはビジュ
アル・ローダを使用することが多く、その入力はローダ
の前面に配設されているシンボルキーで行われる。C9 Prior Art A visual loader is often used to manually control a sequence control circuit in a sequencer, and input is performed using symbol keys provided on the front of the loader.
第8図はシーケンス制御回路の一例を示す部分回路図で
、図中、1,2.4.6のシンボルはA接点を示し、3
.5のシンボルはB接点を示し、7のシンボルは出力命
令、数字部又はリレ一番号を示している。このような回
路を人力するには、通常、第8図(b)の如き22回の
キー操作を行つ。FIG. 8 is a partial circuit diagram showing an example of a sequence control circuit. In the figure, symbols 1, 2, 4, and 6 indicate A contacts, and 3
.. The symbol 5 indicates a B contact, and the symbol 7 indicates an output command, a numerical part, or a relay number. To manually construct such a circuit, normally 22 key operations as shown in FIG. 8(b) are performed.
但し、同図においてm、IC,IB、Qは分岐シンボル
である。However, in the figure, m, IC, IB, and Q are branch symbols.
D1発明が解決しようとする課題
上記の如きキー操作を回路人力の都度繰返していたので
は、手数も時間もかかり過ぎる。そこで、入力を簡単に
するために、標準回路方式の機能が付加されたローダが
工夫された。これは、同様な回路パターンが反復して使
用される場合に、予めその回路を標準回路として登録し
ておいて、所要の都度これを呼出し、リレ一番号を変更
する方式である。例えば、第8図(a)に示した回路を
標準回路として登録しておけば、第9図に示すような回
路パターンに対しては、リレ一番号を変更するたけでよ
く、きわめて便利である。D1 Problems to be Solved by the Invention If the key operations as described above were repeated each time the circuit was operated manually, it would take too much effort and time. Therefore, in order to simplify input, a loader with standard circuit functions was devised. This is a method in which, when a similar circuit pattern is used repeatedly, the circuit is registered in advance as a standard circuit, and this is called every time necessary to change the relay number. For example, if the circuit shown in Figure 8(a) is registered as a standard circuit, then for a circuit pattern like the one shown in Figure 9, it is only necessary to change the relay number, which is extremely convenient. .
しかしながら、このような標準回路方式は回路パターン
が少しでも変わると対応できないという難点かあり、例
えば、第10図や第11図に示す回路に対しては従来通
りのキー操作で1回路ずつ入力するか、標準回路を展開
したのち変更を行うほかはなく、多大の手間と時間を要
していた。However, such a standard circuit system has the disadvantage that it cannot cope with even the slightest change in the circuit pattern.For example, for the circuits shown in Figures 10 and 11, input is made one circuit at a time using conventional key operations. Otherwise, the only option was to develop a standard circuit and then make changes, which required a great deal of effort and time.
本発明は、このような課題に鑑みて創案されたもので、
殆どのシーケンス制御回路に対してキー入力回路を減ら
し、入力時間を大幅に短縮するシーケンサ・ローダの回
路入力方式を提供することを目的としている。The present invention was created in view of these problems, and
The purpose of this invention is to provide a circuit input method for a sequencer/loader that reduces the number of key input circuits and significantly shortens the input time for most sequence control circuits.
98課題を解決するための手段
本発明における上記課題を解決するための手段は、シー
ケンサ?こ各シーケンス制御回路を入力するビジュアル
・ローダの回路人力方式において、代番形式の標準回路
をパターンとして入力し、該パターンをブール代数式で
階層レベルに変換し、代番形式に対応する入力表を作成
し、それらを登録する標準回路登録工程と、入力表を読
み出し、その代番に素子番号と接点形式を当て込んだの
ちブール代数式を演算し、シーケンス制御回路を展開す
る応用回路作成工程とを備えたシーケンサ・ローダの回
路入力方式によるものとする。98 Means for Solving the Problems The means for solving the above problems in the present invention is a sequencer? In the circuit manual method of the visual loader that inputs each sequence control circuit, a standard circuit in alternate number format is input as a pattern, the pattern is converted to a hierarchical level using a Boolean algebraic expression, and an input table corresponding to the alternate number format is created. It has a standard circuit registration process that creates and registers them, and an applied circuit creation process that reads an input table, applies the element number and contact type to the alternate number, and then calculates a Boolean algebraic expression to develop a sequence control circuit. This shall be based on the circuit input method of the sequencer/loader.
10作用
本発明は、大別して2つの技術改良によって、課題に対
処している。10 Effects The present invention addresses the problems through two major technical improvements.
1つは標準回路を代番形式で入力し、かつ代番に対応す
る入力表を設定することで、これによりリレーや素子番
号が異なる場合に対処できる。One method is to input the standard circuit in alternate number format and set an input table corresponding to the alternate numbers, thereby making it possible to deal with cases where the relay or element numbers are different.
もう1つは標準回路のパターンをブール代数式で階層レ
ベルに変換して入力することで、これによりパターンが
異なる場合に対処できる。The other method is to input the standard circuit pattern by converting it into hierarchical levels using Boolean algebraic expressions, which makes it possible to deal with cases where the patterns are different.
第1図及び第2図は、本発明の実施例を兼ねて基本的原
理を示す工程図で、第1図は標準回路の登録工程を示し
、第2図は登録された標準回路に基づいて応用回路を作
成する工程を示している。Figures 1 and 2 are process diagrams showing the basic principles of the present invention, with Figure 1 showing the process of registering a standard circuit, and Figure 2 showing the process of registering a standard circuit based on the registered standard circuit. It shows the process of creating an application circuit.
第1図において、標準回路登録工程は、代番形式の標準
回路をパターンとして入力する工程と、該パターンをブ
ール代数式で階層レベルに変換する工程と、代番形式に
対応する入力表を作成する工程と、それらを登録する工
程とで成り、第2図において、応用回路作成工程は、入
力表を読み出す工程と、その入力表の代番に素子番号を
当て込む工程と、ブール代数式を演算する工程と、演算
によるシーケンス制御回路を展開する工程とで構成され
ている。In FIG. 1, the standard circuit registration process includes a step of inputting a standard circuit in an alternate number format as a pattern, a step of converting the pattern into a hierarchical level using a Boolean algebraic expression, and creating an input table corresponding to the alternate number format. In FIG. 2, the applied circuit creation process consists of a process of reading an input table, a process of applying an element number to a substitute number in the input table, and a process of calculating a Boolean algebraic expression. The process consists of a step and a step of developing a sequence control circuit by calculation.
即ち、第1図に示す工程で登録された標準回路をしよう
すれば、第2図に示す工程で所望の応用シーケンス制御
回路を展開することが可能になるわけである。That is, by using the standard circuit registered in the process shown in FIG. 1, it becomes possible to develop a desired applied sequence control circuit in the process shown in FIG.
G、実施例
以下、図面を参照して、本発明の実施例を詳細に説明す
る。G. Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第1図及び第2図は、本発明の基本的原理図を兼ねて一
実施例を示す工程図である。第1図は、標準回路登録の
工程図で、第2図は、登録された標準回路に基づいて応
用回路を作成する応用回路作成の工程図である。FIGS. 1 and 2 are process diagrams showing one embodiment, which also serve as illustrations of the basic principle of the present invention. FIG. 1 is a process diagram of standard circuit registration, and FIG. 2 is a process diagram of application circuit creation in which an application circuit is created based on the registered standard circuit.
標準回路登録の工程は、例えば第8図に示したような1
回路分を受付けると、まず第3図に示す如く素子やリレ
ーの番号を代番Y1〜Y7に置換したのち、パターンと
して入力する。次に、入力された標準回路をブール代数
で表現する。第3図に示す回路は、下記の代数式で表現
される。The process of standard circuit registration is, for example, 1 as shown in Figure 8.
When a circuit is received, first, as shown in FIG. 3, the numbers of elements and relays are replaced with alternate numbers Y1 to Y7, and then input as a pattern. Next, the input standard circuit is expressed using Boolean algebra. The circuit shown in FIG. 3 is expressed by the following algebraic expression.
(Y1+y2)* (Y3+Y4*Y5+Y6)* Y
7この代数式を階層レベルで示すと第4図の如くになる
。この階層レベルは代番形式で表現されているので、そ
の代番に対応する入力表を第5図に示す如く作成し、階
層レベルと共に登録(記憶)する。この時点では、入力
表は第1段の代番のみで、下段は空白になっている。(Y1+y2)* (Y3+Y4*Y5+Y6)* Y
7 This algebraic expression is shown in the hierarchical level as shown in FIG. Since this hierarchical level is expressed in the form of a substitute number, an input table corresponding to the substitute number is created as shown in FIG. 5 and registered (stored) together with the hierarchical level. At this point, the input table only contains the alternate numbers in the first row, and the lower row is blank.
応用回路作成の工程は、1回路分を受付けて、登録され
ている回路パターンと類似しているものがあれば、その
入力表を読み出し、入力表の代番に素子番号を当て込む
。このとき使用しない箇所は入力しないで空白のままに
しておき、B接点の箇所は番号にBを付加する。第9図
に示した回路は第5図に示す入力表の(イ)欄の如くに
なり、第10図に示した回路は入力表の(ロ)欄の如く
になり、第11図に示した回路は入力表の(ハ)欄の如
くになる。次に、そのブール代数式を演算して、積層レ
ベルを再現する。このとき、演算子の下位にぶら下がる
層が1つ以下の場合は演算子も省略する。その結果、例
えば入力表の(ロ)欄の場合は、100* (300+
400B* 500 + 600)* 700となり、
第6図に示すような階層レベルになる。In the process of creating an applied circuit, one circuit is received, and if there is one similar to a registered circuit pattern, the input table is read out and the element number is applied to the alternate number in the input table. At this time, parts that are not used are left blank without input, and B is added to the number for the B contact part. The circuit shown in Figure 9 will look like column (A) of the input table shown in Figure 5, and the circuit shown in Figure 10 will look like column (B) of the input table, and the circuit shown in Figure 11 will look like column (B) of the input table. The circuit shown in column (c) of the input table looks like this. Next, the Boolean algebraic expression is computed to recreate the stacking levels. At this time, if there is one or less layers hanging below the operator, the operator is also omitted. As a result, for example, in the case of column (b) of the input table, 100 * (300 +
400B* 500 + 600)* 700,
The hierarchical level is as shown in FIG.
これを応用回路に展開すると、第10図に示した回路に
なって、正しくシーケンス制御回路が入力されたことが
わかる。入力表の(ハ)欄の場合は(300+400
*600)* 700となって、第7図に示すような階
層レベルになる。これを応用回路に展開すると、第11
図に示した回路になって、やはり正しくシーケンス制御
回路が入力されていることがわかる。When this is developed into an applied circuit, the circuit shown in FIG. 10 is obtained, and it can be seen that the sequence control circuit is correctly input. In the case of column (c) of the input table, (300+400
*600)* 700, resulting in a hierarchical level as shown in FIG. Developing this into an applied circuit, the 11th
The circuit shown in the figure shows that the sequence control circuit is correctly input.
このように、本実施例では、簡単なキー操作で標準回路
を殆どのシーケンス制御回路に対応させることが可能で
ある。In this way, in this embodiment, it is possible to make the standard circuit compatible with most sequence control circuits by simple key operations.
H0発明の効果
以上、説明したとおり、本発明によれば、キー入力回路
を減らし、入力時間を大幅に短縮するシーケンサ・ロー
ダの回路入力方式を提供することができる。H0 Effects of the Invention As described above, according to the present invention, it is possible to provide a circuit input method for a sequencer/loader that reduces the number of key input circuits and significantly shortens the input time.
第1図及び第2図は本発明の基本的原理の工程図、第3
図は本発明の代番回路の説明図、第4図は本発明の階層
レベルの説明図、第5図は本発明の入力表の見本図、第
6図及び第7図は実施例の階層レベルの説明図、第8図
は従来例の説明図、第9図〜第11図は入力データの回
路図である。
外1名
第3図
本発明の階層レベルの説明図
第5図
第6図
本発明の階層レベルの説明図
第7図
第8図
(a)
(b)
[j]ロロ国ロロヨロロ国日日ロ旧ロロロ日ヨロロEロ
ロロロ【E口
第9図
人力データの一例の回路図Figures 1 and 2 are process diagrams of the basic principle of the present invention;
The figure is an explanatory diagram of the alternate number circuit of the present invention, Figure 4 is an explanatory diagram of the hierarchical levels of the present invention, Figure 5 is a sample diagram of the input table of the present invention, and Figures 6 and 7 are the hierarchy of the embodiment. FIG. 8 is an explanatory diagram of the level, FIG. 8 is an explanatory diagram of a conventional example, and FIGS. 9 to 11 are circuit diagrams of input data. Figure 3 Explanatory diagram of the hierarchical levels of the present invention Figure 5 Figure 6 Explanatory diagram of the hierarchical levels of the present invention Figure 7 Figure 8 (a) (b) [j] Loro country Loro Yororo country Japan Japan Russia Former Rororo day Yororo E Rorororo [E mouth Figure 9 Circuit diagram of an example of human power data
Claims (1)
ジュアル・ローダの回路入力方式において、代番形式の
標準回路をパターンとして入力し、そのパターンをブー
ル代数式で階層レベルに変換し、代番形式に対応する入
力表を作成し、それらを登録する標準回路登録工程と、
入力表を読み出し、その代番に素子番号と接点形式を当
て込んだのちブール代数式を演算し、シーケンス制御回
路を展開する応用回路作成工程とを備えたことを特徴と
するシーケンサ・ローダの回路入力方式。(1) In the circuit input method of the visual loader that inputs each sequence control circuit to the sequencer, a standard circuit in alternate number format is input as a pattern, and the pattern is converted to a hierarchical level using a Boolean algebraic expression to support the alternate number format. A standard circuit registration process of creating input tables and registering them;
A circuit input method for a sequencer/loader characterized by comprising an applied circuit creation step of reading an input table, applying an element number and contact type to the substitution number, and then calculating a Boolean algebraic expression to develop a sequence control circuit. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17885790A JP2943260B2 (en) | 1990-07-06 | 1990-07-06 | Sequencer / loader circuit input method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17885790A JP2943260B2 (en) | 1990-07-06 | 1990-07-06 | Sequencer / loader circuit input method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0467206A true JPH0467206A (en) | 1992-03-03 |
JP2943260B2 JP2943260B2 (en) | 1999-08-30 |
Family
ID=16055900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17885790A Expired - Lifetime JP2943260B2 (en) | 1990-07-06 | 1990-07-06 | Sequencer / loader circuit input method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2943260B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06195418A (en) * | 1992-09-08 | 1994-07-15 | Daido Signal Co Ltd | Program logical operation method for relay connection logical processing |
JPH0854913A (en) * | 1994-08-12 | 1996-02-27 | Toshiba Corp | Programming device |
WO2014136240A1 (en) * | 2013-03-07 | 2014-09-12 | 三菱電機株式会社 | Ladder program display program and ladder program display device |
-
1990
- 1990-07-06 JP JP17885790A patent/JP2943260B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06195418A (en) * | 1992-09-08 | 1994-07-15 | Daido Signal Co Ltd | Program logical operation method for relay connection logical processing |
JPH0854913A (en) * | 1994-08-12 | 1996-02-27 | Toshiba Corp | Programming device |
WO2014136240A1 (en) * | 2013-03-07 | 2014-09-12 | 三菱電機株式会社 | Ladder program display program and ladder program display device |
CN105074591A (en) * | 2013-03-07 | 2015-11-18 | 三菱电机株式会社 | Ladder program display program and ladder program display device |
Also Published As
Publication number | Publication date |
---|---|
JP2943260B2 (en) | 1999-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0467206A (en) | Circuit input system for sequencer loader | |
JP3733387B2 (en) | Control circuit hierarchy description method | |
JPH05100730A (en) | Programming device for motion controller | |
JPS58158704A (en) | Plc of time chart input system | |
JPS6043777A (en) | Design support system | |
JPS6143725B2 (en) | ||
JPS55143607A (en) | Process controller | |
JPS61249109A (en) | Interactive program generating system for numerical control device | |
JPS6129907A (en) | Programming device of programmable controller | |
JPH0231208A (en) | Programming unit | |
JP3184302B2 (en) | Schematic management method for integrated circuits | |
JPH0210430A (en) | Online program generating system | |
JPH03116223A (en) | Screen control system for input of variable length data | |
JPH03201033A (en) | Symbol data structure for expert system | |
JPS58169676A (en) | Drawing retrieving device | |
JPS6041104A (en) | Sequence control device | |
JPH03268173A (en) | Device for extracting circuit difference | |
JPS6395579A (en) | Logical simulation system for digital circuit | |
JPH04107783A (en) | Circuit diagram input method | |
JPH11202910A (en) | Display method, generating method, and correcting method for sequence diagram and logic diagram and their correspondence relation information generating method | |
JPH02306658A (en) | Auxiliary circuit for test on large scale lsi | |
JPH0486952A (en) | Computer aided designing device | |
JPH07129643A (en) | Graphic editing device | |
JPS62276664A (en) | System simulation device | |
JPH05158596A (en) | User interface unifying system |