JP3733181B2 - Semiconductor mounting substrate and manufacturing method thereof - Google Patents
Semiconductor mounting substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP3733181B2 JP3733181B2 JP23309196A JP23309196A JP3733181B2 JP 3733181 B2 JP3733181 B2 JP 3733181B2 JP 23309196 A JP23309196 A JP 23309196A JP 23309196 A JP23309196 A JP 23309196A JP 3733181 B2 JP3733181 B2 JP 3733181B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- base material
- adhesive
- convex structure
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体搭載用基板、特には放熱体の接合構造に特徴を有する半導体搭載用基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来より、ICチップやLSIチップ等を搭載するための半導体搭載用基板が知られている。
【0003】
図9,図10に示されるように、この種の半導体搭載用基板71を構成するプリント配線板72は、半導体搭載部となるべき位置に開孔73を備えている。このプリント配線板72の片側面には、熱硬化性樹脂からなる接着剤74を介して金属製の放熱板75が接合されている。
【0004】
上記のような半導体搭載用基板71を作製する場合、放熱板75の接合は、例えば次のような方法で行われる。
第1の方法は、極めてCステージに近いBステージ(半硬化状態)のフィルム状接着剤を用いる方法である。この方法では、前記フィルム状接着剤を所定の形状に切断し、それをプリント配線板72と放熱板75との間に配置する。そして、この状態で加圧加熱することにより接着剤を熱硬化させ、プリント配線板72と放熱板75とを一体化させる。
【0005】
第2の方法は、印刷による方法である。この方法では、インク状接着剤をプリント配線板72に印刷した後、そのプリント配線板72に放熱板75を積層する。そして、この状態で加熱することにより、プリント配線板72と放熱板75とを一体化させる。
【0006】
第3の方法は、ディスペンサによる方法である。この方法では、インク状接着剤をディスペンサを用いて所定の形状に塗布した後、そのプリント配線板72に放熱板75を積層する。そして、この状態で加熱することにより、プリント配線板72と放熱板75とを一体化させる。
【0007】
【発明が解決しようとする課題】
ところが、上記の従来技術には以下のような問題がある。
半硬化状態のフィルム状接着剤を用いる第1の方法には、1)硬化状態がCステージに近いため接着力が弱い、2)フィルム状接着剤は高価である、3)半硬化状態をコントロールすることが困難なため樹脂フロー量が安定しない等の問題がある。図9には、樹脂フロー量が不安定なため接着剤74が過剰に流出し、半導体搭載部が汚れてしまった状態が示されている。逆に、図10には、接着剤74中にボイド76ができ、プリント配線板72と放熱板75との間の密着性が悪くなった状態が示されている。
【0008】
印刷による第2の方法では、外気温度の影響を受けやすく、接着剤74の塗布厚さが不安定になりやすい。このため、接着剤74のフロー量をコントロールすることが難しく、充分な密着性を得ることができない。
【0009】
ディスペンサを用いる第3の方法は、他の方法に比較して時間がかかるため、生産効率に劣っている。
本発明は上記の課題を解決するためなされたものであり、その目的は、半導体搭載部の汚れがなく、しかも基材と放熱体との間の密着性に優れた半導体搭載用基板を提供することにある。
【0010】
また、本発明の別の目的は、上記の優れた半導体搭載用基板を低コストでかつ効率よく製造することができる方法を提供することにある。
【0011】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、半導体搭載部となるべき位置に開孔を有する基材に対し接着剤を介して放熱体が接合されている半導体搭載用基板であって、前記放熱体に突設され、高さが均一な凸状構造物と、前記基材の放熱体接合面側における前記開孔の縁部にある導体層をエッチングすることによって形成された段差と、を備え、その段差に前記凸状構造物を係合することで前記凸状構造物の頭部が同段差の底面に当接するように配置されていることを特徴とする半導体搭載用基板をその要旨とする。
【0012】
請求項2に記載の発明では、半導体搭載部となるべき位置に開孔を有する基材に対し接着剤を介して放熱体が接合されている半導体搭載用基板であって、前記放熱体の複数箇所に突設され、高さが均一な凸状構造物と、前記基材の放熱体接合面側における前記開孔の周囲にある導体層をエッチングすることによって形成された複数の嵌合凹部と、を備え、それらの嵌合凹部に前記凸状構造物を嵌合することで前記凸状構造物の頭部が同嵌合凹部の底面に当接するように配置されていることを特徴とする半導体搭載用基板をその要旨とする。
【0013】
請求項3に記載の発明では、請求項1または請求項2において、前記放熱体の外周部と前記導体層とを接合する固定用のはんだをさらに備えることをその要旨とする。
【0014】
請求項4に記載の発明は、半導体搭載部となるべき位置に開孔を有する基材に対し接着剤を介して放熱体が接合されている半導体搭載用基板を製造する方法であって、前記放熱体に突設し、高さが均一な凸状構造物を形成する工程と、前記基材の放熱体接合面側における前記開孔の縁部にある導体層をエッチングすることによって段差を形成する工程と、前記基材の放熱体接合面に接着剤を印刷塗布した後、前記段差に前記凸状構造物を係合し、前記凸状構造物の頭部を同段差の底面に当接させ、前記接着剤を介して前記放熱体を前記基材に接合し、前記放熱体及び前記基材を一体化する工程と、を含むことを特徴とする半導体搭載用基板の製造方法をその要旨とする。
【0015】
請求項5に記載の発明は、半導体搭載部となるべき位置に開孔を有する基材に対し接着剤を介して放熱体が接合されている半導体搭載用基板を製造する方法であって、前記放熱体の複数箇所に突設し、高さが均一な凸状構造物を形成する工程と、前記基材の放熱体接合面側における前記開孔の周囲にある導体層をエッチングすることによって複数の嵌合凹部を形成する工程と、前記基材の放熱体接合面に接着剤を印刷塗布した後、前記複数の嵌合凹部に前記凸状構造物を嵌合し、前記凸状構造物の頭部を同嵌合凹部の底面に当接させ、前記接着剤を介して前記放熱体を前記基材に接合し、前記放熱体及び前記基材を一体化する工程と、を含むことを特徴とする半導体搭載用基板の製造方法をその要旨とする。
【0016】
以下、本発明の「作用」について説明する。
請求項1に記載の発明によると、放熱体に突設された高さが均一な凸状構造物は、自身の頭部を基材側の段差に当接させることにより、基材と放熱体との隙間を一定距離に保持する。従って、接着剤が過剰に流出することがなくなり、半導体搭載部の汚れが防止される。また、接着剤中にボイドができることがなくなり、基材と放熱体との間に高い密着性が確保される。以上のことに加えて、前記凸状構造物はいわばダムのような働きをするため、それによっても半導体搭載部への接着剤の過剰な流出が防止される。さらに、この構成であると、放熱体接合面側に形成された段差に凸状構造物が係合することができるため、基材に対する放熱体の位置決め精度が高くなり、間接的に生産効率も向上する。
【0017】
請求項2に記載の発明によると、放熱体に突設された高さが均一な複数の凸状構造物は、自身の頭部を基材側の嵌合凹部の底面に当接させることにより、基材と放熱体との隙間を一定距離に保持する。従って、接着剤が過剰に流出することがなくなり、半導体搭載部の汚れが防止される。また、接着剤中にボイドができることがなくなり、基材と放熱体との間に高い密着性が確保される。さらに、この構成であると、放熱体接合面側に形成された各嵌合凹部に各凸状構造物が嵌合することができるため、基材に対する放熱体の位置決め精度が高くなり、間接的に生産効率も向上する。
【0019】
請求項1,2に記載の発明によると、導体層のエッチングによれば段差や嵌合凹部を基材における正確な位置に形成することができるため、基材に対する放熱体の位置決め精度もより高くなる。勿論、この場合、段差や嵌合凹部の深さも均一になる。
【0020】
請求項4,5に記載の発明によると、凸状構造物の形成及び接着剤の塗布をともに印刷により行なっているため、高価なフィルム状接着剤を使用する必要がなく、半導体搭載用基板の低コスト化が図られる。また、ディスペンサを使用した場合に比較して作業が短時間で済むため、半導体搭載用基板を効率よく生産することができる。なお、凸状構造物を形成する本発明の方法によると、接着剤の塗布厚さが不安定になることもないため、フロー量のコントロールも容易になる。
【0021】
【発明の実施の形態】
[第1の実施の形態]
以下、本発明の半導体搭載用基板及びその製造方法を具体化した一実施形態を図1,図2に基づき詳細に説明する。
【0022】
この半導体搭載用基板1は、基材としてのプリント配線板2と、そのプリント配線板2に対しエポキシ系接着剤4を介して接合された放熱体としてのメタルスラグ3とを備えている。前記プリント配線板2は、半導体搭載部となるべき位置に略正方形状の開孔5を有する4層板である。本実施形態では、プリント配線板2の寸法は50mm×50mmであり、開孔5の寸法は13mm×13mmである。
【0023】
前記開孔5の内壁面に形成されたパッド形成用段部の上面には、多数のボンディングパッド6(いわゆるセカンドパッド)が設けられている。これらのボンディングパッド6と、メタルスラグ3に搭載されたLSIチップ7上にある図示しないボンディングパッド(いわゆるファーストパッド)とは、ボンディングワイヤ8を介して電気的に接続されている。開孔5の周囲には、多数のめっきスルーホール(図示略)が形成されている。これらのめっきスルーホール内には、外部接続端子としてのI/Oピン10が嵌入されている。同I/Oピン10の一方の端部は、プリント配線板2の上面(即ち放熱体非接合面)に突出した状態となっている。そして、前記各ボンディングパッド6と各I/Oピン10とは、プリント配線板2の内層にある配線パターン11によって電気的に接続されている。
【0024】
プリント配線板2の下面(即ち放熱体接合面)には、放熱体接合用パターン12が前記開孔5を包囲するように形成されている。本実施形態の場合、この放熱体接合用パターン12の寸法は26mm×26mm×35μm に設定されている。なお、かかる放熱体接合用パターン12は、例えばプリント配線板2において外層となる導体層をエッチングすることによって形成されることができる。そして、この放熱体接合用パターン12には、はんだ13によりメタルスラグ3が接合されている。
【0025】
本実施形態では、正方形状をした銅板(24mm×24mm×1mm)がメタルスラグ3として使用されている。なお、このような銅板以外に、例えばりん青銅やコバール等からなる高熱伝導性金属板を使用したり、窒化アルミニウムやアルミナ等のような高熱伝導性セラミックス板を使用してもよい。また、前記メタルスラグ3において開孔5から露出している部分は、半導体としてのLSIチップ7を搭載するための半導体搭載部となっている。そして、ここに搭載されたLSIチップ7は、耐湿性等の向上を図るべく、封止樹脂14によって全体的に封止されている。
【0026】
ここで、メタルスラグ3の片面において前記開孔5に対応する位置には、凸状構造物としての内周側枠体15が突設されている。本実施形態の内周側枠体15は、開孔5のサイズに略等しい大きさ(13mm×13mm)である。従って、この内周側枠体15は、ちょうど開孔5に対して嵌合するようになっている。また、前記内周側枠体15の幅は0.8mmであり、その高さは均一かつ100μm である。ここでは、熱硬化性樹脂の印刷・熱硬化によって内周側枠体15を形成することとしている。
【0027】
メタルスラグ3の片面において内周側枠体15の周囲には、高さが均一であって開孔5のサイズよりもひとまわり大きな凸状構造物としての外周側枠体16が突設されている。このような外周側枠体16の高さは、40μm〜200μmであることがよい。本実施形態ではこの高さを60μmに設定している。また、前記外周側枠体16の寸法は20mm×20mmであり、その幅は0.8mmである。ここでは、内周側枠体15と同じく、熱硬化性樹脂の印刷・熱硬化によって外周側枠体16を形成することとしている。そして、外周側枠体16の頭部は、放熱体接合面に放熱体接合用パターン12に当接するようにして配置されている。
【0028】
次に、この半導体搭載用基板1を製造する手順の一例を紹介する。
まず、従来公知のサブトラクティブプロセスに従い、プリント配線板2を作製する。即ち、あらかじめ内層配線パターン11が形成された内層基板の両面に、プリプレグを介してそれぞれ銅箔を貼着する。そして、このような積層物における銅箔をエッチングすることにより、所定部分に放熱体接合用パターン12を形成する。この後、開孔5の穴あけ及びピン立て等の工程を実施する。
【0029】
次に、メタルスラグ3の片面に熱硬化性樹脂を印刷しかつそれを熱硬化させることにより、内周側枠体15及び外周側枠体16を形成する。なお、内周側枠体15及び外周側枠体16の形成は、別々に行われても同時に行われてもよい。
【0030】
次いで、プリント配線板2の下面にあらかじめ熱硬化性のエポキシ系接着剤4を150μm 厚で塗布しておき、この状態で開孔5に対して内周側枠体15を嵌合させ、さらに加熱により接着剤4を熱硬化させる。その結果、接着剤4の接着力によってプリント配線板2にメタルスラグ3が仮固定される。このとき、内周側枠体15は、プリント配線板2に対してメタルスラグ3を位置決めする際のガイドとして機能するとともに、半導体搭載部への接着剤4の流出を防止するダムとしても機能する。また、頭部を放熱体接合面に当接させている外周側枠体16は、プリント配線板2とメタルスラグ3との隙間を一定距離に保持することで接着剤4の厚さを適正に確保するためのスペーサとして機能する。なお、かかる外周側枠体16は、接着剤4の流出防止についてもある程度貢献する。
【0031】
この後、メタルスラグ3の外周部に対してはんだ付けを行うことにより、メタルスラグ3をプリント配線板2に完全に固定する。次いで、LSIチップ7を半導体搭載部に搭載した後にワイヤボンディングを実施し、さらに封止樹脂14による樹脂封止を行う。以上の結果、所望の半導体搭載用基板1を得ることができる。
【0032】
さて、ここで本実施形態において特徴的な作用効果を列挙する。
(イ)本実施形態では、高さが均一な凸状構造物としての外周側枠体16を放熱体であるメタルスラグ3に突設し、かつそのメタルスラグ3の頭部をプリント配線板2の放熱体接合面に当接させるようにして配置している。このため、外周側枠体16の頭部が放熱体接合面に当接することにより、プリント配線板2とメタルスラグ3との隙間が一定距離に保持される。従って、接着剤4が過剰に流出することがなくなり、半導体搭載部の汚れを防止することができる。また、接着剤4中にボイドができることがなくなり、プリント配線板2とメタルスラグ3との間に高い密着性を確保することができる。なお、外周側枠体16を形成する本実施形態によると、接着剤4の塗布厚さが不安定になることもないため、フロー量のコントロールも従来に比較して容易になる。
【0033】
(ロ)本実施形態では、外周側枠体16及び内周側枠体15の形成並びに接着剤4の塗布を、ともに印刷により行なっている。このため、高価なフィルム状接着剤を使用する必要がなく、従来に比べて半導体搭載用基板1の低コスト化を図ることができる。また、印刷法であると、例えばディスペンサを使用した場合に比較して作業が短時間で済むため、半導体搭載用基板1を効率よく生産することができる。
[第2の実施の形態]
次に、図3に基づいて実施形態2の半導体搭載用基板21を説明する。なお、ここでは実施形態1との相違点を中心に述べ、共通点については同じ部材番号を付すのみとする。
【0034】
この半導体搭載用基板21は、実施形態1のときのような内周側枠体15とは若干異なる内周側枠体22が凸状構造物として突設されている。この内周側枠体22は、高さが均一であって開孔5のサイズに略等しい大きさ(13.5mm×13.5mm)を有している。前記内周側枠体22の幅は0.8mmであり、その高さは均一かつ60μm である。なお、内周側枠体22は、実施形態1と同じく熱硬化性樹脂の印刷・熱硬化によって形成される。
【0035】
一方、プリント配線板2の放熱体接合面側における開孔5の縁部には、前記内周側枠体22が係合しうる段差23(本実施形態では高さ35μm )が全周にわたって形成されている。この内周側枠体22は、自身の頭部を段差23の底面に当接させるようにして配置される。その結果、プリント配線板2とメタルスラグ3との隙間が一定距離に保持されるようになっている。
【0036】
次に、この半導体搭載用基板21を製造する手順の一例を紹介する。
まず、従来公知のサブトラクティブプロセスに従い、プリント配線板2を作製する。即ち、あらかじめ内層配線パターン11が形成された内層基板の両面に、プリプレグを介してそれぞれ銅箔を貼着する。そして、このような積層物における銅箔をエッチングすることにより、所定部分に放熱体接合用パターン12を形成する。その際、放熱体接合用パターン12の一部に段差23を形成する。この後、開孔5の穴あけ及びピン立て等の工程を実施する。
【0037】
次に、メタルスラグ3の片面に熱硬化性樹脂を印刷しかつそれを熱硬化させることにより、内周側枠体22及び外周側枠体16を形成する。このような印刷工程を行った後、実施形態1の手順に従って半導体搭載用基板21を製造する。
【0038】
さて、ここで本実施形態において特徴的な作用効果を列挙する。
(イ)本実施形態の半導体搭載用基板21は、実施形態1と同じく外周側枠体16を備えているため、前記実施形態1において述べた効果イを奏することはいうまでもない。特に、本実施形態では、外周側枠体16ばかりでなく好適な内周側枠体22も突設しているため、半導体搭載部の汚れ防止や密着性の確保等について相乗的な効果を期待することができる。即ち、凸状構造物である内周側枠体22はいわばダムのような働きをすることで、半導体搭載部への接着剤4の過剰な流出を防止するからである。
【0039】
(ロ)さらに、本実施形態の構成であると、放熱体接合面側に形成された段差23に内周側枠体22を係合させることができる。このため、プリント配線板2に対するメタルスラグ3の位置決め精度が高くなり、間接的に生産効率も向上する。また、導体層のエッチングにより段差23を形成していることから、段差23をプリント配線板2における正確な位置に形成することができる。このことも位置決め精度の向上に寄与している。
【0040】
(ハ)本実施形態では、外周側枠体16及び内周側枠体22の形成並びに接着剤4の塗布を、ともに印刷により行なっている。このため、高価なフィルム状接着剤を使用する必要がなく、従来に比べて半導体搭載用基板21の低コスト化を図ることができる。また、印刷法であると、例えばディスペンサを使用した場合に比較して作業が短時間で済むため、半導体搭載用基板21を効率よく生産することができる。
[第3の実施の形態]
次に、図4,図5に基づいて実施形態3の半導体搭載用基板31を説明する。なお、ここでは実施形態2との相違点を中心に述べ、共通点については同じ部材番号を付すのみとする。
【0041】
この半導体搭載用基板31では、内周側枠体22の周囲にある凸状構造物の形状が大きく相違している。即ち、メタルスラグ3の片面において各コーナー部近傍には、円柱状の突起32(本実施形態では高さ60μm ,直径1mm弱)が凸状構造物としてそれぞれ突設されている。なお、これら4つの突起32は、熱硬化性樹脂の印刷・熱硬化によって形成される。
【0042】
一方、プリント配線板2の放熱体接合面側において各突起32に対応する位置には、突起32が嵌合しうる断面円形状の嵌合凹部33(本実施形態では深さ35μm )が形成されている。これらの突起32は、自身の頭部を嵌合凹部33の底面に当接させるようにして配置される。その結果、プリント配線板2とメタルスラグ3との隙間が一定距離に保持されるようになっている。
【0043】
次に、この半導体搭載用基板31を製造する手順の一例を紹介する。
まず、従来公知のサブトラクティブプロセスに従い、プリント配線板2を作製する。即ち、あらかじめ内層配線パターン11が形成された内層基板の両面に、プリプレグを介してそれぞれ銅箔を貼着する。そして、このような積層物における銅箔をエッチングすることにより、所定部分に放熱体接合用パターン12を形成する。その際、放熱体接合用パターン12の一部に段差23及び嵌合凹部33を形成する。この後、開孔5の穴あけ及びピン立て等の工程を実施する。
【0044】
次に、メタルスラグ3の片面に熱硬化性樹脂を印刷しかつそれを熱硬化させることにより、内周側枠体22及び突起32を形成する。このような印刷工程を行った後、実施形態1の手順に従って半導体搭載用基板31を製造する。
【0045】
(イ)本実施形態の半導体搭載用基板31は、実施形態2にて述べた好適な内周側枠体22を備えている。このため、半導体搭載部の汚れを防止することができ、かつプリント配線板2とメタルスラグ3との密着性を確保することができる。そればかりでなく、この半導体搭載用基板31はスペーサ及び位置決め手段として働く突起32を備えている。そのため、半導体搭載部の汚れ防止や密着性の確保等について相乗的な効果を期待することができる。
【0046】
(ロ)さらに、本実施形態の構成であると、段差23に内周側枠体22を係合させることができるばかりでなく、各嵌合凹部33に各突起32を嵌合させることができる。このため、プリント配線板2に対するメタルスラグ3の位置決め精度が高くなり、間接的に生産効率も向上する。また、導体層のエッチングにより段差23や嵌合凹部33を形成していることから、それら23,33をプリント配線板2における正確な位置に形成することができる。このことも位置決め精度の向上に寄与している。
【0047】
(ハ)本実施形態では、突起32及び内周側枠体22の形成並びに接着剤4の塗布を、ともに印刷により行なっている。このため、高価なフィルム状接着剤を使用する必要がなく、従来に比べて半導体搭載用基板31の低コスト化を図ることができる。また、印刷法であると、例えばディスペンサを使用した場合に比較して作業が短時間で済むため、半導体搭載用基板31を効率よく生産することができる。なお、特に本実施形態では、内周側枠体22及び各突起32の高さを等しく設定しているので、両者を1回の印刷により同時に形成することができるという利点がある。
【0048】
なお、本発明は例えば次のように変更することが可能である。
(1)図6に示される別例1の半導体搭載用基板41のように、内周側枠体を省略して外周側枠体16だけ突設した構成としてもよい。逆に、図7に示される別例2の半導体搭載用基板51のように、外周側枠体を省略して内周側枠体22だけ突設した構成としてもよい。
【0049】
(2)図8に示される別例3の半導体搭載用基板61は、メタルスラグ3の片面外周部の全体にあらかじめはんだボール62を配置しておき、この状態で加熱溶融してプリント配線板2とメタルスラグ3とをはんだ付けしたものである。この場合、はんだボール62の粒径は揃っていることがよい。かかる方法によれば、はんだボール62がスペーサとして働くことにより、プリント配線板2とメタルスラグ3との隙間が一定距離に保持される。従って、接着剤4が過剰に流出することがなくなり、半導体搭載部の汚れを防止することができる。また、接着剤4中にボイドができることがなくなり、プリント配線板2とメタルスラグ3との間に高い密着性を確保することができる。
【0050】
(3)実施形態において示した凸状構造物(内周側枠体15,22、外周側枠体16、突起32)は、印刷法以外の方法、例えば転写等によって形成されてもよい。
【0051】
(4)凸状構造物を形成するための樹脂材料は、必ずしも熱硬化性樹脂でなくてよく、例えば光硬化性樹脂であってもよい。さらに、樹脂以外の材料、例えばセラミックスや金属などを用いて凸状構造物を形成することも許容される。
【0052】
(5)内周側枠体15や外周側枠体16を放熱体3側ではなく基材2側に形成したり、接着剤4を基材2側でなく放熱体3側に印刷塗布することも可能である。
【0053】
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 半導体搭載部となるべき位置に開孔を有する基材に対し接着剤を介して放熱体が接合されている半導体搭載用基板を製造する方法であって、粒径の揃ったはんだボールを前記放熱体の片面外周部に配置する工程及び前記基材の放熱体接合面に前記接着剤を印刷塗布する工程を実施した後、その接着剤を介して前記放熱体を前記基材に接合する工程を実施し、さらに加熱により前記接着剤を完全硬化させるとともに前記はんだボールを溶融させることにより、前記放熱体及び前記基材を一体化することを特徴とする半導体搭載用基板の製造方法。この方法であっても、半導体搭載部の汚れがなくしかも密着性に優れた半導体搭載用基板を、低コストでかつ効率よく製造することができる。
【0055】
なお、本明細書中において使用した技術用語を次のように定義する。
「熱硬化性樹脂: 加熱により硬化する性質を持った樹脂であって、例えばエポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリエステル樹脂、シリコーン樹脂、キシレン樹脂等がある。」
【0056】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、半導体搭載部の汚れがなく、しかも基材と放熱体との間の密着性に優れた半導体搭載用基板を提供することができる。
【0057】
特に、請求項1,2に記載の発明によれば、基材に対する放熱体の位置決め精度の向上を図ることができる。
【0058】
請求項4,5に記載の発明によれば、上記の優れた半導体搭載用基板を低コストかつ効率よく製造することができる方法を提供することができる。
【図面の簡単な説明】
【図1】実施形態1の半導体搭載用基板の分解斜視図。
【図2】同じくその半導体搭載用基板の要部拡大断面図。
【図3】実施形態2の半導体搭載用基板の要部拡大断面図。
【図4】実施形態3の半導体搭載用基板の分解斜視図。
【図5】同じくその半導体搭載用基板の要部拡大断面図。
【図6】別例1の半導体搭載用基板の要部拡大断面図。
【図7】別例2の半導体搭載用基板の要部拡大断面図。
【図8】別例3の半導体搭載用基板の要部拡大断面図。
【図9】従来例の半導体搭載用基板の要部拡大断面図。
【図10】従来例の半導体搭載用基板の要部拡大断面図。
【符号の説明】
1,21,31,41,51,61…半導体搭載用基板、2…基材としてのプリント配線板、3…放熱体としてのメタルスラグ、4…接着剤、5…開孔、15,22…凸状構造物としての内周側枠体、16…凸状構造物としての外周側枠体、23…段差、32…凸状構造物としての突起、33…嵌合凹部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor mounting substrate, and more particularly to a semiconductor mounting substrate characterized by a joining structure of a radiator, and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, a semiconductor mounting substrate for mounting an IC chip, an LSI chip, or the like is known.
[0003]
As shown in FIGS. 9 and 10, the printed
[0004]
When manufacturing the
The first method is a method using a B-stage (semi-cured state) film adhesive that is very close to the C-stage. In this method, the film adhesive is cut into a predetermined shape and disposed between the printed
[0005]
The second method is a printing method. In this method, after the ink-like adhesive is printed on the printed
[0006]
The third method is a method using a dispenser. In this method, an ink adhesive is applied in a predetermined shape using a dispenser, and then a
[0007]
[Problems to be solved by the invention]
However, the above prior art has the following problems.
In the first method using a semi-cured film adhesive, 1) the adhesive strength is weak because the cured state is close to the C stage, 2) the film adhesive is expensive, and 3) the semi-cured state is controlled. There is a problem that the resin flow amount is not stable because it is difficult to do so. FIG. 9 shows a state where the
[0008]
In the second method by printing, it is easily affected by the outside air temperature, and the coating thickness of the
[0009]
The third method using a dispenser is inferior in production efficiency because it takes more time than other methods.
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor mounting substrate that is free from contamination of a semiconductor mounting portion and that has excellent adhesion between a base material and a radiator. There is.
[0010]
Another object of the present invention is to provide a method capable of efficiently producing the above excellent semiconductor mounting substrate at low cost.
[0011]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in the invention according to
[0012]
In the invention according to
[0013]
In invention of
[0014]
The invention according to claim 4A method for manufacturing a semiconductor mounting substrate in which a radiator is bonded to a base material having an opening at a position to be a semiconductor mounting portion via an adhesive, the protrusion being provided on the radiator and having a height Forming a uniform convex structure, forming a step by etching a conductor layer at the edge of the opening on the heat sink joint surface side of the base, and heat dissipation of the base After printing and applying an adhesive on the body joint surface, the convex structure is engaged with the step, the head of the convex structure is brought into contact with the bottom surface of the step, and the adhesive is inserted through the adhesive. The gist is a method for manufacturing a substrate for mounting a semiconductor, comprising: joining a heat dissipating member to the base material, and integrating the heat dissipating body and the base material.
[0015]
The invention described in claim 5A method for manufacturing a semiconductor mounting substrate in which a heat dissipating member is bonded to a base material having an opening at a position to be a semiconductor mounting portion via an adhesive, wherein the heat dissipating member protrudes from a plurality of locations. A step of forming a convex structure having a uniform height, and a step of forming a plurality of fitting recesses by etching a conductor layer around the opening on the heat-dissipating-bonding surface side of the base material Then, after printing and applying an adhesive to the heatsink joining surface of the base material, the convex structure is fitted into the plurality of fitting recesses, and the head of the convex structure is attached to the bottom surface of the fitting recess. And a step of joining the heat dissipating body to the base material via the adhesive and integrating the heat dissipating body and the base material.The gist of the method for manufacturing a substrate for mounting a semiconductor is as follows.
[0016]
The “action” of the present invention will be described below.
According to the invention of
[0017]
According to the invention described in
[0019]
Claim1, 2According to the invention described in, since the step and the fitting recess can be formed at an accurate position on the base material by etching the conductor layer, the positioning accuracy of the radiator with respect to the base material becomes higher. Of course, in this case, the step and the depth of the fitting recess are also uniform.
[0020]
Claim4,According to the invention described in 5, since the formation of the convex structure and the application of the adhesive are both performed by printing, there is no need to use an expensive film adhesive, and the cost of the semiconductor mounting substrate can be reduced. Figured. In addition, since the work can be completed in a shorter time than when a dispenser is used, a semiconductor mounting substrate can be produced efficiently. In addition, according to the method of the present invention for forming a convex structure, the application thickness of the adhesive does not become unstable, so that the flow amount can be easily controlled.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment embodying a semiconductor mounting substrate and a manufacturing method thereof according to the present invention will be described in detail with reference to FIGS.
[0022]
The
[0023]
A large number of bonding pads 6 (so-called second pads) are provided on the upper surface of the pad forming step formed on the inner wall surface of the
[0024]
On the lower surface of the printed wiring board 2 (that is, the radiator joint surface), a radiator
[0025]
In the present embodiment, a square copper plate (24 mm × 24 mm × 1 mm) is used as the
[0026]
Here, an inner
[0027]
On one side of the
[0028]
Next, an example of a procedure for manufacturing the
First, the printed
[0029]
Next, the inner
[0030]
Next, a thermosetting
[0031]
Thereafter, the
[0032]
Now, characteristic effects in the present embodiment will be listed here.
(A) In the present embodiment, the outer
[0033]
(B) In the present embodiment, the formation of the outer
[Second Embodiment]
Next, the
[0034]
In this
[0035]
On the other hand, a step 23 (height of 35 .mu.m in this embodiment) that can be engaged with the inner
[0036]
Next, an example of a procedure for manufacturing the
First, the printed
[0037]
Next, the inner peripheral
[0038]
Now, characteristic effects in the present embodiment will be listed here.
(A) Since the
[0039]
(B) Furthermore, with the configuration of the present embodiment, the inner peripheral
[0040]
(C) In the present embodiment, the formation of the outer
[Third Embodiment]
Next, the
[0041]
In this
[0042]
On the other hand, in the position corresponding to each
[0043]
Next, an example of a procedure for manufacturing the
First, the printed
[0044]
Next, the inner
[0045]
(A) The
[0046]
(B) Furthermore, with the configuration of this embodiment, not only can the inner
[0047]
(C) In the present embodiment, the formation of the
[0048]
The present invention can be modified as follows, for example.
(1) As in the
[0049]
(2) The
[0050]
(3) The convex structure (inner peripheral
[0051]
(4) The resin material for forming the convex structure is not necessarily a thermosetting resin, and may be, for example, a photocurable resin. Furthermore, it is allowed to form the convex structure using a material other than resin, such as ceramics or metal.
[0052]
(5) The inner
[0053]
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects.
(1)A method for manufacturing a semiconductor mounting substrate in which a heat dissipating body is bonded to a base material having an opening at a position to be a semiconductor mounting portion via an adhesive, wherein the solder balls having a uniform particle diameter are dissipated by the heat dissipation. After carrying out the step of arranging on the outer peripheral part of one side of the body and the step of printing and applying the adhesive on the heatsink joining surface of the base, the step of joining the heatsink to the base via the adhesive A method for manufacturing a substrate for mounting a semiconductor, characterized in that the heat-radiating body and the base material are integrated by performing and further curing the adhesive by heating and melting the solder balls. Even with this method, it is possible to efficiently manufacture a semiconductor mounting substrate that is free from contamination of the semiconductor mounting portion and has excellent adhesion, at low cost.
[0055]
The technical terms used in this specification are defined as follows.
“Thermosetting resin: a resin having a property of being cured by heating, such as epoxy resin, phenol resin, melamine resin, polyester resin, silicone resin, xylene resin, etc.”
[0056]
【The invention's effect】
As detailed above,
[0057]
In particular, the claims1, 2According to the invention described in the above, it is possible to improve the positioning accuracy of the radiator with respect to the base material..
[0058]
Claim4,5According to the invention described in (1), it is possible to provide a method capable of manufacturing the above excellent semiconductor mounting substrate at low cost and efficiently.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view of a semiconductor mounting substrate according to a first embodiment.
FIG. 2 is an enlarged cross-sectional view of a main part of the semiconductor mounting substrate.
FIG. 3 is an enlarged cross-sectional view of a main part of a semiconductor mounting substrate according to a second embodiment.
4 is an exploded perspective view of a semiconductor mounting substrate according to
FIG. 5 is an enlarged cross-sectional view of a main part of the semiconductor mounting substrate.
6 is an enlarged cross-sectional view of a main part of a semiconductor mounting substrate according to another example 1; FIG.
7 is an enlarged cross-sectional view of a main part of a semiconductor mounting substrate of another example 2. FIG.
FIG. 8 is an enlarged cross-sectional view of a main part of a semiconductor mounting substrate according to another example 3;
FIG. 9 is an enlarged cross-sectional view of a main part of a conventional semiconductor mounting substrate.
FIG. 10 is an enlarged cross-sectional view of a main part of a conventional semiconductor mounting substrate.
[Explanation of symbols]
1, 21, 31, 41, 51, 61 ... Semiconductor mounting substrate, 2 ... Printed wiring board as a base material, 3 ... Metal slag as a radiator, 4 ... Adhesive, 5 ... Opening, 15, 22 ... Inner peripheral side frame as convex structure, 16 ... Outer peripheral side frame as convex structure, 23 ... Step, 32 ... Projection as convex structure, 33 ... Fitting recess.
Claims (5)
前記放熱体に突設され、高さが均一な凸状構造物と、
前記基材の放熱体接合面側における前記開孔の縁部にある導体層をエッチングすることによって形成された段差と、
を備え、その段差に前記凸状構造物を係合することで前記凸状構造物の頭部が同段差の底面に当接するように配置されていることを特徴とする半導体搭載用基板。 A semiconductor mounting substrate in which a radiator is bonded to a base material having an opening at a position to be a semiconductor mounting portion via an adhesive,
A projecting structure projecting from the radiator and having a uniform height;
A step formed by etching the conductor layer at the edge of the opening on the heat-dissipating-bonding surface side of the substrate;
The semiconductor mounting substrate is characterized in that the convex structure is arranged so that the head of the convex structure abuts against the bottom surface of the step by engaging the convex structure with the step .
前記放熱体の複数箇所に突設され、高さが均一な凸状構造物と、
前記基材の放熱体接合面側における前記開孔の周囲にある導体層をエッチングすることによって形成された複数の嵌合凹部と、
を備え、それらの嵌合凹部に前記凸状構造物を嵌合することで前記凸状構造物の頭部が同嵌合凹部の底面に当接するように配置されていることを特徴とする半導体搭載用基板。 A semiconductor mounting substrate in which a radiator is bonded to a base material having an opening at a position to be a semiconductor mounting portion via an adhesive,
Convex structures that are protruded at a plurality of locations of the radiator and have a uniform height,
A plurality of fitting recesses formed by etching a conductor layer around the opening on the heatsink bonding surface side of the base material;
The semiconductor device is arranged so that the head of the convex structure abuts against the bottom surface of the fitting concave portion by fitting the convex structure into the fitting concave portion. Mounting board.
前記放熱体に突設し、高さが均一な凸状構造物を形成する工程と、Projecting on the radiator and forming a convex structure having a uniform height;
前記基材の放熱体接合面側における前記開孔の縁部にある導体層をエッチングすることによって段差を形成する工程と、Forming a step by etching the conductor layer at the edge of the opening on the heat sink joint surface side of the substrate;
前記基材の放熱体接合面に接着剤を印刷塗布した後、前記段差に前記凸状構造物を係合し、前記凸状構造物の頭部を同段差の底面に当接させ、前記接着剤を介して前記放熱体を前記基材に接合し、前記放熱体及び前記基材を一体化する工程と、After printing and applying an adhesive to the heatsink joint surface of the base material, the convex structure is engaged with the step, the head of the convex structure is brought into contact with the bottom surface of the step, and the bonding Bonding the heat dissipating body to the base material via an agent, and integrating the heat dissipating body and the base material;
を含むことを特徴とする半導体搭載用基板の製造方法。The manufacturing method of the board | substrate for semiconductor mounting characterized by including these.
前記放熱体の複数箇所に突設し、高さが均一な凸状構造物を形成する工程と、Projecting at a plurality of locations of the heat dissipating body and forming a convex structure having a uniform height; and
前記基材の放熱体接合面側における前記開孔の周囲にある導体層をエッチングすることによって複数の嵌合凹部を形成する工程と、Forming a plurality of fitting recesses by etching a conductor layer around the opening on the radiator joint surface side of the substrate;
前記基材の放熱体接合面に接着剤を印刷塗布した後、前記複数の嵌合凹部に前記凸状構造物を嵌合し、前記凸状構造物の頭部を同嵌合凹部の底面に当接させ、前記接着剤を介して前記放熱体を前記基材に接合し、前記放熱体及び前記基材を一体化する工程と、After printing and applying an adhesive to the radiator joint surface of the base material, the convex structure is fitted into the plurality of fitting recesses, and the head of the convex structure is placed on the bottom surface of the fitting recess. Contacting the heat sink with the base material via the adhesive, and integrating the heat sink and the base material; and
を含むことを特徴とする半導体搭載用基板の製造方法。The manufacturing method of the board | substrate for semiconductor mounting characterized by including these.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23309196A JP3733181B2 (en) | 1996-09-03 | 1996-09-03 | Semiconductor mounting substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23309196A JP3733181B2 (en) | 1996-09-03 | 1996-09-03 | Semiconductor mounting substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079458A JPH1079458A (en) | 1998-03-24 |
JP3733181B2 true JP3733181B2 (en) | 2006-01-11 |
Family
ID=16949650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23309196A Expired - Fee Related JP3733181B2 (en) | 1996-09-03 | 1996-09-03 | Semiconductor mounting substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733181B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179733A (en) * | 2004-12-24 | 2006-07-06 | Casio Comput Co Ltd | Multilayer wiring board and its manufacturing method |
JP2016092226A (en) * | 2014-11-05 | 2016-05-23 | トヨタ自動車株式会社 | Semiconductor device |
-
1996
- 1996-09-03 JP JP23309196A patent/JP3733181B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1079458A (en) | 1998-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4159861B2 (en) | Method for manufacturing heat dissipation structure of printed circuit board | |
JPH0325023B2 (en) | ||
JP2003068931A (en) | Semiconductor package and its manufacturing method | |
JP2725448B2 (en) | Semiconductor device | |
JP3733181B2 (en) | Semiconductor mounting substrate and manufacturing method thereof | |
TWI659510B (en) | Electronic device and manufacturing method thereof | |
JP6255118B2 (en) | Semiconductor device | |
JP3421137B2 (en) | Bare chip mounting structure and heat sink | |
KR100533276B1 (en) | Manufacturing method of PCB and PCB thereby | |
US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
JPH10163267A (en) | Mounting method for workpiece having bump, and mounting board | |
JP2002151634A (en) | Board radiator | |
JPS6239032A (en) | Chip carrier for electronic element | |
JP6111284B2 (en) | Hollow package manufacturing method, solid-state imaging device manufacturing method, hollow package and solid-state imaging device | |
JPH0358552B2 (en) | ||
KR100352119B1 (en) | Structure of ball grid array semiconductor package having heatsink and fabricating method thereof | |
JP2795280B2 (en) | Substrate for mounting electronic components | |
JPH0376795B2 (en) | ||
JPH0582060B2 (en) | ||
JP3382516B2 (en) | Semiconductor package | |
JP3213578B2 (en) | Manufacturing method of hybrid integrated circuit device | |
JPH08264910A (en) | Manufacture of printed wiring board with heat sink and method for mounting high-power component on the board | |
JPH0358455A (en) | Semiconductor package | |
JPH0823049A (en) | Semiconductor package | |
JP3378680B2 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |