JP2016092226A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2016092226A
JP2016092226A JP2014225161A JP2014225161A JP2016092226A JP 2016092226 A JP2016092226 A JP 2016092226A JP 2014225161 A JP2014225161 A JP 2014225161A JP 2014225161 A JP2014225161 A JP 2014225161A JP 2016092226 A JP2016092226 A JP 2016092226A
Authority
JP
Japan
Prior art keywords
power card
semiconductor device
cooler
adhesive
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014225161A
Other languages
Japanese (ja)
Inventor
昌孝 出口
Masataka Deguchi
昌孝 出口
明朗 北見
Akio Kitami
明朗 北見
忠史 吉田
Tadashi Yoshida
忠史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014225161A priority Critical patent/JP2016092226A/en
Publication of JP2016092226A publication Critical patent/JP2016092226A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an art for inhibiting leakage of an adhesive member from a gap between members included in a semiconductor device in which a power card with a semiconductor element being encapsulated and a cooler are laminated across an insulating member and an art for reducing dimension tolerance caused by a thickness of a junction layer.SOLUTION: In a semiconductor device 2, a power card 10 with a semiconductor element being encapsulated and a cooler 3 are layered across an insulating plate 6. In the semiconductor device 2, the power card 10 and the insulating plate 6, and the cooler 3 and the insulating plate 6 are bonded by an adhesive 9. The insulating plate 6 includes a convex streak 6b which surrounds the adhesive 9.SELECTED DRAWING: Figure 3

Description

本明細書は、半導体装置に関する。特に、半導体素子を封止したパワーカードと冷却器が絶縁部材を挟んで積層されている半導体装置に関する。   The present specification relates to a semiconductor device. In particular, the present invention relates to a semiconductor device in which a power card sealing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween.

半導体素子を封止したパワーカードと冷却器が絶縁部材を挟んで積層されている半導体装置が知られている(例えば特許文献1)。そのような半導体装置においては、パワーカードと絶縁部材の相対的位置、あるいは、冷却器と絶縁部材の相対的位置を正確に定める必要がある。特許文献1の半導体装置では、パワーカードと絶縁部材との間、及び、絶縁部材と冷却器の間の少なくとも一方が接着剤によって接合されている。   A semiconductor device is known in which a power card in which a semiconductor element is sealed and a cooler are stacked with an insulating member interposed therebetween (for example, Patent Document 1). In such a semiconductor device, it is necessary to accurately determine the relative position between the power card and the insulating member or the relative position between the cooler and the insulating member. In the semiconductor device disclosed in Patent Document 1, at least one of the power card and the insulating member and between the insulating member and the cooler are joined by an adhesive.

特開2005−093593号公報Japanese Patent Laid-Open No. 2005-093593

特許文献1の技術では、接着剤は流動性を有するため、各部材を固定する際に各部材間から流出しやすく、各部材を固定する際の接着剤の厚さを目的の厚さに調節することが困難である。その結果、個々の半導体装置について、積層体の寸法にばらつきが生じる可能性がある。本明細書では、半導体が備える部材間から接着部材が流出することを抑制するとともに接合層の厚みに起因する寸法公差を小さくするための技術を提供する。   In the technique of Patent Document 1, since the adhesive has fluidity, it easily flows out between each member when fixing each member, and the thickness of the adhesive when fixing each member is adjusted to a target thickness. Difficult to do. As a result, the dimensions of the stacked body may vary with respect to individual semiconductor devices. The present specification provides a technique for reducing the dimensional tolerance due to the thickness of the bonding layer while suppressing the adhesive member from flowing out between the members included in the semiconductor.

本明細書が開示する半導体装置は、半導体素子を封止したパワーカードと冷却器が絶縁部材を挟んで積層されているデバイスである。この半導体装置は、パワーカードと絶縁部材と冷却器とのいずれか一の面であって、接着部材によって接着されている面に、接着剤を囲む凸部を備える。当該構成によると、接着部材によって各部材を固定する際に、凸部の側面で接着部材がせき止められ得る。また、接着部材の厚さは、絶縁部材に接着すべき部材と凸部の上面とが接触する場合に、下限値となる。そのため、接着部材の厚さが小さくなりすぎることを抑制し得る。即ち、半導体装置が備える部材間から接着部材が流出することを抑制するとともに接合層の厚みに起因する寸法公差を小さくすることができる。   The semiconductor device disclosed in this specification is a device in which a power card in which a semiconductor element is sealed and a cooler are stacked with an insulating member interposed therebetween. This semiconductor device includes a convex portion that surrounds the adhesive on the surface of any one of the power card, the insulating member, and the cooler, which is bonded by the adhesive member. According to the said structure, when fixing each member with an adhesive member, an adhesive member can be dammed by the side surface of a convex part. Further, the thickness of the adhesive member becomes a lower limit value when the member to be bonded to the insulating member and the upper surface of the convex portion are in contact with each other. Therefore, it can suppress that the thickness of an adhesive member becomes small too much. That is, it is possible to suppress the adhesive member from flowing out between the members included in the semiconductor device and reduce the dimensional tolerance due to the thickness of the bonding layer.

第1実施例の半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment. 第1実施例のパワーカードを裏面からみた斜視図である。It is the perspective view which looked at the power card of the 1st example from the back. 図1の座標系におけるXY平面でカットした第1実施例の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of the first embodiment cut along an XY plane in the coordinate system of FIG. 1. 図1の座標系におけるXZ平面でカットした第1実施例の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of the first embodiment cut along an XZ plane in the coordinate system of FIG. 1. 図1の座標系におけるXY平面でカットした第2実施例の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 2nd Example cut | disconnected by XY plane in the coordinate system of FIG.

(第1実施例)図面を参照して実施例の半導体装置2を説明する。図1は、第1実施例の半導体装置2の斜視図である。半導体装置2は、複数のパワーカード10と複数の冷却器3が積層されたユニットである。なお、図1では、一つのパワーカードだけに符号10を付し、他のパワーカードには符号を省略している。同様に一つの冷却器だけに符号3を付し、他の冷却器には符号を省略している。また、半導体装置2の全体が見えるように、半導体装置2を収容するケース31は仮想線で描いてある。なお、パワーカード10と絶縁板6の間、及び、絶縁板6と冷却器3の間には接着剤が塗布されているが、図1と図2では接着剤の図示は省略している。   (First Embodiment) A semiconductor device 2 according to an embodiment will be described with reference to the drawings. FIG. 1 is a perspective view of a semiconductor device 2 according to the first embodiment. The semiconductor device 2 is a unit in which a plurality of power cards 10 and a plurality of coolers 3 are stacked. In FIG. 1, reference numeral 10 is given to only one power card, and reference numerals are omitted for the other power cards. Similarly, reference numeral 3 is given to only one cooler, and reference numerals are omitted for the other coolers. In addition, the case 31 for housing the semiconductor device 2 is drawn with imaginary lines so that the entire semiconductor device 2 can be seen. In addition, although the adhesive agent is apply | coated between the power card 10 and the insulating board 6, and between the insulating board 6 and the cooler 3, illustration of an adhesive agent is abbreviate | omitted in FIG. 1 and FIG.

一つのパワーカード10には4個の半導体素子が収容されている。4個の半導体素子は、具体的には、2個のトランジスタTa、Tbと、2個のダイオードDa、Dbである。パワーカード10の内部構造は後に詳しく説明する。冷却器3を通る冷媒により、半導体素子が冷却される。冷媒は液体であり、典型的には水である。   One power card 10 accommodates four semiconductor elements. Specifically, the four semiconductor elements are two transistors Ta and Tb and two diodes Da and Db. The internal structure of the power card 10 will be described in detail later. The semiconductor element is cooled by the refrigerant passing through the cooler 3. The refrigerant is a liquid, typically water.

パワーカード10と冷却器3は、共に平板型であり、複数の側面のうち最大面積の平坦面が対向するように積層されている。パワーカード10と冷却器3は交互に積層されており、ユニットの積層方向の両端には冷却器3が位置している。パワーカード10と冷却器3の間には絶縁板6が挟まれている。各パワーカード10は、その両面の夫々に、絶縁板6を挟んで冷却器3が対向している。絶縁板6は、板状部6aと凸条6bとを備える。凸条6bは、板状部6aの両面上に位置する。凸条6bは、板状部6aの外縁と略同形(即ち矩形)であるが、板状部6aの外周よりもやや小さい。凸条6bの四辺の夫々の中点付近には、切欠きが設けられている。図示省略の接着剤は、凸条6bの内側に塗布されている。即ち、凸条6bは、積層方向と直交する面内で接着剤を囲んでいる。凸条6bの上面は、絶縁板6の両側の部材(即ちパワーカード10及び冷却器3)に接している。   The power card 10 and the cooler 3 are both flat plate types, and are laminated so that the flat surfaces having the largest areas face each other among the plurality of side surfaces. The power cards 10 and the coolers 3 are alternately stacked, and the coolers 3 are located at both ends in the stacking direction of the units. An insulating plate 6 is sandwiched between the power card 10 and the cooler 3. Each power card 10 is opposed to the cooler 3 on both sides of the power card 10 with the insulating plate 6 interposed therebetween. The insulating plate 6 includes a plate-like portion 6a and a ridge 6b. The ridges 6b are located on both sides of the plate-like part 6a. The ridge 6b is substantially the same shape (ie, rectangular) as the outer edge of the plate-like portion 6a, but is slightly smaller than the outer periphery of the plate-like portion 6a. Notches are provided near the midpoints of the four sides of the ridge 6b. An adhesive (not shown) is applied to the inside of the ridge 6b. That is, the protrusion 6b surrounds the adhesive within a plane orthogonal to the stacking direction. The upper surface of the protrusion 6b is in contact with members on both sides of the insulating plate 6 (that is, the power card 10 and the cooler 3).

複数の冷却器3は、連結パイプ5a、5bで連結されている。積層方向の一端の冷却器3には、冷媒供給管4aと冷媒排出管4bが連結されている。冷媒供給管4aを通じて供給される冷媒は、連結パイプ5aを通じて全ての冷却器3に分配される。冷媒は各冷却器3を通る間に隣接するパワーカード10から熱を吸収する。各冷却器3を通った冷媒は連結パイプ5bを通り、冷媒排出管4bから排出される。   The plurality of coolers 3 are connected by connecting pipes 5a and 5b. A refrigerant supply pipe 4a and a refrigerant discharge pipe 4b are connected to the cooler 3 at one end in the stacking direction. The refrigerant supplied through the refrigerant supply pipe 4a is distributed to all the coolers 3 through the connection pipe 5a. The refrigerant absorbs heat from the adjacent power card 10 while passing through each cooler 3. The refrigerant passing through each cooler 3 passes through the connecting pipe 5b and is discharged from the refrigerant discharge pipe 4b.

半導体装置2はケース31に収容される際、積層方向の一端側に板バネ32が挿入される。その板バネ32により、パワーカード10と絶縁板6と冷却器3の積層体には、積層方向の両側から荷重が加えられる。その荷重は、例えば3[kN]である。パワーカード10と絶縁板6の間、及び、冷却器3と絶縁板6の間には接着剤が塗布されるが、3[kN]という高い荷重は、接着剤の層を薄く引き延ばし、パワーカード10から冷却器3への伝熱効率を高める。パワーカード10は、直接的には絶縁板6に熱を奪われる。それゆえ、絶縁板6は、冷却部材に相当する。半導体装置2は、半導体素子(2個のトランジスタTa、Tbと2個のダイオードDa、Db)を収容したパワーカード10にグリスを挟んで絶縁板6(冷却部材)が接しているとともに、パワーカード10と絶縁板6が密着するようにそれらの積層方向に荷重が加えられているデバイスである。   When the semiconductor device 2 is accommodated in the case 31, a leaf spring 32 is inserted on one end side in the stacking direction. The leaf spring 32 applies a load to the laminated body of the power card 10, the insulating plate 6, and the cooler 3 from both sides in the lamination direction. The load is, for example, 3 [kN]. An adhesive is applied between the power card 10 and the insulating plate 6 and between the cooler 3 and the insulating plate 6, but a high load of 3 [kN] stretches the adhesive layer thinly, and the power card The heat transfer efficiency from 10 to the cooler 3 is increased. The power card 10 is directly deprived of heat by the insulating plate 6. Therefore, the insulating plate 6 corresponds to a cooling member. In the semiconductor device 2, an insulating plate 6 (cooling member) is in contact with a power card 10 containing semiconductor elements (two transistors Ta and Tb and two diodes Da and Db) with grease interposed therebetween. In this device, a load is applied in the stacking direction so that 10 and the insulating plate 6 are in close contact with each other.

パワーカード10を説明する。パワーカード10において、絶縁板6と対向する一方の平坦面10aには、放熱板16a、16bが露出している。説明の便宜上、平坦面10aをパワーカード10の正面と称する。パワーカード10を裏面(X軸の負方向)からみた図を図2に示す。平坦面10aとは反対側の平坦面10bには、別の放熱板17が露出している。平坦面10bには別の絶縁板6が接しており、その絶縁板6には別の冷却器3が接している。パワーカード10は、両面の夫々が絶縁板6と接しており、各絶縁板6は冷却器3と接している。パワーカード10の上面(図中Z軸の正方向を向く面)からは3本の電極端子7a、7b、7cが伸びており、下面(図中Z軸方向の負方向を向く面)からは制御端子29が伸びている。   The power card 10 will be described. In the power card 10, the heat radiating plates 16 a and 16 b are exposed on one flat surface 10 a facing the insulating plate 6. For convenience of explanation, the flat surface 10 a is referred to as the front surface of the power card 10. FIG. 2 shows a view of the power card 10 as seen from the back surface (negative direction of the X axis). Another heat radiating plate 17 is exposed on the flat surface 10b opposite to the flat surface 10a. Another insulating plate 6 is in contact with the flat surface 10b, and another cooler 3 is in contact with the insulating plate 6. Each side of the power card 10 is in contact with the insulating plate 6, and each insulating plate 6 is in contact with the cooler 3. Three electrode terminals 7a, 7b, and 7c extend from the upper surface of the power card 10 (the surface facing the positive direction of the Z-axis in the figure), and from the lower surface (the surface facing the negative direction of the Z-axis direction in the figure). The control terminal 29 is extended.

ここからは、図1、図2とともに図3と図4を参照してパワーカード10の内部構造を説明する。図3は、図1のパワーカード10を図中の座標系のXY面に平行な平面であってトランジスタTaとTbを横切る平面でカットした断面図である。図4は、図1のパワーカード10を図中の座標系のXZ面に平行な平面でカットした断面図であってトランジスタTaとダイオードDaを横切る平面でカットした断面図である。別言すれば、図4は、図3のIV−IV線に沿った断面図であり、図3は図4のIII−III線に沿った断面図である。   From here, the internal structure of the power card 10 will be described with reference to FIGS. 3 and 4 together with FIGS. FIG. 3 is a cross-sectional view of the power card 10 of FIG. 1 cut along a plane parallel to the XY plane of the coordinate system in the drawing and across the transistors Ta and Tb. FIG. 4 is a cross-sectional view of the power card 10 of FIG. 1 cut along a plane parallel to the XZ plane of the coordinate system in the drawing, and is a cross-sectional view cut along a plane crossing the transistor Ta and the diode Da. In other words, FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. 3, and FIG. 3 is a cross-sectional view taken along line III-III in FIG.

4個の半導体素子(トランジスタTa、Tb、ダイオードDa、Db)は、樹脂製の筐体13に封止されている。筐体13は、射出成形により半導体素子を封止する。いずれの半導体素子も平坦なチップであり、その平坦面が筐体13の平坦面(パワーカード10の平坦面10a、10b)と平行になるように配置されている。なお、以下では、パワーカード10の平坦面10a、10bを筐体13の平坦面10a、10bと称する場合がある。   The four semiconductor elements (transistors Ta and Tb, diodes Da and Db) are sealed in a resin casing 13. The housing 13 seals the semiconductor element by injection molding. Each semiconductor element is a flat chip, and is arranged so that the flat surface is parallel to the flat surface of the housing 13 (the flat surfaces 10a and 10b of the power card 10). Hereinafter, the flat surfaces 10 a and 10 b of the power card 10 may be referred to as the flat surfaces 10 a and 10 b of the housing 13.

トランジスタTa(Tb)のチップの一方の平坦面にはコレクタ電極が露出しており、他方の平坦面にはエミッタ電極が露出している。トランジスタTa(Tb)のゲートは、チップの一方の平坦面の端に設けられている。トランジスタTaの一方の平坦面の電極はハンダ15により放熱板16aの裏面に接合している。放熱板16aのおもて面は、筐体13の表面に露出している。トランジスタTaの他方の平坦面の電極は、ハンダ15と導電部材(スペーサ14)を介して放熱板17の裏面に接合している。放熱板17のおもて面は、筐体13の表面に露出している。トランジスタTaの他方の平坦面の端にはゲートが位置しており、そのゲートはワイヤを介して制御端子29に接続されている。図4では、ワイヤは破線で描いてある。トランジスタTbも同様の構造を有している。   The collector electrode is exposed on one flat surface of the chip of the transistor Ta (Tb), and the emitter electrode is exposed on the other flat surface. The gate of the transistor Ta (Tb) is provided at the end of one flat surface of the chip. The electrode on one flat surface of the transistor Ta is joined to the back surface of the heat radiating plate 16 a by solder 15. The front surface of the heat radiating plate 16 a is exposed on the surface of the housing 13. The electrode on the other flat surface of the transistor Ta is bonded to the back surface of the heat sink 17 via the solder 15 and the conductive member (spacer 14). The front surface of the heat radiating plate 17 is exposed on the surface of the housing 13. A gate is located at the end of the other flat surface of the transistor Ta, and the gate is connected to the control terminal 29 via a wire. In FIG. 4, the wires are drawn in broken lines. The transistor Tb has a similar structure.

図4によく示されているように、放熱板16aは、電極端子7aの一部である。筐体内部で放熱板16aの側縁から延設部が伸びており、その延設部は筐体13の内部を通り、筐体13の上面(図中の座標系のZ軸正方向を向く面)から外部へ伸びている。即ち、トランジスタTaの電極を外部の他のデバイスと接続するための電極端子7aにおいて、筐体13の平坦面10aに露出している部位が放熱板16aに相当する。電極端子7aはトランジスタTaの電極と接しているので、トランジスタTaの内部の熱を伝えやすい。その電極端子7aの一部が放熱板16aとして筐体13から露出しているので、放熱板16aにはトランジスタTaの内部の熱がよく伝わる。一方、冷却器3はアルミニウム(導電性の金属)で作られているので、放熱板16aと絶縁する必要がある。それゆえ、半導体装置2は、冷却器3と放熱板16a(パワーカード10)との間に絶縁板6を挟んでいる。絶縁板6は、薄くて絶縁性が高く、伝熱性も良いセラミックスで作られている。放熱板16a(電極端子7a)は、導電性と伝熱性に優れた銅で作られている。スペーサ14も、導電性と伝熱性に優れた銅で作られている。   As well shown in FIG. 4, the heat sink 16a is a part of the electrode terminal 7a. An extending portion extends from the side edge of the heat radiating plate 16a inside the housing. The extending portion passes through the inside of the housing 13 and faces the upper surface of the housing 13 (in the positive Z-axis direction of the coordinate system in the drawing). Surface) to the outside. That is, in the electrode terminal 7a for connecting the electrode of the transistor Ta to another external device, a portion exposed to the flat surface 10a of the housing 13 corresponds to the heat radiating plate 16a. Since the electrode terminal 7a is in contact with the electrode of the transistor Ta, it easily conducts heat inside the transistor Ta. Since part of the electrode terminal 7a is exposed as the heat sink 16a from the housing 13, the heat inside the transistor Ta is well transmitted to the heat sink 16a. On the other hand, since the cooler 3 is made of aluminum (conductive metal), it is necessary to insulate it from the heat sink 16a. Therefore, the semiconductor device 2 has the insulating plate 6 sandwiched between the cooler 3 and the heat radiating plate 16a (power card 10). The insulating plate 6 is made of a ceramic that is thin, highly insulating, and has good heat conductivity. The heat sink 16a (electrode terminal 7a) is made of copper having excellent conductivity and heat conductivity. The spacer 14 is also made of copper having excellent conductivity and heat conductivity.

ダイオードDa、Dbも平坦なチップであり、一方の平坦面にアノード電極が露出しており、他方の平坦面にカソード電極が露出している。ダイオードDaの一方の平坦面に露出している電極も、トランジスタTaと同様に、ハンダ15を介して放熱板16aの裏面に接続している。トランジスタTaの他方の面の電極はハンダ15とスペーサ14を介して放熱板17の裏面(筐体13に対向する面)に接続している。ダイオードDaの他方の面の電極も、ハンダ15とスペーサ14を介して放熱板17の裏面に接続している。即ち、トランジスタTaとダイオードDaは、放熱板16a(即ち電極端子7a)と放熱板17の間で並列(逆並列)に接続されている。放熱板17も、放熱板16aと同様に電極端子7cの一部である。   The diodes Da and Db are also flat chips, with the anode electrode exposed on one flat surface and the cathode electrode exposed on the other flat surface. The electrode exposed on one flat surface of the diode Da is also connected to the back surface of the heat radiating plate 16a via the solder 15 like the transistor Ta. The electrode on the other surface of the transistor Ta is connected to the back surface of the heat radiating plate 17 (the surface facing the housing 13) via the solder 15 and the spacer 14. The electrode on the other surface of the diode Da is also connected to the back surface of the heat sink 17 via the solder 15 and the spacer 14. That is, the transistor Ta and the diode Da are connected in parallel (reverse parallel) between the heat sink 16a (that is, the electrode terminal 7a) and the heat sink 17. The heat sink 17 is also a part of the electrode terminal 7c like the heat sink 16a.

トランジスタTbとダイオードDbの組も、トランジスタTaとダイオードDaの組と同様の構造を有している。トランジスタTaとダイオードDbの一方の面の電極はハンダ15を介して放熱板16bの裏面に接続されており、他方の面の電極はハンダ15とスペーサ14を介して放熱板17の裏面に接続している。トランジスタTbとダイオードDbも、筐体13の内部で並列(逆並列)に接続されている。放熱板16bも、放熱板16aと同様に、電極端子7bの一部である。   The set of the transistor Tb and the diode Db has the same structure as the set of the transistor Ta and the diode Da. The electrodes on one surface of the transistor Ta and the diode Db are connected to the back surface of the heat sink 16b via the solder 15, and the electrodes on the other surface are connected to the back surface of the heat sink 17 via the solder 15 and the spacer 14. ing. The transistor Tb and the diode Db are also connected in parallel (in reverse parallel) inside the housing 13. The heat sink 16b is also a part of the electrode terminal 7b like the heat sink 16a.

第1実施例の半導体装置2では、半導体素子を封止したパワーカード10と冷却器3が絶縁板6を挟んで積層されている。半導体装置2では、パワーカード10と絶縁板6との間、及び、冷却器3と絶縁板6との間が接着剤9によって接着されている。絶縁板6は、接着剤9を囲む凸条6bを備える。そのため、接着剤9によって各部材を固定する際に、凸条6bの側面で接着剤9がせき止められ得る。また、接着剤9の厚さは、絶縁板6に接着すべき部材と凸条6bの上面とが接触しているため、凸条6bの高さに一致する。そのため、接着部材の厚さが小さくなりすぎる(即ち、凸条6bの高さよりも小さくなる)ことを抑制することができる。即ち、半導体装置2が備える部材間から接着剤9が流出することを抑制するとともに接合層の厚みに起因する寸法公差を小さくすることができる。   In the semiconductor device 2 of the first embodiment, the power card 10 in which the semiconductor elements are sealed and the cooler 3 are stacked with the insulating plate 6 interposed therebetween. In the semiconductor device 2, the power card 10 and the insulating plate 6 and the cooler 3 and the insulating plate 6 are bonded by an adhesive 9. The insulating plate 6 includes ridges 6 b that surround the adhesive 9. Therefore, when fixing each member with the adhesive 9, the adhesive 9 can be dammed by the side surface of the protrusion 6b. Further, the thickness of the adhesive 9 matches the height of the ridge 6b because the member to be bonded to the insulating plate 6 and the upper surface of the ridge 6b are in contact with each other. Therefore, it can suppress that the thickness of an adhesive member becomes small too much (namely, it becomes smaller than the height of the protruding item | line 6b). That is, it is possible to suppress the adhesive 9 from flowing out between the members included in the semiconductor device 2 and reduce the dimensional tolerance due to the thickness of the bonding layer.

凸条6bには、4個の切欠きが設けられている。そのため、過量の接着剤9が絶縁板6に塗布されたとしても、切欠きから排出される余分な接着剤9を回収することができる。   The notch 6b is provided with four notches. Therefore, even if an excessive amount of the adhesive 9 is applied to the insulating plate 6, the excess adhesive 9 discharged from the notch can be recovered.

(第2実施例)第2実施例の半導体装置2を説明する。第2実施例の半導体装置2は、絶縁板6に代えて、冷却器3とパワーカード10が凸条を備えている点が第1実施例とは異なるだけである。それゆえ、半導体装置2全体の説明は省略する。図5に、図1の座標系におけるXY平面でカットした第2実施例の半導体装置2の断面図を示す。   (Second Embodiment) A semiconductor device 2 according to a second embodiment will be described. The semiconductor device 2 of the second embodiment is different from the first embodiment only in that the cooler 3 and the power card 10 are provided with protrusions in place of the insulating plate 6. Therefore, description of the entire semiconductor device 2 is omitted. FIG. 5 shows a cross-sectional view of the semiconductor device 2 of the second embodiment cut along the XY plane in the coordinate system of FIG.

第2実施例の半導体装置2では、絶縁板6は凸条6bを備えていない。冷却器3は、絶縁板6に対向する面に凸条3aに備える。凸条3aは、第1実施例において冷却器3側に位置する凸条6bと同一の位置を占める。パワーカード10は、平坦面10a,10bに凸条10cを備える。凸条10cは、第1実施例においてパワーカード10側に位置する凸条6bと同一の位置を占める。図5からは明らかでないが、凸条3a、10cは、第1実施例の凸条6bと同様の形状であり、切欠きが設けられている。第2実施例でも、第1実施例と同様の効果を奏することができる。   In the semiconductor device 2 of the second embodiment, the insulating plate 6 does not include the ridge 6b. The cooler 3 is provided on the protrusion 3 a on the surface facing the insulating plate 6. The ridge 3a occupies the same position as the ridge 6b located on the cooler 3 side in the first embodiment. The power card 10 includes ridges 10c on the flat surfaces 10a and 10b. The ridge 10c occupies the same position as the ridge 6b located on the power card 10 side in the first embodiment. Although not clear from FIG. 5, the ridges 3a and 10c have the same shape as the ridge 6b of the first embodiment, and are provided with notches. In the second embodiment, the same effects as in the first embodiment can be obtained.

実施例で説明した技術に関する留意点を述べる。図では、理解を助けるため、放熱板の厚みなどを強調して描いることに留意されたい。   Points to be noted regarding the technology described in the embodiments will be described. It should be noted that in the drawing, the thickness of the heat sink is emphasized to help understanding.

第1実施例では、凸条6bは、絶縁板6の両面に設けられているが、片面のみに設けられていてもよい。この場合に、凸条6bが設けられていない面には、接着剤に代えてグリスが塗布されていてもよい。第2実施例の凸条3a、10cも同様に、どちらか一方のみが設けられていてもよい。   In the first embodiment, the ridges 6b are provided on both surfaces of the insulating plate 6, but may be provided only on one surface. In this case, grease may be applied to the surface where the ridges 6b are not provided instead of the adhesive. Similarly, only one of the ridges 3a and 10c of the second embodiment may be provided.

実施例では、凸条には切欠きが設けられているが、変形例では、省略してもよい。   In the embodiment, the ridge is provided with a notch, but may be omitted in the modification.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

2:半導体装置
3:冷却器
3a、6b、10c:凸条
4a:冷媒供給管
4b:冷媒排出管
5a、5b:連結パイプ
6:絶縁板
6a:板状部
7a:電極端子
7b:電極端子
7c:電極端子
8、11:金属板
9:接着剤
10:パワーカード
10a、10b:平坦面
13:筐体
14:スペーサ
15:ハンダ
16a、16b、17:放熱板
29:制御端子
31:ケース
32:板バネ
Da、Db:ダイオード(半導体素子)
Ta、Tb:トランジスタ(半導体素子)
2: Semiconductor device 3: Coolers 3a, 6b, 10c: Rib 4a: Refrigerant supply pipe 4b: Refrigerant discharge pipe 5a, 5b: Connection pipe 6: Insulating plate 6a: Plate-like portion 7a: Electrode terminal 7b: Electrode terminal 7c : Electrode terminals 8, 11: Metal plate 9: Adhesive 10: Power card 10a, 10b: Flat surface 13: Housing 14: Spacer 15: Solder 16a, 16b, 17: Heat sink 29: Control terminal 31: Case 32: Leaf spring Da, Db: diode (semiconductor element)
Ta, Tb: Transistor (semiconductor element)

Claims (1)

半導体素子を封止したパワーカードと冷却器が絶縁部材を挟んで積層されている半導体装置であって、
前記パワーカードと前記絶縁部材の間、及び、前記冷却器と前記絶縁部材の間の少なくとも一方が、接着部材によって接着されており、
前記パワーカードと前記絶縁部材と前記冷却器とのいずれか一の面であって、前記接着部材によって接着されている前記面は、前記接着部材を囲む凸部を備える半導体装置。
A semiconductor device in which a power card sealing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween,
Between the power card and the insulating member, and at least one of the cooler and the insulating member are bonded by an adhesive member,
The semiconductor device according to any one of the power card, the insulating member, and the cooler, wherein the surface bonded by the adhesive member includes a convex portion surrounding the adhesive member.
JP2014225161A 2014-11-05 2014-11-05 Semiconductor device Pending JP2016092226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014225161A JP2016092226A (en) 2014-11-05 2014-11-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014225161A JP2016092226A (en) 2014-11-05 2014-11-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2016092226A true JP2016092226A (en) 2016-05-23

Family

ID=56017313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014225161A Pending JP2016092226A (en) 2014-11-05 2014-11-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2016092226A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041824A (en) * 2016-09-07 2018-03-15 トヨタ自動車株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109786A (en) * 1991-10-18 1993-04-30 Fujitsu Ltd Structure for mounting semiconductor chip
JPH1079458A (en) * 1996-09-03 1998-03-24 Ibiden Co Ltd Semiconductor mounting substrate and manufacturing method thereof
JP2003037292A (en) * 2001-07-25 2003-02-07 Matsushita Electric Works Ltd Light source device and manufacturing method therefor
JP2004273946A (en) * 2003-03-11 2004-09-30 Denso Corp Semiconductor device
JP2005093593A (en) * 2003-09-16 2005-04-07 Denso Corp Semiconductor cooling unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109786A (en) * 1991-10-18 1993-04-30 Fujitsu Ltd Structure for mounting semiconductor chip
JPH1079458A (en) * 1996-09-03 1998-03-24 Ibiden Co Ltd Semiconductor mounting substrate and manufacturing method thereof
JP2003037292A (en) * 2001-07-25 2003-02-07 Matsushita Electric Works Ltd Light source device and manufacturing method therefor
JP2004273946A (en) * 2003-03-11 2004-09-30 Denso Corp Semiconductor device
JP2005093593A (en) * 2003-09-16 2005-04-07 Denso Corp Semiconductor cooling unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041824A (en) * 2016-09-07 2018-03-15 トヨタ自動車株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
WO2015064232A1 (en) Semiconductor module
US10064310B2 (en) Power-module device, power conversion device, and method for manufacturing power-module device
JP6369403B2 (en) Semiconductor device
TW201533857A (en) Semiconductor device
JP6483565B2 (en) Semiconductor device
JP6361597B2 (en) Semiconductor device
JP2016054221A (en) Semiconductor device
JP2016054223A (en) Semiconductor device
JP2016054220A (en) Semiconductor device
JP6528730B2 (en) Semiconductor device
JP2017017229A (en) Semiconductor device
JP2016092226A (en) Semiconductor device
JP7012453B2 (en) Bridge leg circuit assembly and full bridge circuit assembly
JP2016066660A (en) Semiconductor device
JP2016092222A (en) Semiconductor device
JP2010062490A (en) Semiconductor device
JP2016054175A (en) Semiconductor device
JP6468095B2 (en) Semiconductor device
JP4482824B2 (en) Double-sided cooling type semiconductor device
JP5125530B2 (en) Power converter
JP5621812B2 (en) Semiconductor device
JP6953859B2 (en) Semiconductor device
JP2017017280A (en) Semiconductor device
JP2017017189A (en) Semiconductor device manufacturing method
JP6314726B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180904