JP2017017229A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2017017229A JP2017017229A JP2015133798A JP2015133798A JP2017017229A JP 2017017229 A JP2017017229 A JP 2017017229A JP 2015133798 A JP2015133798 A JP 2015133798A JP 2015133798 A JP2015133798 A JP 2015133798A JP 2017017229 A JP2017017229 A JP 2017017229A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- cooler
- semiconductor device
- power card
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、半導体装置に関する。特に、半導体素子を収容した半導体モジュールと冷却器とが交互に積層された半導体装置に関する。 The present invention relates to a semiconductor device. In particular, the present invention relates to a semiconductor device in which semiconductor modules containing semiconductor elements and coolers are alternately stacked.
上記したタイプの半導体装置では、半導体素子に対する冷却性能を高めるために、半導体モジュールと冷却器との間にグリスや接着剤が配置される。特許文献1の半導体装置では、半導体モジュールと冷却器の間に絶縁層を配置し、半導体モジュールと絶縁層の間、及び、絶縁層と冷却器との間に、接着剤が配置されている。 In the semiconductor device of the type described above, grease or an adhesive is disposed between the semiconductor module and the cooler in order to improve the cooling performance for the semiconductor element. In the semiconductor device of Patent Document 1, an insulating layer is disposed between the semiconductor module and the cooler, and an adhesive is disposed between the semiconductor module and the insulating layer, and between the insulating layer and the cooler.
半導体装置では、半導体モジュールが作動している間は半導体素子から発熱する一方、半導体モジュールが停止されると、半導体素子の発熱も停止される。半導体モジュール、絶縁板及び冷却器を含む半導体装置の各部は、半導体素子の温度変化に伴って温度が変化し、膨張と収縮を繰り返す。放熱材を挟む部材の膨張と収縮が繰り返されると、放熱材と放熱材を挟む部材が剥離したり、放熱材中に空気が侵入して放熱材の熱抵抗が経時的に低下する場合がある。 In the semiconductor device, the semiconductor element generates heat while the semiconductor module is in operation, and when the semiconductor module is stopped, the heat generation of the semiconductor element is also stopped. Each part of the semiconductor device including the semiconductor module, the insulating plate, and the cooler changes in temperature as the temperature of the semiconductor element changes, and repeats expansion and contraction. If expansion and contraction of the member that sandwiches the heat dissipation material are repeated, the heat dissipation material and the member that sandwiches the heat dissipation material may peel off, or air may enter the heat dissipation material and the thermal resistance of the heat dissipation material may decrease over time. .
本明細書は、放熱材の熱抵抗が経時的に低下することを抑制する技術を提供する。 This specification provides the technique which suppresses that the thermal resistance of a thermal radiation material falls with time.
本明細書が開示する技術は、半導体素子を収容した半導体モジュールと、冷却器と、が交互に積層して配置されているとともに半導体モジュールと冷却器の積層方向に荷重が加えられている半導体装置に関する。半導体装置は、半導体モジュールと冷却器の間に挟まれる絶縁部材と、半導体モジュールと絶縁部材の間と、絶縁部材と冷却器の間と、の少なくとも一方の間に挟まれる硬化型の放熱材と、を備える。放熱材の厚みは、15μm以上であって100μm以下であり、半導体装置の使用環境下における放熱材の粘度は、1000Pa・s以上であって、25000Pa・s以下である。 The technology disclosed in the present specification is a semiconductor device in which semiconductor modules containing semiconductor elements and coolers are alternately stacked and arranged, and a load is applied in the stacking direction of the semiconductor modules and coolers About. The semiconductor device includes an insulating member sandwiched between the semiconductor module and the cooler, a curable heat dissipation material sandwiched between at least one of the semiconductor module and the insulating member, and between the insulating member and the cooler. . The thickness of the heat dissipation material is 15 μm or more and 100 μm or less, and the viscosity of the heat dissipation material in the usage environment of the semiconductor device is 1000 Pa · s or more and 25000 Pa · s or less.
放熱材が薄すぎると、放熱材と放熱材を挟む部材の剥離が進展しやすくなる。一方において、放熱材が厚すぎると、放熱材の熱抵抗が大きくなる。上記した範囲の厚みを有する放熱材を利用することによって、放熱板の熱抵抗を抑えるとともに、放熱材を挟む部材と剥離することを抑制することができる。また、上記した範囲の粘度を有する放熱材を利用することによって、放熱材を挟む部材の熱変形に追従して放熱材を変形させることができる。これにより、放熱材の熱抵抗が経時的に低下することを抑制することができる。 If the heat dissipating material is too thin, peeling of the member that sandwiches the heat dissipating material and the heat dissipating material tends to progress. On the other hand, if the heat dissipation material is too thick, the heat resistance of the heat dissipation material increases. By using the heat radiating material having the thickness in the above range, it is possible to suppress the heat resistance of the heat radiating plate and to prevent the heat radiating plate from being separated from the member sandwiching the heat radiating material. Further, by using a heat radiating material having a viscosity in the above-described range, the heat radiating material can be deformed following the thermal deformation of a member sandwiching the heat radiating material. Thereby, it can suppress that the thermal resistance of a thermal radiation material falls with time.
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。 Details and further improvements of the technology disclosed in this specification will be described in the following “DETAILED DESCRIPTION”.
図面を参照して実施例の半導体装置を説明する。図1は、半導体装置2の斜視図である。半導体装置2は、複数のパワーカード10と複数の冷却器3が積層されたユニットである。なお、図1では、一つのパワーカードだけに符号10を付し、他のパワーカードには符号を省略している。同様に、図1では一つの冷却器だけに符号3を付し、他の冷却器には符号を省略している。また、半導体装置2の全体が見えるように、半導体装置2を収容するケース31は仮想線で描いてある。1個のパワーカード10は、2個の冷却器3に挟まれる。パワーカード10と一方の冷却器3との間には絶縁板6aが挟まれており、パワーカード10と他方の冷却器3との間には絶縁板6bが挟まれている。パワーカード10と絶縁板6a、6bの間には、硬化放熱材8(図2参照)が配置される。絶縁板6a、6bと冷却器3の間にはグリス11(図2参照)が塗布される。図1では硬化放熱材8及びグリス11の図示は省略している。また、図1は、理解し易いように、1個のパワーカード10と絶縁板6a、6bを半導体装置2から抜き出して描いてある。
A semiconductor device according to an embodiment will be described with reference to the drawings. FIG. 1 is a perspective view of the
一つのパワーカード10には4個の半導体素子が収容されている。4個の半導体素子は、具体的には、2個のトランジスタTa、Tbと、2個のダイオードDa、Dbである。冷却器3を通る冷媒により、半導体素子が冷却される。冷媒は液体であり、典型的には水である。
One
パワーカード10と冷却器3は、共に平板型であり、複数の側面のうち最大面積の平坦面が対向するように積層されている。パワーカード10と冷却器3は交互に積層されており、ユニットの積層方向の両端には冷却器が位置している。複数の冷却器3は、連結パイプ5a、5bで連結されている。ユニットの積層方向の一端に位置する冷却器3には、冷媒供給管4aと冷媒排出管4bが連結されている。冷媒供給管4aを通じて供給される冷媒は、連結パイプ5aを通じて全ての冷却器3に分配される。冷媒は各冷却器3を通る間に隣接するパワーカード10から熱を吸収する。各冷却器3を通った冷媒は連結パイプ5bを通り、冷媒排出管4bから排出される。
The
半導体装置2はケース31に収容される際、ユニットの積層方向の他端側に板バネ32が挿入される。その板バネ32により、パワーカード10と絶縁板6a、6bと冷却器3の積層されたユニットには、積層方向の両側から荷重が加えられる。その荷重は、例えば3[kN]である。後述するように、絶縁板とパワーカードの間にはグリスが塗布され、さらに放熱シートが挟まれている。3[kN]という高い荷重は、グリスの層を薄く引き延ばし、パワーカード10から冷却器3への伝熱効率を高める。パワーカード10は、直接的には絶縁板6a、6bに熱を奪われる。半導体装置2は、半導体素子(各素子Ta、Tb、Da、Db)を収容したパワーカード10に硬化放熱材8を挟んで絶縁板6a、6bが接しているとともに、パワーカード10と冷却器3の間のグリス11を薄くするように積層方向に荷重が加えられているデバイスである。
When the
パワーカード10を説明する。パワーカード10において、絶縁板6aと対向する一方の平坦面10aには、放熱板16a、16bが露出している。平坦面10aとは反対側の平坦面10bには、別の放熱板17(図1では不図示)が露出している。平坦面10bにはグリスを挟んで絶縁板6bが接している。パワーカード10の上面(図中Z軸の正方向を向く面)からは3本の電極端子7a、7b、7cが伸びており、下面(図中Z軸方向の負方向を向く面)からは制御端子29が伸びている。
The
図2を参照してパワーカード10と冷却器3との間の構造について説明する。図2は、図1のパワーカード10を図中の座標系のXY面に平行な平面であってトランジスタTaとTbを横切る平面でカットした断面図である。
The structure between the
先に、パワーカード10の内部構造を説明する。4個の半導体素子(トランジスタTa、Tb、ダイオードDa、Db)は、樹脂製のパッケージ13に収容されている。パッケージ13は、射出成形により形成され、半導体素子を封止する。なお、以下では、パワーカード10の平坦面10a、10bをパッケージ13の平坦面10a、10bと称する場合がある。
First, the internal structure of the
いずれの半導体素子も平坦なチップである。トランジスタTa(Tb)のチップの一方の平坦面にはコレクタ電極が露出しており、他方の平坦面にはエミッタ電極が露出している。トランジスタTaの一方の平坦面の電極はハンダ15により放熱板16aの裏面に接合している。放熱板16aの表面は、パッケージ13の平坦面10aに露出している。トランジスタTaの他方の平坦面の電極は、導電性のスペーサ14を介してハンダ15により放熱板17の裏面に接合している。放熱板17の表面は、パッケージ13の平坦面10bに露出している。なお、トランジスタTa(Tb)のゲート電極は、チップの一方の平坦面の端に設けられている。また、トランジスタTbの各電極もトランジスタTaと同様に、ハンダ15とスペーサ14を利用して放熱板16bと放熱板17に接合している。
All the semiconductor elements are flat chips. The collector electrode is exposed on one flat surface of the chip of the transistor Ta (Tb), and the emitter electrode is exposed on the other flat surface. The electrode on one flat surface of the transistor Ta is joined to the back surface of the
放熱板16aは、電極端子7aの一部である。トランジスタTaの電極を外部の他のデバイスと接続するための電極端子7aにおいて、パッケージ13の平坦面10aに露出している部位が放熱板16aに相当する。電極端子7aはトランジスタTaの電極と接しているので、トランジスタTaの内部の熱を伝えやすい。一方、冷却器3はアルミニウム(導電性の金属)で作られているので、放熱板16aと絶縁する必要がある。それゆえ、半導体装置2は、冷却器3と放熱板16a(パワーカード10)との間に絶縁板6aを挟んでいる。絶縁板6a、6bは、薄くて絶縁性が高く、伝熱性も良いセラミックスで作られている。放熱板16a(電極端子7a)及びスペーサ14は、導電性と伝熱性に優れた銅で作られている。放熱板16b、放熱板17も同様である。
The
放熱板16b、17も夫々、放熱板16aと同様に、電極端子7b、7cの一部である。また、ダイオードDa、Dbも、トランジスタTa、Tbと同様に、平坦なチップである。ダイオードDa、Dbの平坦面に露出している電極は、トランジスタTa、Tbと同様に、放熱板16a、16b、17に接続している。
Similarly to the
放熱板16a,放熱板16bの表面の全面及びパッケージ13の平坦面10aには、硬化放熱材8が配置されている。硬化放熱材8は、放熱板16bの表面の全面及びパッケージ13の平坦面10aと絶縁板6aとの間に配置されている。硬化放熱材8は、例えば常温で硬化するシリコン系の放熱材である。硬化放熱材8は、酸化亜鉛、酸化アルミニウムを含むフィラーを包含する。フィラーは、10μm程度の大きさを有する。硬化放熱材8は、硬化前の粘度が800Pa・s以下のものを選択する。また、硬化放熱材8は、硬化後では、半導体装置2の使用環境下において、線膨張係数が1.0×10−4から10−6(1/K)であり、伸びが50%以上であり、粘度が1000Pa・sから25000Pa・sのものを選択する。硬化放熱材8は、15μm以上であって、100μm以下の厚みを有する。なお、硬化放熱材8は、放熱板16a,放熱板16bの表面の全面及びパッケージ13の平坦面10a及び絶縁板6aと強固に接着しておらず、放熱板16a,放熱板16bの表面の全面及びパッケージ13の平坦面10a及び絶縁板6aが熱変形する際に、容易に剥離する程度に接着している。
A cured
なお、変形例では、硬化放熱材8は、加熱硬化型の放熱材であってもよい。また、硬化放熱材8は、接着剤であってもよいし、粘着剤であってもよい。即ち、硬化放熱材8は、上記の性質を有する放熱材であればよい。
In the modification, the curing
硬化放熱材8は、硬化前にパワーカード10と絶縁板6aの間に塗布され、パワーカード10と絶縁板6aの両側から荷重を加えた状態で硬化させることによって形成される。なお、硬化放熱材8は、硬化後にパワーカード10と絶縁板6aの間に配置されてもよい。
The curing
絶縁板6aと冷却器3の間には、グリス11が塗布されている。同様に、絶縁板6bと冷却器3の間にも、グリス11が塗布されている。
パワーカード10の平坦面10aと冷却器3の間は、パワーカード10、硬化放熱材8、絶縁板6a、グリス11、冷却器3の順に積層されている。パワーカード10の平坦面10bと冷却器3の間は、パワーカード10、硬化放熱材8、絶縁板6b、グリス11、冷却器3の順に積層されている。
Between the
本実施例の効果について説明する。仮に、グリスのようにシリコンオイルが硬化しない放熱材をパワーカード10と絶縁板6aの間に配置する場合、シリコンオイル、パワーカード10及び絶縁板6aの熱変形によって、シリコンオイルがパワーカード10と絶縁板6aの間から離脱し、空気が侵入する。この結果、半導体装置の冷却性能が低下する。一方、本実施例の半導体装置2では、硬化放熱材8に含まれるシリコンオイルが硬化する。このため、シリコンオイルがパワーカード10と絶縁板6aの間から脱落することを抑制することができる。これにより、半導体装置2の冷却性能が低下することを抑制することができる。
The effect of the present embodiment will be described. If a heat dissipating material that does not harden silicone oil such as grease is disposed between the
また、硬化放熱材8は、15μm以上であって、100μm以下の厚みを有する。硬化放熱材8の厚みが15μm未満の比較的に薄い場合、硬化放熱材8とパワーカード10や絶縁板6aとの剥離が進展しやすくなり、熱抵抗が大きくなる。一方で、硬化放熱材8の厚みが増加すると、熱抵抗が大きくなる。硬化放熱材8の厚みを15μm以上100μm以下にすることによって、熱抵抗を抑制することができる。
Further, the cured
さらに、硬化放熱材8は、硬化前の粘度が800Pa・s以下のものを選択する。また、硬化放熱材8は、硬化後では、線膨張係数が1.0×10−4から10−6(1/K)であり、伸びが50%以上であり、粘度が1000から25000Pa・sのものを選択する。この構成によれば、硬化放熱材8を、硬化放熱材8を挟むパワーカード10及び絶縁板6aの熱変形に追従して変形させることができる。また、パワーカード10と絶縁板6aとの間の熱変形に差が生じた場合であっても、硬化放熱材8自体が変形することによって、パワーカード10と絶縁板6aから剥離することを抑制することができる。
Further, as the curing
図3には、材質が異なる3種類の硬化放熱材8を用いて、半導体装置2の半導体素子を発熱させて冷却する温度変化のサイクルを繰り返す実験を行った。本実験では、硬化放熱材8の熱抵抗の変化を観察した。本実験では、伸び(%)と硬化後の粘度(Pa・s)が異なる3種類の材料により作製された硬化放熱材8A、8B、8Cを用いて実験を行った。さらに、本実験では、比較例として、硬化放熱材8に替えてグリスを用いた実験も行った。硬化放熱材8A、8B、8Cの伸び(%)は、5号形のダンベル試験片を用いてJIS K 6251に準拠した試験を行った結果である。硬化放熱材8A、8B、8Cの粘度は、23℃における粘度である。硬化放熱材8A、8B、8Cの(伸び(%)、粘度(Pa・s))の組合せは、それぞれ、(47、3,973)、(4、25,535)及び(192、6,872)である。
In FIG. 3, an experiment in which a cycle of temperature change in which the semiconductor element of the
硬化放熱材8A、8B、8Cの実験結果は、それぞれ、結果RA、RB、RCで示されている。また、グリスの実験結果は、結果RGで示されている。図3のグラフは、横軸が発熱させて冷却する温度変化を1サイクルとしたときの温度変化のサイクル数であり、縦軸が熱抵抗(℃/W)である。実験結果から明らかなように、比較的に伸びが大きく粘度が低い硬化放熱材8A、8Cでは、グリスよりも熱抵抗の劣化が抑制されていた。このことから、硬化放熱材8の伸びは、47%以上であることが好ましい。一方で、比較的に伸びが大きく粘度が高い硬化放熱材8Bでは、グリスよりも熱抵抗の劣化が大きかった。この理由は、硬化放熱材8Bは、伸びが小さく、変形しにくいため、硬化放熱材8Bを挟むパワーカード10と絶縁板6aとの界面で剥離が生じたためである。
Experimental results of the cured heat dissipation materials 8A, 8B, and 8C are shown as results RA, RB, and RC, respectively. Moreover, the experimental result of grease is shown by result RG. In the graph of FIG. 3, the horizontal axis indicates the number of cycles of temperature change when the temperature change at which heat is generated and cooled is one cycle, and the vertical axis indicates thermal resistance (° C./W). As is clear from the experimental results, in the heat radiating materials 8A and 8C having relatively large elongation and low viscosity, deterioration of thermal resistance was suppressed as compared with grease. Therefore, the elongation of the cured
以上の実験からも明らかなように、本実施例の硬化放熱材8によれば、経時的に熱抵抗が低下することを抑制することができる。
As is clear from the above experiment, according to the cured
実施例で説明した技術に関する留意点を述べる。図では、理解を助けるため、グリスの層の厚み、硬化放熱材の厚み、などを強調して描いることに留意されたい。 Points to be noted regarding the technology described in the embodiments will be described. It should be noted that in the drawing, the thickness of the grease layer, the thickness of the cured heat dissipation material, and the like are emphasized in order to help understanding.
図2に示したように、冷却器3の内部は単純な空洞である。冷却器3の内部空間には、絶縁板6a、6bと接する側板の裏面に接するフィンを設けてもよい。
As shown in FIG. 2, the inside of the
上記の実施例では、硬化放熱材8は、パワーカード10と絶縁板6a、6bの間に配置されている。しかしながら、硬化放熱材8は、絶縁板6a、6bのそれぞれと冷却器3との間に、グリス11に替えて配置されていてもよい。この場合、パワーカード10と絶縁板6a、6bの間には、硬化放熱材8が配置されていてもよいし、グリスが配置されていてもよい。
In the above embodiment, the cured
また、放熱板16a、16b、17bの表面に窪みを形成し、その窪みの中に硬化放熱材8を配置してもよい。この構成によれば、硬化放熱材8の厚みを、窪みの深さに合わせて制御することができる。この結果、硬化放熱材8の熱抵抗を制御することができる。
Moreover, you may form a hollow in the surface of
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
2:半導体装置
3:冷却器
4a:冷媒供給管
4b:冷媒排出管
5a、5b:連結パイプ
6a、6b:絶縁板
7a、7b、7c:電極端子
8:硬化放熱材
10:パワーカード
10a、10b:平坦面
11:グリス
13:パッケージ
14:スペーサ
15:ハンダ
16a、16b、17:放熱板
29:制御端子
31:ケース
32:板バネ
Da、Db:ダイオード
Ta、Tb:トランジスタ
2: Semiconductor device 3:
Claims (1)
前記半導体モジュールと前記冷却器の間に挟まれる絶縁部材と、
前記半導体モジュールと前記絶縁部材の間と、前記絶縁部材と前記冷却器の間と、の少なくとも一方の間に挟まれる硬化型の放熱材と、を備え、
前記放熱材の厚みは、15μm以上であって100μm以下であり、
前記半導体装置の使用環境下における前記放熱材の粘度は、1000Pa・s以上であって、25000Pa・s以下である、半導体装置。 A semiconductor device in which a semiconductor element is housed and a cooler are alternately stacked and arranged, and a load is applied in the stacking direction of the semiconductor module and the cooler,
An insulating member sandwiched between the semiconductor module and the cooler;
A curable heat dissipation material sandwiched between at least one of the semiconductor module and the insulating member and between the insulating member and the cooler;
The thickness of the heat dissipation material is 15 μm or more and 100 μm or less,
The semiconductor device, wherein the heat dissipation material has a viscosity of 1000 Pa · s or more and 25000 Pa · s or less in an environment where the semiconductor device is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015133798A JP2017017229A (en) | 2015-07-02 | 2015-07-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015133798A JP2017017229A (en) | 2015-07-02 | 2015-07-02 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017017229A true JP2017017229A (en) | 2017-01-19 |
Family
ID=57831076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015133798A Pending JP2017017229A (en) | 2015-07-02 | 2015-07-02 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017017229A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768095B2 (en) | 2015-11-26 | 2017-09-19 | Nippon Soken, Inc. | Semiconductor device and manufacturing method thereof |
JP2018182317A (en) * | 2017-04-07 | 2018-11-15 | トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ,インコーポレイティド | Electronics assemblies incorporating three-dimensional heat flow structures |
WO2023112997A1 (en) * | 2021-12-16 | 2023-06-22 | 日立Astemo株式会社 | Semiconductor device and power conversion device |
-
2015
- 2015-07-02 JP JP2015133798A patent/JP2017017229A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768095B2 (en) | 2015-11-26 | 2017-09-19 | Nippon Soken, Inc. | Semiconductor device and manufacturing method thereof |
JP2018182317A (en) * | 2017-04-07 | 2018-11-15 | トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ,インコーポレイティド | Electronics assemblies incorporating three-dimensional heat flow structures |
WO2023112997A1 (en) * | 2021-12-16 | 2023-06-22 | 日立Astemo株式会社 | Semiconductor device and power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9460981B2 (en) | Semiconductor module | |
CN107112300B (en) | Cooling assembly | |
US7564129B2 (en) | Power semiconductor module, and power semiconductor device having the module mounted therein | |
JP4617209B2 (en) | Heat dissipation device | |
KR102082252B1 (en) | Chip package structure and manufacturing method thereof | |
US10064310B2 (en) | Power-module device, power conversion device, and method for manufacturing power-module device | |
JP6369403B2 (en) | Semiconductor device | |
JP6423731B2 (en) | Semiconductor module | |
CN101789404A (en) | Heat radiator | |
JP2007305702A (en) | Semiconductor device and its manufacturing method | |
JP2017017229A (en) | Semiconductor device | |
JP6361597B2 (en) | Semiconductor device | |
JP2012248700A (en) | Semiconductor device | |
JP6528730B2 (en) | Semiconductor device | |
JP5899680B2 (en) | Power semiconductor module | |
JP2016054223A (en) | Semiconductor device | |
JP2016054221A (en) | Semiconductor device | |
JP2018082006A (en) | Power module | |
JP2016054220A (en) | Semiconductor device | |
JP6468095B2 (en) | Semiconductor device | |
JP2016066660A (en) | Semiconductor device | |
JP2017017189A (en) | Semiconductor device manufacturing method | |
JP2016092222A (en) | Semiconductor device | |
TW200421571A (en) | Semiconductor device | |
JP2017017280A (en) | Semiconductor device |