JP6528730B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6528730B2
JP6528730B2 JP2016119800A JP2016119800A JP6528730B2 JP 6528730 B2 JP6528730 B2 JP 6528730B2 JP 2016119800 A JP2016119800 A JP 2016119800A JP 2016119800 A JP2016119800 A JP 2016119800A JP 6528730 B2 JP6528730 B2 JP 6528730B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating
cooler
insulating member
power card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016119800A
Other languages
Japanese (ja)
Other versions
JP2017224751A (en
Inventor
昌孝 出口
昌孝 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016119800A priority Critical patent/JP6528730B2/en
Publication of JP2017224751A publication Critical patent/JP2017224751A/en
Application granted granted Critical
Publication of JP6528730B2 publication Critical patent/JP6528730B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されているとともに積層方向に加圧されている半導体装置に関する。   The present invention relates to a semiconductor device in which a power card containing semiconductor elements and a cooler are stacked with an insulating member interposed therebetween and pressurized in the stacking direction.

半導体素子を収容したパワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置が知られている(例えば特許文献1)。特許文献1の半導体装置では、パワーカードの表面に、半導体素子で発生する熱を放出する導電性の放熱部材が露出している。導電性の放熱部材と冷却器を絶縁するために、それらの間に絶縁部材が挟まれている。絶縁部材を介した放熱部材から冷却器への熱伝導の効率を高めるため、パワーカードと冷却器と絶縁部材の積層体は、それらの積層方向に加圧されている。   There is known a semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with an insulating member interposed therebetween (for example, Patent Document 1). In the semiconductor device of Patent Document 1, a conductive heat dissipating member for releasing heat generated in the semiconductor element is exposed on the surface of the power card. An insulating member is interposed between the conductive heat dissipating member and the cooler in order to insulate the cooler. In order to enhance the efficiency of heat conduction from the heat radiating member to the cooler via the insulating member, the laminate of the power card, the cooler and the insulating member is pressurized in the stacking direction thereof.

特開2007−165620号公報Unexamined-Japanese-Patent No. 2007-165620

上記の半導体装置では、絶縁部材と冷却器の接触面、あるいは、絶縁部材と放熱板の接触面が理想的に平面であれば、絶縁部材の接触面全体が均等に加圧される。しかし、いずれかの部材の表面に突起が存在していると、絶縁部材は不均一に加圧され、絶縁部材が割れて絶縁性が低下する虞がある。部材表面の凹凸を吸収すべく、柔らかい材料で作られた絶縁部材を採用すると、パワーカードと絶縁部材と冷却器の積層方向に加える圧力のばらつきに応じてパワーカードと絶縁部材と冷却器の積層体(半導体装置)の厚みが変化してしまう。本明細書は、パワーカードと冷却器とが絶縁部材を挟んで積層されている半導体装置に関し、絶縁性の確保と、半導体装置の厚み維持の両立を図る技術を提供する。   In the above semiconductor device, if the contact surface between the insulating member and the cooler or the contact surface between the insulating member and the heat sink is ideally flat, the entire contact surface of the insulating member is uniformly pressurized. However, if a projection is present on the surface of any of the members, the insulating member is pressurized unevenly, and there is a risk that the insulating member may be broken to lower the insulation. When an insulating member made of a soft material is adopted to absorb irregularities on the surface of the member, the power card, the insulating member and the cooler are stacked according to the variation in pressure applied in the stacking direction of the power card, the insulating member and the cooler. The thickness of the body (semiconductor device) changes. The present specification relates to a semiconductor device in which a power card and a cooler are stacked with an insulating member interposed therebetween, and provides a technique for achieving both insulation securing and thickness maintenance of the semiconductor device.

本明細書が開示する半導体装置は、半導体素子を収容したパワーカードと冷却器とが第1の絶縁部材を挟んで積層されているとともに積層方向に加圧されている。パワーカードの表面には、半導体素子で発生する熱を放出する導電性の放熱部材が露出している。パワーカードの表面では、導電性の放熱部材が露出している位置での絶縁が重要である。第1の絶縁部材には、放熱部材に対向する位置に孔が形成されており、孔には、第1の絶縁部材よりも軟らかい第2の絶縁部材が充填されている。当該構成によると、仮に第1の絶縁部材の表面に突起が存在しており、第1の絶縁部材が割れたとしても、第2の絶縁部材は軟らかいので第1の割れの影響を受けることなく絶縁性を確保し続けることができる。一方、第1部材が仮に割れたとしても、厚み変わらないので、半導体装置(冷却器と絶縁部材とパワーカードの積層体)の厚みは保たれる。本明細書が開示する半導体装置は、パワーカードと冷却器の間の絶縁性の確保と半導体装置の厚み保持の両立が図れる。   In the semiconductor device disclosed in the present specification, a power card containing a semiconductor element and a cooler are stacked with the first insulating member interposed therebetween and pressurized in the stacking direction. On the surface of the power card, a conductive heat dissipating member for releasing heat generated in the semiconductor element is exposed. On the surface of the power card, insulation at the position where the conductive heat dissipating member is exposed is important. A hole is formed in the first insulating member at a position facing the heat releasing member, and the hole is filled with a second insulating member softer than the first insulating member. According to the configuration, even if the protrusion is present on the surface of the first insulating member and the first insulating member is broken, the second insulating member is soft and is not affected by the first crack. It is possible to maintain insulation. On the other hand, since the thickness does not change even if the first member is broken, the thickness of the semiconductor device (laminated body of the cooler, the insulating member and the power card) is maintained. In the semiconductor device disclosed in the present specification, compatibility between securing the insulation between the power card and the cooler and maintaining the thickness of the semiconductor device can be achieved.

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。   The details and further improvement of the technology disclosed in the present specification will be described in the following "Forms for Carrying Out the Invention".

実施例の半導体装置の斜視図である。It is a perspective view of the semiconductor device of an example. 図1の座標系におけるXY平面でカットした半導体装置の断面図である。It is sectional drawing of the semiconductor device cut by XY plane in the coordinate system of FIG. 絶縁板の平面図である。It is a top view of an insulating board.

(実施例)
図面を参照して実施例の半導体装置2を説明する。図1は、第1実施例の半導体装置2の斜視図である。半導体装置2は、複数のパワーカード10と複数の冷却器3が積層されたデバイスである。より詳しくは、半導体装置2は、半導体素子(Ta、Tb、Da、Db)を収容したパワーカード10と冷却器3とが絶縁板6a、6bを挟んで積層されているとともに積層方向に加圧されているデバイスである。なお、図1では、一つのパワーカードだけに符号10を付し、他のパワーカードには符号を省略している。同様に、図1では、一つの冷却器だけに符号3を付し、他の冷却器には符号を省略している。また、半導体装置2の全体が見えるように、半導体装置2を収容するケース31は仮想線で描いてある。1個のパワーカード10は、2個の冷却器3に挟まれる。パワーカード10と一方の冷却器3との間、及び、パワーカード10と他方の冷却器3との間には、それぞれ絶縁板6a、6bが挟まれている。また、図1は、理解し易いように、1個のパワーカード10とパワーカード10を挟む2個の絶縁板6a、6bを半導体装置2から抜き出して描いてある。
(Example)
The semiconductor device 2 of the embodiment will be described with reference to the drawings. FIG. 1 is a perspective view of the semiconductor device 2 of the first embodiment. The semiconductor device 2 is a device in which a plurality of power cards 10 and a plurality of coolers 3 are stacked. More specifically, in the semiconductor device 2, the power card 10 housing the semiconductor elements (Ta, Tb, Da, Db) and the cooler 3 are stacked with the insulating plates 6 a and 6 b interposed therebetween and pressure is applied in the stacking direction Devices that are In addition, in FIG. 1, the code | symbol 10 is attached | subjected to one power card, and the code | symbol is abbreviate | omitted to the other power card. Similarly, in FIG. 1, only one cooler is denoted by 3 and the other coolers are omitted. Further, a case 31 for housing the semiconductor device 2 is drawn by a virtual line so that the whole of the semiconductor device 2 can be seen. One power card 10 is sandwiched between two coolers 3. Insulating plates 6a and 6b are interposed between the power card 10 and one cooler 3 and between the power card 10 and the other cooler 3, respectively. Further, in FIG. 1, for the sake of easy understanding, one power card 10 and two insulating plates 6 a and 6 b sandwiching the power card 10 are drawn out from the semiconductor device 2.

一つのパワーカード10には4個の半導体素子が収容されている。4個の半導体素子は、具体的には、2個のトランジスタTa、Tbと、2個のダイオードDa、Dbである。冷却器3を通る冷媒により、半導体素子が冷却される。冷媒は液体であり、典型的には水である。   One power card 10 accommodates four semiconductor elements. Specifically, the four semiconductor elements are two transistors Ta and Tb and two diodes Da and Db. The semiconductor element is cooled by the refrigerant passing through the cooler 3. The refrigerant is a liquid, typically water.

パワーカード10と冷却器3は、共に平板型であり、複数の側面のうち最大面積の平坦面が対向するように積層されている。パワーカード10と冷却器3は交互に積層されており、半導体装置2の積層方向の両端には冷却器が位置している。複数の冷却器3は、連結パイプ5a、5bで連結されている。半導体装置2の積層方向の一端に位置する冷却器3には、冷媒供給管4aと冷媒排出管4bが連結されている。冷媒供給管4aを通じて供給される冷媒は、連結パイプ5aを通じて全ての冷却器3に分配される。冷媒は各冷却器3を通る間に隣接するパワーカード10から熱を吸収する。各冷却器3を通った冷媒は連結パイプ5bを通り、冷媒排出管4bから排出される。   The power card 10 and the cooler 3 are both flat type, and are stacked such that the flat surface of the largest area of the plurality of side surfaces is opposed to each other. The power cards 10 and the coolers 3 are alternately stacked, and coolers are located at both ends of the semiconductor device 2 in the stacking direction. The plurality of coolers 3 are connected by connection pipes 5a and 5b. A refrigerant supply pipe 4 a and a refrigerant discharge pipe 4 b are connected to the cooler 3 located at one end of the semiconductor device 2 in the stacking direction. The refrigerant supplied through the refrigerant supply pipe 4a is distributed to all the coolers 3 through the connection pipe 5a. The refrigerant absorbs heat from the adjacent power cards 10 while passing through each cooler 3. The refrigerant having passed through each cooler 3 passes through the connection pipe 5b and is discharged from the refrigerant discharge pipe 4b.

半導体装置2はケース31に収容される際、積層方向の他端側に板バネ32が挿入される。その板バネ32により、パワーカード10と絶縁板6a、6bと冷却器3の積層された半導体装置2には、積層方向の両側から加圧される。積層方向の加圧により、パワーカード10と絶縁板6a、6bと冷却器3が密着し、冷却効率が高まる。パワーカード10は、直接的には絶縁板6a、6bに熱を奪われる。   When the semiconductor device 2 is accommodated in the case 31, the leaf spring 32 is inserted to the other end side in the stacking direction. The plate spring 32 applies pressure to the semiconductor device 2 in which the power card 10, the insulating plates 6a and 6b, and the cooler 3 are stacked from both sides in the stacking direction. By the pressurization in the stacking direction, the power card 10, the insulating plates 6a and 6b, and the cooler 3 are in close contact, and the cooling efficiency is enhanced. The power card 10 is directly deprived of heat by the insulating plates 6a and 6b.

パワーカード10を説明する。パワーカード10において、絶縁板6aと対向する一方の平坦面10aには、放熱板16a、16bが露出している。平坦面10aとは反対側の平坦面10bには、別の放熱板17(図1では不図示)が露出している。平坦面10bにはグリスを挟んで絶縁板6bが接している。パワーカード10の上面(図中Z軸の正方向を向く面)からは3本の電極端子7a、7b、7cが伸びており、下面(図中Z軸方向の負方向を向く面)からは制御端子29が伸びている。   The power card 10 will be described. In the power card 10, the heat radiation plates 16a and 16b are exposed on one flat surface 10a facing the insulating plate 6a. Another heat sink 17 (not shown in FIG. 1) is exposed on the flat surface 10b opposite to the flat surface 10a. The insulating plate 6b is in contact with the flat surface 10b with grease interposed therebetween. Three electrode terminals 7a, 7b and 7c extend from the upper surface (the surface facing the positive direction of the Z axis in the figure) of the power card 10, and from the lower surface (the surface facing the negative direction in the Z axis direction in the drawing) The control terminal 29 is extended.

図2及び図3を参照してパワーカード10と冷却器3とに挟まれている絶縁板6a、6bについて説明する。図2は、図1のパワーカード10を図中の座標系のXY面に平行な平面であってトランジスタTaとTbを横切る平面でカットした断面図である。   The insulating plates 6a and 6b sandwiched between the power card 10 and the cooler 3 will be described with reference to FIGS. 2 and 3. FIG. 2 is a cross-sectional view of the power card 10 of FIG. 1 cut along a plane parallel to the XY plane of the coordinate system in the drawing and across the transistors Ta and Tb.

先に、パワーカード10の内部構造を説明する。4個の半導体素子(トランジスタTa、Tb、ダイオードDa、Db)は、樹脂製のパッケージ13に収容されている。パッケージ13は、射出成形により形成され、半導体素子を封止する。なお、以下では、パワーカード10の平坦面10a、10bをパッケージ13の平坦面10a、10bと称する場合がある。   First, the internal structure of the power card 10 will be described. Four semiconductor elements (transistors Ta and Tb, diodes Da and Db) are accommodated in a resin package 13. The package 13 is formed by injection molding and seals the semiconductor element. In the following, the flat surfaces 10 a and 10 b of the power card 10 may be referred to as flat surfaces 10 a and 10 b of the package 13.

いずれの半導体素子も平坦なチップである。トランジスタTa(Tb)のチップの一方の平坦面にはコレクタ電極が露出しており、他方の平坦面にはエミッタ電極が露出している。トランジスタTaの一方の平坦面の電極はハンダ15により放熱板16aの裏面に接合している。放熱板16aの表面は、パッケージ13の平坦面10aに露出している。トランジスタTaの他方の平坦面の電極は、導電性のスペーサ14を介してハンダ15により放熱板17の裏面に接合している。放熱板17の表面は、パッケージ13の平坦面10bに露出している。なお、トランジスタTa(Tb)のゲート電極は、チップの一方の平坦面の端に設けられている。また、トランジスタTbの各電極もトランジスタTaと同様に、ハンダ15とスペーサ14を利用して放熱板16bと放熱板17に接合している。放熱板16a、16b、17(電極端子7a、7b、7c)及びスペーサ14は、導電性と伝熱性に優れた銅で作られている。   Both semiconductor devices are flat chips. The collector electrode is exposed on one flat surface of the chip of the transistor Ta (Tb), and the emitter electrode is exposed on the other flat surface. The electrode on one flat surface of the transistor Ta is joined to the back surface of the heat sink 16 a by the solder 15. The surface of the heat sink 16 a is exposed to the flat surface 10 a of the package 13. The electrode on the other flat surface of the transistor Ta is joined to the back surface of the heat sink 17 by the solder 15 through the conductive spacer 14. The surface of the heat sink 17 is exposed to the flat surface 10 b of the package 13. The gate electrode of the transistor Ta (Tb) is provided at one end of the flat surface of the chip. Further, each electrode of the transistor Tb is also joined to the heat sink 16 b and the heat sink 17 by using the solder 15 and the spacer 14 in the same manner as the transistor Ta. The heat sinks 16a, 16b, 17 (electrode terminals 7a, 7b, 7c) and the spacer 14 are made of copper excellent in conductivity and heat conductivity.

放熱板16aは、電極端子7aの一部である。トランジスタTaの電極を外部の他のデバイスと接続するための電極端子7aにおいて、パッケージ13の平坦面10aに露出している部位が放熱板16aに相当する。   The heat sink 16a is a part of the electrode terminal 7a. In the electrode terminal 7a for connecting the electrode of the transistor Ta to another external device, a portion exposed to the flat surface 10a of the package 13 corresponds to the heat sink 16a.

放熱板16b、17も夫々、放熱板16aと同様に、電極端子7b、7cの一部である。また、ダイオードDa、Dbも、トランジスタTa、Tbと同様に、平坦なチップである。ダイオードDa、Dbの平坦面に露出している電極は、トランジスタTa、Tbと同様に、放熱板16a、16b、17に接続している。   The heat sinks 16b and 17 are also parts of the electrode terminals 7b and 7c, respectively, similarly to the heat sink 16a. The diodes Da and Db are also flat chips, similarly to the transistors Ta and Tb. The electrodes exposed on the flat surfaces of the diodes Da and Db are connected to the heat sinks 16a, 16b and 17 as in the transistors Ta and Tb.

絶縁板6a、6bは、薄くて絶縁性が高く、伝熱性も良いセラミックスで作られている。なお、図では、理解を助けるため、絶縁板6a、6bの厚みを強調して描いることに留意されたい。図3を参照して絶縁板6aについて説明する。絶縁板6aには、放熱板16a、16bに対向する位置に孔が形成されている。当該孔は、放熱板16aと放熱板16bの間のパッケージ13の領域にも対向している。当該孔には、絶縁部材8aが充填されている。絶縁部材8aは、絶縁板6a、6bよりも軟らかい絶縁材料(例えば窒化ホウ素(BN)、エポキシ材等)で形成されている。なお、本明細書において、物質の硬さとは、物質の硬さを表わすいずれかの尺度(例えばブリネル硬さ、ビッカース硬さ、ロックウェル硬さ等)によって決定される値を意味している。絶縁板6bは、絶縁板6aと同じ形状である。絶縁板6bには、放熱板17に対向する位置に孔が形成されている。当該孔には、絶縁部材8bが充填されている。絶縁部材8bは、絶縁部材8aと同じ材料で形成されている。   The insulating plates 6a and 6b are made of ceramic which is thin and has high insulation and good heat conductivity. It should be noted that in the drawings, the thickness of the insulating plates 6a and 6b is emphasized in order to facilitate understanding. The insulating plate 6a will be described with reference to FIG. Holes are formed in the insulating plate 6a at positions facing the heat sinks 16a and 16b. The hole also faces the region of the package 13 between the heat sink 16a and the heat sink 16b. The holes are filled with the insulating member 8a. The insulating member 8a is formed of an insulating material (for example, boron nitride (BN), an epoxy material, or the like) softer than the insulating plates 6a and 6b. In the present specification, the hardness of a substance means a value determined by any scale representing the hardness of a substance (for example, Brinell hardness, Vickers hardness, Rockwell hardness, etc.). The insulating plate 6b has the same shape as the insulating plate 6a. Holes are formed in the insulating plate 6 b at positions facing the heat sink 17. The holes are filled with the insulating member 8b. The insulating member 8b is formed of the same material as the insulating member 8a.

電極端子7aはトランジスタTaの電極と接しており、電極端子7bはトランジスタTbの電極と接しており、電極端子7cはトランジスタTa、Tbの電極と接している。そのため、電極端子7a〜7cは、トランジスタの内部の熱を伝えやすい。一方、冷却器3はアルミニウム(導電性の金属)で作られているので、放熱板16a、16b、17と絶縁する必要がある。それゆえ、冷却器3と放熱板16a、16bとの間に絶縁部材8aが挟まれており、冷却器3と放熱板17との間に絶縁部材8bが挟まれている。   The electrode terminal 7a is in contact with the electrode of the transistor Ta, the electrode terminal 7b is in contact with the electrode of the transistor Tb, and the electrode terminal 7c is in contact with the electrodes of the transistors Ta and Tb. Therefore, the electrode terminals 7a to 7c easily transmit the heat inside the transistor. On the other hand, since the cooler 3 is made of aluminum (conductive metal), it is necessary to insulate the heat sinks 16 a, 16 b and 17. Therefore, the insulating member 8a is sandwiched between the cooler 3 and the heat sinks 16a and 16b, and the insulating member 8b is sandwiched between the cooler 3 and the heat sink 17.

本実施例の効果について説明する。従来は、硬質の均一材料で作られた絶縁板が採用されていた。その場合、絶縁板、パワーカード、冷却器のいずれかの部材の表面に突起が存在していると、絶縁板は不均一に加圧され、絶縁板が割れて絶縁性が低下する虞があった。部材表面の凹凸を吸収すべく、柔らかい材料で作られた絶縁部材を採用すると、パワーカードと絶縁板と冷却器の積層方向に加える圧力のばらつきに応じてパワーカードと絶縁部材と冷却器の積層体(半導体装置)の厚みが変化してしまう。実施例の半導体装置2では、放熱板16a、16bに対向する位置に孔が形成されている絶縁板6aと、その孔に充填されている絶縁板6aよりも柔らかい絶縁部材8aを採用する。仮に柔らかい絶縁部材8のみであると、積層方向の圧力の変化に応じて絶縁部材8aの厚みが変化してしまう。即ち、半導体装置2の厚み(冷却器3とパワーカード10の積層方向の厚み)が変化してしまう。一方、実施例の半導体装置2では、絶縁板6aは硬いので、積層方向の圧力が変化してもその厚みを保持することができる。絶縁板6aは、半導体装置2の厚みを保持する。他方、硬い絶縁板6aは、圧力により割れる虞がある。絶縁板が割れると絶縁性能が低下する虞がある。しかし、実施例の半導体装置2では、絶縁板6aは、絶縁性のパッケージ13と対向しているが、導電性の放熱板16a、16bに対向していない。絶縁板6aの導電性の放熱板16a、16bに対向している領域には孔が設けられており、その孔には、絶縁板6aよりも柔らかい絶縁部材8aが充填されている。実施例の半導体装置2では、絶縁板6aの孔に充填された絶縁部材8aは絶縁板6aより柔らかく、絶縁板6aの破損の影響を受けずに、放熱板16a、16bと冷却器3の間の絶縁性を保持することができる。実施例の半導体装置2は、パワーカード10と冷却器3の間の絶縁性の確保と半導体装置2の厚み保持の両立が図れる。パワーカード10の絶縁板6aとは反対側に配置された絶縁板6bと絶縁部材8bについても同様である。   The effects of this embodiment will be described. Conventionally, an insulating plate made of a hard uniform material has been employed. In that case, if projections are present on the surface of any member of the insulating plate, the power card, and the cooler, the insulating plate may be unevenly pressed, which may cause the insulating plate to be broken and the insulation performance to be deteriorated. The When an insulating member made of a soft material is adopted to absorb irregularities on the surface of the member, the power card, the insulating member and the cooler are stacked according to the variation in pressure applied in the stacking direction of the power card, the insulating plate and the cooler. The thickness of the body (semiconductor device) changes. In the semiconductor device 2 of the embodiment, the insulating plate 6a in which a hole is formed at a position facing the heat sinks 16a and 16b, and the insulating member 8a softer than the insulating plate 6a filled in the hole are employed. If only the soft insulating member 8 is used, the thickness of the insulating member 8a changes in accordance with the change in pressure in the stacking direction. That is, the thickness of the semiconductor device 2 (the thickness in the stacking direction of the cooler 3 and the power card 10) changes. On the other hand, in the semiconductor device 2 of the embodiment, since the insulating plate 6a is hard, the thickness can be maintained even if the pressure in the stacking direction changes. The insulating plate 6 a holds the thickness of the semiconductor device 2. On the other hand, the hard insulating plate 6a may be broken by pressure. If the insulating plate is broken, the insulation performance may be reduced. However, in the semiconductor device 2 of the embodiment, the insulating plate 6a faces the insulating package 13, but does not face the conductive heat sinks 16a and 16b. Holes are provided in regions of the insulating plate 6a facing the conductive heat radiation plates 16a and 16b, and the holes are filled with the insulating member 8a softer than the insulating plate 6a. In the semiconductor device 2 of the embodiment, the insulating member 8a filled in the holes of the insulating plate 6a is softer than the insulating plate 6a, and is not affected by the damage of the insulating plate 6a between the heat sinks 16a and 16b and the cooler 3. Can maintain the insulation properties of In the semiconductor device 2 of the embodiment, compatibility between securing of the insulation between the power card 10 and the cooler 3 and maintenance of the thickness of the semiconductor device 2 can be achieved. The same applies to the insulating plate 6b and the insulating member 8b disposed on the opposite side of the power card 10 to the insulating plate 6a.

絶縁板6bは、導電性の放熱板17が露出している位置(即ち、絶縁の必要性が高い位置)に対向しているので、絶縁板6aと同様に、絶縁の必要性が高い位置において半導体装置の絶縁を維持することができる。   Since the insulating plate 6b is opposed to the position where the conductive heat sink 17 is exposed (ie, the position where the need for insulation is high), like the insulating plate 6a, the position where the need for insulation is high is high. The insulation of the semiconductor device can be maintained.

実施例で説明した技術に関する留意点を述べる。本実施例では、絶縁板6aには、放熱板16a、16bに対向する位置に1個の孔が軽形成されている。変形例では、絶縁板6aには、放熱板16aに対向する位置に1個の孔が形成され、放熱板16bに対向する位置に別の1個の孔が形成されていてもよい。そして、2個の孔のそれぞれに絶縁部材8aが充填されていてもよい。   Points to note regarding the technology described in the embodiment will be described. In the present embodiment, one hole is lightly formed in the insulating plate 6a at a position facing the heat sinks 16a and 16b. In the modification, one hole may be formed in the insulating plate 6a at a position facing the heat sink 16a, and another hole may be formed at a position facing the heat sink 16b. Then, the insulating member 8a may be filled in each of the two holes.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of application. In addition, the techniques exemplified in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.

2:半導体装置
3:冷却器
6a、6b:絶縁板
8a、8b:絶縁部材
10:パワーカード
16a、16b、17:放熱板
2: Semiconductor device 3: Cooling device 6a, 6b: Insulating plate 8a, 8b: Insulating member 10: Power card 16a, 16b, 17: Heat dissipation plate

Claims (1)

半導体素子を収容したパワーカードと冷却器とが第1の絶縁部材を挟んで積層されているとともに積層方向に加圧されている半導体装置であって、
前記パワーカードの表面には、前記半導体素子で発生する熱を放出する導電性の放熱部材が露出しており、
前記第1の絶縁部材には、前記放熱部材に対向する位置に孔が形成されており、
前記孔には、前記第1の絶縁部材よりも軟らかい第2の絶縁部材が充填されている、半導体装置。
A semiconductor device in which a power card containing a semiconductor element and a cooler are stacked with a first insulating member interposed therebetween and pressed in the stacking direction,
On the surface of the power card, a conductive heat dissipating member for releasing heat generated in the semiconductor element is exposed,
A hole is formed in the first insulating member at a position facing the heat dissipating member,
The semiconductor device, wherein the hole is filled with a second insulating member softer than the first insulating member.
JP2016119800A 2016-06-16 2016-06-16 Semiconductor device Active JP6528730B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016119800A JP6528730B2 (en) 2016-06-16 2016-06-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016119800A JP6528730B2 (en) 2016-06-16 2016-06-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2017224751A JP2017224751A (en) 2017-12-21
JP6528730B2 true JP6528730B2 (en) 2019-06-12

Family

ID=60688215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016119800A Active JP6528730B2 (en) 2016-06-16 2016-06-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6528730B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (en) 2018-04-11 2019-10-24 トヨタ自動車株式会社 Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830860B2 (en) * 2001-05-31 2006-10-11 松下電器産業株式会社 Power module and manufacturing method thereof
JP5574170B2 (en) * 2010-06-17 2014-08-20 株式会社デンソー Semiconductor module mounting structure
JP5484429B2 (en) * 2011-11-18 2014-05-07 三菱電機株式会社 Power converter
JP2015002321A (en) * 2013-06-18 2015-01-05 株式会社デンソー Package structure
JP2015082652A (en) * 2013-10-24 2015-04-27 日東シンコー株式会社 Polymer sheet and semiconductor module
JP6233257B2 (en) * 2014-04-15 2017-11-22 トヨタ自動車株式会社 Power converter
JP6409690B2 (en) * 2014-11-20 2018-10-24 株式会社デンソー Cooling module
JP2016111089A (en) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2017224751A (en) 2017-12-21

Similar Documents

Publication Publication Date Title
US7859846B2 (en) Low thermal resistance power module assembly
US10064310B2 (en) Power-module device, power conversion device, and method for manufacturing power-module device
US9287193B2 (en) Semiconductor device
JP6369403B2 (en) Semiconductor device
KR20180079202A (en) Chip package structure and manufacturing method thereof
CN109196637B (en) Semiconductor device with a plurality of semiconductor chips
JP6528730B2 (en) Semiconductor device
JP5392196B2 (en) Semiconductor device
JP6361597B2 (en) Semiconductor device
JP6483565B2 (en) Semiconductor device
JP2017017229A (en) Semiconductor device
JP2013012641A (en) Power semiconductor module
JP2016054221A (en) Semiconductor device
JP2016054220A (en) Semiconductor device
JP2006140390A (en) Power semiconductor equipment
JP2016054223A (en) Semiconductor device
JP2016066660A (en) Semiconductor device
JP6468095B2 (en) Semiconductor device
CN110120389B (en) Semiconductor device with a plurality of semiconductor chips
JP6690458B2 (en) Semiconductor device
JP4604954B2 (en) Insulation structure of semiconductor module
JP2017017189A (en) Semiconductor device manufacturing method
JP6724668B2 (en) Semiconductor device
TW200421571A (en) Semiconductor device
JP2019140332A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190429

R151 Written notification of patent or utility model registration

Ref document number: 6528730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151