JP3378680B2 - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JP3378680B2
JP3378680B2 JP32236894A JP32236894A JP3378680B2 JP 3378680 B2 JP3378680 B2 JP 3378680B2 JP 32236894 A JP32236894 A JP 32236894A JP 32236894 A JP32236894 A JP 32236894A JP 3378680 B2 JP3378680 B2 JP 3378680B2
Authority
JP
Japan
Prior art keywords
semiconductor package
region
wiring board
frame
shaped member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32236894A
Other languages
Japanese (ja)
Other versions
JPH08181255A (en
Inventor
宏太 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP32236894A priority Critical patent/JP3378680B2/en
Publication of JPH08181255A publication Critical patent/JPH08181255A/en
Application granted granted Critical
Publication of JP3378680B2 publication Critical patent/JP3378680B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体パッケージに関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package.

【0002】[0002]

【従来の技術】ICチップやLSIチップとマザーボー
ドであるプリント配線板との電気的な接続は、一般的に
半導体パッケージを介して行われる。そして、近年にお
いては樹脂封止型の半導体パッケージ(いわゆるプラス
ティックパッケージ)がその主流を占めている。プラス
ティックパッケージを作製する場合、LSIチップの誤
動作や熱破壊を未然に防止するために、LSIチップの
発する熱を確実に放散させることが必要になる。そのた
め、従来のプラスティックパッケージでは、例えばチッ
プ実装部分の裏面側にCu−W等の高熱伝導材料製の板
材である放熱体を配置するという対策が採られている。
2. Description of the Related Art Generally, an electric connection between an IC chip or an LSI chip and a printed wiring board which is a mother board is made through a semiconductor package. In recent years, resin-encapsulated semiconductor packages (so-called plastic packages) have become the mainstream. When manufacturing a plastic package, it is necessary to surely dissipate the heat generated by the LSI chip in order to prevent malfunction and thermal destruction of the LSI chip. Therefore, in the conventional plastic package, for example, a measure is taken to dispose a radiator, which is a plate material made of a high thermal conductive material such as Cu-W, on the back surface side of the chip mounting portion.

【0003】ところが、大型の放熱体を使用することに
よりパッケージに大きな放熱領域を確保しようとする
と、配線を形成することができない領域(デッドエリ
ア)が放熱領域の面積分だけ増えてしまう。このため、
パッケージ全体のサイズを大きくせざる得なくなり、結
果的に信号伝搬速度の低下などというように電気特性を
悪化させてしまう。逆にデッドエリアを極力小さくして
パッケージサイズの現状維持を図ろうとすると、放熱体
を小さくせざるを得なく、結果として充分な放熱領域を
確保することができなくなる。
However, if an attempt is made to secure a large heat radiation area in the package by using a large heat radiator, the area where the wiring cannot be formed (dead area) is increased by the area of the heat radiation area. For this reason,
The size of the entire package has to be increased, resulting in deterioration of electrical characteristics such as a decrease in signal propagation speed. On the contrary, if the dead area is made as small as possible to maintain the current state of the package size, the heat radiator must be made small, and as a result, a sufficient heat radiation area cannot be secured.

【0004】このような問題を解消しうるものとして、
高熱伝導性材料からなる板材の片側面に高密度配線層を
形成してなる放熱体を、入出力端子を有するベースユニ
ットの窓部に装着した半導体パッケージが従来より提案
されている。この半導体パッケージの場合、高密度配線
層における電子部品搭載領域に、LSIチップ等が実装
される。電子部品搭載領域の外縁部には、複数のボンデ
ィングパッドが配設されている。また、ベースユニット
の窓部の周囲にも、前記パッドに対応して複数の接続パ
ッドが配設されている。これらのパッドどうしは、ボン
ディングワイヤを介して電気的に接続される。従って、
上記の半導体パッケージは放熱性及びコンパクト性の両
方に優れたものになっている。
As a means for solving such a problem,
2. Description of the Related Art There has conventionally been proposed a semiconductor package in which a radiator formed by forming a high-density wiring layer on one side surface of a plate material made of a high thermal conductive material is mounted in a window portion of a base unit having input / output terminals. In the case of this semiconductor package, an LSI chip or the like is mounted in the electronic component mounting area in the high-density wiring layer. A plurality of bonding pads are arranged on the outer edge of the electronic component mounting area. Further, a plurality of connection pads are arranged around the window of the base unit so as to correspond to the pads. These pads are electrically connected to each other via bonding wires. Therefore,
The semiconductor package described above is excellent in both heat dissipation and compactness.

【0005】また、この種のパッケージでは、ボンディ
ングワイヤ等による電気的接続部分は、何らかの手段に
よって被覆・保護されることが望ましい。そのため、信
頼性向上等の観点からも、ポッティング法による樹脂封
止がなされることがある。
Further, in this type of package, it is desirable that the electrical connection portion such as a bonding wire is covered and protected by some means. Therefore, from the viewpoint of improving reliability, resin sealing may be performed by the potting method.

【0006】[0006]

【発明が解決しようとする課題】ところが、ポッティン
グ法において使用される封止樹脂には流動性があるた
め、封止樹脂を所定の位置に正確に塗布することが難し
い。従って、図6(a),図6(b)に示されるよう
に、ボンディングパッド形成領域R1 を越えて入出力端
子形成領域R2 まで封止樹脂40が拡がった箇所が部分
的にできやすい。この場合、封止樹脂40が入出力端子
41まで到達した部分とそうでない部分とで電気抵抗値
に差が生じ、半導体パッケージ42の電気的特性が悪く
なる。
However, since the sealing resin used in the potting method has fluidity, it is difficult to accurately apply the sealing resin at a predetermined position. Therefore, as shown in FIGS. 6A and 6B, a portion where the sealing resin 40 spreads beyond the bonding pad formation region R1 to the input / output terminal formation region R2 is likely to be partially formed. In this case, a difference occurs in the electric resistance value between the portion where the sealing resin 40 reaches the input / output terminal 41 and the portion where the sealing resin 40 does not reach the input / output terminal 41, and the electrical characteristics of the semiconductor package 42 deteriorate.

【0007】また、封止樹脂40の外形線が不定状にな
ることによって、半導体パッケージ42全体の見栄えも
損なわれる。さらに、入出力端子41に封止樹脂40が
付着していると、めっきスルーホール内への挿入が困難
となり、実装時に不具合が起こりやすくなる。そして、
このような封止樹脂40の流動が起こると、ボンディン
グワイヤ43の露出を避けるためにどうしても樹脂量を
増やさざるを得なくなる。その結果、封止樹脂40の拡
がりがさらに拡大する。
Further, since the outer shape of the sealing resin 40 becomes irregular, the appearance of the entire semiconductor package 42 is impaired. Further, if the encapsulating resin 40 is attached to the input / output terminals 41, it becomes difficult to insert the encapsulating resin 40 into the plated through holes, and a problem is likely to occur during mounting. And
When such a flow of the sealing resin 40 occurs, the amount of resin must be increased in order to avoid exposing the bonding wire 43. As a result, the spread of the sealing resin 40 is further expanded.

【0008】入出力端子41に対する封止樹脂40の付
着を回避するためには、例えば入出力端子形成領域R2
とボンディングパッド形成領域R1 との間の領域R3 の
幅を、ある程度大きく確保すればよいことはいうまでも
ない。しかし、この方法ではダウンサイジングの要求に
逆行することになる。
In order to prevent the sealing resin 40 from adhering to the input / output terminal 41, for example, the input / output terminal forming region R2
It goes without saying that the width of the region R3 between the bonding pad forming region R1 and the bonding pad forming region R1 may be secured to a certain extent. However, this method runs counter to the downsizing requirements.

【0009】本発明は上記の課題を解決するためなされ
たものであり、その目的は、外形の大型化を招くことな
く、封止樹脂の流動に起因する電気的特性の悪化や見栄
えの悪化を確実に回避することができる半導体パッケー
ジを提供することにある。
The present invention has been made to solve the above problems, and an object thereof is to prevent deterioration of electrical characteristics and deterioration of appearance due to the flow of a sealing resin without increasing the size of the outer shape. It is to provide a semiconductor package that can be reliably avoided.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明は、高熱伝導性材料からな
る板材の片側面を放熱領域とし、かつその反対側面を高
密度配線層を備える電子部品搭載領域とし、その高密度
配線層上に電子部品搭載部を設け、前記高密度配線層を
介して電子部品側に電気的に接続される複数の接続端子
を前記電子部品搭載領域の外縁部に配設してなる放熱体
と、前記放熱体の放熱領域を外側に露出させるための窓
部をプリント配線板のほぼ中央部に設け、前記プリント
配線板の片側面かつ前記窓部の周囲に複数のボンディン
グパッドを配設し、さらに前記ボンディングパッド形成
領域の外側の領域に複数の入出力端子を配設してなる放
熱体装着用のベースユニットとによって構成されるとと
もに、前記ボンディングパッドと前記接続端子とがボン
ディングワイヤを介して電気的に接続され、さらにその
接続部分が樹脂によって封止されてなる半導体パッケー
ジであって、少なくとも前記ベースユニットにおける前
記入出力端子形成領域と前記ボンディングパッド形成領
域との間の領域に、封止樹脂流動防止用のダムが形成さ
れてなる半導体パッケージをその要旨としている。
In order to solve the above-mentioned problems, the invention according to claim 1 uses a plate material made of a highly heat-conductive material as a heat-dissipating region on one side and a high-density wiring on the opposite side. An electronic component mounting area including a layer, an electronic component mounting portion is provided on the high density wiring layer, and a plurality of connection terminals electrically connected to the electronic component side through the high density wiring layer are mounted on the electronic component. A heat dissipating member disposed at the outer edge of the area and a window portion for exposing the heat dissipating area of the heat dissipating member to the outside are provided in substantially the center of the printed wiring board, and one side surface of the printed wiring board and the window are provided. And a plurality of bonding pads are arranged around the portion, and a plurality of input / output terminals are arranged in a region outside the bonding pad formation region, and a base unit for mounting a radiator is provided. Bonde A bonding pad and the connection terminal are electrically connected to each other via a bonding wire, and the connection portion is sealed with a resin, the input / output terminal forming region of at least the base unit and the bonding. The gist is a semiconductor package in which a dam for preventing sealing resin flow is formed in a region between the pad formation region.

【0011】請求項2に記載の発明では、請求項1にお
いて、前記ダムは前記入出力端子形成領域と前記ボンデ
ィングパッド形成領域との間の領域に配置しうる幅を有
する枠状部材であり、同枠状部材は接着剤を介して接着
されているとしている。
According to a second aspect of the present invention, in the first aspect, the dam is a frame-shaped member having a width that can be arranged in a region between the input / output terminal forming region and the bonding pad forming region, The frame-shaped member is said to be bonded via an adhesive.

【0012】請求項3に記載の発明では,請求項2にお
いて、前記枠状部材の形成材料は前記プリント配線板の
主形成材料と同種のプラスティックであり、接着された
状態での前記枠状部材の高さは0.15mm〜3mmである
としている。
According to a third aspect of the present invention, in the second aspect, the forming material of the frame-shaped member is the same type of plastic as the main forming material of the printed wiring board, and the frame-shaped member in a bonded state. Is said to be 0.15 mm to 3 mm in height.

【0013】[0013]

【作用】請求項1〜3に記載の発明によると、ボンディ
ングパッド形成領域から入出力端子形成領域に到る経路
上に凸部ができるため、入出力端子形成領域への封止樹
脂の流動が阻止される。
According to the invention described in claims 1 to 3, since a convex portion is formed on the path from the bonding pad forming region to the input / output terminal forming region, the flow of the sealing resin to the input / output terminal forming region is prevented. Be blocked.

【0014】請求項2に記載の発明によると、定形状の
枠状部材を接着することによって形成されたダムである
ため、その幅、高さ及び外形形状のばらつきが小さい。
請求項3に記載の発明によると、枠状部材とプリント配
線板とが同種のプラスティックであるため、両者の熱膨
張係数がほぼ等しくなり、両者の界面において剥離等が
起こりにくくなる。
According to the second aspect of the invention, since the dam is formed by adhering a frame-shaped member having a fixed shape, variations in its width, height and outer shape are small.
According to the invention described in claim 3, since the frame-shaped member and the printed wiring board are made of the same type of plastic, the thermal expansion coefficients of the both become substantially equal, and peeling or the like is less likely to occur at the interface between the two.

【0015】[0015]

【実施例】以下、本発明を具体化した実施例の半導体パ
ッケージを図1〜図5に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor package according to an embodiment of the present invention will be described in detail below with reference to FIGS.

【0016】本実施例の半導体パッケージ11は、図5
に示されるように、基本的にPGAタイプのベースユニ
ット25と、放熱体であるビルドアップ多層薄膜配線板
12とによって構成されている。
The semiconductor package 11 of this embodiment is shown in FIG.
As shown in (1), it is basically composed of a PGA type base unit 25 and a build-up multilayer thin film wiring board 12 which is a radiator.

【0017】ビルドアップ多層薄膜配線板12は、図3
に示されるように、高熱伝導性材料からなる板材として
のりん青銅板13を主材料として形成されている。この
りん青銅板13の片側面全体は放熱領域となっており、
かつその反対側面全体は電子部品搭載領域となってい
る。電子部品搭載領域全体には、高密度配線層としての
ビルドアップ層Bが形成されている。本実施例では、前
記ビルドアップ層Bは絶縁層14と極めてファインな配
線パターン15とを交互に積層した構成を有している。
各層の配線パターン15は、絶縁層14に形成されたバ
イアホール16によって互いに接続されている。
The build-up multilayer thin film wiring board 12 is shown in FIG.
As shown in, the main material is a phosphor bronze plate 13 as a plate material made of a high thermal conductivity material. The entire one side surface of the phosphor bronze plate 13 is a heat dissipation area,
In addition, the entire opposite side surface is an electronic component mounting area. A buildup layer B as a high-density wiring layer is formed in the entire electronic component mounting area. In this embodiment, the buildup layer B has a structure in which the insulating layers 14 and the extremely fine wiring patterns 15 are alternately laminated.
The wiring patterns 15 of the respective layers are connected to each other by via holes 16 formed in the insulating layer 14.

【0018】図3に示されるように、ビルドアップ層B
上には、電子部品搭載部としてのダイパッド17が複数
個設けられている。ダイパッド17上には、電子部品と
してのLSIチップ18,19が搭載されている。LS
Iチップ18,19とビルドアップ層B上のボンディン
グパッド20とは、ボンディングワイヤ21を介して電
気的に接続されている。ビルドアップ層Bの外縁部に
は、接続端子としての多数の接続パッド22が規則的に
配設されている。そして、LSIチップ18,19側と
接続パッド22とは、ビルドアップ層Bの内層または外
層の配線パターン15を介して電気的に接続されてい
る。
As shown in FIG. 3, build-up layer B
A plurality of die pads 17 as electronic component mounting portions are provided on the top. LSI chips 18 and 19 as electronic components are mounted on the die pad 17. LS
The I chips 18 and 19 and the bonding pad 20 on the buildup layer B are electrically connected via a bonding wire 21. On the outer edge of the buildup layer B, a large number of connection pads 22 as connection terminals are regularly arranged. The LSI chips 18 and 19 and the connection pads 22 are electrically connected to each other through the wiring pattern 15 on the inner layer or the outer layer of the buildup layer B.

【0019】ベースユニット25は、プラスティック製
の板材(本実施例ではガラスエポキシ製の銅張積層板)
を主形成材料とするプリント配線板25aを用いて作製
される。この種の板材には、基本的に加工し易いという
利点があるからである。図1,図2に示されるように、
ベースユニット25を構成するプリント配線板25aの
ほぼ中央部には、前記ビルドアップ多層薄膜配線板12
の外形にほぼ等しい外形を有する窓部26が透設されて
いる。図3に示されるように、窓部26の内壁面には段
部27が設けられている。段部27の上面と窓部26の
内壁面とがなす収容部には、ビルドアップ多層薄膜配線
板12が嵌合されるようになっている。窓部26の周囲
には、表裏を貫通するスルーホール28が多数形成され
ている。各スルーホール28には、入出力端子としての
金属製のピン29が挿入されている。なお、このベース
ユニット25においてピン29が設けられている略ロ字
状の帯形領域を、説明の便宜上、入出力端子形成領域R
2 と呼ぶことにする。
The base unit 25 is made of a plastic plate material (in this embodiment, a glass epoxy copper clad laminate).
It is manufactured using the printed wiring board 25a whose main forming material is. This is because this type of plate material has the advantage that it is basically easy to process. As shown in FIGS. 1 and 2,
The build-up multi-layered thin film wiring board 12 is provided at a substantially central portion of the printed wiring board 25a constituting the base unit 25.
A window portion 26 having an outer shape that is substantially equal to the outer shape of the above is transparently provided. As shown in FIG. 3, a step portion 27 is provided on the inner wall surface of the window portion 26. The build-up multilayer thin-film wiring board 12 is fitted into a housing portion formed by the upper surface of the step portion 27 and the inner wall surface of the window portion 26. A large number of through holes 28 penetrating the front and back are formed around the window 26. A metal pin 29 as an input / output terminal is inserted into each through hole 28. In addition, for convenience of explanation, the substantially square-shaped band-shaped region in which the pins 29 are provided in the base unit 25 is referred to as an input / output terminal forming region R.
I will call it 2.

【0020】図1に示されるように、窓部26の周囲に
は、その窓部26を取り囲むように矩形状のボンディン
グパッド30が配設されている。なお、このベースユニ
ット25においてボンディングパッド30が設けられて
いる略ロ字状の帯状領域を、説明の便宜上、ボンディン
グパッド形成領域R1 と呼ぶことにする。前記ボンディ
ングパッド30とスルーホール28のランド31とは、
配線パターン32を介して電気的に接続されている。ま
た、ベースユニット25側のボンディングパッド30
と、ビルドアップ多層薄膜配線板12の接続パッド22
とは、ボンディングワイヤ33を介して電気的に接続さ
れている。ベースユニット25において配線パターン3
2が形成されている面は、配線パターン32を湿気等か
ら保護するためのソルダーレジスト34によって被覆さ
れている。なお、入出力端子形成領域R2 とボンディン
グパッド形成領域R1 との間に存在する略ロ字状の帯状
領域を、説明の便宜上、空白領域R3 と呼ぶことにす
る。本実施例の場合、この空白領域R3 の幅は約2mm〜
5mmである。
As shown in FIG. 1, a rectangular bonding pad 30 is arranged around the window portion 26 so as to surround the window portion 26. In addition, the substantially square-shaped band-shaped region in which the bonding pad 30 is provided in the base unit 25 is referred to as a bonding pad formation region R1 for convenience of description. The bonding pad 30 and the land 31 of the through hole 28 are
It is electrically connected via the wiring pattern 32. Also, the bonding pad 30 on the base unit 25 side
And the connection pad 22 of the build-up multilayer thin film wiring board 12
Are electrically connected to each other via a bonding wire 33. Wiring pattern 3 in the base unit 25
The surface on which 2 is formed is covered with a solder resist 34 for protecting the wiring pattern 32 from moisture and the like. Note that the substantially square-shaped band-shaped region existing between the input / output terminal formation region R2 and the bonding pad formation region R1 will be referred to as a blank region R3 for convenience of description. In the case of this embodiment, the width of the blank area R3 is about 2 mm.
It is 5 mm.

【0021】図3に示されるように、ベースユニット2
5にビルドアップ多層薄膜配線板12を装着すると、ビ
ルドアップ多層薄膜配線板12の放熱領域が窓部26か
ら外側に露出する。そして、本実施例の半導体パッケー
ジ11は、ピン29によって図示しないマザーボードに
フェースダウン式に実装される。つまり、実装時におい
ては放熱領域が上向き(外側向き)になり、電子部品搭
載領域が下向き(内側向き)になる。そして、前記放熱
領域の面積、より詳細には放熱領域のうち窓部26から
露出する部分の面積がこの半導体パッケージ11におけ
る実際上の放熱面積になる。
As shown in FIG. 3, the base unit 2
When the build-up multilayer thin-film wiring board 12 is mounted on No. 5, the heat radiation area of the build-up multilayer thin-film wiring board 12 is exposed from the window 26 to the outside. The semiconductor package 11 of this embodiment is mounted face down on a motherboard (not shown) by the pins 29. That is, the heat dissipation area faces upward (outward) and the electronic component mounting area faces downward (inward) during mounting. The area of the heat dissipation area, more specifically, the area of the portion of the heat dissipation area exposed from the window 26 is the actual heat dissipation area of the semiconductor package 11.

【0022】図3〜図5に示されるように、LSIチッ
プ18,19側とビルドアップ多層薄膜配線板12側と
の電気的接続部分や、ビルドアップ多層薄膜配線板12
側とベースユニット25側との電気的接続部分は、封止
樹脂36で封止されている。本実施例では、封止樹脂3
6として粘度が1500cps 〜2500cps のエポキシ
樹脂(九州松下製,商品名:CCN2001−23P)
が使用されている。LSIチップ18,19側とビルド
アップ多層薄膜配線板12側との電気的接続部分とは、
詳細にはボンディングパッド20、LSIチップ上面の
図示しないボンディングパッド及びそれらを接続してい
るボンディングワイヤ21を指す。ビルドアップ多層薄
膜配線板12側とベースユニット25側との電気的接続
部分とは、ボンディングパッド30、接続パッド22及
びそれらを接続しているボンディングワイヤ33を指
す。
As shown in FIGS. 3 to 5, electrical connection portions between the LSI chips 18 and 19 side and the buildup multilayer thin film wiring board 12 side, and the buildup multilayer thin film wiring board 12 are connected.
The electrical connection between the side and the base unit 25 side is sealed with a sealing resin 36. In this embodiment, the sealing resin 3
Epoxy resin having viscosity of 1500 cps to 2500 cps as 6 (Kyushu Matsushita, trade name: CCN2001-23P)
Is used. The electrical connection between the LSI chips 18 and 19 side and the buildup multilayer thin film wiring board 12 side is
Specifically, it refers to the bonding pad 20, the bonding pad (not shown) on the upper surface of the LSI chip, and the bonding wire 21 connecting them. The electrical connection portion between the buildup multilayer thin film wiring board 12 side and the base unit 25 side refers to the bonding pad 30, the connection pad 22 and the bonding wire 33 connecting them.

【0023】そして、ベースユニット25における空白
領域R3 には、封止樹脂流動防止用のダムとしての略ロ
字状の枠状部材37が、接着剤としての接着シール35
を介して接着されている。枠状部材37の形成材料は、
プリント配線板25aの主形成材料と同種のもの、即ち
本実施例においてはエポキシ樹脂である。また、枠状部
材37の幅wは、空白領域R3 の幅よりも小さく、好ま
しくは0.5mm〜5.0mm、特に好ましくは1.0mm〜
3.0mmである。この幅wが大きすぎると、枠状部材3
7を空白領域R3 に接着することができなくなる。逆に
この幅wが小さすぎると、枠状部材37の剛性が低下
し、変形しやすくなる。また、接着時に取り扱いにくく
なる。
Then, in the blank region R3 of the base unit 25, a substantially square frame-shaped member 37 as a dam for preventing the sealing resin flow is provided with an adhesive seal 35 as an adhesive.
Are glued through. The material for forming the frame-shaped member 37 is
The same material as the main forming material of the printed wiring board 25a, that is, an epoxy resin in this embodiment. The width w of the frame member 37 is smaller than the width of the blank region R3, preferably 0.5 mm to 5.0 mm, particularly preferably 1.0 mm.
It is 3.0 mm. If this width w is too large, the frame-shaped member 3
7 cannot be adhered to the blank area R3. On the other hand, if the width w is too small, the rigidity of the frame-shaped member 37 is reduced and the frame-shaped member 37 is easily deformed. In addition, it becomes difficult to handle when adhering.

【0024】接着された状態での枠状部材37の高さh
は、少なくとも0.1mm以上、好ましくは0.15mm〜
3mm、特に好ましくは0.5mm〜1.0mmである。この
高さhの値が小さすぎると、封止樹脂36の流動を完全
に阻止できなくなるおそれがある。逆にこの高さhの値
が大きすぎると、マザーボードへの実装時やワイヤボン
ディング時などにおいて邪魔になるおそれがある。な
お、この高さhの値は、使用される封止樹脂36の粘度
が高くなるほど小さい値に設定され、低くなるほど大き
い値に設定されることが好ましい。
Height h of the frame-shaped member 37 in a bonded state
Is at least 0.1 mm or more, preferably 0.15 mm
3 mm, particularly preferably 0.5 mm to 1.0 mm. If the height h is too small, the flow of the sealing resin 36 may not be completely blocked. On the contrary, if the value of the height h is too large, it may be an obstacle during mounting on a motherboard or wire bonding. The value of the height h is preferably set to a smaller value as the viscosity of the sealing resin 36 used is higher, and is set to a larger value as the viscosity is lower.

【0025】次に、この半導体パッケージ11を作製す
る手順の一例を紹介する。半導体パッケージ11を構成
するビルドアップ多層薄膜配線板12は、次のようにし
て作製される。まず出発材料であるりん青銅板13の片
面を黒化処理し、その上に感光性エポキシ樹脂を塗布す
る。そして、露光・現像を行うことにより、内径40μ
mのバイアホール形成用穴を有する厚さ15μmの絶縁
層14を形成する。スパッタリングすることによって絶
縁層14上に厚さ0.1μmのCr薄層を形成し、更に
その上にスパッタリングすることによって厚さ0.2μ
mのCu薄層を形成する。L/S=25μm/25μm
の配線パターン15を形成するためのめっきレジストを
Cu薄層上に配置する。この状態で電解Cuめっき及び
電解Niめっきを順次行うことにより、厚さ6μmのC
uめっき層及び厚さ1μmのNiめっき層をそれぞれ形
成する。めっきレジストを剥離した後、塩化第二銅溶液
と20%塩酸水溶液とを用いて非めっき部分のCu薄層
及びCr薄層をエッチングする。そして、以上の工程を
必要に応じて繰り返すことにより、絶縁層14と複数種
の金属からなる配線パターン15とを交互に形成する。
その結果、配線パターン15を5層備えたビルドアップ
多層薄膜配線板(35mm角,1.0mm厚)12が作製さ
れる。そして、この後にオープン・ショートテストを行
う。
Next, an example of a procedure for producing the semiconductor package 11 will be introduced. The build-up multilayer thin film wiring board 12 that constitutes the semiconductor package 11 is manufactured as follows. First, one surface of the phosphor bronze plate 13, which is a starting material, is blackened, and a photosensitive epoxy resin is applied on it. Then, by performing exposure and development, an inner diameter of 40μ
A 15 μm thick insulating layer 14 having m holes for forming via holes is formed. A 0.1 μm-thick Cr thin layer is formed on the insulating layer 14 by sputtering, and then a 0.2 μm-thick layer is formed by sputtering.
Form a Cu thin layer of m. L / S = 25 μm / 25 μm
A plating resist for forming the wiring pattern 15 is placed on the Cu thin layer. In this state, electrolytic Cu plating and electrolytic Ni plating are sequentially performed to obtain a 6 μm thick C film.
A u-plated layer and a Ni-plated layer having a thickness of 1 μm are formed respectively. After removing the plating resist, the Cu thin layer and the Cr thin layer in the non-plated portion are etched using a cupric chloride solution and a 20% hydrochloric acid aqueous solution. Then, the insulating layer 14 and the wiring pattern 15 made of a plurality of kinds of metals are alternately formed by repeating the above steps as needed.
As a result, a build-up multilayer thin film wiring board (35 mm square, 1.0 mm thick) 12 having five wiring patterns 15 is manufactured. After this, an open / short test is conducted.

【0026】一方、ベースユニット25は次のようにし
て作製される。まず銅張積層板(50mm角,1.7mm
厚)の外周部を穴あけ加工することにより、ピン挿入用
のスルーホール形成用孔を形成する。触媒核付与及びそ
の活性化の後、無電解Cuめっきを行うことにより、前
記スルーホール形成用孔内にCuを析出させる。銅張積
層板のほぼ中央部をざぐり加工(35mm角,深さ1.0
mm)した後、更に同部分を貫通ざぐり加工(31mm角)
することにより、段部27を有する窓部26を形成す
る。所定部分にめっきレジストを配置した状態で電解C
uめっきを行うことにより、必要部分にCuを析出させ
る。めっきレジストを剥離した後、不要なCuをエッチ
ングする。このエッチングによってスルーホール28、
接続パッド30及び配線パターン32が形成される。こ
の後、スルーホール28のランド31及び接続パッド3
0以外の部分を被覆するようにソルダーレジスト34を
形成した後、スルーホール28内にピン29を挿入す
る。そして、この後にオープン・ショートテストを行
う。
On the other hand, the base unit 25 is manufactured as follows. First, copper clad laminate (50mm square, 1.7mm
A hole for forming a through hole for inserting a pin is formed by drilling the outer peripheral portion of (thickness). After applying the catalyst nuclei and activating the catalyst nuclei, electroless Cu plating is performed to deposit Cu in the through-hole forming holes. Counterbore processing of the central part of the copper clad laminate (35 mm square, depth 1.0
mm), and then counterboring the same part (31 mm square)
By doing so, the window portion 26 having the step portion 27 is formed. Electrolytic C with plating resist in place
Cu is deposited on a necessary portion by performing u plating. After removing the plating resist, unnecessary Cu is etched. Through this etching, the through hole 28,
The connection pad 30 and the wiring pattern 32 are formed. After this, the land 31 of the through hole 28 and the connection pad 3
After forming the solder resist 34 so as to cover the portion other than 0, the pin 29 is inserted into the through hole 28. After this, an open / short test is conducted.

【0027】次に、オープン・ショートテストをパスし
たビルドアップ多層薄膜配線板12とベースユニット2
5とを、銅張積層板の段部27に配置された接着シール
(三菱油化製,商品名:YEF−040)35によって
仮接着する。その際、同じく接着シール35を用いて枠
状部材37を空白領域R3 に仮接着する。本実施例で
は、仮接着の圧力は25kgf/cm2 であり、時間は2分で
ある。その後、150℃,60分でキュアを行うことに
よって、接着シール35を完全に硬化させる。なお、前
記接着シール35は枠状部材37の底部にあらかじめ仮
接着されており、その接着面には保護シートが貼着され
ている。従って、枠状部材37を仮接着する場合には、
保護シートを接着面から引き剥がしたうえで枠状部材3
7の底部を空白領域R3 に押し付ければよい。
Next, the build-up multilayer thin film wiring board 12 and the base unit 2 which have passed the open / short test.
5 and 5 are temporarily adhered by an adhesive seal (Mitsubishi Yuka, trade name: YEF-040) 35 arranged on the step portion 27 of the copper clad laminate. At that time, the frame member 37 is temporarily adhered to the blank region R3 using the adhesive seal 35 as well. In this example, the pressure for temporary adhesion is 25 kgf / cm 2 and the time is 2 minutes. Then, the adhesive seal 35 is completely cured by performing curing at 150 ° C. for 60 minutes. The adhesive seal 35 is preliminarily adhered to the bottom of the frame member 37, and a protective sheet is adhered to the adhesive surface. Therefore, when the frame-shaped member 37 is temporarily bonded,
After peeling off the protective sheet from the adhesive surface, the frame-shaped member 3
The bottom of 7 may be pressed against the blank area R3.

【0028】次いで、ダイボンダを使用して、ダイパッ
ド17上にテスト済のCPU用LSIチップ18を1
個、メモリ用LSIチップ19を6個搭載する。ここ
で、ワイヤボンディング装置(九州松下製,商品名:H
W−2200)を用いて、LSIチップ18,19をワ
イヤボンディングする。このとき、同じ装置を用いてボ
ンディングパッド30と接続パッド22との間もワイヤ
ボンディングする。なお、ワイヤボンディング工程後
に、上記のベースユニット25及び枠状部材37の接着
工程を実施してもよい。ただし、接着工程後にワイヤボ
ンディング工程を行うほうが、ボンディングワイヤ2
1,33が変形する危険性が小さくなる。勿論、ソルダ
ーレジスト34の形成後であれば、何時接着工程を実施
してもよい。
Next, using the die bonder, the tested LSI chip 18 for CPU is mounted on the die pad 17.
6 and memory LSI chips 19 are mounted. Here, a wire bonding device (made by Kyushu Matsushita, trade name: H
W-2200) is used to wire-bond the LSI chips 18 and 19. At this time, wire bonding is also performed between the bonding pad 30 and the connection pad 22 using the same device. In addition, you may implement the bonding process of the base unit 25 and the frame-shaped member 37 mentioned above after a wire bonding process. However, it is better to perform the wire bonding process after the bonding process.
The risk of deformation of 1, 33 is reduced. Of course, after the solder resist 34 is formed, the bonding process may be performed at any time.

【0029】そして、最後にポッティング法による樹脂
封止を行って、LSIチップ18,19の電気的接続部
分と、ビルドアップ多層薄膜配線板12側とベースユニ
ット25側との電気的接続部分とを、封止樹脂36で個
別に封止する。半導体パッケージ11は、以上のような
手順を経て製造される。
Finally, resin encapsulation is performed by the potting method so that the electrical connection between the LSI chips 18 and 19 and the electrical connection between the build-up multilayer thin film wiring board 12 side and the base unit 25 side. , And is individually sealed with the sealing resin 36. The semiconductor package 11 is manufactured through the above procedure.

【0030】さて、本実施例の半導体パッケージ11に
よると、ビルドアップ多層薄膜配線板12を構成するり
ん青銅板13の片面側には、高密度配線層であるビルド
アップ層Bが形成されている。このため、ベースユニッ
ト25と共に半導体パッケージ11を形成したときで
も、半導体パッケージ11の表面にビルドアップ多層薄
膜配線板12の面積に相当するようなデッドエリアが生
じるようなことはない。従って、半導体パッケージ11
全体が大型になることなく、充分な放熱領域を確保する
ことが可能となる。また、大型化が回避されることに起
因して信号伝搬速度が速くなるなど、電気特性も向上す
る。そして、上記のように半導体パッケージ11の放熱
性が向上することによって、LSIチップ18,19の
誤動作・熱破壊等が従来に比して極めて少なくなる。
According to the semiconductor package 11 of this embodiment, the build-up layer B, which is a high-density wiring layer, is formed on one side of the phosphor bronze plate 13 forming the build-up multilayer thin film wiring board 12. . Therefore, even when the semiconductor package 11 is formed together with the base unit 25, a dead area corresponding to the area of the buildup multilayer thin film wiring board 12 does not occur on the surface of the semiconductor package 11. Therefore, the semiconductor package 11
It is possible to secure a sufficient heat dissipation area without making the whole large. In addition, electrical characteristics are improved, such as an increase in signal propagation speed due to avoiding an increase in size. As the heat dissipation of the semiconductor package 11 is improved as described above, malfunctions and thermal destruction of the LSI chips 18 and 19 are extremely reduced as compared with the conventional case.

【0031】また、ベースユニット25の収容部にビル
ドアップ多層薄膜配線板12を装着すると、りん青銅板
13の片側面である放熱領域が窓部26から大きく露出
した状態となる。よって、電子部品搭載領域からビルド
アップ層B及びりん青銅板13を経て放熱領域に伝導し
てきた熱は、窓部26を介して大気中に効率良く放散さ
れる。
When the build-up multilayer thin film wiring board 12 is mounted in the accommodating portion of the base unit 25, the heat radiation area on one side of the phosphor bronze plate 13 is largely exposed from the window 26. Therefore, the heat conducted from the electronic component mounting area to the heat radiation area through the buildup layer B and the phosphor bronze plate 13 is efficiently dissipated to the atmosphere through the window 26.

【0032】そして、本実施例の半導体パッケージ11
では、ボンディングパッド形成領域R1 と入出力端子形
成領域R2 との間の空白領域R3 に、ダムとしての枠状
部材37が接合されている。このため、ボンディングパ
ッド形成領域R1 から入出力端子形成領域R2 に到る経
路上には、封止樹脂36が流動する際に障害となる凸部
が形成された状態となっている。従って、ポッティング
によって供給された封止樹脂36が入出力端子形成領域
R2 の方向へ拡がろうとするとき、枠状部材37によっ
て封止樹脂36の流動が阻止される。その結果、封止樹
脂36の外形線は、枠状部材37の外形線に追従するこ
とによって直線状になる。よって、外形線が不定状にな
りやすかった従来に比較して、半導体パッケージ11全
体の見栄えも確実に向上する。
Then, the semiconductor package 11 of the present embodiment.
Then, the frame member 37 as a dam is joined to the blank region R3 between the bonding pad formation region R1 and the input / output terminal formation region R2. Therefore, on the path from the bonding pad formation region R1 to the input / output terminal formation region R2, there is a state in which a convex portion that is an obstacle when the sealing resin 36 flows is formed. Therefore, when the sealing resin 36 supplied by potting tries to spread in the direction of the input / output terminal formation region R2, the frame-shaped member 37 prevents the sealing resin 36 from flowing. As a result, the outline of the sealing resin 36 becomes linear by following the outline of the frame-shaped member 37. Therefore, the appearance of the entire semiconductor package 11 is surely improved as compared with the conventional case in which the outer shape is likely to be indefinite.

【0033】また、封止樹脂36の不均一な流動が解消
される結果、電気抵抗値のばらつきも同時に解消され、
半導体パッケージ11の電気的特性が確実に向上する。
勿論、封止樹脂36の不均一な流動が解消されることに
よって、ピン実装時における不具合も解消される。加え
て、封止樹脂36の供給位置制御や供給量制御が従来に
比べて容易になる。
Further, as a result of eliminating the non-uniform flow of the sealing resin 36, variations in the electric resistance value are eliminated at the same time,
The electrical characteristics of the semiconductor package 11 are surely improved.
Of course, since the uneven flow of the sealing resin 36 is eliminated, the problem at the time of pin mounting is also eliminated. In addition, the supply position control and supply amount control of the sealing resin 36 are easier than in the conventional case.

【0034】さらに、この半導体パッケージ11では、
既存の空白領域R3 の幅をある程度大きく確保するとい
う対策を採っていないため、外形の大型化を招くことも
ない。従って、ダウンサイジングの要求に反することも
ない。
Further, in this semiconductor package 11,
Since no measure has been taken to secure the width of the existing blank region R3 to some extent, the external size is not increased. Therefore, the demand for downsizing is not violated.

【0035】また、枠状部材37を接着することによっ
てダムを形成する方法であることから、極めて簡単にか
つ既存の工程・設備等によって実施することができる。
しかも、定形状の枠状部材37が用いられることから、
形成されたダムの幅w、高さh及び外形形状のばらつき
も極めて小さい。このことは、半導体パッケージ11全
体の見栄えの向上に確実に貢献する。
Further, since the dam is formed by adhering the frame-shaped member 37, it can be carried out extremely easily by existing processes and equipment.
Moreover, since the frame member 37 having a fixed shape is used,
Variations in the width w, height h, and outer shape of the formed dam are extremely small. This surely contributes to improving the appearance of the semiconductor package 11 as a whole.

【0036】さらに、この半導体パッケージ11では、
プリント配線板25aの主形成材料、枠状部材37の形
成材料及び封止樹脂36の材料として、いずれもエポキ
シ樹脂が使用されている。従って、三者の熱膨張係数は
極めて近似したものとなっている。このため、半導体パ
ッケージ11が熱衝撃に遭遇したときでも、互いの界面
に剥離が起きることはない。よって、半導体パッケージ
11の熱的特性が確実に改善され、ひいては信頼性の向
上が図られる。
Further, in this semiconductor package 11,
An epoxy resin is used as the main forming material of the printed wiring board 25a, the forming material of the frame member 37, and the sealing resin 36. Therefore, the thermal expansion coefficients of the three are very similar. Therefore, even when the semiconductor package 11 encounters a thermal shock, peeling does not occur at the interface between them. Therefore, the thermal characteristics of the semiconductor package 11 are surely improved, and the reliability is improved.

【0037】なお、本発明は例えば次のように変更する
ことが可能である。 (1)実施例のような略ロ字状の枠状部材37を用いる
代わりに、例えば4本の棒材を貼着させることによって
ダムを形成することも可能である。この場合、ダムは必
ずしも完全に連続していなくてもよい。即ち、ピン29
が立設されていない箇所やピン29までの距離が長い箇
所等については、部分的にダムを省略することも可能で
ある。
The present invention can be modified as follows, for example. (1) Instead of using the substantially square frame-shaped member 37 as in the embodiment, it is possible to form the dam by sticking, for example, four rods. In this case, the dam does not necessarily have to be completely continuous. That is, pin 29
It is also possible to partially omit the dams in the places where the is not erected, the places where the distance to the pin 29 is long, and the like.

【0038】(2)接着剤として固定状の接着シール3
8を使用した実施例に代え、通常使用される半固形状の
接着剤を使用して枠状部材37を接着することとしても
よい。また、これらの接着剤を用いる方法以外の方法に
よってダムを形成することも可能である。例えば、空白
領域R3 に文字印刷用のインクを複数回印刷するという
方法等でもよい。この方法を採る場合、インクの印刷は
ソルダーレジスト34の形成後に行われる。
(2) Fixed adhesive seal 3 as an adhesive
Instead of the embodiment using No. 8, the frame member 37 may be adhered by using a semi-solid adhesive which is usually used. It is also possible to form the dam by a method other than the method using these adhesives. For example, a method of printing the character printing ink a plurality of times in the blank area R3 may be used. When this method is adopted, ink printing is performed after forming the solder resist 34.

【0039】(3)次の手順により樹脂封止を行っても
よい。まず、離型面を有する型枠を空白領域R3 の周
囲、即ち入出力端子形成領域R2 に配置しておく。この
状態で所定部分に封止樹脂36を供給し、そのままの状
態で封止樹脂36を熱硬化させる。この後、プリント配
線板25a上から型枠のみを除去する。この方法による
と、封止樹脂36の供給時及び硬化時に型枠がダムの役
割を果たし、入出力端子形成領域R2 への封止樹脂36
の流動を阻止する。
(3) Resin sealing may be performed by the following procedure. First, a mold having a releasing surface is arranged around the blank region R3, that is, in the input / output terminal forming region R2. In this state, the sealing resin 36 is supplied to a predetermined portion, and the sealing resin 36 is thermoset in that state. After this, only the mold is removed from the printed wiring board 25a. According to this method, the mold acts as a dam when the sealing resin 36 is supplied and cured, and the sealing resin 36 to the input / output terminal forming region R2 is formed.
Prevent the flow of.

【0040】(4)空白領域R3 のみにダムを設けた実
施例に代え、例えば空白領域R3 よりも外側となる領域
を全体的に隆起させ、当該部分をダムとして機能させて
もよい。
(4) Instead of the embodiment in which the dam is provided only in the blank region R3, for example, a region outside the blank region R3 may be entirely raised so that the portion functions as a dam.

【0041】(5)枠状部材37の底面の一部に固定用
ピン等を突設し、そのピンをベースユニット25のめっ
きスルーホール内に挿入させることによって、枠状部材
37を取り付けてもよい。また、ベースユニット25に
おける空白領域R3 に溝を設け、その溝内に枠状部材3
7を嵌合させることによって、枠状部材37を取り付け
てもよい。なお、上記のように空白領域R3 に単に溝を
設けるだけでも、その溝の存在によって封止樹脂36の
流動がある程度阻止される。このため、前記実施例の半
導体パッケージ11の効果に準ずる効果が得られる。
(5) Even if the frame-shaped member 37 is attached by providing a fixing pin or the like on a part of the bottom surface of the frame-shaped member 37 and inserting the pin into the plated through hole of the base unit 25. Good. Further, a groove is provided in the blank region R3 of the base unit 25, and the frame-shaped member 3 is provided in the groove.
The frame member 37 may be attached by fitting 7 together. Even if the groove is simply provided in the blank region R3 as described above, the flow of the sealing resin 36 is blocked to some extent by the existence of the groove. Therefore, an effect similar to that of the semiconductor package 11 of the above embodiment can be obtained.

【0042】(6)封止樹脂36の形成材料は、実施例
のようなエポキシ樹脂のみに限定されるわけではなく、
例えばBT樹脂、ポリイミド樹脂、シリコーン樹脂、フ
ッ素樹脂等のようなその他のプラスティック材料でもよ
い。また、これらのプラスティック材料のみならず、
銅、アルミニウム、ニッケル、コバール等の金属やセラ
ミックスも使用可能である。ベースユニット25を構成
するプリント配線板25aの主形成材料を、BT樹脂や
ポリイミド樹脂にすることもできる。なお、封止樹脂3
6の形成材料とプリント配線板25aの主形成材料と
は、必ずしも同種でなくてもよい。
(6) The material for forming the sealing resin 36 is not limited to the epoxy resin as in the embodiment, and
Other plastic materials such as BT resin, polyimide resin, silicone resin, fluororesin, etc. may be used. Also, not only these plastic materials,
Metals and ceramics such as copper, aluminum, nickel and kovar can also be used. The main forming material of the printed wiring board 25a forming the base unit 25 may be BT resin or polyimide resin. The sealing resin 3
The forming material of 6 and the main forming material of the printed wiring board 25a do not necessarily have to be the same kind.

【0043】(7)ベースユニット25のピン29はス
ルーホールに挿入されるタイプのものに限られない。例
えば、ベースユニット25にスルーホールを形成するこ
となく、表面に設けられたパッド等に直に接合するよう
なタイプにしても良い。また、入出力端子としてのピン
29の代わりにストレートウォール状のバンプ等を形成
してもよい。
(7) The pin 29 of the base unit 25 is not limited to the type inserted into the through hole. For example, the base unit 25 may be of a type that is directly joined to a pad or the like provided on the surface without forming a through hole. Also, instead of the pin 29 as the input / output terminal, a straight wall-shaped bump or the like may be formed.

【0044】(8)実施例のようにそれぞれの電気的接
続部分を個別に封止樹脂36で封止するほか、これらの
部分を全体的に封止してもよい。 (9)放熱体を構成する板材は必ずしも完全に板状であ
る必要はなく、例えば放熱領域側の表面に多少凹凸があ
るものでも構わない。
(8) In addition to individually sealing each electrical connection portion with the sealing resin 36 as in the embodiment, these portions may be entirely sealed. (9) The plate material that constitutes the heat radiator does not necessarily have to be completely plate-shaped, and for example, the surface on the heat dissipation region side may have some irregularities.

【0045】(10)放熱体であるビルドアップ多層薄
膜配線板を作製する場合、実施例にて用いたりん青銅板
以外にも、例えばアルミニウム板やアルマイト板等の金
属板を使用することが勿論可能である。また、金属板の
みに限定されることはなく、例えばアルミナ板、ムライ
ト板、窒化珪素板、窒化ホウ素板等のセラミックス基板
を使用することが可能である。
(10) In the case of producing a build-up multilayer thin film wiring board which is a radiator, it is needless to say that a metal plate such as an aluminum plate or an alumite plate is used in addition to the phosphor bronze plate used in the examples. It is possible. Further, it is not limited to the metal plate, and it is possible to use a ceramics substrate such as an alumina plate, a mullite plate, a silicon nitride plate, a boron nitride plate or the like.

【0046】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 (1) 放熱体の放熱領域を外側に露出させるための窓
部を、板材を主材料とするプリント配線板のほぼ中央部
に設け、前記プリント配線板の片側面かつ前記窓部の周
囲に複数のボンディングパッドを配設し、さらに前記ボ
ンディングパッド形成領域の外側の領域に複数の入出力
端子を配設してなるベースユニットであって、少なくと
も前記入出力端子形成領域と前記ボンディングパッド形
成領域との間の領域に、封止樹脂流動防止用のダムが形
成されてなる放熱体装着用のベースユニット。
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments and other examples will be listed below together with their effects. (1) A window portion for exposing the heat radiation area of the heat radiator to the outside is provided in a substantially central portion of a printed wiring board having a plate material as a main material, and a plurality of windows are provided on one side surface of the printed wiring board and around the window portion. Of the bonding pad, and a plurality of input / output terminals in a region outside the bonding pad formation region, the base unit including at least the input / output terminal formation region and the bonding pad formation region. A base unit for mounting the radiator, in which a dam for preventing the flow of the sealing resin is formed in the area between the two.

【0047】(2) 請求項1に記載の半導体パッケー
ジにおける封止樹脂流動防止用のダムに代えて、封止樹
脂流動防止用の溝が形成されてなる半導体パッケージ。
この構成であると、流動する封止樹脂が溝内に落ち込む
ことにより、結果としてそれ以上の封止樹脂の拡がりが
阻止される。
(2) A semiconductor package in which a groove for preventing sealing resin flow is formed instead of the dam for sealing resin flow prevention in the semiconductor package according to claim 1.
With this configuration, the flowing sealing resin falls into the groove, and as a result, further spreading of the sealing resin is prevented.

【0048】(3) 請求項2において、枠状部材の形
成材料及び封止樹脂の材料は、ともに同種のプラスティ
ックである半導体パッケージ。この構成であると、熱的
特性をより向上できる。
(3) In the semiconductor package according to claim 2, the frame-shaped member forming material and the sealing resin material are both plastics of the same kind. With this configuration, the thermal characteristics can be further improved.

【0049】(4) 請求項2において、枠状部材の形
成材料、プリント配線板の主形成材料及び封止樹脂の材
料は、ともに同種のプラスティックである半導体パッケ
ージ。この構成であると、熱的特性をよりいっそう向上
できる。
(4) The semiconductor package according to claim 2, wherein the frame-shaped member forming material, the main forming material of the printed wiring board, and the sealing resin material are all plastics of the same kind. With this configuration, the thermal characteristics can be further improved.

【0050】(5) 技術的思想(3),(4) において、前
記プラスティックはエポキシ樹脂である半導体パッケー
ジ。この構成によると、熱的特性及びコスト性をより向
上できる。
(5) A semiconductor package according to technical ideas (3) and (4), wherein the plastic is an epoxy resin. According to this structure, thermal characteristics and cost performance can be further improved.

【0051】なお、本明細書中において使用した技術用
語を次のように定義する。 「高熱伝導性材料: プラスティック材料に比べて熱伝
導性のよい材料をいい、例えば窒化アルミニウム、アル
ミナ、ムライト等のセラミックス材料や銅、アルミニウ
ム等の金属材料をいう。」
The technical terms used in this specification are defined as follows. "High thermal conductivity material: A material having a higher thermal conductivity than a plastic material, for example, a ceramic material such as aluminum nitride, alumina, or mullite, or a metal material such as copper or aluminum."

【0052】[0052]

【発明の効果】以上詳述したように、請求項1〜3に記
載の発明によれば、ダムによって封止樹脂の流動が阻止
されるため、外形の大型化を招くことなく、封止樹脂の
流動に起因する電気的特性の悪化や見栄えの悪化を確実
に回避することができる。
As described in detail above, according to the invention described in claims 1 to 3, since the flow of the sealing resin is blocked by the dam, the sealing resin is prevented from increasing in size. It is possible to reliably avoid the deterioration of the electrical characteristics and the deterioration of the appearance due to the flow of the liquid.

【0053】特に請求項2に記載の発明によれば、ダム
として枠状部材を用いているため、見栄えの悪化をより
確実に防止することができ、しかも比較的容易に形成す
ることができる。請求項3に記載の発明によれば、半導
体パッケージの熱的特性が改善されることによって、信
頼性がより向上する。
In particular, according to the second aspect of the invention, since the frame-shaped member is used as the dam, it is possible to more reliably prevent the appearance from being deteriorated, and it is possible to form relatively easily. According to the third aspect of the invention, the reliability is further improved by improving the thermal characteristics of the semiconductor package.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例のベースユニットを示す底面図。FIG. 1 is a bottom view showing a base unit according to an embodiment.

【図2】図1のベースユニットを示す平面図。FIG. 2 is a plan view showing the base unit shown in FIG.

【図3】半導体パッケージを示す要部拡大断面図。FIG. 3 is an enlarged sectional view of an essential part showing a semiconductor package.

【図4】同じくその要部拡大平面図。FIG. 4 is an enlarged plan view of the relevant part.

【図5】同じくその底面図。FIG. 5 is a bottom view of the same.

【図6】(a)は従来の半導体パッケージの問題点を説
明するための要部拡大平面図、(b)は同じく要部拡大
断面図。
FIG. 6A is an enlarged plan view of an essential part for explaining the problems of the conventional semiconductor package, and FIG. 6B is an enlarged sectional view of the same part.

【符号の説明】[Explanation of symbols]

11…半導体パッケージ、12…放熱体としてのビルド
アップ多層薄膜配線板、13…高熱伝導性材料からなる
板材、17…電子部品搭載部としてのダイパッド、1
8,19…電子部品としてのLSIチップ、22…接続
端子としての接続パッド、25…ベースユニット、25
a…プリント配線板、26…窓部、29…入出力端子と
してのピン、30…ボンディングパッド、33…ボンデ
ィングワイヤ、36…封止樹脂、37…ダムとしての枠
状部材、38…接着剤としての接着シール、h…枠状部
材の高さ、w…枠状部材の幅、B…高密度配線層、R1
…ボンディングパッド形成領域、R2 …入出力端子形成
領域、R3 …空白領域。
DESCRIPTION OF SYMBOLS 11 ... Semiconductor package, 12 ... Build-up multilayer thin film wiring board as a heat radiator, 13 ... Plate material made of high thermal conductive material, 17 ... Die pad as electronic component mounting portion, 1
8, 19 ... LSI chip as electronic component, 22 ... Connection pad as connection terminal, 25 ... Base unit, 25
a ... Printed wiring board, 26 ... Window portion, 29 ... Pins as input / output terminals, 30 ... Bonding pad, 33 ... Bonding wire, 36 ... Sealing resin, 37 ... Frame member as dam, 38 ... As adhesive Adhesive seal, h ... Height of frame-shaped member, w ... Width of frame-shaped member, B ... High-density wiring layer, R1
... Bonding pad forming area, R2 ... Input / output terminal forming area, R3 ... Blank area.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 H01L 23/12 H01L 25/04 H01L 25/18 ─────────────────────────────────────────────────── ─── Continued Front Page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/28 H01L 23/12 H01L 25/04 H01L 25/18

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】高熱伝導性材料からなる板材の片側面を放
熱領域とし、かつその反対側面を高密度配線層を備える
電子部品搭載領域とし、その高密度配線層上に電子部品
搭載部を設け、前記高密度配線層を介して電子部品側に
電気的に接続される複数の接続端子を前記電子部品搭載
領域の外縁部に配設してなる放熱体と、 前記放熱体の放熱領域を外側に露出させるための窓部を
プリント配線板のほぼ中央部に設け、前記プリント配線
板の片側面かつ前記窓部の周囲に複数のボンディングパ
ッドを配設し、さらに前記ボンディングパッド形成領域
の外側の領域に複数の入出力端子を配設してなる放熱体
装着用のベースユニットとによって構成されるととも
に、前記ボンディングパッドと前記接続端子とがボンデ
ィングワイヤを介して電気的に接続され、さらにその接
続部分が樹脂によって封止されてなる半導体パッケージ
であって、 少なくとも前記ベースユニットにおける前記入出力端子
形成領域と前記ボンディングパッド形成領域との間の領
域に、封止樹脂流動防止用のダムが形成されてなる半導
体パッケージ。
1. A plate material made of a high thermal conductive material has one side surface as a heat radiation area and the other side surface as an electronic component mounting area having a high density wiring layer, and an electronic component mounting portion is provided on the high density wiring layer. A heat radiator having a plurality of connection terminals electrically connected to the electronic component side via the high-density wiring layer at an outer edge portion of the electronic component mounting area; and a heat radiation area of the heat radiator outside. A window portion for exposing the printed wiring board is provided substantially at the center of the printed wiring board, and a plurality of bonding pads are arranged on one side of the printed wiring board and around the window portion. A base unit for mounting a heat radiator having a plurality of input / output terminals arranged in a region, and the bonding pad and the connection terminal are electrically connected via a bonding wire. A semiconductor package in which the connecting portion is sealed with resin, and the sealing resin flow prevention is provided in at least a region between the input / output terminal forming region and the bonding pad forming region in the base unit. A semiconductor package with a dam formed in it.
【請求項2】前記ダムは前記入出力端子形成領域と前記
ボンディングパッド形成領域との間の領域に配置しうる
幅を有する枠状部材であり、同枠状部材は接着剤を介し
て接着されている請求項1に記載の半導体パッケージ。
2. The dam is a frame-shaped member having a width that can be arranged in a region between the input / output terminal formation region and the bonding pad formation region, and the frame-shaped member is bonded with an adhesive. The semiconductor package according to claim 1, wherein
【請求項3】前記枠状部材の形成材料は前記プリント配
線板の主形成材料と同種のプラスティックであり、接着
された状態での前記枠状部材の高さは0.15mm〜3mm
である請求項2に記載の半導体パッケージ。
3. The frame-shaped member forming material is the same type of plastic as the main forming material of the printed wiring board, and the height of the frame-shaped member in a bonded state is 0.15 mm to 3 mm.
The semiconductor package according to claim 2, wherein
JP32236894A 1994-12-26 1994-12-26 Semiconductor package Expired - Fee Related JP3378680B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32236894A JP3378680B2 (en) 1994-12-26 1994-12-26 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32236894A JP3378680B2 (en) 1994-12-26 1994-12-26 Semiconductor package

Publications (2)

Publication Number Publication Date
JPH08181255A JPH08181255A (en) 1996-07-12
JP3378680B2 true JP3378680B2 (en) 2003-02-17

Family

ID=18142870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32236894A Expired - Fee Related JP3378680B2 (en) 1994-12-26 1994-12-26 Semiconductor package

Country Status (1)

Country Link
JP (1) JP3378680B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157801A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Semiconductor module and its manufacturing method

Also Published As

Publication number Publication date
JPH08181255A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
TW517359B (en) Enhanced die-up ball grid array packages and method for making the same
JP3400877B2 (en) Semiconductor device and manufacturing method thereof
TWI282154B (en) Die-up ball grid array package with a heat spreader and method for making the same
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
JP3578770B2 (en) Semiconductor device
JP3541491B2 (en) Electronic components
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
US20030057545A1 (en) PBGA substrate for anchoring heat sink
US5367765A (en) Method of fabricating integrated circuit chip package
JPH0883865A (en) Resin sealed semiconductor device
JP3378680B2 (en) Semiconductor package
JPS61137349A (en) Semiconductor device
JP3506788B2 (en) Semiconductor package
JP3373084B2 (en) Semiconductor package
JP2936540B2 (en) Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP2841945B2 (en) Semiconductor device
JP3684517B2 (en) Semiconductor device
US6265769B1 (en) Double-sided chip mount package
JP3256040B2 (en) Semiconductor package
JPH0823049A (en) Semiconductor package
JPH09102565A (en) Semiconductor package
JP3979404B2 (en) Semiconductor device
JP3506789B2 (en) Semiconductor package
KR19980068016A (en) Ball Grid Array (BGA) Semiconductor Package Using Flexible Circuit Board and Manufacturing Method Thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131206

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees