JP3726417B2 - 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 - Google Patents
電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 Download PDFInfo
- Publication number
- JP3726417B2 JP3726417B2 JP09687397A JP9687397A JP3726417B2 JP 3726417 B2 JP3726417 B2 JP 3726417B2 JP 09687397 A JP09687397 A JP 09687397A JP 9687397 A JP9687397 A JP 9687397A JP 3726417 B2 JP3726417 B2 JP 3726417B2
- Authority
- JP
- Japan
- Prior art keywords
- communication speed
- bus
- speed
- maximum
- maximum communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＩＥＥＥ１３９４シリアルバス（以下１３９４シリアルバスという）に接続して使用する電子機器に関し、詳細には電子機器間の通信速度情報を作成するための技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ、ハードディスク装置、デジタルビデオテープレコーダ、デジタルテレビジョン受信機等の電子機器を１３９４シリアルバスで接続し、これらの電子機器間でデジタルビデオ信号、デジタルオーディオ信号、及び制御信号のパケットを送受信する通信システムが考えられている。
【０００３】
図８にこのような通信システムの一例を示す。この図において、電子機器Ａ〜Ｅは、前述したパーソナルコンピュータやデジタルビデオテープレコーダ等である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤ、ＤとＥのポートＰの間は、１３９４シリアルバスのケーブル１１，１２，１３，１４で接続されている。以下本明細書では、これらの電子機器をノードと呼ぶことにする。
【０００４】
図８に示すように、ノードＣ以外のノードは、１３９４シリアルバスに対して通信を行うための基本構成として、物理層コントローラ（以下ＰＨＹという）１５と、リンク層コントローラ（以下ＬＩＮＫという）１６と、ＣＰＵ１７とを備えている。また、ノードＣはＰＨＹ１５のみを備えている。ＰＨＹ１５は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション、バイアス電圧の出力／検出等の機能を持つ。また、ＬＩＮＫ１６は、誤り訂正符号の生成／検出、パケットの生成／検出等のリンク層コントロール機能を持つ。そして、ＣＰＵ１７はアプリケーション層の機能を持つ。
【０００５】
１３９４シリアルバスを用いた通信システムにおいては、各ノードはバスの初期化時に自己ＩＤ（Ｓｅｌｆ＿ＩＤ）パケットと呼ばれるパケットをバスに送出する。この自己ＩＤパケットの所定のフィールドには、自分のＰＨＹが対応している通信速度情報が挿入されている。
【０００６】
図９は自己ＩＤパケットの構成例を示す。自己ＩＤパケットは４バイト×２（以下４バイトを１クワドレットと呼ぶ）の長さを持っており、１クワドレット目の１７番目と１８番目のビットにスピードコード（ｓｐ）を挿入する。スピードコードの２ビットは、“００”がＳ１００（９８．３０４Ｍｂｐｓ）、“０１”がＳ１００とＳ２００（１９６．６０８Ｍｂｐｓ）、“１０”がＳ１００とＳ２００とＳ４００（３９３．２１６Ｍｂｐｓ）、“１１”が予約済を意味する。
【０００７】
通信システム内のバスマネージャーは、各ノードの自己ＩＤパケットを受信し、それを用いて各ノード間の最大通信速度を示すスピードマップを作成する。図１０にスピードマップの構成例を示す。このスピードマップは任意の２つのノード間の最大転送速度を示し、バスの初期化終了後は、全てのノードがこれを参照することができる。各ノードは他のノードと通信を行う際には、このスピートマップを参照して通信速度を決定する。
【０００８】
【発明が解決しようとする課題】
一般に通信システムにおいて、ある２つのノード間で通信を行う場合の最大転送速度は、通信経路上に中継するノードが存在する場合には、その中継を行うノードが対応している速度に制限されてしまう。
【０００９】
例えば１３９４シリアルバスを用いた通信システムにおいては、中継はＰＨＹが行う。ＰＨＹは１３９４シリアルバス上のパケットを送受信する。この場合、あるノード宛でないパケットでも隣接するノードに伝搬される（これをリピートと呼ぶ）。ノードとしての通信速度はＬＩＮＫの能力で決まるが、リピートする際にはＬＩＮＫの能力には依存しない。
【００１０】
２つのノード間で通信を行う場合に、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも速いか又は等しい場合には問題はない。しかし、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い場合には、ノードが受け取ったパケットをリンク層のレベルで失ってしまう。
【００１１】
１３９４シリアルバス上のアシンクロナス（以下Ａｓｙｎｃという）通信においては、パケットの受信側のノードがＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ）を返さないことで、パケットの送信側のノードはエラーとなっていることが識別できる。しかし、アイソクロナス（以下Ｉｓｏという）通信では、ＡＣＫを返さないブロードキャストタイプの通信を行うため、エラーとなっていることが送信側も受信側も知ることができない。
【００１２】
全てのノードのＬＩＮＫの性能に合わせて、これをＰＨＹの最大通信速度とすることにより、前述したエラーを回避することは可能となる。しかし、これによって、本来通信し合う２つのノード同士の性能が高くても、中継するノードに依存して通信速度を下げる必要がある。
【００１３】
本発明はこのような問題点に鑑みてなされたものであって、バスで接続された複数のノード間で通信を行うシステムにおいて、ノードが対応する通信速度を複数の通信レベルに分けて示すことにより、中継ノードの性能による通信速度の低下の可能性を小さくできる手段を提供することを目的とする。また、本発明は、信頼性の高い通信速度情報を得ることができる手段を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る電子機器は、物理層を処理する第１の手段と、物理層よりも上位の階層を処理する第２の手段と、第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報、及び後者が前者よりも遅い場合にその速度情報を記憶した第３の手段とを備えることを特徴とするものである。
【００１５】
本発明に係る電子機器間の通信速度情報作成方法は、前記本発明に係る電子機器間で通信を行うシステムにおいて、各電子機器がバスに送出した第１の手段の最大通信速度情報を収集して各電子機器間の最大転送速度マップを作成する手順と、各電子機器の第３の手段に記憶されている情報をバスを介して読み出し、第２の手段の最大通信速度が第１の手段の最大通信速度より遅い場合に最大転送速度マップを修正する手順とを備えることを特徴とするものである。
【００１６】
本発明に係る記録媒体は、前記本発明に係る電子機器に対して前記本発明に係る通信速度情報作成方法における２つの手順を実行させるためのプログラムを記録したものである。
【００１７】
本発明に係る電子機器においては、第３の手段には少なくとも第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報が記憶されている。そして、第２の手段の最大通信速度と前記第１の手段の最大通信速度より遅い場合には、第２の手段の最大通信速度情報も記憶されている。
【００１８】
本発明に係る電子機器間の通信速度情報作成方法においては、まず各電子機器がバスに送出した第１の手段の最大通信速度情報を収集して各電子機器間の最大転送速度マップを作成し、次に各電子機器の第３の手段に記憶されている情報をバスを介して読み出し、第２の手段の最大通信速度が第１の手段の最大通信速度より遅い場合に最大転送速度マップを修正する。
【００１９】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２０】
図１は本発明を適用したノードの要部構成を示すブロック図である。このノードは、ＰＨＹ１と、内部バスによりＰＨＹ１に接続されているＬＩＮＫ２と、内部バスによりＬＩＮＫ２に接続されているＣＰＵ３と、内部バスによりＣＰＵ３と接続されている各種レジスタ４、コンフィギュレーションＲＯＭ５、バッファメモリ６、ハードディスクインターフェース７、及びハードディスクインターフェース７に接続されているハードディスク装置８を備えている。また、ＰＨＹ１のポート（図示せず）には、１３９４シリアルバス９が接続されている。
【００２１】
コンフィギュレーションＲＯＭ５は、例えば図２及び図３に示すように構成されている。なお、図３は図２の内、枠の内側に斜線を付した部分である。最初の１クワドレットには、バス情報ブロックの長さ（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ＿ｌｅｎｇｔｈ）と、ＣＲＣの長さ（ＣＲＣ＿ｌｅｎｇｔｈ）と、コンフィギュレーションＲＯＭのＣＲＣ値（ｒｏｍ＿ｃｒｃ＿ｖａｌｕｅ）が書いてある。次の４クワドレットのバス情報ブロック（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ）には、“１３９４”を示す情報、ノードの通信能力を示す情報、ノードにユニークなＩＤを示す情報等が書いてある。
【００２２】
本実施の形態ではノードの通信能力を示す情報が書いてあるフィールドの内、予約済（ｒｅｓｅｒｖｅｄ）になっている全て“０”の１２ビット中の４ビットを用いてＰＨＹ及びＬＩＮＫの最大通信速度を表す。図４に示すように、１ビットのＬビットでＬＩＮＫの最大通信速度とＰＨＹの最大通信速度との大小関係を示す。
【００２３】
Ｌビットが“１”の場合にはＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い。そして、その場合のＬＩＮＫの最大通信速度が次の３ビットの最大リンク速度（ｍａｘ＿ｌｉｎｋ＿ｓｐｅｅｄ）に書いてある。すなわち、“０００”でＳ１００、“００１”でＳ２００、“０１０”でＳ４００、“０１１”でＳ８００、“１００”でＳ１６００、“１０１”でＳ３２００、その他は予約済とする。
【００２４】
Ｌビットが“１”の場合にはＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも速いか又は等しい。この場合には、ＬＩＮＫの最大通信速度を示す必要はないので、３ビットは元の予約済情報と同じ“０００”でよい。
【００２５】
本実施の形態では、バス初期化時に自己ＩＤパケットに書いてあるＰＨＹの最大通信速度情報を見てスピードマップを作成した後、コンフィギュレーションＲＯＭを読み出し、前述したＬビットが１の場合には、必要に応じてスピートマップを修正する。以下図５のフローチャートを参照しながら説明する。
【００２６】
まず、バスリセットが発生する（ステップＳ１）。バスリセットが発生すると、ＩＥＥＥ−１３９４−１９９５年規格書に規定されている手順により自動的に各ノードの親子関係が決まり、さらに子から順に各ノードは自己ＩＤパケットを１３９４シリアルバスに送出する（ステップＳ２）。
【００２７】
バスマネージャーとなったノードは、各ノードが送出した自己ＩＤパケットに書いてあるＰＨＹの最大通信速度情報（スピードコード）をバッファメモリ６に蓄積し、それを用いてスピードマップを作成してレジスタ４に保存する（ステップＳ３）。なお、どのノードがバスマネージャーになるかについては、前述した規格書に詳細に記載されているので、ここでは説明を省略する。
【００２８】
バスマネージャーとなったノードは、次に他のノードのコンフィギュレーションＲＯＭ５を読み出す（ステップＳ４）。そして、レジスタ４に保存しておいたスピードマップの内、図４のＬビットが“１”になっているノード関連する情報を最大リンク速度の値に減らす（ステップＳ５）。
【００２９】
以上でＬＩＮＫの最大通信速度を考慮したスピードマップの作成が終わる。各ノードは他のノードと通信を行う際には、バスマネージャーのレジスタ４に保存されているスピードマップを参照して通信速度を決定すればよい（ステップＳ６）。
【００３０】
以上説明したフローチャートに対応するプログラムは、図１のハードディスク装置８に格納されており、ＣＰＵ３がハードディスクインターフェース７を介して読み出し、バッファメモリ６に展開することでこの処理を実行する。この処理に対応していない従来のノードに対しては、ハードディスク装置の記憶内容を書き換えることにより、この処理に対応するようにバージョンアップすることができる。この場合、ノードがフロッピーディスク装置を備えていれば、そのフロッピーディスク装置からＣＰＵが読み込んでハードディスク装置の記憶内容を書き換える。フロッピーディスク装置を備えていなくても、１３９４シリアルバスを介して外部のノードから受け取り、ハードディスク装置の記憶内容を書き換えることができる。
【００３１】
次に図６の通信システムを例にしてスピートマップの作成及び修正について説明する。この通信システムは５個のノードから構成されている。そして、ノード＃０〜＃３はＰＨＹの最大通信速度とＬＩＮＫの最大通信速度が等しく、それぞれＳ１００、Ｓ２００、Ｓ２００、Ｓ４００である。つまり、これらのノード内のコンフィギュレーションＲＯＭ内のＬビットは“０”である。一方、ノード＃４はＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅く、それぞれＳ２００、Ｓ４００である。つまり、このノードのコンフィギュレーションＲＯＭ内のＬビットは“１”であり、最大リンク速度は“００１”である。
【００３２】
したがって、図５のステップＳ３までの処理により作成されるスピードマップは図７（１）の通りである。すなわち、ノード＃０はＰＨＹの最大通信速度がＳ１００であるから、他のノード＃１〜＃４と通信する際の最大通信速度はＳ１００となる。ノード＃１はＰＨＹの最大通信速度がＳ２００であるから、ノード＃２〜＃４と通信する際の最大通信速度はＳ２００となる。ノード＃２についても同様である。ノード＃３とノード＃４は、共にＰＨＹの最大通信速度がＳ４００であるから、互いの間の最大通信速度はＳ４００となる。
【００３３】
そして、図５のステップＳ５までの処理により修正されたスピードマップは図７（２）のようになる。すなわち、ノード＃４はＬＩＮＫの最大通信速度がＳ２００でＰＨＹの最大通信速度のＳ４００よりも遅いため、ノード＃４とノード＃３との間の最大通信速度がＳ２００に修正されている。
【００３４】
このように、本実施の形態では、従来よりも信頼性の高いスピードマップを作成することが可能となる。しかも、コンフィギュレーションＲＯＭ内のバスマネージャーが必ず読み出す領域にＬＩＮＫの最大通信速度情報を書き込んでいるため、この最大通信速度情報を獲得するために通信回数が増える等の負担は発生しない。さらに、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅いノードは、ＰＨＹの性能をＬＩＮＫに合わせて低く示す必要がなくなり、本来の最高性能で中継を行うことが保証される。
【００３５】
なお、以上の説明ではバスマネージャーがスピードマップを作成するものとして説明した。バスマネージャーのスピードマップは他のノードが読みにくるので、バスマネージャーはスピードマップを作成することが必要である。一方、バスマネージャー以外のノードも、同様にしてスピードマップを作成してもよい。バスマネージャー以外のノードは、スピードマップを作成しておけば、他のノードとの間で通信を行う際に、自分が作成したスピードマップを見ればよく、バスマネージャーのスピードマップにアクセスする必要はなくなる。
【００３６】
また、以上の説明は、１３９４シリアルバスに接続して用いるノードのＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い場合にそれをスピードマップに反映させる場合について説明したが、本発明は１３９４シリアルバス以外のバスに接続して用いるノードに対しても適用できる。また、リンク層よりも上位の階層の最大通信速度が物理層或いはリンク層の最大通信速度よりも遅いノードに対しても同様に適用できる。
【００３７】
【発明の効果】
本発明によれば、物理層よりも上位の階層を処理する手段の最大通信速度が物理層を処理する手段の最大通信速度よりも遅いノードは、物理層を処理する手段の性能をその上位の階層を処理する手段の性能に合わせて低く示す必要がなくなる。したがって、通信システム内で通信の中継を行う際には、物理層を処理する手段の本来の最高性能で情報を転送することができる。また、通信システム内の任意の２つのノード間で通信を行う際には、物理層よりも上位の階層を処理する手段の性能で情報を転送することができる。
【００３８】
また、本発明によれば、一旦作成した最大転送速度マップをその後、必要に応じて修正するので、従来よりも信頼性の高い最大転送速度マップを構築することができる。
【００３９】
さらに、本発明によれば高速でブロードキャスト通信を行える確率を高めることができる。
【図面の簡単な説明】
【図１】本発明を適用したノードの要部構成を示すブロック図である。
【図２】コンフィギュレーションＲＯＭの構成例を示す図である。
【図３】図２のコンフィギュレーションＲＯＭの先頭からバス情報ブロックまでの構成を示す図である。
【図４】ＰＨＹ及びＬＩＮＫの最大通信速度を表すビットを示す図である。
【図５】本発明を適用したノードにおける通信速度決定までの手順を示すフローチャートである。
【図６】本発明を適用した通信システムの構成例を示す図である。
【図７】図６の通信システムにおいて作成されるスピードマップを示す図である。
【図８】１３９４シリアルバスで接続された通信システムの例を示す図である。
【図９】自己ＩＤパケットの構成例を示す図である。
【図１０】従来のスピードマップの構成例を示す図である。
【符号の説明】
１…ＰＨＹ、２…ＬＩＮＫ、３…ＣＰＵ、４…レジスタ、５…コンフィギュレーションＲＯＭ、６…バッファメモリ、９…１３９４シリアルバス。
【発明の属する技術分野】
本発明は、例えばＩＥＥＥ１３９４シリアルバス（以下１３９４シリアルバスという）に接続して使用する電子機器に関し、詳細には電子機器間の通信速度情報を作成するための技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ、ハードディスク装置、デジタルビデオテープレコーダ、デジタルテレビジョン受信機等の電子機器を１３９４シリアルバスで接続し、これらの電子機器間でデジタルビデオ信号、デジタルオーディオ信号、及び制御信号のパケットを送受信する通信システムが考えられている。
【０００３】
図８にこのような通信システムの一例を示す。この図において、電子機器Ａ〜Ｅは、前述したパーソナルコンピュータやデジタルビデオテープレコーダ等である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤ、ＤとＥのポートＰの間は、１３９４シリアルバスのケーブル１１，１２，１３，１４で接続されている。以下本明細書では、これらの電子機器をノードと呼ぶことにする。
【０００４】
図８に示すように、ノードＣ以外のノードは、１３９４シリアルバスに対して通信を行うための基本構成として、物理層コントローラ（以下ＰＨＹという）１５と、リンク層コントローラ（以下ＬＩＮＫという）１６と、ＣＰＵ１７とを備えている。また、ノードＣはＰＨＹ１５のみを備えている。ＰＨＹ１５は、バスのイニシャライズ、データのエンコード／デコード、アービトレーション、バイアス電圧の出力／検出等の機能を持つ。また、ＬＩＮＫ１６は、誤り訂正符号の生成／検出、パケットの生成／検出等のリンク層コントロール機能を持つ。そして、ＣＰＵ１７はアプリケーション層の機能を持つ。
【０００５】
１３９４シリアルバスを用いた通信システムにおいては、各ノードはバスの初期化時に自己ＩＤ（Ｓｅｌｆ＿ＩＤ）パケットと呼ばれるパケットをバスに送出する。この自己ＩＤパケットの所定のフィールドには、自分のＰＨＹが対応している通信速度情報が挿入されている。
【０００６】
図９は自己ＩＤパケットの構成例を示す。自己ＩＤパケットは４バイト×２（以下４バイトを１クワドレットと呼ぶ）の長さを持っており、１クワドレット目の１７番目と１８番目のビットにスピードコード（ｓｐ）を挿入する。スピードコードの２ビットは、“００”がＳ１００（９８．３０４Ｍｂｐｓ）、“０１”がＳ１００とＳ２００（１９６．６０８Ｍｂｐｓ）、“１０”がＳ１００とＳ２００とＳ４００（３９３．２１６Ｍｂｐｓ）、“１１”が予約済を意味する。
【０００７】
通信システム内のバスマネージャーは、各ノードの自己ＩＤパケットを受信し、それを用いて各ノード間の最大通信速度を示すスピードマップを作成する。図１０にスピードマップの構成例を示す。このスピードマップは任意の２つのノード間の最大転送速度を示し、バスの初期化終了後は、全てのノードがこれを参照することができる。各ノードは他のノードと通信を行う際には、このスピートマップを参照して通信速度を決定する。
【０００８】
【発明が解決しようとする課題】
一般に通信システムにおいて、ある２つのノード間で通信を行う場合の最大転送速度は、通信経路上に中継するノードが存在する場合には、その中継を行うノードが対応している速度に制限されてしまう。
【０００９】
例えば１３９４シリアルバスを用いた通信システムにおいては、中継はＰＨＹが行う。ＰＨＹは１３９４シリアルバス上のパケットを送受信する。この場合、あるノード宛でないパケットでも隣接するノードに伝搬される（これをリピートと呼ぶ）。ノードとしての通信速度はＬＩＮＫの能力で決まるが、リピートする際にはＬＩＮＫの能力には依存しない。
【００１０】
２つのノード間で通信を行う場合に、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも速いか又は等しい場合には問題はない。しかし、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い場合には、ノードが受け取ったパケットをリンク層のレベルで失ってしまう。
【００１１】
１３９４シリアルバス上のアシンクロナス（以下Ａｓｙｎｃという）通信においては、パケットの受信側のノードがＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ）を返さないことで、パケットの送信側のノードはエラーとなっていることが識別できる。しかし、アイソクロナス（以下Ｉｓｏという）通信では、ＡＣＫを返さないブロードキャストタイプの通信を行うため、エラーとなっていることが送信側も受信側も知ることができない。
【００１２】
全てのノードのＬＩＮＫの性能に合わせて、これをＰＨＹの最大通信速度とすることにより、前述したエラーを回避することは可能となる。しかし、これによって、本来通信し合う２つのノード同士の性能が高くても、中継するノードに依存して通信速度を下げる必要がある。
【００１３】
本発明はこのような問題点に鑑みてなされたものであって、バスで接続された複数のノード間で通信を行うシステムにおいて、ノードが対応する通信速度を複数の通信レベルに分けて示すことにより、中継ノードの性能による通信速度の低下の可能性を小さくできる手段を提供することを目的とする。また、本発明は、信頼性の高い通信速度情報を得ることができる手段を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る電子機器は、物理層を処理する第１の手段と、物理層よりも上位の階層を処理する第２の手段と、第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報、及び後者が前者よりも遅い場合にその速度情報を記憶した第３の手段とを備えることを特徴とするものである。
【００１５】
本発明に係る電子機器間の通信速度情報作成方法は、前記本発明に係る電子機器間で通信を行うシステムにおいて、各電子機器がバスに送出した第１の手段の最大通信速度情報を収集して各電子機器間の最大転送速度マップを作成する手順と、各電子機器の第３の手段に記憶されている情報をバスを介して読み出し、第２の手段の最大通信速度が第１の手段の最大通信速度より遅い場合に最大転送速度マップを修正する手順とを備えることを特徴とするものである。
【００１６】
本発明に係る記録媒体は、前記本発明に係る電子機器に対して前記本発明に係る通信速度情報作成方法における２つの手順を実行させるためのプログラムを記録したものである。
【００１７】
本発明に係る電子機器においては、第３の手段には少なくとも第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報が記憶されている。そして、第２の手段の最大通信速度と前記第１の手段の最大通信速度より遅い場合には、第２の手段の最大通信速度情報も記憶されている。
【００１８】
本発明に係る電子機器間の通信速度情報作成方法においては、まず各電子機器がバスに送出した第１の手段の最大通信速度情報を収集して各電子機器間の最大転送速度マップを作成し、次に各電子機器の第３の手段に記憶されている情報をバスを介して読み出し、第２の手段の最大通信速度が第１の手段の最大通信速度より遅い場合に最大転送速度マップを修正する。
【００１９】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２０】
図１は本発明を適用したノードの要部構成を示すブロック図である。このノードは、ＰＨＹ１と、内部バスによりＰＨＹ１に接続されているＬＩＮＫ２と、内部バスによりＬＩＮＫ２に接続されているＣＰＵ３と、内部バスによりＣＰＵ３と接続されている各種レジスタ４、コンフィギュレーションＲＯＭ５、バッファメモリ６、ハードディスクインターフェース７、及びハードディスクインターフェース７に接続されているハードディスク装置８を備えている。また、ＰＨＹ１のポート（図示せず）には、１３９４シリアルバス９が接続されている。
【００２１】
コンフィギュレーションＲＯＭ５は、例えば図２及び図３に示すように構成されている。なお、図３は図２の内、枠の内側に斜線を付した部分である。最初の１クワドレットには、バス情報ブロックの長さ（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ＿ｌｅｎｇｔｈ）と、ＣＲＣの長さ（ＣＲＣ＿ｌｅｎｇｔｈ）と、コンフィギュレーションＲＯＭのＣＲＣ値（ｒｏｍ＿ｃｒｃ＿ｖａｌｕｅ）が書いてある。次の４クワドレットのバス情報ブロック（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ）には、“１３９４”を示す情報、ノードの通信能力を示す情報、ノードにユニークなＩＤを示す情報等が書いてある。
【００２２】
本実施の形態ではノードの通信能力を示す情報が書いてあるフィールドの内、予約済（ｒｅｓｅｒｖｅｄ）になっている全て“０”の１２ビット中の４ビットを用いてＰＨＹ及びＬＩＮＫの最大通信速度を表す。図４に示すように、１ビットのＬビットでＬＩＮＫの最大通信速度とＰＨＹの最大通信速度との大小関係を示す。
【００２３】
Ｌビットが“１”の場合にはＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い。そして、その場合のＬＩＮＫの最大通信速度が次の３ビットの最大リンク速度（ｍａｘ＿ｌｉｎｋ＿ｓｐｅｅｄ）に書いてある。すなわち、“０００”でＳ１００、“００１”でＳ２００、“０１０”でＳ４００、“０１１”でＳ８００、“１００”でＳ１６００、“１０１”でＳ３２００、その他は予約済とする。
【００２４】
Ｌビットが“１”の場合にはＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも速いか又は等しい。この場合には、ＬＩＮＫの最大通信速度を示す必要はないので、３ビットは元の予約済情報と同じ“０００”でよい。
【００２５】
本実施の形態では、バス初期化時に自己ＩＤパケットに書いてあるＰＨＹの最大通信速度情報を見てスピードマップを作成した後、コンフィギュレーションＲＯＭを読み出し、前述したＬビットが１の場合には、必要に応じてスピートマップを修正する。以下図５のフローチャートを参照しながら説明する。
【００２６】
まず、バスリセットが発生する（ステップＳ１）。バスリセットが発生すると、ＩＥＥＥ−１３９４−１９９５年規格書に規定されている手順により自動的に各ノードの親子関係が決まり、さらに子から順に各ノードは自己ＩＤパケットを１３９４シリアルバスに送出する（ステップＳ２）。
【００２７】
バスマネージャーとなったノードは、各ノードが送出した自己ＩＤパケットに書いてあるＰＨＹの最大通信速度情報（スピードコード）をバッファメモリ６に蓄積し、それを用いてスピードマップを作成してレジスタ４に保存する（ステップＳ３）。なお、どのノードがバスマネージャーになるかについては、前述した規格書に詳細に記載されているので、ここでは説明を省略する。
【００２８】
バスマネージャーとなったノードは、次に他のノードのコンフィギュレーションＲＯＭ５を読み出す（ステップＳ４）。そして、レジスタ４に保存しておいたスピードマップの内、図４のＬビットが“１”になっているノード関連する情報を最大リンク速度の値に減らす（ステップＳ５）。
【００２９】
以上でＬＩＮＫの最大通信速度を考慮したスピードマップの作成が終わる。各ノードは他のノードと通信を行う際には、バスマネージャーのレジスタ４に保存されているスピードマップを参照して通信速度を決定すればよい（ステップＳ６）。
【００３０】
以上説明したフローチャートに対応するプログラムは、図１のハードディスク装置８に格納されており、ＣＰＵ３がハードディスクインターフェース７を介して読み出し、バッファメモリ６に展開することでこの処理を実行する。この処理に対応していない従来のノードに対しては、ハードディスク装置の記憶内容を書き換えることにより、この処理に対応するようにバージョンアップすることができる。この場合、ノードがフロッピーディスク装置を備えていれば、そのフロッピーディスク装置からＣＰＵが読み込んでハードディスク装置の記憶内容を書き換える。フロッピーディスク装置を備えていなくても、１３９４シリアルバスを介して外部のノードから受け取り、ハードディスク装置の記憶内容を書き換えることができる。
【００３１】
次に図６の通信システムを例にしてスピートマップの作成及び修正について説明する。この通信システムは５個のノードから構成されている。そして、ノード＃０〜＃３はＰＨＹの最大通信速度とＬＩＮＫの最大通信速度が等しく、それぞれＳ１００、Ｓ２００、Ｓ２００、Ｓ４００である。つまり、これらのノード内のコンフィギュレーションＲＯＭ内のＬビットは“０”である。一方、ノード＃４はＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅く、それぞれＳ２００、Ｓ４００である。つまり、このノードのコンフィギュレーションＲＯＭ内のＬビットは“１”であり、最大リンク速度は“００１”である。
【００３２】
したがって、図５のステップＳ３までの処理により作成されるスピードマップは図７（１）の通りである。すなわち、ノード＃０はＰＨＹの最大通信速度がＳ１００であるから、他のノード＃１〜＃４と通信する際の最大通信速度はＳ１００となる。ノード＃１はＰＨＹの最大通信速度がＳ２００であるから、ノード＃２〜＃４と通信する際の最大通信速度はＳ２００となる。ノード＃２についても同様である。ノード＃３とノード＃４は、共にＰＨＹの最大通信速度がＳ４００であるから、互いの間の最大通信速度はＳ４００となる。
【００３３】
そして、図５のステップＳ５までの処理により修正されたスピードマップは図７（２）のようになる。すなわち、ノード＃４はＬＩＮＫの最大通信速度がＳ２００でＰＨＹの最大通信速度のＳ４００よりも遅いため、ノード＃４とノード＃３との間の最大通信速度がＳ２００に修正されている。
【００３４】
このように、本実施の形態では、従来よりも信頼性の高いスピードマップを作成することが可能となる。しかも、コンフィギュレーションＲＯＭ内のバスマネージャーが必ず読み出す領域にＬＩＮＫの最大通信速度情報を書き込んでいるため、この最大通信速度情報を獲得するために通信回数が増える等の負担は発生しない。さらに、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅いノードは、ＰＨＹの性能をＬＩＮＫに合わせて低く示す必要がなくなり、本来の最高性能で中継を行うことが保証される。
【００３５】
なお、以上の説明ではバスマネージャーがスピードマップを作成するものとして説明した。バスマネージャーのスピードマップは他のノードが読みにくるので、バスマネージャーはスピードマップを作成することが必要である。一方、バスマネージャー以外のノードも、同様にしてスピードマップを作成してもよい。バスマネージャー以外のノードは、スピードマップを作成しておけば、他のノードとの間で通信を行う際に、自分が作成したスピードマップを見ればよく、バスマネージャーのスピードマップにアクセスする必要はなくなる。
【００３６】
また、以上の説明は、１３９４シリアルバスに接続して用いるノードのＬＩＮＫの最大通信速度がＰＨＹの最大通信速度よりも遅い場合にそれをスピードマップに反映させる場合について説明したが、本発明は１３９４シリアルバス以外のバスに接続して用いるノードに対しても適用できる。また、リンク層よりも上位の階層の最大通信速度が物理層或いはリンク層の最大通信速度よりも遅いノードに対しても同様に適用できる。
【００３７】
【発明の効果】
本発明によれば、物理層よりも上位の階層を処理する手段の最大通信速度が物理層を処理する手段の最大通信速度よりも遅いノードは、物理層を処理する手段の性能をその上位の階層を処理する手段の性能に合わせて低く示す必要がなくなる。したがって、通信システム内で通信の中継を行う際には、物理層を処理する手段の本来の最高性能で情報を転送することができる。また、通信システム内の任意の２つのノード間で通信を行う際には、物理層よりも上位の階層を処理する手段の性能で情報を転送することができる。
【００３８】
また、本発明によれば、一旦作成した最大転送速度マップをその後、必要に応じて修正するので、従来よりも信頼性の高い最大転送速度マップを構築することができる。
【００３９】
さらに、本発明によれば高速でブロードキャスト通信を行える確率を高めることができる。
【図面の簡単な説明】
【図１】本発明を適用したノードの要部構成を示すブロック図である。
【図２】コンフィギュレーションＲＯＭの構成例を示す図である。
【図３】図２のコンフィギュレーションＲＯＭの先頭からバス情報ブロックまでの構成を示す図である。
【図４】ＰＨＹ及びＬＩＮＫの最大通信速度を表すビットを示す図である。
【図５】本発明を適用したノードにおける通信速度決定までの手順を示すフローチャートである。
【図６】本発明を適用した通信システムの構成例を示す図である。
【図７】図６の通信システムにおいて作成されるスピードマップを示す図である。
【図８】１３９４シリアルバスで接続された通信システムの例を示す図である。
【図９】自己ＩＤパケットの構成例を示す図である。
【図１０】従来のスピードマップの構成例を示す図である。
【符号の説明】
１…ＰＨＹ、２…ＬＩＮＫ、３…ＣＰＵ、４…レジスタ、５…コンフィギュレーションＲＯＭ、６…バッファメモリ、９…１３９４シリアルバス。
Claims (5)
- バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器であって、
物理層を処理する第１の手段と、
物理層よりも上位の階層を処理する第２の手段と、
前記第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報、及び後者が前者よりも遅い場合にその速度情報を記憶した第３の手段と
を備えることを特徴とする電子機器。 - 前記バスで接続された他の電子機器内の前記第３の手段に記憶されている前記情報を前記バスを介して読み出す第４の手段をさらに備える請求項１に記載の電子機器。
- 前記バスはＩＥＥＥ１３９４シリアルバスであり、前記第３の手段はコンフィギュレーションＲＯＭにおける通信能力を書き込む領域である請求項１に記載の電子機器。
- 物理層を処理する第１の手段と、物理層よりも上位の階層を処理する第２の手段と、前記第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報、及び後者が前者よりも遅い場合にその速度情報を記憶した第３の手段とを備える複数の電子機器をバスで接続し、該電子機器間で通信を行うシステムにおいて、
各電子機器が前記バスに送出した前記第１の手段の最大通信速度情報を収集して各電子機器間の最大転送速度マップを作成する手順と、
前記各電子機器の前記第３の手段に記憶されている情報を前記バスを介して読み出し、前記第２の手段の最大通信速度が前記第１の手段の最大通信速度より遅い場合に前記最大転送速度マップを修正する手順と
を備えることを特徴とする電子機器間の通信速度情報作成方法。 - バスで接続された複数の電子機器間で通信を行うシステムに用いる電子機器であって、物理層を処理する第１の手段と、物理層よりも上位の階層を処理する第２の手段と、前記第１の手段の最大通信速度と前記第２の手段の最大通信速度の大小関係情報、及び後者が前者よりも遅い場合にその速度情報を記憶した第３の手段とを備える電子機器に対して、各電子機器が前記バスに送出した前記第１の手段の最大通信速度情報を収集して前記各電子機器間の最大転送速度マップを作成する手順と、前記各電子機器の前記第３の手段に記憶されている情報を前記バスを介して読み出し、前記第２の手段の最大通信速度が前記第１の手段の最大通信速度より遅い場合に前記最大転送速度マップを修正する手順とを実行させるプログラムを記録した記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09687397A JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
| US09/057,392 US6185622B1 (en) | 1997-04-15 | 1998-04-08 | Electronic apparatus, communication speed information collection method, communication method between electronic apparatus and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09687397A JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003351387A Division JP3757970B2 (ja) | 2003-10-09 | 2003-10-09 | 電子機器、通信速度情報通信方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10290237A JPH10290237A (ja) | 1998-10-27 |
| JP3726417B2 true JP3726417B2 (ja) | 2005-12-14 |
Family
ID=14176554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09687397A Expired - Lifetime JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6185622B1 (ja) |
| JP (1) | JP3726417B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6829225B2 (en) * | 1998-02-20 | 2004-12-07 | Apple Computer, Inc. | Method for computing speed map for IEEE-1394 network |
| US6275886B1 (en) * | 1998-09-29 | 2001-08-14 | Philips Semiconductor, Inc. | Microprocessor-based serial bus interface arrangement and method |
| KR100272108B1 (ko) * | 1998-10-13 | 2000-11-15 | 윤종용 | Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러 |
| JP3325839B2 (ja) * | 1998-10-15 | 2002-09-17 | パイオニア株式会社 | 情報送信装置及び方法、情報受信装置及び方法並びに情報送受信装置及び方法 |
| JP2000244562A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | カットスルー伝送装置及びカットスルー伝送方法 |
| US6466549B1 (en) * | 1999-04-12 | 2002-10-15 | Intel Corporation | Broadcast discovery in a network having one or more 1394 buses |
| WO2000072551A1 (fr) * | 1999-05-19 | 2000-11-30 | Sony Corporation | Procede de communication, systeme de communication et dispositif electronique |
| EP1098495A4 (en) * | 1999-05-19 | 2009-04-08 | Sony Corp | METHOD, DEVICE AND SYSTEM FOR COMMUNICATION AND RELATED MEDIUM |
| JP3539287B2 (ja) * | 1999-07-15 | 2004-07-07 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US6457086B1 (en) * | 1999-11-16 | 2002-09-24 | Apple Computers, Inc. | Method and apparatus for accelerating detection of serial bus device speed signals |
| US6639918B1 (en) * | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7266617B1 (en) * | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US6928057B2 (en) * | 2000-02-08 | 2005-08-09 | Agere Systems Inc. | Translation system and related method for use with a communication device |
| US7050453B1 (en) | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
| US6618785B1 (en) | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
| US6598111B1 (en) * | 2000-09-19 | 2003-07-22 | Texas Instruments Incorporated | Backplane physical layer controller |
| KR100449725B1 (ko) * | 2002-06-11 | 2004-09-22 | 삼성전자주식회사 | 분산형 트래픽 발생 장치 및 방법 |
| US8234399B2 (en) * | 2003-05-29 | 2012-07-31 | Seagate Technology Llc | Method and apparatus for automatic phy calibration based on negotiated link speed |
| DE10340156A1 (de) * | 2003-09-01 | 2005-03-24 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zum Ermitteln elektronischer Informationen über Übertragungsgeschwindigkeiten in einem Netzwerk |
| JP4506350B2 (ja) * | 2004-08-20 | 2010-07-21 | 船井電機株式会社 | Ｉｅｅｅ１３９４シリアルバスに接続されるコントローラ機器 |
| KR100600608B1 (ko) * | 2004-11-16 | 2006-07-13 | 한국전자통신연구원 | 물리계층 구성모듈의 검증장치, 검증방법 및 이를 이용한통신시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038625A (en) * | 1998-01-06 | 2000-03-14 | Sony Corporation Of Japan | Method and system for providing a device identification mechanism within a consumer audio/video network |
-
1997
- 1997-04-15 JP JP09687397A patent/JP3726417B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-08 US US09/057,392 patent/US6185622B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10290237A (ja) | 1998-10-27 |
| US6185622B1 (en) | 2001-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726417B2 (ja) | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 | |
| US6397277B1 (en) | Method and apparatus for transmitting data over data bus at maximum speed | |
| US6829225B2 (en) | Method for computing speed map for IEEE-1394 network | |
| US6622187B1 (en) | Method for pre-processing data packets | |
| US6754184B2 (en) | Information processing apparatus and method, and distribution medium | |
| US6964006B2 (en) | Network error display apparatus and error detection display method | |
| US20070180336A1 (en) | Multi-initiator control unit and method | |
| JP4504497B2 (ja) | バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース | |
| KR19990006761A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송신시스템 및 데이터 송신방법 | |
| JP3733699B2 (ja) | シリアルインタフェース回路 | |
| EP1253520B1 (en) | Apparatus for issuing command for high-speed serial interface | |
| US6580711B1 (en) | Serial interface circuit and signal processing method of the same | |
| JPH11234317A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP3757970B2 (ja) | 電子機器、通信速度情報通信方法及び記録媒体 | |
| KR100464469B1 (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| JP4428750B2 (ja) | データ通信システム | |
| JP4026979B2 (ja) | データ通信システム | |
| JP4582180B2 (ja) | データ伝送装置 | |
| JP4546960B2 (ja) | 分散された複数の局のネットワークのためのネットワーク加入者局及び該ネットワーク加入者局を操作するための方法 | |
| JPH10285223A (ja) | 信号処理回路 | |
| JP2000259542A (ja) | 情報処理装置 | |
| KR20040039433A (ko) | 설정된 연결을 통해 전송될 데이터 패킷을 버퍼에저장하기 위한 방법 및 장치 | |
| JP2785322B2 (ja) | 通信制御処理装置 | |
| KR20010105200A (ko) | 디지털 직렬 데이터의 인터페이스 장치와 그것을 이용한브릿지 포털, 및 디지털 데이터를 전송하는 방법 | |
| EP1037424A1 (en) | Method and Bus Interface for linking a bus with an application device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |