JPH10290237A - 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 - Google Patents
電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体Info
- Publication number
- JPH10290237A JPH10290237A JP9096873A JP9687397A JPH10290237A JP H10290237 A JPH10290237 A JP H10290237A JP 9096873 A JP9096873 A JP 9096873A JP 9687397 A JP9687397 A JP 9687397A JP H10290237 A JPH10290237 A JP H10290237A
- Authority
- JP
- Japan
- Prior art keywords
- communication speed
- bus
- speed
- maximum
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 バスで接続された複数のノード間で通信を行
うシステムにおいて、ノードが対応する通信速度を複数
の通信レベルに分けて示すことにより、中継ノードの性
能による通信速度の低下の可能性を小さくする。 【解決手段】 バスリセットが発生すると、自動的に各
ノードの親子関係が決まり、さらに所定の順に各ノード
は自己ＩＤパケットを１３９４シリアルバスに送出する
（ステップＳ１，Ｓ２）。バスマネージャーとなったノ
ードは、各ノードが送出した自己ＩＤパケットに書いて
あるＰＨＹの最大通信速度情報を用いてスピードマップ
を作成する（ステップＳ３）。次に、他のノードのコン
フィギュレーションＲＯＭ５を読み出し（ステップＳ
４）、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度
よりも遅いノードに関連する情報を修正する（ステップ
Ｓ５）。
うシステムにおいて、ノードが対応する通信速度を複数
の通信レベルに分けて示すことにより、中継ノードの性
能による通信速度の低下の可能性を小さくする。 【解決手段】 バスリセットが発生すると、自動的に各
ノードの親子関係が決まり、さらに所定の順に各ノード
は自己ＩＤパケットを１３９４シリアルバスに送出する
（ステップＳ１，Ｓ２）。バスマネージャーとなったノ
ードは、各ノードが送出した自己ＩＤパケットに書いて
あるＰＨＹの最大通信速度情報を用いてスピードマップ
を作成する（ステップＳ３）。次に、他のノードのコン
フィギュレーションＲＯＭ５を読み出し（ステップＳ
４）、ＬＩＮＫの最大通信速度がＰＨＹの最大通信速度
よりも遅いノードに関連する情報を修正する（ステップ
Ｓ５）。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＥＥＥ１
３９４シリアルバス（以下１３９４シリアルバスとい
う）に接続して使用する電子機器に関し、詳細には電子
機器間の通信速度情報を作成するための技術に関するも
のである。
３９４シリアルバス（以下１３９４シリアルバスとい
う）に接続して使用する電子機器に関し、詳細には電子
機器間の通信速度情報を作成するための技術に関するも
のである。
【０００２】
【従来の技術】パーソナルコンピュータ、ハードディス
ク装置、デジタルビデオテープレコーダ、デジタルテレ
ビジョン受信機等の電子機器を１３９４シリアルバスで
接続し、これらの電子機器間でデジタルビデオ信号、デ
ジタルオーディオ信号、及び制御信号のパケットを送受
信する通信システムが考えられている。
ク装置、デジタルビデオテープレコーダ、デジタルテレ
ビジョン受信機等の電子機器を１３９４シリアルバスで
接続し、これらの電子機器間でデジタルビデオ信号、デ
ジタルオーディオ信号、及び制御信号のパケットを送受
信する通信システムが考えられている。
【０００３】図８にこのような通信システムの一例を示
す。この図において、電子機器Ａ〜Ｅは、前述したパー
ソナルコンピュータやデジタルビデオテープレコーダ等
である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤ、Ｄ
とＥのポートＰの間は、１３９４シリアルバスのケーブ
ル１１，１２，１３，１４で接続されている。以下本明
細書では、これらの電子機器をノードと呼ぶことにす
る。
す。この図において、電子機器Ａ〜Ｅは、前述したパー
ソナルコンピュータやデジタルビデオテープレコーダ等
である。そして、電子機器ＡとＢ、ＢとＣ、ＣとＤ、Ｄ
とＥのポートＰの間は、１３９４シリアルバスのケーブ
ル１１，１２，１３，１４で接続されている。以下本明
細書では、これらの電子機器をノードと呼ぶことにす
る。
【０００４】図８に示すように、ノードＣ以外のノード
は、１３９４シリアルバスに対して通信を行うための基
本構成として、物理層コントローラ（以下ＰＨＹとい
う）１５と、リンク層コントローラ（以下ＬＩＮＫとい
う）１６と、ＣＰＵ１７とを備えている。また、ノード
ＣはＰＨＹ１５のみを備えている。ＰＨＹ１５は、バス
のイニシャライズ、データのエンコード／デコード、ア
ービトレーション、バイアス電圧の出力／検出等の機能
を持つ。また、ＬＩＮＫ１６は、誤り訂正符号の生成／
検出、パケットの生成／検出等のリンク層コントロール
機能を持つ。そして、ＣＰＵ１７はアプリケーション層
の機能を持つ。
は、１３９４シリアルバスに対して通信を行うための基
本構成として、物理層コントローラ（以下ＰＨＹとい
う）１５と、リンク層コントローラ（以下ＬＩＮＫとい
う）１６と、ＣＰＵ１７とを備えている。また、ノード
ＣはＰＨＹ１５のみを備えている。ＰＨＹ１５は、バス
のイニシャライズ、データのエンコード／デコード、ア
ービトレーション、バイアス電圧の出力／検出等の機能
を持つ。また、ＬＩＮＫ１６は、誤り訂正符号の生成／
検出、パケットの生成／検出等のリンク層コントロール
機能を持つ。そして、ＣＰＵ１７はアプリケーション層
の機能を持つ。
【０００５】１３９４シリアルバスを用いた通信システ
ムにおいては、各ノードはバスの初期化時に自己ＩＤ
（Ｓｅｌｆ＿ＩＤ）パケットと呼ばれるパケットをバス
に送出する。この自己ＩＤパケットの所定のフィールド
には、自分のＰＨＹが対応している通信速度情報が挿入
されている。
ムにおいては、各ノードはバスの初期化時に自己ＩＤ
（Ｓｅｌｆ＿ＩＤ）パケットと呼ばれるパケットをバス
に送出する。この自己ＩＤパケットの所定のフィールド
には、自分のＰＨＹが対応している通信速度情報が挿入
されている。
【０００６】図９は自己ＩＤパケットの構成例を示す。
自己ＩＤパケットは４バイト×２（以下４バイトを１ク
ワドレットと呼ぶ）の長さを持っており、１クワドレッ
ト目の１７番目と１８番目のビットにスピードコード
（ｓｐ）を挿入する。スピードコードの２ビットは、
“００”がＳ１００（９８．３０４Ｍｂｐｓ）、“０
１”がＳ１００とＳ２００（１９６．６０８Ｍｂｐ
ｓ）、“１０”がＳ１００とＳ２００とＳ４００（３９
３．２１６Ｍｂｐｓ）、“１１”が予約済を意味する。
自己ＩＤパケットは４バイト×２（以下４バイトを１ク
ワドレットと呼ぶ）の長さを持っており、１クワドレッ
ト目の１７番目と１８番目のビットにスピードコード
（ｓｐ）を挿入する。スピードコードの２ビットは、
“００”がＳ１００（９８．３０４Ｍｂｐｓ）、“０
１”がＳ１００とＳ２００（１９６．６０８Ｍｂｐ
ｓ）、“１０”がＳ１００とＳ２００とＳ４００（３９
３．２１６Ｍｂｐｓ）、“１１”が予約済を意味する。
【０００７】通信システム内のバスマネージャーは、各
ノードの自己ＩＤパケットを受信し、それを用いて各ノ
ード間の最大通信速度を示すスピードマップを作成す
る。図１０にスピードマップの構成例を示す。このスピ
ードマップは任意の２つのノード間の最大転送速度を示
し、バスの初期化終了後は、全てのノードがこれを参照
することができる。各ノードは他のノードと通信を行う
際には、このスピートマップを参照して通信速度を決定
する。
ノードの自己ＩＤパケットを受信し、それを用いて各ノ
ード間の最大通信速度を示すスピードマップを作成す
る。図１０にスピードマップの構成例を示す。このスピ
ードマップは任意の２つのノード間の最大転送速度を示
し、バスの初期化終了後は、全てのノードがこれを参照
することができる。各ノードは他のノードと通信を行う
際には、このスピートマップを参照して通信速度を決定
する。
【０００８】
【発明が解決しようとする課題】一般に通信システムに
おいて、ある２つのノード間で通信を行う場合の最大転
送速度は、通信経路上に中継するノードが存在する場合
には、その中継を行うノードが対応している速度に制限
されてしまう。
おいて、ある２つのノード間で通信を行う場合の最大転
送速度は、通信経路上に中継するノードが存在する場合
には、その中継を行うノードが対応している速度に制限
されてしまう。
【０００９】例えば１３９４シリアルバスを用いた通信
システムにおいては、中継はＰＨＹが行う。ＰＨＹは１
３９４シリアルバス上のパケットを送受信する。この場
合、あるノード宛でないパケットでも隣接するノードに
伝搬される（これをリピートと呼ぶ）。ノードとしての
通信速度はＬＩＮＫの能力で決まるが、リピートする際
にはＬＩＮＫの能力には依存しない。
システムにおいては、中継はＰＨＹが行う。ＰＨＹは１
３９４シリアルバス上のパケットを送受信する。この場
合、あるノード宛でないパケットでも隣接するノードに
伝搬される（これをリピートと呼ぶ）。ノードとしての
通信速度はＬＩＮＫの能力で決まるが、リピートする際
にはＬＩＮＫの能力には依存しない。
【００１０】２つのノード間で通信を行う場合に、ＬＩ
ＮＫの最大通信速度がＰＨＹの最大通信速度よりも速い
か又は等しい場合には問題はない。しかし、ＬＩＮＫの
最大通信速度がＰＨＹの最大通信速度よりも遅い場合に
は、ノードが受け取ったパケットをリンク層のレベルで
失ってしまう。
ＮＫの最大通信速度がＰＨＹの最大通信速度よりも速い
か又は等しい場合には問題はない。しかし、ＬＩＮＫの
最大通信速度がＰＨＹの最大通信速度よりも遅い場合に
は、ノードが受け取ったパケットをリンク層のレベルで
失ってしまう。
【００１１】１３９４シリアルバス上のアシンクロナス
（以下Ａｓｙｎｃという）通信においては、パケットの
受信側のノードがＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ）を
返さないことで、パケットの送信側のノードはエラーと
なっていることが識別できる。しかし、アイソクロナス
（以下Ｉｓｏという）通信では、ＡＣＫを返さないブロ
ードキャストタイプの通信を行うため、エラーとなって
いることが送信側も受信側も知ることができない。
（以下Ａｓｙｎｃという）通信においては、パケットの
受信側のノードがＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ）を
返さないことで、パケットの送信側のノードはエラーと
なっていることが識別できる。しかし、アイソクロナス
（以下Ｉｓｏという）通信では、ＡＣＫを返さないブロ
ードキャストタイプの通信を行うため、エラーとなって
いることが送信側も受信側も知ることができない。
【００１２】全てのノードのＬＩＮＫの性能に合わせ
て、これをＰＨＹの最大通信速度とすることにより、前
述したエラーを回避することは可能となる。しかし、こ
れによって、本来通信し合う２つのノード同士の性能が
高くても、中継するノードに依存して通信速度を下げる
必要がある。
て、これをＰＨＹの最大通信速度とすることにより、前
述したエラーを回避することは可能となる。しかし、こ
れによって、本来通信し合う２つのノード同士の性能が
高くても、中継するノードに依存して通信速度を下げる
必要がある。
【００１３】本発明はこのような問題点に鑑みてなされ
たものであって、バスで接続された複数のノード間で通
信を行うシステムにおいて、ノードが対応する通信速度
を複数の通信レベルに分けて示すことにより、中継ノー
ドの性能による通信速度の低下の可能性を小さくできる
手段を提供することを目的とする。また、本発明は、信
頼性の高い通信速度情報を得ることができる手段を提供
することを目的とする。
たものであって、バスで接続された複数のノード間で通
信を行うシステムにおいて、ノードが対応する通信速度
を複数の通信レベルに分けて示すことにより、中継ノー
ドの性能による通信速度の低下の可能性を小さくできる
手段を提供することを目的とする。また、本発明は、信
頼性の高い通信速度情報を得ることができる手段を提供
することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る電子機器
は、物理層を処理する第１の手段と、物理層よりも上位
の階層を処理する第２の手段と、第１の手段の最大通信
速度と前記第２の手段の最大通信速度の大小関係情報、
及び後者が前者よりも遅い場合にその速度情報を記憶し
た第３の手段とを備えることを特徴とするものである。
は、物理層を処理する第１の手段と、物理層よりも上位
の階層を処理する第２の手段と、第１の手段の最大通信
速度と前記第２の手段の最大通信速度の大小関係情報、
及び後者が前者よりも遅い場合にその速度情報を記憶し
た第３の手段とを備えることを特徴とするものである。
【００１５】本発明に係る電子機器間の通信速度情報作
成方法は、前記本発明に係る電子機器間で通信を行うシ
ステムにおいて、各電子機器がバスに送出した第１の手
段の最大通信速度情報を収集して各電子機器間の最大転
送速度マップを作成する手順と、各電子機器の第３の手
段に記憶されている情報をバスを介して読み出し、第２
の手段の最大通信速度が第１の手段の最大通信速度より
遅い場合に最大転送速度マップを修正する手順とを備え
ることを特徴とするものである。
成方法は、前記本発明に係る電子機器間で通信を行うシ
ステムにおいて、各電子機器がバスに送出した第１の手
段の最大通信速度情報を収集して各電子機器間の最大転
送速度マップを作成する手順と、各電子機器の第３の手
段に記憶されている情報をバスを介して読み出し、第２
の手段の最大通信速度が第１の手段の最大通信速度より
遅い場合に最大転送速度マップを修正する手順とを備え
ることを特徴とするものである。
【００１６】本発明に係る記録媒体は、前記本発明に係
る電子機器に対して前記本発明に係る通信速度情報作成
方法における２つの手順を実行させるためのプログラム
を記録したものである。
る電子機器に対して前記本発明に係る通信速度情報作成
方法における２つの手順を実行させるためのプログラム
を記録したものである。
【００１７】本発明に係る電子機器においては、第３の
手段には少なくとも第１の手段の最大通信速度と前記第
２の手段の最大通信速度の大小関係情報が記憶されてい
る。そして、第２の手段の最大通信速度と前記第１の手
段の最大通信速度より遅い場合には、第２の手段の最大
通信速度情報も記憶されている。
手段には少なくとも第１の手段の最大通信速度と前記第
２の手段の最大通信速度の大小関係情報が記憶されてい
る。そして、第２の手段の最大通信速度と前記第１の手
段の最大通信速度より遅い場合には、第２の手段の最大
通信速度情報も記憶されている。
【００１８】本発明に係る電子機器間の通信速度情報作
成方法においては、まず各電子機器がバスに送出した第
１の手段の最大通信速度情報を収集して各電子機器間の
最大転送速度マップを作成し、次に各電子機器の第３の
手段に記憶されている情報をバスを介して読み出し、第
２の手段の最大通信速度が第１の手段の最大通信速度よ
り遅い場合に最大転送速度マップを修正する。
成方法においては、まず各電子機器がバスに送出した第
１の手段の最大通信速度情報を収集して各電子機器間の
最大転送速度マップを作成し、次に各電子機器の第３の
手段に記憶されている情報をバスを介して読み出し、第
２の手段の最大通信速度が第１の手段の最大通信速度よ
り遅い場合に最大転送速度マップを修正する。
【００１９】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
【００２０】図１は本発明を適用したノードの要部構成
を示すブロック図である。このノードは、ＰＨＹ１と、
内部バスによりＰＨＹ１に接続されているＬＩＮＫ２
と、内部バスによりＬＩＮＫ２に接続されているＣＰＵ
３と、内部バスによりＣＰＵ３と接続されている各種レ
ジスタ４、コンフィギュレーションＲＯＭ５、バッファ
メモリ６、ハードディスクインターフェース７、及びハ
ードディスクインターフェース７に接続されているハー
ドディスク装置８を備えている。また、ＰＨＹ１のポー
ト（図示せず）には、１３９４シリアルバス９が接続さ
れている。
を示すブロック図である。このノードは、ＰＨＹ１と、
内部バスによりＰＨＹ１に接続されているＬＩＮＫ２
と、内部バスによりＬＩＮＫ２に接続されているＣＰＵ
３と、内部バスによりＣＰＵ３と接続されている各種レ
ジスタ４、コンフィギュレーションＲＯＭ５、バッファ
メモリ６、ハードディスクインターフェース７、及びハ
ードディスクインターフェース７に接続されているハー
ドディスク装置８を備えている。また、ＰＨＹ１のポー
ト（図示せず）には、１３９４シリアルバス９が接続さ
れている。
【００２１】コンフィギュレーションＲＯＭ５は、例え
ば図２及び図３に示すように構成されている。なお、図
３は図２の内、枠の内側に斜線を付した部分である。最
初の１クワドレットには、バス情報ブロックの長さ（Ｂ
ｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ＿ｌｅｎｇｔｈ）と、ＣＲ
Ｃの長さ（ＣＲＣ＿ｌｅｎｇｔｈ）と、コンフィギュレ
ーションＲＯＭのＣＲＣ値（ｒｏｍ＿ｃｒｃ＿ｖａｌｕ
ｅ）が書いてある。次の４クワドレットのバス情報ブロ
ック（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ）には、“１３９
４”を示す情報、ノードの通信能力を示す情報、ノード
にユニークなＩＤを示す情報等が書いてある。
ば図２及び図３に示すように構成されている。なお、図
３は図２の内、枠の内側に斜線を付した部分である。最
初の１クワドレットには、バス情報ブロックの長さ（Ｂ
ｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ＿ｌｅｎｇｔｈ）と、ＣＲ
Ｃの長さ（ＣＲＣ＿ｌｅｎｇｔｈ）と、コンフィギュレ
ーションＲＯＭのＣＲＣ値（ｒｏｍ＿ｃｒｃ＿ｖａｌｕ
ｅ）が書いてある。次の４クワドレットのバス情報ブロ
ック（Ｂｕｓ＿Ｉｎｆｏ＿Ｂｌｏｃｋ）には、“１３９
４”を示す情報、ノードの通信能力を示す情報、ノード
にユニークなＩＤを示す情報等が書いてある。
【００２２】本実施の形態ではノードの通信能力を示す
情報が書いてあるフィールドの内、予約済（ｒｅｓｅｒ
ｖｅｄ）になっている全て“０”の１２ビット中の４ビ
ットを用いてＰＨＹ及びＬＩＮＫの最大通信速度を表
す。図４に示すように、１ビットのＬビットでＬＩＮＫ
の最大通信速度とＰＨＹの最大通信速度との大小関係を
示す。
情報が書いてあるフィールドの内、予約済（ｒｅｓｅｒ
ｖｅｄ）になっている全て“０”の１２ビット中の４ビ
ットを用いてＰＨＹ及びＬＩＮＫの最大通信速度を表
す。図４に示すように、１ビットのＬビットでＬＩＮＫ
の最大通信速度とＰＨＹの最大通信速度との大小関係を
示す。
【００２３】Ｌビットが“１”の場合にはＬＩＮＫの最
大通信速度がＰＨＹの最大通信速度よりも遅い。そし
て、その場合のＬＩＮＫの最大通信速度が次の３ビット
の最大リンク速度（ｍａｘ＿ｌｉｎｋ＿ｓｐｅｅｄ）に
書いてある。すなわち、“０００”でＳ１００、“００
１”でＳ２００、“０１０”でＳ４００、“０１１”で
Ｓ８００、“１００”でＳ１６００、“１０１”でＳ３
２００、その他は予約済とする。
大通信速度がＰＨＹの最大通信速度よりも遅い。そし
て、その場合のＬＩＮＫの最大通信速度が次の３ビット
の最大リンク速度（ｍａｘ＿ｌｉｎｋ＿ｓｐｅｅｄ）に
書いてある。すなわち、“０００”でＳ１００、“００
１”でＳ２００、“０１０”でＳ４００、“０１１”で
Ｓ８００、“１００”でＳ１６００、“１０１”でＳ３
２００、その他は予約済とする。
【００２４】Ｌビットが“１”の場合にはＬＩＮＫの最
大通信速度がＰＨＹの最大通信速度よりも速いか又は等
しい。この場合には、ＬＩＮＫの最大通信速度を示す必
要はないので、３ビットは元の予約済情報と同じ“００
０”でよい。
大通信速度がＰＨＹの最大通信速度よりも速いか又は等
しい。この場合には、ＬＩＮＫの最大通信速度を示す必
要はないので、３ビットは元の予約済情報と同じ“００
０”でよい。
【００２５】本実施の形態では、バス初期化時に自己Ｉ
Ｄパケットに書いてあるＰＨＹの最大通信速度情報を見
てスピードマップを作成した後、コンフィギュレーショ
ンＲＯＭを読み出し、前述したＬビットが１の場合に
は、必要に応じてスピートマップを修正する。以下図５
のフローチャートを参照しながら説明する。
Ｄパケットに書いてあるＰＨＹの最大通信速度情報を見
てスピードマップを作成した後、コンフィギュレーショ
ンＲＯＭを読み出し、前述したＬビットが１の場合に
は、必要に応じてスピートマップを修正する。以下図５
のフローチャートを参照しながら説明する。
【００２６】まず、バスリセットが発生する（ステップ
Ｓ１）。バスリセットが発生すると、ＩＥＥＥ−１３９
４−１９９５年企画書に規定されている手順により自動
的に各ノードの親子関係が決まり、さらに子から順に各
ノードは自己ＩＤパケットを１３９４シリアルバスに送
出する（ステップＳ２）。
Ｓ１）。バスリセットが発生すると、ＩＥＥＥ−１３９
４−１９９５年企画書に規定されている手順により自動
的に各ノードの親子関係が決まり、さらに子から順に各
ノードは自己ＩＤパケットを１３９４シリアルバスに送
出する（ステップＳ２）。
【００２７】バスマネージャーとなったノードは、各ノ
ードが送出した自己ＩＤパケットに書いてあるＰＨＹの
最大通信速度情報（スピードコード）をバッファメモリ
６に蓄積し、それを用いてスピードマップを作成してレ
ジスタ４に保存する（ステップＳ３）。なお、どのノー
ドがバスマネージャーになるかについては、前述した企
画書に詳細に記載されているので、ここでは説明を省略
する。
ードが送出した自己ＩＤパケットに書いてあるＰＨＹの
最大通信速度情報（スピードコード）をバッファメモリ
６に蓄積し、それを用いてスピードマップを作成してレ
ジスタ４に保存する（ステップＳ３）。なお、どのノー
ドがバスマネージャーになるかについては、前述した企
画書に詳細に記載されているので、ここでは説明を省略
する。
【００２８】バスマネージャーとなったノードは、次に
他のノードのコンフィギュレーションＲＯＭ５を読み出
す（ステップＳ４）。そして、レジスタ４に保存してお
いたスピードマップの内、図４のＬビットが“１”にな
っているノード関連する情報を最大リンク速度の値に減
らす（ステップＳ５）。
他のノードのコンフィギュレーションＲＯＭ５を読み出
す（ステップＳ４）。そして、レジスタ４に保存してお
いたスピードマップの内、図４のＬビットが“１”にな
っているノード関連する情報を最大リンク速度の値に減
らす（ステップＳ５）。
【００２９】以上でＬＩＮＫの最大通信速度を考慮した
スピードマップの作成が終わる。各ノードは他のノード
と通信を行う際には、バスマネージャーのレジスタ４に
保存されているスピードマップを参照して通信速度を決
定すればよい（ステップＳ６）。
スピードマップの作成が終わる。各ノードは他のノード
と通信を行う際には、バスマネージャーのレジスタ４に
保存されているスピードマップを参照して通信速度を決
定すればよい（ステップＳ６）。
【００３０】以上説明したフローチャートに対応するプ
ログラムは、図１のハードディスク装置８に格納されて
おり、ＣＰＵ３がハードディスクインターフェース７を
介して読み出し、バッファメモリ６に展開することでこ
の処理を実行する。この処理に対応していない従来のノ
ードに対しては、ハードディスク装置の記憶内容を書き
換えることにより、この処理に対応するようにバージョ
ンアップすることができる。この場合、ノードがフロッ
ピーディスク装置を備えていれば、そのフロッピーディ
スク装置からＣＰＵが読み込んでハードディスク装置の
記憶内容を書き換える。フロッピーディスク装置を備え
ていなくても、１３９４シリアルバスを介して外部のノ
ードから受け取り、ハードディスク装置の記憶内容を書
き換えることができる。
ログラムは、図１のハードディスク装置８に格納されて
おり、ＣＰＵ３がハードディスクインターフェース７を
介して読み出し、バッファメモリ６に展開することでこ
の処理を実行する。この処理に対応していない従来のノ
ードに対しては、ハードディスク装置の記憶内容を書き
換えることにより、この処理に対応するようにバージョ
ンアップすることができる。この場合、ノードがフロッ
ピーディスク装置を備えていれば、そのフロッピーディ
スク装置からＣＰＵが読み込んでハードディスク装置の
記憶内容を書き換える。フロッピーディスク装置を備え
ていなくても、１３９４シリアルバスを介して外部のノ
ードから受け取り、ハードディスク装置の記憶内容を書
き換えることができる。
【００３１】次に図６の通信システムを例にしてスピー
トマップの作成及び修正について説明する。この通信シ
ステムは５個のノードから構成されている。そして、ノ
ード＃０〜＃３はＰＨＹの最大通信速度とＬＩＮＫの最
大通信速度が等しく、それぞれＳ１００、Ｓ２００、Ｓ
２００、Ｓ４００である。つまり、これらのノード内の
コンフィギュレーションＲＯＭ内のＬビットは“０”で
ある。一方、ノード＃４はＬＩＮＫの最大通信速度がＰ
ＨＹの最大通信速度よりも遅く、それぞれＳ２００、Ｓ
４００である。つまり、このノードのコンフィギュレー
ションＲＯＭ内のＬビットは“１”であり、最大リンク
速度は“００１”である。
トマップの作成及び修正について説明する。この通信シ
ステムは５個のノードから構成されている。そして、ノ
ード＃０〜＃３はＰＨＹの最大通信速度とＬＩＮＫの最
大通信速度が等しく、それぞれＳ１００、Ｓ２００、Ｓ
２００、Ｓ４００である。つまり、これらのノード内の
コンフィギュレーションＲＯＭ内のＬビットは“０”で
ある。一方、ノード＃４はＬＩＮＫの最大通信速度がＰ
ＨＹの最大通信速度よりも遅く、それぞれＳ２００、Ｓ
４００である。つまり、このノードのコンフィギュレー
ションＲＯＭ内のＬビットは“１”であり、最大リンク
速度は“００１”である。
【００３２】したがって、図５のステップＳ３までの処
理により作成されるスピードマップは図７（１）の通り
である。すなわち、ノード＃０はＰＨＹの最大通信速度
がＳ１００であるから、他のノード＃１〜＃４と通信す
る際の最大通信速度はＳ１００となる。ノード＃１はＰ
ＨＹの最大通信速度がＳ２００であるから、ノード＃２
〜＃４と通信する際の最大通信速度はＳ２００となる。
ノード＃２についても同様である。ノード＃３とノード
＃４は、共にＰＨＹの最大通信速度がＳ４００であるか
ら、互いの間の最大通信速度はＳ４００となる。
理により作成されるスピードマップは図７（１）の通り
である。すなわち、ノード＃０はＰＨＹの最大通信速度
がＳ１００であるから、他のノード＃１〜＃４と通信す
る際の最大通信速度はＳ１００となる。ノード＃１はＰ
ＨＹの最大通信速度がＳ２００であるから、ノード＃２
〜＃４と通信する際の最大通信速度はＳ２００となる。
ノード＃２についても同様である。ノード＃３とノード
＃４は、共にＰＨＹの最大通信速度がＳ４００であるか
ら、互いの間の最大通信速度はＳ４００となる。
【００３３】そして、図５のステップＳ５までの処理に
より修正されたスピードマップは図７（２）のようにな
る。すなわち、ノード＃４はＬＩＮＫの最大通信速度が
Ｓ２００でＰＨＹの最大通信速度のＳ４００よりも遅い
ため、ノード＃４とノード＃３との間の最大通信速度が
Ｓ２００に修正されている。
より修正されたスピードマップは図７（２）のようにな
る。すなわち、ノード＃４はＬＩＮＫの最大通信速度が
Ｓ２００でＰＨＹの最大通信速度のＳ４００よりも遅い
ため、ノード＃４とノード＃３との間の最大通信速度が
Ｓ２００に修正されている。
【００３４】このように、本実施の形態では、従来より
も信頼性の高いスピードマップを作成することが可能と
なる。しかも、コンフィギュレーションＲＯＭ内のバス
マネージャーが必ず読み出す領域にＬＩＮＫの最大通信
速度情報を書き込んでいるため、この最大通信速度情報
を獲得するために通信回数が増える等の負担は発生しな
い。さらに、ＬＩＮＫの最大通信速度がＰＨＹの最大通
信速度よりも遅いノードは、ＰＨＹの性能をＬＩＮＫに
合わせて低く示す必要がなくなり、本来の最高性能で中
継を行うことが保証される。
も信頼性の高いスピードマップを作成することが可能と
なる。しかも、コンフィギュレーションＲＯＭ内のバス
マネージャーが必ず読み出す領域にＬＩＮＫの最大通信
速度情報を書き込んでいるため、この最大通信速度情報
を獲得するために通信回数が増える等の負担は発生しな
い。さらに、ＬＩＮＫの最大通信速度がＰＨＹの最大通
信速度よりも遅いノードは、ＰＨＹの性能をＬＩＮＫに
合わせて低く示す必要がなくなり、本来の最高性能で中
継を行うことが保証される。
【００３５】なお、以上の説明ではバスマネージャーが
スピードマップを作成するものとして説明した。バスマ
ネージャーのスピードマップは他のノードが読みにくる
ので、バスマネージャーはスピードマップを作成するこ
とが必要である。一方、バスマネージャー以外のノード
も、同様にしてスピードマップを作成してもよい。バス
マネージャー以外のノードは、スピードマップを作成し
ておけば、他のノードとの間で通信を行う際に、自分が
作成したスピードマップを見ればよく、バスマネージャ
ーのスピードマップにアクセスする必要はなくなる。
スピードマップを作成するものとして説明した。バスマ
ネージャーのスピードマップは他のノードが読みにくる
ので、バスマネージャーはスピードマップを作成するこ
とが必要である。一方、バスマネージャー以外のノード
も、同様にしてスピードマップを作成してもよい。バス
マネージャー以外のノードは、スピードマップを作成し
ておけば、他のノードとの間で通信を行う際に、自分が
作成したスピードマップを見ればよく、バスマネージャ
ーのスピードマップにアクセスする必要はなくなる。
【００３６】また、以上の説明は、１３９４シリアルバ
スに接続して用いるノードのＬＩＮＫの最大通信速度が
ＰＨＹの最大通信速度よりも遅い場合にそれをスピード
マップに反映させる場合について説明したが、本発明は
１３９４シリアルバス以外のバスに接続して用いるノー
ドに対しても適用できる。また、リンク層よりも上位の
階層の最大通信速度が物理層或いはリンク層の最大通信
速度よりも遅いノードに対しても同様に適用できる。
スに接続して用いるノードのＬＩＮＫの最大通信速度が
ＰＨＹの最大通信速度よりも遅い場合にそれをスピード
マップに反映させる場合について説明したが、本発明は
１３９４シリアルバス以外のバスに接続して用いるノー
ドに対しても適用できる。また、リンク層よりも上位の
階層の最大通信速度が物理層或いはリンク層の最大通信
速度よりも遅いノードに対しても同様に適用できる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
物理層よりも上位の階層を処理する手段の最大通信速度
が物理層を処理する手段の最大通信速度よりも遅いノー
ドは、物理層を処理する手段の性能をその上位の階層を
処理する手段の性能に合わせて低く示す必要がなくな
る。したがって、通信システム内の任意の２つのノード
間で通信を行う際には、物理層を処理する手段の本来の
最高性能で情報を転送することができる。
物理層よりも上位の階層を処理する手段の最大通信速度
が物理層を処理する手段の最大通信速度よりも遅いノー
ドは、物理層を処理する手段の性能をその上位の階層を
処理する手段の性能に合わせて低く示す必要がなくな
る。したがって、通信システム内の任意の２つのノード
間で通信を行う際には、物理層を処理する手段の本来の
最高性能で情報を転送することができる。
【００３８】また、本発明によれば、一旦作成した最大
転送速度マップをその後、必要に応じて修正するので、
従来よりも信頼性の高い最大転送速度マップを構築する
ことができる。
転送速度マップをその後、必要に応じて修正するので、
従来よりも信頼性の高い最大転送速度マップを構築する
ことができる。
【００３９】さらに、本発明によれば高速でブロードキ
ャスト通信を行える確率を高めることができる。
ャスト通信を行える確率を高めることができる。
【図１】本発明を適用したノードの要部構成を示すブロ
ック図である。
ック図である。
【図２】コンフィギュレーションＲＯＭの構成例を示す
図である。
図である。
【図３】図２のコンフィギュレーションＲＯＭの先頭か
らバス情報ブロックまでの構成を示す図である。
らバス情報ブロックまでの構成を示す図である。
【図４】ＰＨＹ及びＬＩＮＫの最大通信速度を表すビッ
トを示す図である。
トを示す図である。
【図５】本発明を適用したノードにおける通信速度決定
までの手順を示すフローチャートである。
までの手順を示すフローチャートである。
【図６】本発明を適用した通信システムの構成例を示す
図である。
図である。
【図７】図６の通信システムにおいて作成されるスピー
ドマップを示す図である。
ドマップを示す図である。
【図８】１３９４シリアルバスで接続された通信システ
ムの例を示す図である。
ムの例を示す図である。
【図９】自己ＩＤパケットの構成例を示す図である。
【図１０】従来のスピードマップの構成例を示す図であ
る。
る。
１…ＰＨＹ、２…ＬＩＮＫ、３…ＣＰＵ、４…レジス
タ、５…コンフィギュレーションＲＯＭ、６…バッファ
メモリ、９…１３９４シリアルバス。
タ、５…コンフィギュレーションＲＯＭ、６…バッファ
メモリ、９…１３９４シリアルバス。
Claims (5)
- 【請求項１】 バスで接続された複数の電子機器間で通
信を行うシステムに用いる電子機器であって、 物理層を処理する第１の手段と、 物理層よりも上位の階層を処理する第２の手段と、 前記第１の手段の最大通信速度と前記第２の手段の最大
通信速度の大小関係情報、及び後者が前者よりも遅い場
合にその速度情報を記憶した第３の手段とを備えること
を特徴とする電子機器。 - 【請求項２】 前記バスで接続された他の電子機器内の
前記第３の手段に記憶されている前記情報を前記バスを
介して読み出す第４の手段をさらに備える請求項１に記
載の電子機器。 - 【請求項３】 前記バスはＩＥＥＥ１３９４シリアルバ
スであり、前記第３の手段はコンフィギュレーションＲ
ＯＭにおける通信能力を書き込む領域である請求項１に
記載の電子機器。 - 【請求項４】 物理層を処理する第１の手段と、物理層
よりも上位の階層を処理する第２の手段と、前記第１の
手段の最大通信速度と前記第２の手段の最大通信速度の
大小関係情報、及び後者が前者よりも遅い場合にその速
度情報を記憶した第３の手段とを備える複数の電子機器
をバスで接続し、該電子機器間で通信を行うシステムに
おいて、 各電子機器が前記バスに送出した前記第１の手段の最大
通信速度情報を収集して各電子機器間の最大転送速度マ
ップを作成する手順と、 前記各電子機器の前記第３の手段に記憶されている情報
を前記バスを介して読み出し、前記第２の手段の最大通
信速度が前記第１の手段の最大通信速度より遅い場合に
前記最大転送速度マップを修正する手順とを備えること
を特徴とする電子機器間の通信速度情報作成方法。 - 【請求項５】 バスで接続された複数の電子機器間で通
信を行うシステムに用いる電子機器であって、物理層を
処理する第１の手段と、物理層よりも上位の階層を処理
する第２の手段と、前記第１の手段の最大通信速度と前
記第２の手段の最大通信速度の大小関係情報、及び後者
が前者よりも遅い場合にその速度情報を記憶した第３の
手段とを備える電子機器に対して、各電子機器が前記バ
スに送出した前記第１の手段の最大通信速度情報を収集
して前記各電子機器間の最大転送速度マップを作成する
手順と、前記各電子機器の前記第３の手段に記憶されて
いる情報を前記バスを介して読み出し、前記第２の手段
の最大通信速度が前記第１の手段の最大通信速度より遅
い場合に前記最大転送速度マップを修正する手順とを実
行させるプログラムを記録した記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09687397A JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
| US09/057,392 US6185622B1 (en) | 1997-04-15 | 1998-04-08 | Electronic apparatus, communication speed information collection method, communication method between electronic apparatus and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09687397A JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003351387A Division JP3757970B2 (ja) | 2003-10-09 | 2003-10-09 | 電子機器、通信速度情報通信方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10290237A true JPH10290237A (ja) | 1998-10-27 |
| JP3726417B2 JP3726417B2 (ja) | 2005-12-14 |
Family
ID=14176554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09687397A Expired - Lifetime JP3726417B2 (ja) | 1997-04-15 | 1997-04-15 | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6185622B1 (ja) |
| JP (1) | JP3726417B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072551A1 (fr) * | 1999-05-19 | 2000-11-30 | Sony Corporation | Procede de communication, systeme de communication et dispositif electronique |
| WO2001060011A2 (en) * | 2000-02-08 | 2001-08-16 | Lucent Technologies Inc. | A translation system and related method for use with a communication device |
| JP2002542665A (ja) * | 1999-04-12 | 2002-12-10 | インテル・コーポレーション | １つまたは複数の１３９４バスを有するネットワークにおける同報通信ディスカバリー |
| KR100449725B1 (ko) * | 2002-06-11 | 2004-09-22 | 삼성전자주식회사 | 분산형 트래픽 발생 장치 및 방법 |
| JP2006060582A (ja) * | 2004-08-20 | 2006-03-02 | Funai Electric Co Ltd | Ｉｅｅｅ１３９４シリアルバスに接続されるコントローラ機器 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6829225B2 (en) * | 1998-02-20 | 2004-12-07 | Apple Computer, Inc. | Method for computing speed map for IEEE-1394 network |
| US6275886B1 (en) * | 1998-09-29 | 2001-08-14 | Philips Semiconductor, Inc. | Microprocessor-based serial bus interface arrangement and method |
| KR100272108B1 (ko) * | 1998-10-13 | 2000-11-15 | 윤종용 | Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러 |
| JP3325839B2 (ja) * | 1998-10-15 | 2002-09-17 | パイオニア株式会社 | 情報送信装置及び方法、情報受信装置及び方法並びに情報送受信装置及び方法 |
| JP2000244562A (ja) * | 1999-02-18 | 2000-09-08 | Nec Corp | カットスルー伝送装置及びカットスルー伝送方法 |
| WO2000070841A1 (fr) * | 1999-05-19 | 2000-11-23 | Sony Corporation | Methode, dispositif et systeme de communication et support associe |
| JP3539287B2 (ja) * | 1999-07-15 | 2004-07-07 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US6457086B1 (en) * | 1999-11-16 | 2002-09-24 | Apple Computers, Inc. | Method and apparatus for accelerating detection of serial bus device speed signals |
| US6639918B1 (en) * | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7266617B1 (en) * | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7050453B1 (en) * | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
| US6618785B1 (en) * | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
| US6598111B1 (en) * | 2000-09-19 | 2003-07-22 | Texas Instruments Incorporated | Backplane physical layer controller |
| US8234399B2 (en) * | 2003-05-29 | 2012-07-31 | Seagate Technology Llc | Method and apparatus for automatic phy calibration based on negotiated link speed |
| DE10340156A1 (de) * | 2003-09-01 | 2005-03-24 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zum Ermitteln elektronischer Informationen über Übertragungsgeschwindigkeiten in einem Netzwerk |
| KR100600608B1 (ko) * | 2004-11-16 | 2006-07-13 | 한국전자통신연구원 | 물리계층 구성모듈의 검증장치, 검증방법 및 이를 이용한통신시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038625A (en) * | 1998-01-06 | 2000-03-14 | Sony Corporation Of Japan | Method and system for providing a device identification mechanism within a consumer audio/video network |
-
1997
- 1997-04-15 JP JP09687397A patent/JP3726417B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-08 US US09/057,392 patent/US6185622B1/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542665A (ja) * | 1999-04-12 | 2002-12-10 | インテル・コーポレーション | １つまたは複数の１３９４バスを有するネットワークにおける同報通信ディスカバリー |
| WO2000072551A1 (fr) * | 1999-05-19 | 2000-11-30 | Sony Corporation | Procede de communication, systeme de communication et dispositif electronique |
| WO2001060011A2 (en) * | 2000-02-08 | 2001-08-16 | Lucent Technologies Inc. | A translation system and related method for use with a communication device |
| WO2001060011A3 (en) * | 2000-02-08 | 2002-03-28 | Lucent Technologies Inc | A translation system and related method for use with a communication device |
| GB2371456B (en) * | 2000-02-08 | 2004-05-12 | Agere Syst Guardian Corp | A translation system and related method for use with a communication device |
| US6928057B2 (en) | 2000-02-08 | 2005-08-09 | Agere Systems Inc. | Translation system and related method for use with a communication device |
| KR100449725B1 (ko) * | 2002-06-11 | 2004-09-22 | 삼성전자주식회사 | 분산형 트래픽 발생 장치 및 방법 |
| US6904487B2 (en) | 2002-06-11 | 2005-06-07 | Samsung Electronics Co., Ltd. | Apparatus and method for generating distributed traffic |
| JP2006060582A (ja) * | 2004-08-20 | 2006-03-02 | Funai Electric Co Ltd | Ｉｅｅｅ１３９４シリアルバスに接続されるコントローラ機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6185622B1 (en) | 2001-02-06 |
| JP3726417B2 (ja) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10290237A (ja) | 電子機器及び電子機器間の通信速度情報作成方法並びに記録媒体 | |
| US6397277B1 (en) | Method and apparatus for transmitting data over data bus at maximum speed | |
| US5919261A (en) | Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus | |
| US6754184B2 (en) | Information processing apparatus and method, and distribution medium | |
| US20020041603A1 (en) | Control method and communication device | |
| US20070180336A1 (en) | Multi-initiator control unit and method | |
| US6185207B1 (en) | Communication system having a local area network adapter for selectively deleting information and method therefor | |
| US6964006B2 (en) | Network error display apparatus and error detection display method | |
| JP4504497B2 (ja) | バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース | |
| US6105160A (en) | Packet error detecting device in a DMA transfer | |
| US6580711B1 (en) | Serial interface circuit and signal processing method of the same | |
| JP3733699B2 (ja) | シリアルインタフェース回路 | |
| KR19990006761A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송신시스템 및 데이터 송신방법 | |
| US6804205B1 (en) | Method and apparatus for transmitting packet for synchronization using half duplex transmission medium | |
| JP3247074B2 (ja) | アドレス設定方法、及びこのアドレス設定方法が適用される通信システム | |
| JP3757970B2 (ja) | 電子機器、通信速度情報通信方法及び記録媒体 | |
| US7093056B1 (en) | Method for the compilation of bus packets for isochronous data transmission via a data bus, and apparatus for carrying out the method | |
| JP2002033750A (ja) | 情報処理装置及び方法、媒体 | |
| KR20010033660A (ko) | 데이터 전송 제어 장치 및 전자기기 | |
| JP4026979B2 (ja) | データ通信システム | |
| JPH1117710A (ja) | シリアルインタフェース回路 | |
| JPH10285223A (ja) | 信号処理回路 | |
| JP4546960B2 (ja) | 分散された複数の局のネットワークのためのネットワーク加入者局及び該ネットワーク加入者局を操作するための方法 | |
| JP2000259542A (ja) | 情報処理装置 | |
| JP2003303168A (ja) | 通信制御用半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |