JP3720061B2

JP3720061B2 - 薄膜抵抗体の直流スパッタ成膜方法

Info

Publication number: JP3720061B2
Application number: JP05374594A
Authority: JP
Inventors: 健桃野; 昌弘松本; 裕明川村; 賀文太田; 久三中村
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 1994-03-24
Filing date: 1994-03-24
Publication date: 2005-11-24
Anticipated expiration: 2020-11-24
Also published as: JPH07258841A

Description

【０００１】
【産業上の利用分野】
本発明は薄膜抵抗体の直流スパッタ成膜方法に関し、更に詳しくは、アルゴンガス雰囲気中で金属とＳｉＯ₂の混合体から成るターゲットに直流スパッタリングを行って薄膜抵抗体を成膜する方法に関する。
【０００２】
【従来の技術】
従来、ファクシミリやワープロ等の印字用の感熱記録部品や表面実装電子部品の抵抗膜として数多く利用されている抵抗体には、塗布焼き付け法で作られる厚膜タイプと、スパッタリング法や蒸着法によって作られる薄膜タイプとがある。
【０００３】
そして、前記のようなＯＡ機器やビデオプリンタ等の出力素子としてはＴａ−ＳｉＯ₂やＣｒ−ＳｉＯ₂等の薄膜タイプの抵抗体（以下薄膜抵抗体という）が広く利用されている。例えば、印字用では鮮明な文字を得るためには、各薄膜抵抗体の抵抗値のバラツキを数％以下にすることが要求され、特にファクシミリやワープロ等Ａ４版の一行を一度にプリントするラインプリンタや、階調表示の要求されるビデオプリンタ等では他の機器に比べ、更に良好な抵抗値分布をもつ薄膜抵抗体が要求されている。
【０００４】
また、従来のＴａ−ＳｉＯ₂、Ｃｒ−ＳｉＯ₂、Ｎｂ−ＳｉＯ₂或いはＺｒ−ＳｉＯ₂の薄膜抵抗体は、一般に金属とＳｉＯ₂の混合体から成るターゲットを用いてスパッタリング法により成膜されている。それはＴａ、Ｃｒ、Ｎｂ或いはＺｒの金属とＳｉＯ₂との組成が微妙に変化しても基板上に成膜された薄膜抵抗体の抵抗値に大きく影響するので、蒸着法は利用されず、成膜の安定なスパッタリング法が専ら利用されている。
【０００５】
ただ、放電の安定なＤＣマグネトロンスパッタリング法ではターゲットに含まれているＳｉＯ₂等の絶縁物に成膜中の電荷蓄積が生じ、異常放電を発生させるため、専らＲＦスパッタリング法が利用されている。
【０００６】
また、ＲＦスパッタリング法においても、マグネットを用いたＲＦマグネトロンスパッタリング法では、基板上に成膜された薄膜抵抗体の抵抗値にバラツキが発生し、抵抗値分布が多いため、より抵抗値分布の少ないマグネットを用いないＲＦスパッタリング法が消極的な選択として用いられている。
【０００７】
従来の薄膜抵抗体の成膜装置の一例を添付図面の図１および図２に示す。図中、ａは真空処理室を示す。
【０００８】
真空処理室ａはスパッタリングガス導入口ｂと真空ポンプ等の真空排気口ｃを備える。また、真空処理室ａ内に、スパッタリングカソードｄと、このスパッタリングカソードｄに平行に延びる搬送ローラｅ上に支持され、搬送ローラｅに沿って搬送できる基板ホルダーｆとが対向して配置されている。
【０００９】
スパッタリングカソードｄおよび基板ホルダーｆの対向面側にはターゲットｇおよび成膜される絶縁体基板ｈが夫々装着されている。また、スパッタリングカソードｄは真空処理室ａの外側の高周波電源ｉに接続され、高周波電力が印加されるように構成されている。
【００１０】
更に、スパッタリングカソードｄと基板ホルダーｆとの間での基板ホルダーｆに近い位置には膜厚分布制御用の開口マスクｊが配置され、この開口マスクｊは図２に示すようにスパッタリングカソードｄに装着されたターゲットｇの寸法およびレベルに合わせて形成された開口部ｋを備える。従って、基板ホルダーｆ上の絶縁体基板ｈはこの開口部ｋを通してターゲットｇを覗きながら移動するようにされている。
【００１１】
このような構成の成膜装置の動作においては、真空処理室ａ内にスパッタリングガス導入口ｂを介してアルゴンガス等のスパッタリングガスを導入し、真空排気口ｃを通って排気され、真空処理室ａ内の圧力は１０^-2トール台から１０^-3トール台の任意の値に保持される。こうして真空処理室ａ内を所定の圧力に保持した後、ＲＦ電源ｉからスパッタリングカソードｄに装着されたターゲットｇへＲＦ電力が供給され、それによりＲＦ放電が発生される。
【００１２】
この状態において、基板ホルダーｆは搬送ローラｅによってターゲットｇに沿って連続的に移送される。その結果、基板ホルダーｆに装着された絶縁体基板ｈ上に開口マスクｊの開口部ｋを介してターゲット材が成膜される。
【００１３】
図１および図２装置を用いて４００ｍｍ角のガラス基板ｈを等速３０ｍｍ／分で搬送しながら１．５ＫＷのスパッタリング電力をスパッタリングカソードｄに印加して、連続的に成膜を行って形成された薄膜抵抗体の基板搬送方向における面抵抗値を測定し、その抵抗値分布を図３に示す。図３より明らかなように基板の前部と後部において面抵抗が低下し、約１０％の分布が生じていることが認められる。
【００１４】
【発明が解決しようとする課題】
ところで、この様な薄膜抵抗体の抵抗値分布を改善するために従来技術では、面抵抗が低下すると予測される基板の前部および後部において基板の搬送速度を速くしたり、或いはカソードに投入する高周波電力を下げる方法が採られ、これによって、膜組成や膜の比抵抗を制御せずに膜厚を変化させ、見掛け上面抵抗が均一になるようにしていた。
【００１５】
しかしながら膜組成はガス圧や残留不純物ガス組成によって常に変化する。そのため、膜厚制御では常に均一な面抵抗分布を再現性よく得ることは困難であった。また、基板の搬送速度を変化させたり、カソードへ投入される電力を変化させるには、複雑なプログラミングが必要とされるだけではなく、制御も困難であった。
【００１６】
また、高周波電源を用いるＲＦスパッタリングは長時間異常放電なしに成膜することは可能であるが、成膜速度が遅いという問題がある。
【００１７】
そこで、本発明は、従来の薄膜抵抗体の成膜に伴う問題点を解決して、膜組成を均一に保ち、しかも面抵抗分布を生じない薄膜抵抗体の成膜方法およびその成膜装置を提供することを目的としている。
【００１８】
【課題を解決するための手段】
本発明の薄膜抵抗体の成膜方法は、アルゴンガス雰囲気中で直流スパッタ法により金属とＳｉＯ₂の混合体から成るターゲットにスパッタリングを行って基板上に薄膜抵抗体を形成する成膜方法において、負電位の該ターゲットに正電位を周波数５〜４００ｋＨｚでパルス状に印加しながらスパッタリングすることを特徴とする。
【００１９】
また、前記金属とＳｉＯ₂の混合体から成るターゲットはＴａ−ＳｉＯ₂、Ｎｂ−ＳｉＯ₂、Ｃｒ−ＳｉＯ₂、Ｚｒ−ＳｉＯ₂のいずれかとしてもよい。
【００２０】
【作用】
長時間連続して直流スパッタリングを行うと、金属とＳｉＯ₂ の混合体から成るターゲット中に含有された絶縁物やターゲット上に堆積した絶縁物および高抵抗膜上にアルゴンガスのプラス（＋）イオンが蓄積される。このプラス（＋）イオンの電荷がターゲット間、エロージョン部、アース電極等とアーク放電を引き起こして異常放電の原因となる。
【００２１】
この異常放電でターゲット材は、絶縁物、高抵抗膜が粒子状となって飛散し、基板上に付着し、成膜された抵抗体の薄膜の欠陥となる。
【００２２】
ターゲットに直流電力を印加してＤＣスパッタリングを行う際、負電位のターゲットに正電位を一定の周波数でパルス状に印加すると、正電位によりプラズマ中の電子を引き寄せ、ターゲット中に含有された絶縁物やターゲット上に蓄積された絶縁物、高抵抗膜上に蓄積するプラス（＋）イオンの電荷を中和し、アーク放電による異常放電を防止する。
【００２３】
その際、ターゲットに印加する正電位の印加時間は負電位の時間に比べて極めて短くとも効果があるため、成膜速度は直流電流のみによる成膜速度より数％の減少となる程度であり、この成膜速度は高周波１３．５６ＭＨｚスパッタ時の成膜速度よりも高い。
【００２４】
また、ＲＦスパッタリング法に比較して、ＤＣスパッタリング法ではプラズマ状態が安定しているため、基板搬送によるプラズマ電位の変化が小さく、電位の変化によって生じる基板上に成膜される薄膜抵抗体の抵抗値分布を無視出来る程度に小さくすることが可能となる。
【００２５】
【実施例】
以下添付図面に従って本発明の実施例について説明する。
【００２６】
図４および図５は本発明の薄膜抵抗体の成膜方法を実施するための成膜装置の１例を示すもので、図中１は真空処理室を示す。
【００２７】
真空処理室１はスパッタリングガス導入口２と、真空排気口３を備える。また、真空処理室１内にスパッタリングカソード４と、スパッタリングカソード４に平行に延びる搬送ローラ５上に支持され、搬送ローラ５に沿って搬送できるようにされた基板ホルダー６とが対向して配置されている。
【００２８】
スパッタリングカソード４および基板ホルダー６の対向面側には金属とＳｉＯ₂の混合体から成るターゲット７および成膜される絶縁体基板８が夫々装着されている。
【００３０】
また、スパッタリングカソード４には直流電源９がパルスユニット１０を介して接続され、該パルスユニット１０を調節して、ターゲット７に負電位と正電位を所定の周波数でパルス状に印加するようにした。
【００３１】
スパッタリングカソード４と基板ホルダー６との間で基板ホルダー６に近い位置には膜厚分布制御用の開口マスク１１が配置され、この開口マスク１１は図５に示すようにスパッタリングカソード４に装着されたターゲット７の寸法およびレベルに合わせて寸法決めされた開口部１２を備えている。
【００３２】
従って、基板ホルダー６上の絶縁体基板８はこの開口部１２を通してターゲット７を覗きながら移動するようにされている。
【００３３】
また、スパッタリングカソード４の背面側にマグネトロンスパッタのためのマグネット１３を配置して、スパッタリングカソード４に取り付けられたターゲット７の表面にマグネトロンスパッタに必要な磁場を与えるようにした。
【００３４】
次に図４および図５装置を用いて本発明の成膜方法の具体的実施例について説明する。
【００３５】
実施例１
図４および図５に示す成膜装置の真空処理室１内のスパッタリングカソード４にターゲット７としてＴａ−ＳｉＯ₂ターゲットを、また、基板ホルダー６に基板８としてアルミナ製の絶縁体基板を夫々装着した。
【００３６】
続いて、真空処理室１内にスパッタリングガス導入口２を通してスパッタリングガスとしてアルゴン（Ａｒ）ガスを導入し、真空排気口３を通して排気することにより、真空処理室１内の圧力は約１０^-2トール台から１０^-3トール台の任意の圧力に保持される。こうして真空処理室１内を所定圧力に保持した後、ＤＣマグネトロンスパッタ法によりターゲット７に直流電源９より直流電力１．５ｋＷを印加し、負電位のターゲット７に正電位をパルスユニット１０より周波数２ｋＨｚから４００ｋＨｚに変化させながらパルス状（図９参照）に印加し、ＤＣ放電を発生させた。
【００３７】
尚、負電位のターゲットにパルス状に印加する正電位の印加時間は、周波数１０ｋＨｚまでの場合は１０μｓｅｃとし、周波数１０ｋＨｚを超えて１００ｋＨｚまでの場合は５μｓｅｃとし、周波数１００ｋＨｚを超えた場合は１μｓｅｃとした。また、ＤＣマクネトロンスパッタ時の磁場強度は 250Ｏｅとした。
【００３８】
この状態において、基板ホルダー６は搬送ローラ５によってターゲット７に沿って連続的に移送される。その結果、基板ホルダー６に装着された絶縁体基板８は開口マスク１１の開口部１２を介して飛来して来るターゲット７材によって成膜され、絶縁体基板８上にＴａ−ＳｉＯ₂から成る厚さ３００Åの薄膜抵抗体を成膜した。
【００３９】
そして、異常放電回数と成膜速度を負電位のターゲット７に印加する正電位の周波数毎に測定した。得られた測定結果を図６に示す。
【００４０】
また、基板の搬送方向の基板上に成膜した薄膜抵抗体の抵抗値分布を周波数毎に測定し、その結果を図７に示す。
【００４１】
図６から明らかなように、負電位に印加する正電位の周波数の増加に伴い、異常放電回数は減少し、周波数５ｋＨｚ以上ではその回数はほとんど０になり、これ以上の周波数で正電位を負電位に印加すれば異常放電が発生しないことが分かる。
【００４２】
また、負電位に印加する正電位の周波数が４００ｋＨｚ（時間１μｓｅｃ）の場合は、従来のマグネットを用いないＲＦスパッタリング法のほぼ１０倍の成膜速度となり、ほぼマグネットを用いたＲＦマグネトロンスパッタリング法と同じ成膜速度になる。
【００４３】
また、周波数範囲５〜４００ｋＨｚでの成膜速度はマグネットを用いたＲＦマグネトロンスパッタ法等よりも高い成膜速度である。
【００４４】
アルゴンガス雰囲気中で直流スパッタ法によりＴａ−ＳｉＯ₂ターゲットにスパッタリングを行う場合、従来の直流電源でターゲットに負の電位を放電し続けると、ターゲットに含有されるＳｉＯ₂等の絶縁物または高抵抗の堆積物上にプラス（＋）の電荷が蓄積し、ターゲット、アース電極との間でアーク放電を起こし、電荷を放出する。その結果、異常放電が発生することになるが、本発明では図９に示すように負電位に正電位を周期的に、即ち一定の周波数で印加することにより前記の電荷を補償して異常放電の発生を防止するようにしている。
【００４５】
また、図７から明らかなように、搬送方向の抵抗値分布は周波数１００ｋＨｚまでは、約１％以下であるが、周波数１００ｋＨｚ以上になると分布幅が徐々に増加する。また、成膜速度がマグネットを用いたＲＦマグネトロンスパッタ法と同じになる周波数４００ｋＨｚでも１％以下の分布になる。
【００４６】
本発明の成膜装置を用い、４００ｍｍ角のガラス基板を等速６００ｍｍ／分で搬送させながら、１．５ｋＷのスパッタリング電力、周波数１０ｋＨｚで成膜した際の薄膜抵抗体の抵抗値分布を図８に示す。
【００４７】
図８から明らかなように、本発明のＤＣマグネトロンスパッタリング法により成膜された薄膜抵抗体の抵抗値分布は、従来のＲＦスパッタリング法により成膜された薄膜抵抗体の抵抗値分布（図３参照）に比較して非常に平坦で良好な抵抗値分布の形状になっていることが分かる。
【００４８】
従って、負電位のターゲットに印加する正電位の周波数範囲は５〜４００ｋＨｚであることが確認された。
【００４９】
実施例２
金属とＳｉＯ₂の混合体から成るターゲット７としてＣｒ−ＳｉＯ₂を用いた以外は前記実施例１と同様の方法でＤＣマグネトロンスパッタ法により絶縁体基板８上にＣｒ−ＳｉＯ₂から成る厚さ３００Åの薄膜抵抗体を成膜した。
【００５０】
その結果、負電位に印加する正電位が周波数５ｋＨｚ以上では、スパッタリング中に異常放電の発生は見られなかった。
また、薄膜抵抗体の抵抗値分布も前記実施例１と同様に平坦で、良好な分布状態を示していた。
【００５１】
実施例３
金属とＳｉＯ₂の混合体から成るターゲット７としてＮｂ−ＳｉＯ₂を用いた以外は前記実施例１と同様の方法でＤＣマグネトロンスパッタ法により絶縁体基板８上にＮｂ−ＳｉＯ₂から成る厚さ３００Åの薄膜抵抗体を成膜した。
【００５２】
その結果、負電位に印加する正電位が周波数５ｋＨｚ以上では、スパッタリング中に異常放電の発生は見られなかった。
また、薄膜抵抗体の抵抗値分布も前記実施例１と同様に平坦で、良好な分布状態を示していた。
【００５３】
実施例４
金属とＳｉＯ₂の混合体から成るターゲット７としてＺｒ−ＳｉＯ₂を用いた以外は前記実施例１と同様の方法でＤＣマグネトロンスパッタ法により絶縁体基板８上にＺｒ−ＳｉＯ₂から成る厚さ３００Åの薄膜抵抗体を成膜した。
【００５４】
その結果、負電位に印加する正電位が周波数５ｋＨｚ以上では、スパッタリング中に異常放電の発生は見られなかった。
また、薄膜抵抗体の抵抗値分布も前記実施例１と同様に平坦で、良好な分布状態を示していた。
【００５５】
図４および図５装置では負電位に一定の周波数で正電位をパルス状に印加する電源装置として直流電源とパルスユニットの組み合わせた装置としたが、これに限定されるものではなく、図９に示すような負電位に正電位が周期的（パルス状）に印加される一体型の電源装置としてもよい。
【００５６】
前記実施例では１つのターゲットを設けた装置を用いたが、対向するターゲットを一組以上備えた縦型両面スパッタ装置を用いてもよい。
【００５７】
また、前記実施例では基板がターゲット上を移動しながら１回で成膜を行うパスバイタイプのスパッタ装置を用いて行ったが、基板を回転させながら積層成膜を行うカルーセルタイプのスパッタ装置や、基板を固定して成膜を行う枚葉式タイプのスパッタ装置を用いて行ってもよい。
【００５８】
また、前記実施例では成膜をアルゴンガス雰囲気中で行ったが、成膜をアルゴン（Ａｒ）ガス単独ではなく、アルゴン（Ａｒ）ガス中に酸素（Ｏ₂）ガス、窒素（Ｎ₂）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ₂）ガス等の反応性ガスをアルゴンガス（Ａｒ）に対し、５〜７５％程度混入した混合ガス雰囲気中で行ってもよい。
【００５９】
【発明の効果】
本発明の薄膜抵抗体の成膜方法によるときは、アルゴンガス雰囲気中で負電位の金属とＳｉＯ₂の混合体から成るターゲットに正電位を一定の周波数でパルス状に印加しながらスパッタリングを行うようにしたので、スパッタリング中にターゲット上に堆積した絶縁物、高抵抗膜上に蓄積するプラスイオンの電荷を中和することが出来て、アーク放電による異常放電を防止しながら長時間に亘って速い成膜速度で基板上に欠陥のない均質な薄膜抵抗体を成膜することが出来る効果がある。
【００６０】
また、ＤＣスパッタリングではプラズマの状態密度が安定しているため、基板搬送によるプラズマ電位の変化が小さく、電位の変化によって生じる基板内での抵抗値分布がほとんど生じない。
その結果、抵抗値のバラツキの少ない薄膜抵抗体を提供することが出来、従って、本発明の成膜方法はＯＡ機器やビデオプリンタ等の出力素子用の品質のよい薄膜抵抗体を歩留まりよく、速い成膜速度で形成することが出来る。
【００６１】
また、プラズマ状態が安定な直流放電であるため、連続して移動していく基板に対して、プラズマ状態を一定に維持することが出来、その結果、従来のように基板の搬送速度やスパッタリングカソードへの投入電力を調整する必要なしに連続して移動して行く基板上に抵抗値のバラツキなしに薄膜抵抗体を成膜することが出来る。
【図面の簡単な説明】
【図１】従来の薄膜抵抗体の成膜装置の１例の概略截断側面図、
【図２】図１のＩＩ−ＩＩ線截断面図、
【図３】従来装置を用いた成膜時の薄膜抵抗体の面抵抗値の基板搬送方向の分布図、
【図４】本発明の薄膜抵抗体の成膜装置の１例の概略截断側面図、
【図５】図４のＶ−Ｖ線截断面図、
【図６】本発明の成膜方法の１実施例における成膜時の負電位のターゲットに印加する正電位の周波数と異常放電回数との関係、並びに周波数と成膜速度との関係を示す特性線図、
【図７】本発明の成膜方法の１実施例における成膜時の負電位のターゲットに印加する正電位の周波数と基板搬送方向における基板上に成膜された薄膜抵抗体の面抵抗値分布との関係を示す特性線図、
【図８】本発明の成膜方法の１実施例における成膜時の薄膜抵抗体の面抵抗値の基板搬送方向の分布図、
【図９】図４および図５装置によるターゲットに印加される電位のモデル図。
【符号の説明】
１真空処理室、２スパッタリングガス導入口、
３真空排気口、４スパッタリングカソード、
５搬送ローラ、６基板ホルダー、７ターゲット、
８基板、９直流電源、１０パルスユニット、
１１開口マスク、１２開口部、１３マグネット。

Claims

アルゴンガス雰囲気中で直流スパッタ法により金属とＳｉＯ₂の混合体から成るターゲットにスパッタリングを行って基板上に薄膜抵抗体を形成する成膜方法において、負電位の該ターゲットに正電位を周波数５〜４００ｋＨｚでパルス状に印加しながらスパッタリングすることを特徴とする薄膜抵抗体の直流スパッタ成膜方法。
前記金属とＳｉＯ₂の混合体から成るターゲットはＴａ−ＳｉＯ₂、Ｎｂ−ＳｉＯ₂、Ｃｒ−ＳｉＯ₂、Ｚｒ−ＳｉＯ₂のいずれかであることを特徴とする請求項第１項に記載の薄膜抵抗体の直流スパッタ成膜方法。