JP3968128B2 - 薄膜抵抗体の成膜方法及び装置 - Google Patents
薄膜抵抗体の成膜方法及び装置 Download PDFInfo
- Publication number
- JP3968128B2 JP3968128B2 JP24484592A JP24484592A JP3968128B2 JP 3968128 B2 JP3968128 B2 JP 3968128B2 JP 24484592 A JP24484592 A JP 24484592A JP 24484592 A JP24484592 A JP 24484592A JP 3968128 B2 JP3968128 B2 JP 3968128B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- target
- thin film
- film resistor
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、薄膜抵抗体の成膜方法及び装置に関するものである。
【０００２】
【従来技術】
従来、ファクシミリやワープロ等の印字用の感熱記録の部品や表面実装電子部品の抵抗膜として数多く利用されている抵抗体には塗付焼き付け法で作られる厚膜タイプとスパッタリング法や蒸着法によって作られる薄膜タイプとがある。そして、上記のようなＯＡ機器やビデオプリンタ等の出力素子としては TaSiO2 や CrSiO2 等の薄膜タイプの抵抗体（以下単に薄膜抵抗体と記載する）が広く利用されている。例えば印字用では鮮明な文字を得るためには各抵抗体の抵抗値のバラツキを数％以下にすることが要求され、特にファクシミリやワープロ等A4版の一行を一度にプリントするラインプリンタや、階調表示の要求されるビデオプリンタ等では他の機器に比べさらに良好な抵抗値分布をもつ薄膜抵抗体が要求されている。
従来の TaSiO2 や CrSiO2 、 NbSiO2 等の薄膜抵抗体は一般に金属と SiO2 混合体のターゲットを用いてスパッタリング法により成膜されており、Taや、Cr、Nb等の金属と SiO2 との組成が微妙に変化しても抵抗値に大きく影響するので、蒸着法等は利用されず、成膜の安定なスパッタリング法が専ら利用されている。
【０００３】
従来の薄膜抵抗体の成膜装置の一例は添付図面の図５及び図６に示され、１は真空槽で、スパッタリングガス導入口２及び真空排気口３を備え、この真空槽１内に、スパッタリングカソード４と、このスパッタリングカソード４に平行にのびる搬送ローラ５上に支持され、搬送ローラ５に沿って搬送できるようにされた基板ホルダ６とが対向して配置されている。スパッタリングカソード４及び基板ホルダ６の対向面側にはターゲット７及び成膜される絶縁体基板８がそれぞれ装着されている。またスパッタリングカソード４は真空槽１の外側のRF電源９に接続され、高周波電力が印加されるように構成されている。さらにスパッタリングカソード４と基板ホルダ６との間での基板ホルダ６に近い位置には膜厚分布制御用の開口マスク10が配置され、この開口マスク10は図２に示すようにスパッタリングカソード４に装着されたターゲット７の寸法及びレベルに合わせて形成された開口部10a を備え、従って基板ホルダ６上の絶縁体基板８はこの開口部10a を通してターゲット７を覗きながら移動するようにされている。
【０００４】
このような構成した装置の動作においては、真空槽１内にスパッタリングガス導入口２を介してアルゴンガス等のスパッタリングガスを導入し、真空排気口３を通って排気され、真空槽１内の圧力は約10-2トール台から10-3トール台の任意の値に保持される。こうして真空槽１内を所定の圧力に保持した後、RF電源９からスパッタリングカソード４に装着されたターゲット７へRF電力が供給され、それによりRF放電が発生される。この状態において、基板ホルダ６は搬送ローラ５によってターゲット４に沿って連続的に移送される。その結果基板ホルダ６に装着された絶縁体基板８上に開口マスク10の開口10a を介してターゲット材が成膜される。
【０００５】
図７には上記の装置を用いて400mm 角のガラス基板を等速30mm／分で搬送しながら1.5KW のスパッタリング電力をカソードに印加して連続的に成膜を行って得た膜の基板搬送方向における面抵抗を測定した結果を示し、このグラフから基板の前部と後部において面抵抗が低下し、約10％の分布が生じていることが認められる。
【０００６】
【発明が解決しようとする課題】
ところで、このような抵抗値分布を改善するために従来技術では、面抵抗が低下すると予測される基板の前部及び後部において基板の搬送速度を速くしたり、或いはカソードに投入する高周波電力を下げる方法が採られ、これによって、膜組成や膜の比抵抗を制御せずに膜厚を変化させ、見掛け上面抵抗が均一になるようにしていた。
しかしながら膜組成はガス圧や残留不純物ガス組成によって常に変化する。そのため、膜厚制御では常に均一な面抵抗分布を再現性よく得ることは困難であった。また、基板の搬送速度を変化させたり、カソードへ投入される電力を変化させるには、複雑なプログラミングが必要とされるだけでなく、制御も困難であった。
【０００７】
そこで、本発明は、従来の薄膜抵抗体の成膜に伴う問題点を解決して、膜組成を均一に保ちしかも面抵抗分布を生じない薄膜抵抗体成膜方法及び装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明による薄膜抵抗体の成膜方法は、 真空槽内でターゲットに沿って連続して搬送されるアルミナ等の絶縁体基板上にＴａＳｉＯ２、ＣｒＳｉＯ２及びＮｂＳｉＯ２の薄膜抵抗体をＲＦスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜方法において、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、ターゲットと開口マスクとの間の空間に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加して基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜することを特徴としている。
また、本発明によって提供される薄膜抵抗体の成膜装置は、カソード上のターゲットと搬送装置によりターゲットに沿って連続して搬送される絶縁体基板との間に膜厚分布制御用の開口マスクを設け、またターゲットと開口マスクとの間の空間に３５Ｖ〜７０Ｖのプラスの値のDCバイアス電圧を制御可能に印加してプラズマ電位を常に一定の状態に維持し基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜させるバイアス印加用電極を設けたことを特徴としている。
【０００９】
【作用】
本発明においては、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、スパッタリング放電中に、ターゲットと開口マスクとの間に設けたバイアス印加用の電極に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加することによって、プラズマ電位は、プラズマ中を通過する基板ホルダや絶縁体基板には影響されず、すなわちプラズマ中を通過する物体の材質に関係なくバイアス電圧によってのみ決定されることになる。従ってこのプラスのバイアス電圧を調整することにより絶縁体基板の搬送にかかわりなくプラズマ電位を常に任意の一定の値に設定することができるようになり、その結果絶縁基板へのマイナスの酸素イオンの入射頻度は基板の部位に関係なく一定となり、プラズマ電位に対応した均一な酸素組成をもつほぼ５％以下の抵抗値分布の膜を得ることができるようになる。
【００１０】
【実施例】
以下添付図面の図１〜図４を参照して本発明の実施例について説明する。
図１及び図２には本発明の一実施例すなわち本発明を実施したスパッタリング装置を示し、図示装置おいて、11は、スパッタリングガス導入口12及び真空排気口13を備えた真空槽であり、真空槽11内には、スパッタリングカソード14と、スパッタリングカソード14に平行にのびる搬送ローラ15上に支持され、搬送ローラ15に沿って搬送できるようにされてた基板ホルダ16とが対向して垂直に配置されている。スパッタリングカソード14及び基板ホルダ16の対向面側にはターゲット17及び成膜される絶縁体基板18がそれぞれ装着されている。またスパッタリングカソード14は外部高周波電源19に接続され、高周波電力が供給される。
スパッタリングカソード14と基板ホルダ16との間で基板ホルダ16に近い位置には膜厚分布制御用の開口マスク20が配置され、この開口マスク20は図２に示すようにスパッタリングカソード14に装着されたターゲット17の寸法及びレベルに合わせて寸法決めされた開口部20a を備えている。そしてこの開口マスク20のスパッタリングカソード14側には、絶縁碍子21を介して額縁状のバイアス印加用電極22が取付けられており、このバイアス印加用電極22は成膜中にターゲット17からら開口マスク20の開口部20a を通って絶縁体基板18へ飛来してくる原子の影とならないように位置決めされ、すなわち図示実施例ではターゲット17の外周を囲むような寸法に構成されている。またこのバイアス印加用電極22はDCバイアス電源23に接続され、０Ｖ以上 120Ｖ未満のプラスのバイアス電圧を制御可能に印加できるようにされている。
【００１１】
このように構成された図示装置の動作について以下説明する。
真空槽11内にスパッタリングガス導入口12を通してアルゴンガス等のスパッタリングガスを導入し、そして真空排気口13を通って排気することにより、真空槽11内の圧力は約10-2トール台から10-3トール台の任意の値に保持される。こうして真空槽11内を所定の圧力に保持した後、RF電源19からスパッタリングカソード14に装着されたターゲット17にRF電力が供給され、それによりRF放電が発生される。この放電と前後してバイアス印加用電極22にはDCバイアス電源23からDCバイアスが印加される。
この状態において、基板ホルダ16は搬送ローラ15によってターゲット17に沿って連続的に移送される。その結果基板ホルダ16に装着された絶縁体基板18は開口マスク20の開口20a を介して飛来してくるターゲット材により成膜される。
【００１２】
図３には、図示装置において400mm 角のガラス基板を等速30mm／分で搬送しながら1.5KW のRFスパッタリング電力をカソード14に印加し、バイアス印加用電極22には−35Ｖ、０Ｖ、＋35Ｖ、＋70Ｖ、＋120 Ｖ、＋150 Ｖのバイアス電圧をそれぞれ印加して成膜した時のバイアス電圧と基板搬送方向における抵抗値分布との関係を示す。このグラフから抵抗値分布は０Ｖから＋120 Ｖ未満のプラスのバイアスで改善されていることが認められる。
【００１３】
図４には−35Ｖ、＋70Ｖ、＋150 Ｖのバイアス電圧を印加した時の抵抗値の分布状態を示しており、バイアス電圧が−35Ｖの場合には、抵抗値の分布は基板の前後部において極端な低下が観察され、＋150 Ｖのバイアス電圧では抵抗値の分布は逆に基板の前後部において極端な上昇が見られる。そして＋70Ｖのバイアス電圧において非常に平坦で良好な分布状態となっている。
【００１４】
次に、抵抗値の分布が０Ｖから＋120 Ｖ未満のプラスのバイアス電圧の印加により改善される理由について説明する。
絶縁体である基板を取付ける基板ホルダ16は、その機械的強度をもたせるために通常SUS 等の金属で構成されている。このような金属製の基板ホルダ16に装着されている絶縁体基板18は開口マスク20の開口部からターゲット17を覗きながらスパッタリングプラズマ中を通過する。ところで、バイアスを印加しない場合には、絶縁体基板18が開口マスク20の開口部20a を完全に覆ってしまうまでは、絶縁体基板18を基板ホルダに固定して搬送させながら成膜が行われるので、絶縁体基板18の表面電位は基板ホルダ16自体の電位から絶縁体基板18の絶縁体電位へ、すなわち接地電位からプラス数十Ｖの電位へと時間的に変化していく。
TaSiO2 等の酸化物ターゲットをスパッタリング法で成膜する場合、ターゲットら解離した酸素は通常マイナスの電荷をもっている。成膜中、時間的にプラス方向へ電位が変化する基板の前部から開口マスクの開口部を基板が覆い切る部分までは基板表面へのマイナスの酸素イオンの入射頻度が徐々に高くなる。その結果形成される膜は徐々に酸素リッチの膜となり、面抵抗は徐々に増加ていく。一方、基板の後部においては、これと時間的に逆の現象が起るために、面抵抗は徐々に減少する。従って、基板の前部及び後部において面抵抗が低下することになる。
これに対して、プラズマ電位に近いプラスの電圧を印加した場合には、基板ホルダが通過する際もプラズマは絶縁体基板が通過する際と同じプラズマ状態に維持され、その結果マイナスの酸素イオンの基板への入射頻度も一定に保たれ、搬送方向に沿って均一な抵抗値を得ることができるようになる。
ここで、さらに高い（＋120 Ｖ以上）プラスのバイアスを印加すると、イオン引出し効果によりさらに多くの酸素イオンが発生され、プラスに帯電した基板に取り込まれるが、過剰の酸素イオンは基板に隣接している基板ホルダ部分に取り込まれる傾向がある。その結果、基板の中央部に比較して基板ホルダに隣接した部分、すなわち基板の前後部における面抵抗は増加することになる。
一方、マイナスのバイアス電圧を印加すると、酸素イオンは減少し、しかもプラスに帯電した基板の中央部側に取り込まれるために、基板の前後部において面抵抗は低下することになる。
【００１５】
ところで、図示実施例ではカソードの電源として高周波電源を用いているが、当然DC電源を用いてもよい。
また、バイアス印加用電極は図示実施例では平面状のものであるが、棒状に構成することもでき、そしてこの電極の長さは好ましくは上下方向の分布を得るために、ターゲットの長さまたはそれ以上に設定され得る。また、電極の位置はターゲットと開口マスクとの間にあればよく、さらに搬送方向については飛来原子の影にならない位置であればよい。
さらに、図示実施例では一つのターゲットを設けているが、対向するターゲットを一組以上備えた縦型両面スパッタ装置として実施することもできる。
さらにまた、本発明においてはマグネトロン放電を利用したマグネトロンスパッタ装置として或いは酸素や窒素等の反応性ガスを真空槽内に導入しながら反応性スパッタリングを行う装置として実施することもできる。
【００１６】
【発明の効果】
以上説明してきたように、本発明の成膜方法によれば、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、ターゲットと開口マスクとの間の空間に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加しながら成膜を行うので、絶縁体基板及び基板ホルダのプラズマ中での表面電位が等しくなり、その結果、絶縁体基板上に成膜された膜の面抵抗をほぼ５％以下にすることができ、抵抗値のバラツキの少ない薄膜抵抗体を提供することができ、従って本発明による方法はＯＡ機器やビデオプリンタ等の出力素子用の品質の良い薄膜抵抗体を歩留りよく製造することができる。
また、本発明による成膜装置においては、カソード上のターゲットと搬送装置によりターゲットに沿って連続して搬送される絶縁体基板との間に膜厚分布制御用の開口マスクを設け、またターゲットと開口マスクとの間の空間に３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加してプラズマ電位を常に一定の状態に維持し基板上に均一な抵抗値をもつ薄膜抵抗体を成膜させるバイアス印加用電極を設けているので、ターゲットと連続して移動していく絶縁体基板に対してプラズマ状態を一定に維持することができ、その結果、従来のように基板の搬送速やカソードへの投入電力を調整する必要なしに連続して移動していく絶縁体基板上にほぼ５％以下の抵抗値分布をもつバラツキなしに抵抗膜を成膜することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例によるスパッタリング装置の要部を概略的に示す部分断面側面図。
【図２】 図１の装置の線Ａ−Ａに沿った断面図。
【図３】 図１の装置を用いて成膜した時のDCバイアス電圧と抵抗値分布との関係を示すグラフ。
【図４】 図１の装置を用いて成膜した時の種々のDCバイアス電圧値に対する抵抗値の分布状態を示すグラフ。
【図５】 従来の薄膜抵抗体製造用のスパッタリング装置の一例を示す部分断面側面図。
【図６】 図５の装置の線Ｂ−Ｂに沿った断面図。
【図７】 図５の装置を用いて成膜した時の膜の面抵抗の基板搬送方向の分布状態を示すグラフ。
【符号の説明】
11：真空槽 23：DCバイアス電源
14：スパッタリングカソード
16：基板ホルダ
17：ターゲット
18：絶縁体基板
19：外部高周波電源
20：膜厚分布制御用の開口マスク
22：バイアス印加用電極
【産業上の利用分野】
本発明は、薄膜抵抗体の成膜方法及び装置に関するものである。
【０００２】
【従来技術】
従来、ファクシミリやワープロ等の印字用の感熱記録の部品や表面実装電子部品の抵抗膜として数多く利用されている抵抗体には塗付焼き付け法で作られる厚膜タイプとスパッタリング法や蒸着法によって作られる薄膜タイプとがある。そして、上記のようなＯＡ機器やビデオプリンタ等の出力素子としては TaSiO2 や CrSiO2 等の薄膜タイプの抵抗体（以下単に薄膜抵抗体と記載する）が広く利用されている。例えば印字用では鮮明な文字を得るためには各抵抗体の抵抗値のバラツキを数％以下にすることが要求され、特にファクシミリやワープロ等A4版の一行を一度にプリントするラインプリンタや、階調表示の要求されるビデオプリンタ等では他の機器に比べさらに良好な抵抗値分布をもつ薄膜抵抗体が要求されている。
従来の TaSiO2 や CrSiO2 、 NbSiO2 等の薄膜抵抗体は一般に金属と SiO2 混合体のターゲットを用いてスパッタリング法により成膜されており、Taや、Cr、Nb等の金属と SiO2 との組成が微妙に変化しても抵抗値に大きく影響するので、蒸着法等は利用されず、成膜の安定なスパッタリング法が専ら利用されている。
【０００３】
従来の薄膜抵抗体の成膜装置の一例は添付図面の図５及び図６に示され、１は真空槽で、スパッタリングガス導入口２及び真空排気口３を備え、この真空槽１内に、スパッタリングカソード４と、このスパッタリングカソード４に平行にのびる搬送ローラ５上に支持され、搬送ローラ５に沿って搬送できるようにされた基板ホルダ６とが対向して配置されている。スパッタリングカソード４及び基板ホルダ６の対向面側にはターゲット７及び成膜される絶縁体基板８がそれぞれ装着されている。またスパッタリングカソード４は真空槽１の外側のRF電源９に接続され、高周波電力が印加されるように構成されている。さらにスパッタリングカソード４と基板ホルダ６との間での基板ホルダ６に近い位置には膜厚分布制御用の開口マスク10が配置され、この開口マスク10は図２に示すようにスパッタリングカソード４に装着されたターゲット７の寸法及びレベルに合わせて形成された開口部10a を備え、従って基板ホルダ６上の絶縁体基板８はこの開口部10a を通してターゲット７を覗きながら移動するようにされている。
【０００４】
このような構成した装置の動作においては、真空槽１内にスパッタリングガス導入口２を介してアルゴンガス等のスパッタリングガスを導入し、真空排気口３を通って排気され、真空槽１内の圧力は約10-2トール台から10-3トール台の任意の値に保持される。こうして真空槽１内を所定の圧力に保持した後、RF電源９からスパッタリングカソード４に装着されたターゲット７へRF電力が供給され、それによりRF放電が発生される。この状態において、基板ホルダ６は搬送ローラ５によってターゲット４に沿って連続的に移送される。その結果基板ホルダ６に装着された絶縁体基板８上に開口マスク10の開口10a を介してターゲット材が成膜される。
【０００５】
図７には上記の装置を用いて400mm 角のガラス基板を等速30mm／分で搬送しながら1.5KW のスパッタリング電力をカソードに印加して連続的に成膜を行って得た膜の基板搬送方向における面抵抗を測定した結果を示し、このグラフから基板の前部と後部において面抵抗が低下し、約10％の分布が生じていることが認められる。
【０００６】
【発明が解決しようとする課題】
ところで、このような抵抗値分布を改善するために従来技術では、面抵抗が低下すると予測される基板の前部及び後部において基板の搬送速度を速くしたり、或いはカソードに投入する高周波電力を下げる方法が採られ、これによって、膜組成や膜の比抵抗を制御せずに膜厚を変化させ、見掛け上面抵抗が均一になるようにしていた。
しかしながら膜組成はガス圧や残留不純物ガス組成によって常に変化する。そのため、膜厚制御では常に均一な面抵抗分布を再現性よく得ることは困難であった。また、基板の搬送速度を変化させたり、カソードへ投入される電力を変化させるには、複雑なプログラミングが必要とされるだけでなく、制御も困難であった。
【０００７】
そこで、本発明は、従来の薄膜抵抗体の成膜に伴う問題点を解決して、膜組成を均一に保ちしかも面抵抗分布を生じない薄膜抵抗体成膜方法及び装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明による薄膜抵抗体の成膜方法は、 真空槽内でターゲットに沿って連続して搬送されるアルミナ等の絶縁体基板上にＴａＳｉＯ２、ＣｒＳｉＯ２及びＮｂＳｉＯ２の薄膜抵抗体をＲＦスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜方法において、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、ターゲットと開口マスクとの間の空間に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加して基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜することを特徴としている。
また、本発明によって提供される薄膜抵抗体の成膜装置は、カソード上のターゲットと搬送装置によりターゲットに沿って連続して搬送される絶縁体基板との間に膜厚分布制御用の開口マスクを設け、またターゲットと開口マスクとの間の空間に３５Ｖ〜７０Ｖのプラスの値のDCバイアス電圧を制御可能に印加してプラズマ電位を常に一定の状態に維持し基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜させるバイアス印加用電極を設けたことを特徴としている。
【０００９】
【作用】
本発明においては、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、スパッタリング放電中に、ターゲットと開口マスクとの間に設けたバイアス印加用の電極に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加することによって、プラズマ電位は、プラズマ中を通過する基板ホルダや絶縁体基板には影響されず、すなわちプラズマ中を通過する物体の材質に関係なくバイアス電圧によってのみ決定されることになる。従ってこのプラスのバイアス電圧を調整することにより絶縁体基板の搬送にかかわりなくプラズマ電位を常に任意の一定の値に設定することができるようになり、その結果絶縁基板へのマイナスの酸素イオンの入射頻度は基板の部位に関係なく一定となり、プラズマ電位に対応した均一な酸素組成をもつほぼ５％以下の抵抗値分布の膜を得ることができるようになる。
【００１０】
【実施例】
以下添付図面の図１〜図４を参照して本発明の実施例について説明する。
図１及び図２には本発明の一実施例すなわち本発明を実施したスパッタリング装置を示し、図示装置おいて、11は、スパッタリングガス導入口12及び真空排気口13を備えた真空槽であり、真空槽11内には、スパッタリングカソード14と、スパッタリングカソード14に平行にのびる搬送ローラ15上に支持され、搬送ローラ15に沿って搬送できるようにされてた基板ホルダ16とが対向して垂直に配置されている。スパッタリングカソード14及び基板ホルダ16の対向面側にはターゲット17及び成膜される絶縁体基板18がそれぞれ装着されている。またスパッタリングカソード14は外部高周波電源19に接続され、高周波電力が供給される。
スパッタリングカソード14と基板ホルダ16との間で基板ホルダ16に近い位置には膜厚分布制御用の開口マスク20が配置され、この開口マスク20は図２に示すようにスパッタリングカソード14に装着されたターゲット17の寸法及びレベルに合わせて寸法決めされた開口部20a を備えている。そしてこの開口マスク20のスパッタリングカソード14側には、絶縁碍子21を介して額縁状のバイアス印加用電極22が取付けられており、このバイアス印加用電極22は成膜中にターゲット17からら開口マスク20の開口部20a を通って絶縁体基板18へ飛来してくる原子の影とならないように位置決めされ、すなわち図示実施例ではターゲット17の外周を囲むような寸法に構成されている。またこのバイアス印加用電極22はDCバイアス電源23に接続され、０Ｖ以上 120Ｖ未満のプラスのバイアス電圧を制御可能に印加できるようにされている。
【００１１】
このように構成された図示装置の動作について以下説明する。
真空槽11内にスパッタリングガス導入口12を通してアルゴンガス等のスパッタリングガスを導入し、そして真空排気口13を通って排気することにより、真空槽11内の圧力は約10-2トール台から10-3トール台の任意の値に保持される。こうして真空槽11内を所定の圧力に保持した後、RF電源19からスパッタリングカソード14に装着されたターゲット17にRF電力が供給され、それによりRF放電が発生される。この放電と前後してバイアス印加用電極22にはDCバイアス電源23からDCバイアスが印加される。
この状態において、基板ホルダ16は搬送ローラ15によってターゲット17に沿って連続的に移送される。その結果基板ホルダ16に装着された絶縁体基板18は開口マスク20の開口20a を介して飛来してくるターゲット材により成膜される。
【００１２】
図３には、図示装置において400mm 角のガラス基板を等速30mm／分で搬送しながら1.5KW のRFスパッタリング電力をカソード14に印加し、バイアス印加用電極22には−35Ｖ、０Ｖ、＋35Ｖ、＋70Ｖ、＋120 Ｖ、＋150 Ｖのバイアス電圧をそれぞれ印加して成膜した時のバイアス電圧と基板搬送方向における抵抗値分布との関係を示す。このグラフから抵抗値分布は０Ｖから＋120 Ｖ未満のプラスのバイアスで改善されていることが認められる。
【００１３】
図４には−35Ｖ、＋70Ｖ、＋150 Ｖのバイアス電圧を印加した時の抵抗値の分布状態を示しており、バイアス電圧が−35Ｖの場合には、抵抗値の分布は基板の前後部において極端な低下が観察され、＋150 Ｖのバイアス電圧では抵抗値の分布は逆に基板の前後部において極端な上昇が見られる。そして＋70Ｖのバイアス電圧において非常に平坦で良好な分布状態となっている。
【００１４】
次に、抵抗値の分布が０Ｖから＋120 Ｖ未満のプラスのバイアス電圧の印加により改善される理由について説明する。
絶縁体である基板を取付ける基板ホルダ16は、その機械的強度をもたせるために通常SUS 等の金属で構成されている。このような金属製の基板ホルダ16に装着されている絶縁体基板18は開口マスク20の開口部からターゲット17を覗きながらスパッタリングプラズマ中を通過する。ところで、バイアスを印加しない場合には、絶縁体基板18が開口マスク20の開口部20a を完全に覆ってしまうまでは、絶縁体基板18を基板ホルダに固定して搬送させながら成膜が行われるので、絶縁体基板18の表面電位は基板ホルダ16自体の電位から絶縁体基板18の絶縁体電位へ、すなわち接地電位からプラス数十Ｖの電位へと時間的に変化していく。
TaSiO2 等の酸化物ターゲットをスパッタリング法で成膜する場合、ターゲットら解離した酸素は通常マイナスの電荷をもっている。成膜中、時間的にプラス方向へ電位が変化する基板の前部から開口マスクの開口部を基板が覆い切る部分までは基板表面へのマイナスの酸素イオンの入射頻度が徐々に高くなる。その結果形成される膜は徐々に酸素リッチの膜となり、面抵抗は徐々に増加ていく。一方、基板の後部においては、これと時間的に逆の現象が起るために、面抵抗は徐々に減少する。従って、基板の前部及び後部において面抵抗が低下することになる。
これに対して、プラズマ電位に近いプラスの電圧を印加した場合には、基板ホルダが通過する際もプラズマは絶縁体基板が通過する際と同じプラズマ状態に維持され、その結果マイナスの酸素イオンの基板への入射頻度も一定に保たれ、搬送方向に沿って均一な抵抗値を得ることができるようになる。
ここで、さらに高い（＋120 Ｖ以上）プラスのバイアスを印加すると、イオン引出し効果によりさらに多くの酸素イオンが発生され、プラスに帯電した基板に取り込まれるが、過剰の酸素イオンは基板に隣接している基板ホルダ部分に取り込まれる傾向がある。その結果、基板の中央部に比較して基板ホルダに隣接した部分、すなわち基板の前後部における面抵抗は増加することになる。
一方、マイナスのバイアス電圧を印加すると、酸素イオンは減少し、しかもプラスに帯電した基板の中央部側に取り込まれるために、基板の前後部において面抵抗は低下することになる。
【００１５】
ところで、図示実施例ではカソードの電源として高周波電源を用いているが、当然DC電源を用いてもよい。
また、バイアス印加用電極は図示実施例では平面状のものであるが、棒状に構成することもでき、そしてこの電極の長さは好ましくは上下方向の分布を得るために、ターゲットの長さまたはそれ以上に設定され得る。また、電極の位置はターゲットと開口マスクとの間にあればよく、さらに搬送方向については飛来原子の影にならない位置であればよい。
さらに、図示実施例では一つのターゲットを設けているが、対向するターゲットを一組以上備えた縦型両面スパッタ装置として実施することもできる。
さらにまた、本発明においてはマグネトロン放電を利用したマグネトロンスパッタ装置として或いは酸素や窒素等の反応性ガスを真空槽内に導入しながら反応性スパッタリングを行う装置として実施することもできる。
【００１６】
【発明の効果】
以上説明してきたように、本発明の成膜方法によれば、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、ターゲットと開口マスクとの間の空間に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加しながら成膜を行うので、絶縁体基板及び基板ホルダのプラズマ中での表面電位が等しくなり、その結果、絶縁体基板上に成膜された膜の面抵抗をほぼ５％以下にすることができ、抵抗値のバラツキの少ない薄膜抵抗体を提供することができ、従って本発明による方法はＯＡ機器やビデオプリンタ等の出力素子用の品質の良い薄膜抵抗体を歩留りよく製造することができる。
また、本発明による成膜装置においては、カソード上のターゲットと搬送装置によりターゲットに沿って連続して搬送される絶縁体基板との間に膜厚分布制御用の開口マスクを設け、またターゲットと開口マスクとの間の空間に３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加してプラズマ電位を常に一定の状態に維持し基板上に均一な抵抗値をもつ薄膜抵抗体を成膜させるバイアス印加用電極を設けているので、ターゲットと連続して移動していく絶縁体基板に対してプラズマ状態を一定に維持することができ、その結果、従来のように基板の搬送速やカソードへの投入電力を調整する必要なしに連続して移動していく絶縁体基板上にほぼ５％以下の抵抗値分布をもつバラツキなしに抵抗膜を成膜することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例によるスパッタリング装置の要部を概略的に示す部分断面側面図。
【図２】 図１の装置の線Ａ−Ａに沿った断面図。
【図３】 図１の装置を用いて成膜した時のDCバイアス電圧と抵抗値分布との関係を示すグラフ。
【図４】 図１の装置を用いて成膜した時の種々のDCバイアス電圧値に対する抵抗値の分布状態を示すグラフ。
【図５】 従来の薄膜抵抗体製造用のスパッタリング装置の一例を示す部分断面側面図。
【図６】 図５の装置の線Ｂ−Ｂに沿った断面図。
【図７】 図５の装置を用いて成膜した時の膜の面抵抗の基板搬送方向の分布状態を示すグラフ。
【符号の説明】
11：真空槽 23：DCバイアス電源
14：スパッタリングカソード
16：基板ホルダ
17：ターゲット
18：絶縁体基板
19：外部高周波電源
20：膜厚分布制御用の開口マスク
22：バイアス印加用電極
Claims (2)
- 真空槽内でターゲットに沿って連続して搬送されるアルミナ等の絶縁体基板上に、ＴａＳｉＯ２、ＣｒＳｉＯ２及びＮｂＳｉＯ２の薄膜抵抗体をＲＦスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜方法において、カソード上のターゲットと基板との間に膜厚分布制御用の開口マスクを配置し、ターゲットと開口マスクとの間の空間に、３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加して基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜することを特徴とする薄膜抵抗体の成膜方法。
- 真空槽内でターゲットに沿って連続して搬送されるアルミナ等の絶縁体基板上に、ＴａＳｉＯ２、ＣｒＳｉＯ２及びＮｂＳｉＯ２の薄膜抵抗体をＲＦスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜装置において、カソード上のターゲットと搬送装置によりターゲットに沿って連続して搬送される絶縁体基板との間に膜厚分布制御用の開口マスクを設け、またターゲットと開口マスクとの間の空間に３５Ｖ〜７０Ｖのプラスの値のＤＣバイアス電圧を制御可能に印加してプラズマ電位を常に一定の状態に維持し基板上にほぼ５％以下の抵抗値分布をもつ薄膜抵抗体を成膜させるバイアス印加用電極を設けたことを特徴とする薄膜抵抗体の成膜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24484592A JP3968128B2 (ja) | 1992-09-14 | 1992-09-14 | 薄膜抵抗体の成膜方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24484592A JP3968128B2 (ja) | 1992-09-14 | 1992-09-14 | 薄膜抵抗体の成膜方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0693443A JPH0693443A (ja) | 1994-04-05 |
| JP3968128B2 true JP3968128B2 (ja) | 2007-08-29 |
Family
ID=17124834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24484592A Expired - Lifetime JP3968128B2 (ja) | 1992-09-14 | 1992-09-14 | 薄膜抵抗体の成膜方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968128B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200041932A (ko) | 2017-08-22 | 2020-04-22 | 가부시키가이샤 알박 | 성막 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019178367A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社アルバック | スパッタリング装置 |
-
1992
- 1992-09-14 JP JP24484592A patent/JP3968128B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200041932A (ko) | 2017-08-22 | 2020-04-22 | 가부시키가이샤 알박 | 성막 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693443A (ja) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0447850B1 (en) | Method and apparatus for producing transparent conductive film | |
| US5113790A (en) | Apparatus for the plasma treatment of substrates | |
| US4046660A (en) | Sputter coating with charged particle flux control | |
| JPH0633453B2 (ja) | 陰極スパツタリング処理により基板に薄層を被着する装置 | |
| US5009922A (en) | Method of forming a transparent conductive film | |
| US6316343B1 (en) | Method of forming transparent conductive film and transparent conductive film formed by the method | |
| US3962988A (en) | Ion-plating apparatus having an h.f. electrode for providing an h.f. glow discharge region | |
| JP3968128B2 (ja) | 薄膜抵抗体の成膜方法及び装置 | |
| US4802968A (en) | RF plasma processing apparatus | |
| JP3720061B2 (ja) | 薄膜抵抗体の直流スパッタ成膜方法 | |
| JP2859721B2 (ja) | プラズマ処理装置 | |
| JP2002030426A (ja) | 成膜方法及び装置 | |
| JPH02101160A (ja) | イオンプレーティング方法 | |
| JPH08232064A (ja) | 反応性マグネトロンスパッタ装置 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| US3516915A (en) | Sputtering technique | |
| JP4735291B2 (ja) | 成膜方法 | |
| US3630871A (en) | Cathodic sputtering method | |
| JPH1192927A (ja) | マグネトロンスパッタ装置 | |
| JP3528930B2 (ja) | 透明導電膜の製造方法 | |
| JPH03215664A (ja) | 薄膜形成装置 | |
| JPH05190309A (ja) | 抵抗体膜の製造方法 | |
| JP2000282226A (ja) | 真空成膜装置及び方法 | |
| JPH05239641A (ja) | 導電膜の形成方法とその装置、及びマグネトロンスパッタ方法とその装置、並びにインライン式マグネトロンスパッタ装置 | |
| JPH10330933A (ja) | スパッタリング装置およびサーマルプリントヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |