JP3719774B2 - モノリシック集積回路 - Google Patents
モノリシック集積回路 Download PDFInfo
- Publication number
- JP3719774B2 JP3719774B2 JP12175396A JP12175396A JP3719774B2 JP 3719774 B2 JP3719774 B2 JP 3719774B2 JP 12175396 A JP12175396 A JP 12175396A JP 12175396 A JP12175396 A JP 12175396A JP 3719774 B2 JP3719774 B2 JP 3719774B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- integrated circuit
- monolithic integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、モノリシック集積回路の改良に関し、特に、モノリシックマイクロ波集積回路における受動素子の形成に関する。
【0002】
【従来の技術】
モノリシックマイクロ波集積回路は、衛星放送やUHF放送の受信機のフロントエンド等に使用される。この集積回路には、図6に示すような、FET、インダクタL、キャパシタC、抵抗R、等からなる高周波増幅器や混合器が設けられる。
【0003】
インダクタLは同調回路、キャパシタCは、例えば50pFのバイパスコンデンサ、抵抗Rはソース電位を決定する。キャパシタC及び抵抗Rは、いわゆる自己バイアス回路を構成する。
【0004】
図7は、インダクタLの構成例を示している。一般に、インダクタLは、ガリウム砒素等の絶縁性基板上に金属配線膜によって螺旋状に形成される。この種のインダクタはスパイラルインダクタと呼ばれる。図7(a)〜同(c)は、スパイラルインダクタの例を示している。
【0005】
図7(a)は、スパイラルインダクタの中央部と外側の配線13とを、エアブリッジと呼ばれる立上がり及び立ち下がりを有する三次元の配線14によってインダクタの環状配線12を跨いて接続している。
【0006】
同図(b)は、エアブリッジを繰返して螺旋状のインダクタを形成している。図8は、図7(b)のX−X’方向における断面図を示している。基板11に格子状に堆積された絶縁膜16によって金属配線膜12がエアブリッジを形成する。エアブリッジによって螺旋の中心部と外側の配線13とが接続される。
【0007】
同図3は、スパイラルインダクタの中央部と外側の配線13とを、第2層の配線膜15を使用して接続している。
【0008】
図7(a)のタイプのエアブリッジを用いたインダクタは、線間容量の低減が期待できる。図7(b)のタイプのエアブリッジを用いたインダクタは、基板に対しての寄生容量の低減が期待できる。図7(c)の多層(2層)配線膜のタイプは、通常の配線形成工程中でインダクタを形成することを期待できる。
【0009】
【発明が解決しようとする課題】
しかしながら、2層配線タイプでは、図7(c)のスパイラルインダクタの螺旋の中心部と外側配線とを接続するクロスオーバ部の容量がインダクタ成分を弱めるので、大きいインダクタを得るためには大きい面積を必要とする。また、上記容量成分、インダクタの金属配線膜の抵抗、あるいはコンタクトでの損失のため、Kuバンド、Xバンド等の高周波帯でのインダクタを作りにくい。
【0010】
これに対し、エアブリッジタイプでは、2層配線のクロスオーバ部の容量が低減でき、特に、図7(b)のタイプでは対地容量も低減できるが、クロスオーバ部は依然として存在し、容量は残る。また、ブリッジの橋脚間からクロスオーバ部を出すため、レイアウト設計における自由度が低下する。
【0011】
図9は、スパイラルインダクタの等価回路を示している。同図において、キャパシタC21は第1及び第2のクロスオーバ部のキャパシタンス、キャパシタC22及びC23は配線と基板間のキャパシタンス、抵抗R21は配線のスパイラル配線の抵抗分、インダクタL21はスパイラル配線によるインダクタンス分である。この等価回路を解析すると、例えば、使用周波数が10GHz程度になると、スパイラルインダクタを確実にインダクタンスとして動作させるためには可及的にキャパシタンス分を減らす必要があることが判る。
【0012】
また、キャパシタCは通常MIM型構造で形成されるが、誘電体として200nmのSiN膜を用いる場合、400μm2 の面積を必要とする。抵抗Rは、イオン注入によって形成される場合と、金属膜で形成される場合とがあるが、抵抗値と抵抗に消費される面積とは密接な関連がある。抵抗値が大きいと配線を引回すためにレイアウト設計の自由度が低下する。
【0013】
また、1段のFETアンプ毎に抵抗R及びキャパシタCが必要である。3段増幅器や4段増幅器では、チップに占める自己バイアス回路の面積が15〜25%にもなる。
【0014】
よって、本発明の目的は、特性的に良好でレイアウトの自由度も高いインダクタを有するモノリシックマイクロ波集積回路を提供することを目的とする。
【0015】
また、本発明の他の目的は、キャパシタと抵抗とによって消費されるチップの面積を減少し得るモノリシックマイクロ波集積回路を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するため、本発明のモノリシック集積回路は、
絶縁性基板上に電気回路を形成するモノリシック集積回路であって、
前記基板を一面から他面に貫通する貫通孔の内部を抵抗材料によって埋設して形成される抵抗素子と、
前記基板の一面側で前記抵抗素子の一端と接続するように形成される前記電気回路の第1の配線膜と、
前記基板の他面側で前記抵抗素子の他端と接続するように形成される前記電気回路の第2の配線膜と、
前記基板の前記一面に形成され、前記第1の配線膜に接続される上部キャパシタ電極膜と、
前記基板の前記他面の前記キャパシタ電極膜に対向する部分に、前記基板をキャパシタの所要の誘電体層の膜厚とするために形成される第1の溝穴と、
前記第1の溝穴の表面に形成され、前記第2の配線膜に接続される下部キャパシタ電極膜と、
を備えることを特徴とする。
【0017】
また、本発明のモノリシック集積回路は、
絶縁性基板上に電気回路を形成するモノリシック集積回路であって、
前記基板の一面に不純物注入によって部分的に形成される抵抗素子領域と、
前記基板の他面側に形成され、底部が前記抵抗素子領域に至る深さの第1の溝穴と、
前記基板の一面側で前記抵抗素子領域の一端と接続するように形成される前記電気回路の第1の配線膜と、
前記基板の他面側で前記抵抗素子領域の他端と接続するように形成される前記電気回路の第2の配線膜と、
前記基板の前記一面に形成され、前記第1の配線膜に接続される上部キャパシタ電極膜と、
前記基板の前記他面の前記キャパシタ電極膜に対向する部分に、前記基板をキャパシタの所要の誘電体層の膜厚とするために形成される第2の溝穴と、
前記第2の溝穴の表面に形成され、前記第2の配線膜に接続される下部キャパシタ電極膜と、
を備えることを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図1は、ガリウム砒素等の絶縁性集積回路基板上に形成されたモノリシックマイクロ波集積回路のインダクタLの部分の形成例を示している。同図において、図7と対応する部分には同一符号を付している。
【0020】
図1(a)は、インダクタLの部分の上面図であり、従来と同様に基板11の表面にスパイラルインダクタが形成されている。従来と異なるのは、螺旋の中心部と外側の配線13とが基板11の裏面を使用して接続される点にある。
【0021】
同(b)はインダクタ部分の断面図である。基板11には、スパイラルインダクタの中心部の下部に貫通孔21aが形成される。また、外側の配線13の下部に貫通孔21bが形成される。貫通孔21a及び21bは裏面側の堆積あるいはメッキされた金属配線膜22aによって埋設され、配線膜22aによってインダクタLの中心部と外側の配線13とが接続される。基板11の裏面の他の部分には、必要により金属膜22bが形成される。
【0022】
同(c)は、インダクタ部分の底面図である。インダクタをと外側の配線を接続する配線膜22aの周囲には、絶縁スペースを介して金属膜22bが形成されている。金属膜22bは、必要により形成されるもので、例えば、接地電位の確保やチップのハンダ付用として使用される。
【0023】
図2は、上記構成のスパイラルインダクタの製造プロセスの例を示している。
【0024】
まず、基板11の上面に配線膜用の金属を堆積し、スパイラルインダクタンスのマスクを使用してパターニングを行う(図2(a))。基板11の裏面にレジスト31を塗布し、貫通孔のパターンを投影し、現像してエッチング用マスクを形成する(図2(b))。このマスクを使用して基板11のスパッタエッチングを行い、基板11の表面に至る貫通孔21a及び21bを形成する。貫通孔21a及び21bによって表面の配線膜12及び13の下部が露出される(図2(c))。
【0025】
基板11の裏面に配線用の金属22を堆積し(図2(d))、裏面配線のマスクを用いてパターニングする。上述した螺旋中心部と外側配線13とを接続する配線膜22aと、その他の配線22bが得られる(図2(e))。
【0026】
図3は、上述したスパイラルインダクタの他の製造プロセスを説明する図である。同図において、図2と対応する部分には同一符号を付している。
【0027】
まず、基板11にレジスト31を塗布し、貫通孔のパターンを露光し、現像して、貫通孔のマスクを形成する(図3(a))。このマスクを用いてスパッタエッチング(異方性エッチング)によって、基板11に貫通孔21a及び21bを形成する(図3(b))。基板11の表面に配線用の金属を堆積する。堆積された金属膜をスパイラルインダクタのマスクを用いてパターニングする(図3(c))。必要により、基板を裏面から機械研磨し、基板の厚さを適当な厚さにする。例えば、625μmの基板を研磨(ラッピング)によって150μmとする(図3(d))。基板の裏面に蒸着あるいはメッキ等によって配線用の金属を堆積する。形成された配線膜をパターニングして、螺旋中心部と外側配線13とを接続する配線膜22aと、その他の配線22bを得る(図3(e))。
【0028】
このように構成されたインダクタLは、
(1) 螺旋部を跨ぐ配線部分(クロスオーバ部)が表面側にない。
(2) クロスオーバ部を基板の裏面に設けるため、回路レイアウトの自由度が向上する。
(3) 素子分離を行い易い。
(4) クロスオーバ部でのキャパシタンスがない。
【0029】
(5) インダクタのパターンが単一パターンで形成されるのでコンタクト抵抗がなく、ロスの少ない高インダクタンスが得られる。
【0030】
図4は、他の発明の実施の形態を示している。同図においては、基板11の表面に電極部41a及び配線部41bからなる電極41が形成される。この電極部41bに対応する基板11の裏面は、エッチングされて溝42が形成される。また、配線部41bに対応する基板11の裏面には溝43が形成される。配線部41bと溝43間には貫通孔44が形成される。貫通孔44内は抵抗材料の金属で埋設され、抵抗45が形成される。また、貫通孔44の金属による埋設に変えて基板11への不純物注入によって基板11を部分的に抵抗化し、抵抗45を形成することができる。基板11の裏面には配線用の金属46が蒸着やメッキによって堆積される。従って、溝42には、配線膜41a、基板11、及び配線膜46からなるMIM構造のキャパシタCが形成される。この金属膜46は接地系を形成し、必要により、パターニングされる。
【0031】
図5は、上述した抵抗及びキャパシタを製造するプロセスを説明するものである。
まず、半導体チップのウェーハを製造(ウェーハメイク)するときに、抵抗Rのレイアウト部に基板11の表面から穴を開け、抵抗体となる金属を埋込む。上述したように、抵抗Rのレイアウト部にイオン注入し、基板の一部を抵抗化しても良い(図5(a))。
【0032】
基板11の表面に蒸着等によって金属膜41を堆積する。この金属膜をパターニングしてキャパシタの上部電極41a及び抵抗との接続部分41bを形成する(図5(a))。
【0033】
表面側の素子形成の終了後、基板の裏面側からテーパを有する穴を形成する。この穴は抵抗部及びキャパシタ部に形成される。抵抗部の穴43の深さと、キャパシタ部の穴42の深さとを別々に設定する。例えば、抵抗部の穴43の深さ抵抗部分の下部に到達するように、また、キャパシタ部分の穴42の深さは基板11を誘電体(ガリウム砒素εr =12.4)として所望のキャパシタンスが得られるように考慮される。キャパシタ部分と抵抗部分の穴の深さの相違は、例えば、エッチングのマスクとなるレジスト膜厚を部分的に変えることにより、あるいは、マスクを変えて二段階でエッチングすること等により、行われる(図5(c))。
【0034】
基板11の裏面に配線用の金属46を蒸着あるいはメッキすることによって、基板11の溝穴42にキャパシタの下部電極46aが形成され、キャパシタCを得る。また、溝穴43に抵抗45を図示しない電気回路に接続する配線46bを得る(図5(d))。
【0035】
なお、イオン注入層を抵抗として使用する場合は、オーミック接触となるものを上部金属41及び下部金属46とする。
【0036】
上述したような、キャパシタ及び抵抗の構成は、従来のように抵抗・キャパシタを形成するための基板表面領域の消費を減らす。チップ上の素子数も少なくなり、レイアウトの自由度が増す。
【0037】
キャパシタ及び抵抗の構成は、先に述べたトランジスタの自己バイアス回路として使用できる。また、モノリシック集積回路は、複数の回路、例えば多段増幅器を含むが、各段間の整合回路として上記キャパシタ及び抵抗を使用することが可能である。こうした場合には、従来構成の増幅器や整合回路と比べてチップの消費面積を約20%減らすことが可能となる。
【0038】
【発明の効果】
以上説明したように、本発明のモノリシック集積回路は絶縁基板に貫通孔や溝穴を形成し、これを利用して受動素子を立体的に配置する。このため、素子のレイアウト設計の自由度が高い。インダクタに使用した場合には、寄生容量が少ないので非常に高い周波帯で使用できる。抵抗及びキャパシタに使用した場合には、消費面積を大幅に減らすことが可能となる。
【図面の簡単な説明】
【図1】本発明のモノリシック集積回路のインダクタンス部の構造を説明する説明図であり、図1(a)はインダクタンス部の上面図、同(b)はインダクタンス部の断面図、同(c)はインダクタンス部の底面図である。
【図2】図2(a)〜同(e)は、図1に示すインダクタンス部の製造過程を説明するプロセス図である。
【図3】図3(a)〜同(e)は、インダクタンス部の他の製造過程の例を説明するプロセス図である。
【図4】本発明のモノリシック集積回路の抵抗部及びキャパシタ部の構造を説明する説明図である。
【図5】図5(a)〜同(e)は、図4に示す抵抗部及びキャパシタ部の製造過程を説明するプロセス図である。
【図6】高周波増幅回路の例を示す回路図である。
【図7】図7(a)〜同(c)は、スパイラルインダクタの例を示す説明図である。
【図8】図7(b)のエアブリッジを説明する断面図である。
【図9】スパイラルインダクタの等価回路を示す回路である。
【符号の説明】
11 ガリウム砒素基板
12 螺旋配線
13 外側配線
21a、21b 貫通孔
22a、22b 裏面側配線膜
41 電極配線
41a 電極部
41b 配線部
42、43 溝穴
44 貫通孔
45 抵抗
46 裏面配線膜
Claims (7)
- 絶縁性基板上に電気回路を形成するモノリシック集積回路であって、
前記基板を一面から他面に貫通する貫通孔の内部を抵抗材料によって埋設して形成される抵抗素子と、
前記基板の一面側で前記抵抗素子の一端と接続するように形成される前記電気回路の第1の配線膜と、
前記基板の他面側で前記抵抗素子の他端と接続するように形成される前記電気回路の第2の配線膜と、
前記基板の前記一面に形成され、前記第1の配線膜に接続される上部キャパシタ電極膜と、
前記基板の前記他面の前記キャパシタ電極膜に対向する部分に、前記基板をキャパシタの所要の誘電体層の膜厚とするために形成される第1の溝穴と、
前記第1の溝穴の表面に形成され、前記第2の配線膜に接続される下部キャパシタ電極膜と、
を備えることを特徴とするモノリシック集積回路。 - 前記貫通孔の深さを設定するために前記基板の他面側に形成される第2の溝穴を、更に備えることを特徴とする請求項1に記載のモノリシック集積回路。
- 絶縁性基板上に電気回路を形成するモノリシック集積回路であって、
前記基板の一面に不純物注入によって部分的に形成される抵抗素子領域と、
前記基板の他面側に形成され、底部が前記抵抗素子領域に至る深さの第1の溝穴と、
前記基板の一面側で前記抵抗素子領域の一端と接続するように形成される前記電気回路の第1の配線膜と、
前記基板の他面側で前記抵抗素子領域の他端と接続するように形成される前記電気回路の第2の配線膜と、
前記基板の前記一面に形成され、前記第1の配線膜に接続される上部キャパシタ電極膜と、
前記基板の前記他面の前記キャパシタ電極膜に対向する部分に、前記基板をキャパシタの所要の誘電体層の膜厚とするために形成される第2の溝穴と、
前記第2の溝穴の表面に形成され、前記第2の配線膜に接続される下部キャパシタ電極膜と、
を備えることを特徴とするモノリシック集積回路。 - 前記第1の溝穴は、前記抵抗素子領域の深さを設定するために形成される、ことを特徴とする請求項3に記載のモノリシック集積回路。
- 前記基板上に形成されたトランジスタをさらに備える、ことを特徴とする請求項1乃至請求項4のいずれかに記載のモノリシック集積回路。
- 前記電気回路は、前段回路と後段回路との整合を図る整合回路として用いられる、ことを特徴とする請求項1乃至請求項4のいずれかに記載のモノリシック集積回路。
- 前記電気回路は、自己バイアス回路として用いられる、ことを特徴とする請求項1乃至請求項4のいずれかに記載のモノリシック集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12175396A JP3719774B2 (ja) | 1996-05-16 | 1996-05-16 | モノリシック集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12175396A JP3719774B2 (ja) | 1996-05-16 | 1996-05-16 | モノリシック集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09307059A JPH09307059A (ja) | 1997-11-28 |
JP3719774B2 true JP3719774B2 (ja) | 2005-11-24 |
Family
ID=14819041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12175396A Expired - Fee Related JP3719774B2 (ja) | 1996-05-16 | 1996-05-16 | モノリシック集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3719774B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6261908B1 (en) * | 1998-07-27 | 2001-07-17 | Advanced Micro Devices, Inc. | Buried local interconnect |
JP4724571B2 (ja) * | 2006-02-24 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 半導体抵抗素子及び半導体抵抗素子を有するモジュール |
KR100824635B1 (ko) * | 2006-09-13 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 시스템 인 패키지를 이용한 인덕터 제조 방법 |
-
1996
- 1996-05-16 JP JP12175396A patent/JP3719774B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09307059A (ja) | 1997-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5478773A (en) | Method of making an electronic device having an integrated inductor | |
US6429504B1 (en) | Multilayer spiral inductor and integrated circuits incorporating the same | |
US6002161A (en) | Semiconductor device having inductor element made of first conductive layer of spiral configuration electrically connected to second conductive layer of insular configuration | |
US5936298A (en) | Method for realizing magnetic circuits in an integrated circuit | |
US7183625B2 (en) | Embedded MIM capacitor and zigzag inductor scheme | |
US6281778B1 (en) | Monolithic inductor with magnetic flux lines guided away from substrate | |
US7348654B2 (en) | Capacitor and inductor scheme with e-fuse application | |
KR19980032338A (ko) | 금속충전바이어플러그를 사용하여 vlsi 커패시터와 고품질인자 vlsi 인덕터를 제조하는 방법 | |
JPH0582736A (ja) | インダクタ | |
KR100929125B1 (ko) | 반도체 기판에 형성되는 박막 다층 하이 q 변압기 | |
US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
US6806793B2 (en) | MLC frequency selective circuit structures | |
JP2978471B2 (ja) | 低インダクタンス超電導集積回路とその製造方法 | |
US5459633A (en) | Interdigital capacitor and method for making the same | |
KR100395182B1 (ko) | 수동소자를갖는박막구조체를구비하는전자부품 | |
JP3719774B2 (ja) | モノリシック集積回路 | |
JP3578644B2 (ja) | 半導体装置 | |
KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
US6853079B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
JPH0661058A (ja) | 半導体集積回路装置 | |
US20020028557A1 (en) | Radio frequency integrated circuit and method for manufacturing the same | |
KR100218676B1 (ko) | 스피럴 인덕터의 구조 | |
US6952044B2 (en) | Monolithic bridge capacitor | |
US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect | |
US20020125575A1 (en) | Semiconductor device and method of producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |