JP3717845B2 - リング発振器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、クロック回路に広く用いられる発振器に関し、特に集積化に向き高周波での発振が可能なリング発振器に関するものである。
【０００２】
【従来の技術】
図１３は、従来のリング発振器の構成例のブロック図である（参考文献：S.Finocchiaro他「Design of bipolar RF ring oscillators」Proceedings of 1999International Conference on Electronics, Circuits and Systems,p.35l-358）。この回路は、単位増幅器１ｄ、単位増幅器２ｄ、出力バッファ３ｄから構成されている。単位増幅器の数、すなわちリング発振器の段数は２段である場合を示しており、単位増幅器１ｄ，２ｄは差動信号入力／差動信号出力タイプを例示している。発振周波数制御端子４ｄは各単位増幅器１ｄ，２ｄの電流源に接続されており、その電流源の電流値を制御することによりリング発振器の発振周波数を制御することが可能である。５ｄ，６ｄはＣＬＫ出力端子である。
【０００３】
図１４は、図１３で示したリング発振器を構成する従来の単位増幅器の回路図である。図１４においてトランジスタ１１ｄ及び電流源１３ｄはエミッタフォロア回路を構成しており、トランジスタ１２ｄ及び電流源１４ｄは別のエミッタフォロア回路を構成している。一方、トランジスタ１５ｄ、トランジスタ１６ｄ、抵抗器１８ｄ、抵抗器１９ｄ及び可変電流源１７ｄは差動増幅器を構成している。両エミッタフォロア回路のエミッタ出力は差動増幅器の両トランジスタ１５ｄ，１６ｄのべースに入力されている。２０ｄ，２１ｄは入力端子、２２ｄ，２３ｄは出力端子、２４ｄは発振周波数制御端子、２５ｄは電源端子である。
【０００４】
図１５は、図１４で示した従来の単位増幅器の回路機能をモデル化した模式図である。図１５において、入力端子２０ｄ，２１ｄからの入力信号は、エミッタフォロア回路５ｌｄ，５２ｄに入力され、差動増幅器５３ｄに送出される。なお、エミッタフォロア回路５ｌｄ，５２ｄの反転出力は図１４におけるトランジスタ１１ｄ、１２ｄのコレクタ端子を意味している。従来例では、トランジスタ１１ｄ，１２ｄのコレクタ端子は接地されており、エミッタフォロア回路５ｌｄ，５２ｄの反転出力は差動増幅器５３ｄの動作に何ら影響を及ぼさない。なお、図１５では説明のため抵抗器１８ｄ，１９ｄを独立に記載したが、図１４で説明したようにこの抵抗器１８ｄ，１９ｄも差動増幅器５３ｄの構成要素である。
【０００５】
図１６は、図１４に示した従来の単位増幅器の各部の動作を示すタイムチャートである。図１３に示した差動信号入力／差動信号出力タイプの単位増幅器を用いた２段のリング発振器では、信号は単位増幅器１ｄから単位増幅器２ｄへ通過した後、単位増幅器１ｄの反転入力側に入力され単位増幅器２ｄを通過し、再び単位増幅器１ｄの非反転入力側に入力され一周する。従って、ある時刻での各部（ノードＡ〜Ｃ）の位相を観測すると、単位増幅器一つでπ／２（９０度）位相が回転することになる。エミッタフォロア回路５ｌｄ，５２ｄの遅延時間をｔ１、差動増幅器５３ｄの遅延時間をｔ２とすると、従来のリング発振器の発振周波数ｆは、
ｆ＝０．２５／（ｔ１＋ｔ２）
となる。発振周波数を高周波化したい場合には、ｔ１またはｔ２（あるいは両方）を短くすれば良い。
【０００６】
【発明が解決しようとする課題】
このように、従来のリング発振器の発振周波数を高周波化するには、ｔ１またはｔ２（あるいは両方）を短くすれば良い。ｔ１，ｔ２を短くするためには、各デバイスに流す電流を増加させるか、または振幅を小さくする方法が一般に知られている。しかしながら、各デバイスに流す電流値は、デバイスの信頼性を確保するために制限されるため、上限が存在する。また、負荷抵抗を小さくするなどにより振幅を小さくすることにより高周波化が可能であるが、振幅を小さくすると出力バッファの増幅率を増加させる必要があり位相雑音が悪化してしまう。
【０００７】
本発明の目的は、このような従来のリング発振器の発振周波数の高周波化に際しての制限を緩和し、振幅を大きく保ったまま高周波化することが可能なリング発振器を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明は、複数の単位増幅器を多段に環状に接続してなるリング発振器であって、前記単位増幅器が、前段からの出力をベースに入力する一対のトランジスタからなり該各トランジスタのエミッタに電流源が接続された一対のエミッタフォロア回路と、前記一対のエミッタフォロア回路のエミッタ出力をベースに入力し共通エミッタに電流源が接続された一対のトランジスタおよび該各トランジスタのコレクタにそれぞれ接続され中間ノードをもつ負荷抵抗器を具備する差動増幅器とを有し、前記一対のエミッタフォロア回路の各コレクタを、前記差動増幅器の前記各負荷抵抗器の中間ノードにそれぞれ接続したことを特徴とするリング発振器とした。
【００１０】
請求項２に係る発明は、請求項１に係る発明において、前記差動増幅器の電流源が、電流値を外部から制御可能な可変電流源であることを特徴とするリング発振器とした。
【００１１】
請求項３に係る発明は、請求項１に係る発明において、前記差動増幅器の電流源及び前記各エミッタフォロア回路の電流源が、電流値を外部から制御可能な可変電流源であることを特徴とするリング発振器とした。
【００１２】
請求項４に係る発明は、請求項１、２又は３に係る発明において、前記単位増幅器の各トランジスタを、前記ベースをゲート、前記コレクタをドレイン、前記エミッタをソースに代えた電界効果トランジスタに置換したことを特徴とするリング発振器とした。
【００１３】
【発明の実施の形態】
［第１の実施形態］
図１は、リング発振器の第１の実施形態のブロック図である。この回路は、単位増幅器１ａ、単位増幅器２ａ、出力バッファ３ａから構成されている。単位増幅器の数、すなわちリング発振器の段数は２段であり、単位増幅器１ａ，２ａは差動信号入力／差動信号出力タイプである。発振周波数制御端子４ａは各単位増幅器１ａ，２ａの電流源に接続されており、その電流値を制御することによりリング発振器の発振周波数を制御することが可能である。５ａ，６ａはＣＬＫ出力端子である。ここまでは従来のリング発振器と同じである。
【００１４】
図２は、図１に示したリング発振器を構成する単位増幅器の回路図である。図２において、トランジスタ１１ａ及び電流源１３ａはエミッタフォロア回路を構成しており、トランジスタ１２ａ及び電流源１４ａは別のエミッタフォロア回路を構成している。一方、トランジスタ１５ａ、トランジスタ１６ａ、抵抗器２６ａ，２７ａ，２８ａ，２９ａ及び可変電流源１７ａは差動増幅器を構成している。２０ａ，２１ａは入力端子、２２ａ，２３ａは出力端子、２４ａは発振周波数制御端子、２５ａは電源端子である。従来のリング発振器と異なり、第１の実施形態の差動増幅器の負荷抵抗は、抵抗器２６ａ，２７ａの直列接続と、抵抗器２８ａ，２９ａの直列接続とから構成されており、その直列接続の各負荷抵抗の中間ノードには前段のエミッタフォロア回路のトランジスタ１１ａ，１２ａのコレクタ端子が接続される構成となっている。
【００１５】
図３は、図２の単位増幅器の回路機能をモデル化した模式図である。図３において、入力端子２０ａ，２１ａからの入力信号は、エミッタフォロア回路５ｌａ，５２ａに入力され、差動増幅器５３ａに送出される。なお、エミッタフォロア回路５ｌａ，５２ａの反転出力は図２におけるトランジスタ１１ａ，１２ａのコレクタ端子を意味している。従来例では、トランジスタ１１ｄ，１２ｄのコレクタ端子は接地されており、エミッタフォロア回路５ｌｄ，５２ｄの反転出力は差動増幅器５３ｄの動作に何ら影響を及ぼさなかった。これに対して、第１の実施形態では、トランジスタ１１ａ，１２ａのコレクタ端子は差動増幅器５３ａの負荷抵抗（抵抗器２６ａ，２７ａ）、負荷抵抗（抵抗器２８ａ，２９ａ）の各々の中間ノードに接続されるため、エミッタフォロア回路５ｌａ，５２ａの反転出力は差動増幅器５３ａの動作に影響を及ぼすことになる。次にこれを説明する。
【００１６】
図４は、図２の単位増幅器の各部の動作を示すタイムチャートである。図１に示した差動信号入力／差動信号出力タイプの単位増幅器を用いた２段のリング発振器では、信号は単位増幅器１ａから単位増幅器２ａへ通過した後、単位増幅器１ａの反転入力側に入力され単位増幅器２ａを通過し、再び単位増幅器１ａの非反転入力側に入力され一周する。従って、ある時刻での各部（ノードＡ〜Ｃ）の位相を観測すると、単位増幅器一つでπ／２（９０度）位相が回転することになる。エミッタフォロア回路５１ａ，５２ａの遅延時間をｔ３、差動増幅器５３ａの遅延時間をｔ４とすると、第１の実施形態の発振周波数ｆは、
ｆ＝０．２５／（ｔ３＋ｔ４）
となる。
【００１７】
ここで、エミッタフォロア回路５１ａ，５２ａの遅延時間ｔ３は従来のリング発振器での遅延時間ｔ１とほぼ等しい（ｔ１＝ｔ３）。これに対して、差動増幅器５３ａの出力には、エミッタフォロア回路５１ａ，５２ａの反転出力の一部が負荷抵抗の抵抗分割経由で加算される。例えばノードＣ（差動増幅器５３ａ出力）における位相関係に着目すると、位相が先行するノードＢ（エミッタフォロア回路５ｌａ出力＝エミッタフォロア回路５２ａ反転出力）の信号が一部ノードＣに加算される。このため、本来の差動増幅器５３ａの遅延時間が従来例と同じｔ２であるのに対して、第１の実施形態での差動増幅器５３ａの遅延時間はｔ４に短縮される（ｔ２＞ｔ４）。結果として、第１の実施形態の発振周波数は、従来のリング発振器と比較して同じ電流条件にてより高周波化されることになる。なお、従来のリング発振器において差動増幅器５３ｄの負荷抵抗を小さくして高周波化する場合にはこれに比例して振幅が小さくなってしまう問題を生ずるが、第１の実施形態では負荷抵抗を小さくせずに高周波化が可能であるため、高周波化による振幅の減少を抑圧することが可能である。
【００１８】
図５は、リング発振器の第１の実施形態の振幅と発振周波数の関係を示す図である。計算には実際のデバイスのパラメータを使用し、エミッタフォロア回路５１ａ，５２ａ及び差動増幅器５３ａの電流値は一定とした。抵抗器２６ａ，２８ａの抵抗値をＲ１、抵抗器２７ａ，２８ａの抵抗値をＲ２とし、抵抗分割比（ＦＦ率）を、
ＦＦ率＝（Ｒ１／（Ｒ１＋Ｒ２））×１００
で定義する。従来のリング発振器ではＦＦ率＝０％であり、第１の実施形態でＲ１＝Ｒ２と選んだ場合にはＦＦ率＝５０％となる。図５にはそれぞれのＦＦ率について負荷抵抗を変化させた場合の振幅と発振周波数をプロットしている。図５に示すように、発振周波数を高くすると振幅が小さくなるトレードオフ関係が見られるが、第１の実施形態（ＦＦ率５０％）では、従来例（ＦＦ率０％）と比較してこのトレードオフ関係が緩和されており、発振周波数を高く設計しても振幅を大きく保つことが可能であることがわかる。また、第１の実施形態では、ＦＦ率を設計することにより、発振周波数と振幅とを用途に合致するように設計することが可能である。
【００１９】
［参考例］
図６は、リング発振器の参考例を示すブロック図である。この回路は、単位増幅器１ｂ、単位増幅器２ｂ、出力バッファ３ｂから構成されている。単位増幅器の数、すなわちリング発振器の段数は２段であり、単位増幅器１ｂ，２ｂは差動信号入力／差動信号出力タイプである。発振周波数制御端子４ｂは各単位増幅器１ｂ，２ｂの電流源に接続されており、その電流値を制御することによりリング発振器の発振周波数を制御することが可能である。５ｂ，６ｂはＣＬＫ出力端子である。ここまでは第１の実施形態と同じである。
【００２０】
図７は、図６に示したリング発振器を構成する単位増幅器の回路図である。図７において、トランジスタ１１ｂ及び電流源１３ｂはエミッタフォロア回路を構成しており、トランジスタ１２ｂ及び電流源１４ｂは別のエミッタフォロア回路を構成している。一方、トランジスタ１５ｂ、トランジスタ１６ｂ、抵抗器２６ｂ，２８ｂ及び可変電流源１７ｂは差動増幅器を構成している。２０ｂ，２１ｂは入力端子、２２ｂ，２３ｂは出力端子、２４ｂは発振周波数制御端子、２５ｂは電源端子である。前記した第１の実施形態と異なり、参考例では、差動増幅器の負荷抵抗（抵抗器２６ｂ，２８ｂ）とトランジスタ１５ｂ，１６ｂのコレクタが接続されるノードに前段のエミッタフォロア回路のトランジスタ１１ｂ，１２ｂのコレクタ端子が接続される構成となっている。言い換えると、参考例は、第１の実施形態における抵抗分割比（ＦＦ率）を１００％とした場合に相当する。
【００２１】
図８は、図７に示した単位増幅器の回路機能をモデル化した模式図である。図８において、入力端子２０ｂ，２１ｂからの入力信号は、エミッタフォロア回路５１ｂ，５２ｂに入力され、差動増幅器５３ｂに送出される。なお、エミッタフォロア回路５１ｂ，５２ｂの反転出力は図７におけるトランジスタ１１ｂ，１２ｂのコレクタ端子を意味している。第１の実施形態では、エミッタフォロア回路５１ｂ，５２ｂの反転出力は負荷抵抗の中間ノードに接続されていたが、参考例では、エミッタフォロア回路５１ｂ，５２ｂの反転出力は負荷抵抗（抵抗器２６ｂ，２８ｂ）の出力端子（２２ｂ，２３ｂ）側に接続されている。この結果、エミッタフォロア回路５１ｂ，５２ｂの反転出力が差動増幅器５３ｂの動作に影響を及ぼす影響を最大にできる。
【００２２】
図９は、図７に示した単位増幅器の各部の動作を示すタイムチャートである。図６に示した差動信号入力／差動信号出力タイプの単位増幅器を用いた２段のリング発振器では、信号は単位増幅器１ｂから単位増幅器２ｂへ通過した後、単位増幅器１ｂの反転入力側に入力され単位増幅器２ｂを通過し、再び単位増幅器１ｂの非反転入力側に入力され一周する。従って、ある時刻での各部（ノードＡ〜Ｃ）の位相を観測すると、単位増幅器一つでπ／２（９０度）位相が回転することになる。エミッタフォロア回路５１ｂ，５２ｂの遅延時間をｔ５、差動増幅器５３ｂの遅延時間をｔ６とすると、参考例の発振周波数ｆは、
ｔ＝０．２５／（ｔ５＋ｔ６）
となる。
【００２３】
ここで、エミッタフォロア回路５１ｂ，５２ｂの遅延時間ｔ５は第１の実施形態での遅延時間ｔ３とほぼ等しい（ｔ３＝ｔ５）。これに対して、差動増幅器５３ｂの出力には、エミッタフォロア回路５１ｂ，５２ｂの反転出力が直接加算される。例えばノードＣ（差動増幅器５３ｂ出力）における位相関係に着目すると、位相が先行するノードＢ（エミッタフォロア回路５１ｂ出力＝エミッタフォロア回路５２ｂ反転出力）の信号がＣに電流加算される。このため、本来の差動増幅器５３ｂの遅延時間が従来例と同じｔ２であるのに対して、参考例の差動増幅器５３ｂの遅延時間はｔ６に短縮される（ｔ２＞ｔ６）。結果として、参考例の発振周波数は、従来のリング発振器と比較して同じ電流条件にてより高周波化されることになる。
【００２４】
従来のリング発振器においては差動増幅器５３ｄの負荷抵抗を小さくして高周波化する場合にはこれに比例して振幅が小さくなってしまう問題を生ずるが、参考例では負荷抵抗を小さくせずに高周波化が可能であるため、高周波化による振幅の減少を抑圧することが可能である。
【００２５】
図１０は、リング発振器の参考例の振幅と発振周波数の関係を示す図である。計算には実際のデバイスのパラメータを使用し、エミッタフォロア回路５ｌｂ，５２ｂ及び差動増幅器５３ｂの電流値は一定とした。参考例は、ＦＦ率１００％と示したプロットに対応する。比較のため、従来のリング発振器（ＦＦ率＝０％）、第１の実施形態でＲ１＝Ｒ２と選んだ場合（ＦＦ率＝５０％）も掲載した。図１０に示すように、発振周波数を高くすると振幅が小さくなるトレードオフ関係が見られるが、参考例（ＦＦ率１００％）では、従来例（ＦＦ率０％）及び第１の実施形態（ＦＦ率５０％）と比較してこのトレードオフ関係が緩和されており、発振周波数を高く設計しても振幅を大きく保つことが可能であることがわかる。ただし、大きい振幅を得ることが優先する応用に対しては、第１の実施形態が適当な場合も考えられる。
【００２６】
［第２の実施形態］
図１１は、リング発振器の第２の実施形態のブロック図である。この回路は、単位増幅器１ｃ、単位増幅器２ｃ、出力バッファ３ｃから構成されている。単位増幅器の数、すなわちリング発振器の段数は２段であり、単位増幅器１ｃ，２ｃは差動信号入力／差動信号出力タイプである。発振周波数制御端子４ｃは各単位増幅器１ｃ，２ｃの電流源に接続されており、その電流値を制御することによりリング発振器の発振周波数を制御することが可能である。５ｃ，６ｃはＣＬＫ出力端子である。ここまでは第１の実施形態および参考例と同じである。
【００２７】
図１２は、図１１に示したリング発振器を構成する単位増幅器の回路図である。第２の実施形態は、第１の実施形態におけるエミッタフォロア回路の電流源１３ａ，１４ａを可変電流源４１ｃ，４２ｃに置き換えた構成である。第１の実施形態ではリング発振器の発振周波数は可変電流源１７ａで制御されるのに対して、参考例では可変電流源１７ｃ，４１ｃ，４２ｃで制御される。第１の実施形態では、エミッタフォロア回路の遅延時間ｔ３は従来例の遅延時間ｔ１と等しいが、第２の実施形態では、エミッタフォロア回路の遅延時間を可変電流源４１ｃ，４２ｃの調整により変化させることができる。この結果、第２の実施形態では、発振周波数の可変範囲を第１の実施形態よりも拡大することができる。
【００２８】
［その他の実施形態］
なお、以上の第１の実施形態、参考例および第２の実施形態では、トランジスタとしてバイポーラトランジスタを使用したが、電界効果トランジスタを使用することもできる。この場合は、バイポーラトランジスタのベース、エミッタ、コレクタの接続点に、電界効果トランジスタのゲート、ソース、ドレインをそれぞれ接続すればよい。
【００２９】
【発明の効果】
以上説明したように、本発明のリング発振器は、振幅を維持したまま、発振周波数を高周波化することができるという利点がある。
【図面の簡単な説明】
【図１】 リング発振器の第１の実施形態のブロック図である。
【図２】 図１のリング発振器を構成する単位増幅器の回路図である。
【図３】 図２の単位増幅器の回路機能をモデル化した模式図である。
【図４】 図２の単位増幅器の各部の動作を示すタイムチャートである。
【図５】 図１のリング発振器の振幅と発振周波数の関係を示す図である。
【図６】 リング発振器の参考例のブロック図である。
【図７】 図６のリング発振器を構成する単位増幅器の回路図である。
【図８】 図７の単位増幅器の回路機能をモデル化した模式図である。
【図９】 図７の単位増幅器の各部の動作を示すタイムチャートである。
【図１０】 図６のリング発振器の振幅と発振周波数の関係を示す図である。
【図１１】 リング発振器の第２の実施形態のブロック図である。
【図１２】 図１１のリング発振器を構成する単位増幅器の回路図である。
【図１３】 従来のリング発振器のブロック図である。
【図１４】 図１３のリング発振器を構成する単位増幅器の回路図である。
【図１５】 図１３の単位増幅器の回路機能をモデル化した模式図である。
【図１６】 図１３の単位増幅器の各部の動作を示すタイムチャートである。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ：単位増幅器
２ａ，２ｂ，２ｃ，２ｄ：単位増幅器
３ａ，３ｂ，３ｃ，３ｄ：出力バッファ
４ａ，４ｂ，４ｃ，４ｄ：発振周波数制御端子
５ａ，５ｂ，５ｃ，５ｄ：ＣＬＫ出力端子
６ａ，６ｂ、６ｃ，６ｄ：ＣＬＫ出力端子
１１ａ，１１ｂ，１１ｃ，１１ｄ：トランジスタ
１２ａ，１２ｂ，１２ｃ，１２ｄ：トランジスタ
１３ａ，１３ｂ，１３ｄ：電流源
１４ａ，１４ｂ，１４ｄ：電流源
１５ａ，１５ｂ，１５ｃ，１５ｄ：トランジスタ
１６ａ，１６ｂ，１６ｃ，１６ｄ：トランジスタ
１７ａ，１７ｂ，１７ｃ，１７ｄ：可変電流源
１８ｄ：抵抗器
１９ｄ：抵抗器
２０ａ，２０ｂ，２０ｃ，２０ｄ：入力端子
２１ａ，２１ｂ，２１ｃ，２１ｄ：入力端子
２２ａ，２２ｂ，２２ｃ，２２ｄ：出力端子
２３ａ，２３ｂ，２３ｃ，２３ｄ：出力端子
２４ａ，２４ｂ，２４ｃ，２４ｄ：発振周波数制御端子
２５ａ，２５ｂ，２５ｃ，２５ｄ：電源端子
２６ａ，２６ｂ，２６ｃ：抵抗器
２７ａ，２７ｃ：抵抗器
２８ａ，２８ｂ，２８ｃ：抵抗器
２９ａ，２９ｃ：抵抗器
４１ｃ：可変電流源
４２ｃ：可変電流源
５１ａ，５１ｂ，５１ｃ，５１ｄ：エミッタフォロア回路
５２ａ，５２ｂ，５２ｃ，５２ｄ：エミッタフォロア回路
５３ａ，５３ｂ，５３ｃ，５３ｄ：差動増幅器

Claims (4)

1. 複数の単位増幅器を多段に環状に接続してなるリング発振器であって、
   前記単位増幅器が、前段からの出力をベースに入力する一対のトランジスタからなり該各トランジスタのエミッタに電流源が接続された一対のエミッタフォロア回路と、前記一対のエミッタフォロア回路のエミッタ出力をベースに入力し共通エミッタに電流源が接続された一対のトランジスタおよび該各トランジスタのコレクタにそれぞれ接続され中間ノードをもつ負荷抵抗器を具備する差動増幅器とを有し、
   前記一対のエミッタフォロア回路の各コレクタを、前記差動増幅器の前記各負荷抵抗器の中間ノードにそれぞれ接続したことを特徴とするリング発振器。
2. 請求項１に記載のリング発振器において、
   前記差動増幅器の電流源は、電流値を外部から制御可能な可変電流源であることを特徴とするリング発振器。
3. 請求項１に記載のリング発振器において、
   前記差動増幅器の電流源及び前記各エミッタフォロア回路の電流源は、電流値を外部から制御可能な可変電流源であることを特徴とするリング発振器。
4. 請求項１、２又は３に記載のリング発振器において、
   前記単位増幅器の各トランジスタを、前記ベースをゲート、前記コレクタをドレイン、前記エミッタをソースに代えた電界効果トランジスタに置換したことを特徴とするリング発振器。

Images