JP3714418B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3714418B2 JP3714418B2 JP2002080645A JP2002080645A JP3714418B2 JP 3714418 B2 JP3714418 B2 JP 3714418B2 JP 2002080645 A JP2002080645 A JP 2002080645A JP 2002080645 A JP2002080645 A JP 2002080645A JP 3714418 B2 JP3714418 B2 JP 3714418B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- output
- transformer
- bias current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＡＣアダプタなどに使用されるスイッチング電源装置に関し、特に待機時の消費電力を低減したスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
出願人は特願２０００−１６５７１９号明細書において、軽負荷時および待機時の消費電力を低減したスイッチング電源装置の発明を提案した。以下、この発明の概要を説明する。
【０００３】
図４にスイッチング電源装置の構成を示す。図４において、ＴＲは１次巻き線Ｌ１と２次巻き線Ｌ２とから構成されるトランスである。この２次巻き線Ｌ２に蓄積されたエネルギーは磁束検出回路１０で検出される。
【０００４】
磁束検出回路１０は２次巻き線Ｌ２と抵抗Ｒ１によってトランスＴＲに蓄積されたエネルギーを電圧信号として検出する。この電圧信号はコンパレータＴＲＣＭＰによって基準電圧Ｖｔと比較され、その出力Ｖ６はフリップフロップＦＦ１をセットする。
【０００５】
２０は二次側回路である。２次巻き線Ｌ２に蓄積されたエネルギーはダイオードＤおよびコンデンサＣで整流、平滑され、負荷Ｚに供給される。負荷Ｚに印可される電圧はフィードバック回路３０で検出される。
【０００６】
すなわち、負荷Ｚにかかる電圧と基準電圧Ｖｒｅｆの差電圧が誤差増幅器ＥＡで検出され、電流指令値Ｖ４としてヒステリシス幅Ｖhysを有するコンパレータＣＳＣＭＰ＊に入力される。
【０００７】
４０は電流ループ回路である。トランスＴＲの１次巻き線Ｌ１に流れる電流は抵抗Ｒｓによって電圧信号Ｖ３に変換され、コンパレータＣＳＣＭＰ＊に入力される。このコンパレータＣＳＣＭＰ＊の出力Ｖ５はフリップフロップＦＦ２をリセットすると共にゲートＧに入力される。
【０００８】
フリップフロップＦＦ１の出力Ｖ７はゲートＧに入力される。ゲートＧの出力はフリップフロップＦＦ２をセットする。このフリップフロップＦＦ２の出力Ｖ２は１次巻き線Ｌ１に流れる電流を制御するスイッチング素子ＳＷを制御すると共にフリップフロップＦＦ１をリセットする。
【０００９】
このような回路は図５に示した電源から電力および各種バイアス電流が供給される。図５において、ＬｓはトランスＴＲに巻かれた補助巻き線である。この補助巻き線Ｌｓに誘起される電圧をダイオードＤｓで整流し、コンデンサＣｓで平滑して電源Ｖｃｃを作る。また、このＶｃｃをバイアス回路５０に有力して各種バイアス電流を作成している。
【００１０】
次に、図６を用いてこのスイッチング電源装置の動作を説明する。スイッチング素子ＳＷがオンになると抵抗Ｒｓに流れる電流が増加してＶ３が上昇する。Ｖ３＝Ｖ４になるとＶ５は高レベルに変化し、ＦＦ２がリセットされてＶ２が低レベルになり、ＳＷはオフになる。２次側巻き線Ｌ２に蓄積されたエネルギーが放電してＩ２が流れ、負荷Ｚ両端の電圧は上昇して、Ｖ４は徐々に低下していく。
【００１１】
トランスＴＲの磁束が全てなくなるとＶ６が低レベルになり、ＦＦ１はセットされてＶ７が高レベルになる。負荷Ｚにはエネルギーが供給されなくなるのでその両端電圧は徐々に低下し、それに応じてＶ４が上昇する。
【００１２】
コンパレータＣＳＣＭＰ＊はヒステリシスコンパレータであるためにＶ４とＶ３の差がヒステリシス幅Ｖｈｙｓに達するまでＶ５は高レベルを維持し、フリップフロップＦＦ２をリセットし続ける。ＳＷの寄生容量と１次巻き線Ｌ１の共振現象によってＶ６は振動するが、フリップフロップＦＦ２がリセットされているので、ＳＷはオフ状態を維持する。
【００１３】
このように、ＳＷが不必要なオン・オフをすることがなくなるので、軽負荷時または無負荷時の損失を低減することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、このようなスイッチング電源装置には次のような課題があった。
【００１５】
図５に示した電源やバイアス回路はスイッチング電源装置が待機中であっても電力を消費する。これらのバイアスはスイッチング電源装置が通常動作時に必要とされる性能に基づいて設定されるので、待機中は過剰性能になり、必要以上に電力を消費してしまうという課題があった。近年、各種法規制が厳しくなり、従来許されていた電力消費も許容されなくなってきた。そのため、待機中の電力消費を低減する要求が強くなってきた。
【００１６】
従って本発明が解決しようとする課題は、待機中の消費電力を低減することができるスイッチング電源装置を提供することにある。
【００１７】
【課題を解決するための手段】
このような課題を解決する本発明は次の通りである。
（１）トランスの１次側に流れる電流をスイッチング素子で制御し、このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、この誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する構成と、前記スイッチング素子を制御する制御回路の各部にバイアスを供給するバイアス回路と、を備えた、スイッチング電源装置において、前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給することを特徴とするスイッチング電源装置。
（２）前記トランスの磁束が前記第１の値以下になったことを表す信号と、前記誤差増幅器の出力が前記第２の値以下であることを表す信号との論理積を演算するアンドゲートを備えることを特徴とする（１）記載のスイッチング電源装置。
（３）前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、この電圧信号と基準電圧とを比較するコンパレータと、このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップとを有することを特徴とする（２）記載のスイッチング電源装置。
（４）前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータを有することを特徴とする（２）または（３）記載のスイッチング電源装置。
（５）前記バイアス回路は、前記第１のバイアス電流を出力するときは前記第１のバイアス電流出力部のみを動作させ、前記第２のバイアス電流を出力するときは前記第１のバイアス電流出力部と第２のバイアス電流出力部とを同時に動作させて、これらのバイアス電流を加算し、外部信号によって制御される電流加算スイッチを具備すると共に、前記第１のバイアス電流出力部および前記第２のバイアス電流出力部はカレントミラー回路で構成されていることを特徴とする（１）ないし（４）記載のスイッチング電源装置。
（６）トランスの１次側に流れる電流を制御するスイッチング素子と、このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、前記誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する制御回路と、前記制御回路の各部にバイアスを供給するバイアス回路とを備えるスイッチング電源装置において、前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、バイアス電流値を低減することを特徴とするスイッチング電源装置。
（７）前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、この電圧信号と基準電圧とを比較するコンパレータと、このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップと、前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータと、前記フリップフロップの出力と前記ヒステリシスコンパレータの出力とが入力されこれらの論理積を前記バイアス回路に出力するアンドゲートと
を備えることを特徴とする（６）記載のスイッチング電源装置。
また、本発明は、トランスＴＲの１次側Ｌ１に流れる電流をスイッチング素子ＳＷで制御し、このトランスの２次側Ｌ２に誘起する電圧と所定の基準電圧Ｖｒｅｆとの差電圧を誤差増幅器で検出して、この誤差増幅器ＥＡの出力電圧に基づいてスイッチング素子ＳＷを制御する構成のスイッチング電源装置であって、２種類のバイアス値を選択して供給することができるバイアス回路２を有し、トランスＴＲの磁束が第１の値以下になってから誤差増幅器ＥＡの出力が第２の値になるまでの間、バイアス回路２により低減された第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給するようにしたものである。消費電力を低減することができる。
【００１８】
さらに、トランスＴＲの磁束が前記第１の値以下になったことを表す信号と、誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号の論理積を演算し、この論理積の値によってバイアス回路２の出力バイアス電流値を選択するようにしたものである。
【００１９】
また、トランスＴＲの２次側Ｌ２の電圧値と所定の基準電圧Ｖｔを比較するコンパレータＴＲＣＭＰと、このコンパレータＴＲＣＭＰの出力によってセットされスイッチング素子ＳＷを制御する信号によってリセットされるフリップフロップＦＦ１とを有し、このフリップフロップＦＦ１の出力をトランスＴＲの磁束が前記第１の値以下になったことを表す信号として用いるようにしたものである。
【００２０】
また、誤差増幅器ＥＡの出力とトランスＴＲの１次側Ｌ１に流れる電流に関連する信号を比較するヒステリシスコンパレータＣＳＣＭＰ＊を有し、このヒステリシスコンパレータＣＳＣＭＰ＊の出力を誤差増幅器ＥＡの出力が前記第２の値以上になったことを表す信号として用いるようにしたものである。
【００２１】
さらに、バイアス回路２は前記第１のバイアス電流を出力する第１のバイアス電流出力部３と、この第１のバイアス電流よりも大きいバイアス電流を出力する第２のバイアス電流出力部５とを具備し、前記第１のバイアス電流を出力するときは第１のバイアス電流出力部３のみを動作させ、前記第２のバイアス電流を出力するときは第１のバイアス電流出力部３と第２のバイアス電流出力部５を同時に動作させて、これらのバイアス電流出力部が出力するバイアス電流を加算して出力するようにしたものである。簡単に構成できる。
【００２２】
また、第１のバイアス電流出力部３および第２のバイアス電流出力部５はカレントミラー回路で構成されていることを特徴としたものである。ＩＣ化が容易である。
【００２３】
さらに、バイアス回路２は外部信号によって制御される電流加算スイッチ４を具備し、この電流加算スイッチ４によって第２のバイアス電流出力部５の動作を制御するようにしたものである。
【００２４】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図１において、１はアンドゲート、２は図５の５０と同様に図１の回路、すなわちスイッチング電源装置の制御回路の各部にバイアスを供給するバイアス回路である。
【００２５】
アンドゲート１にはフリップフロップＦＦ１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５が入力され、これらの論理積Ｖ８をバイアス回路２に出力する。バイアス回路２には通常動作時のバイアスと待機時のバイアスを選択して供給する機能があり、アンドゲート１の出力Ｖ８によってこれらのバイアスを選択して、制御回路のしかるべき部分にバイアス電流を供給する。
【００２６】
次に、図２を用いてこの実施例の動作を説明する。図２のＶ１〜Ｖ７，Ｉ１、Ｉ２は図６と同じなので、説明を省略する。アンドゲート１の出力Ｖ８はＶ５とＶ７の両方が高レベルの時に高レベルになる。
【００２７】
Ｖ６はトランスＴＲの磁束がなくなったときに低レベルになり、フリップフロップＦＦ１をセットする。また、このフリップフロップＦＦ１はスイッチング素子ＳＷをオンにする信号でリセットされるので、フリップフロップＦＦ１の出力Ｖ７が高レベルであることはトランスＴＲに磁束がないことを示している。なお、トランスＴＲの磁束は小さい値なら必ずしもゼロでなくてもよい。
【００２８】
また、Ｖ５は誤差増幅器ＥＡの出力Ｖ４が所定の値になったとき、すなわち負荷Ｚ両端の電圧がＶｒｅｆより所定の値だけ下がったときに低レベルになる。なお、このときスイッチング素子ＳＷはオフなので、Ｖ３＝０である。ＣＳＣＭＰ＊はヒステリシスコンパレータなので、Ｖ３＝Ｖ４になったときにＶ５は高レベルに戻る。従って、Ｖ５は誤差増幅器ＥＡの出力Ｖ４が所定の値になるまでの間高レベルを維持していると言える。
【００２９】
このＶ５とＶ７の論理積をアンドゲート１で演算しているので、アンドゲート１の出力Ｖ８はトランスＴＲの２次側磁束がなくなってから誤差増幅器の出力が所定の値以下になるまでの間（バースト期間）高レベルを維持することになる。
【００３０】
すなわち、アンドゲート１はバースト期間を検出する検出器として動作する。このバースト期間の間バイアス回路２はバイアス電流値を低減して図１回路の所定の場所に供給する。また、バースト期間でない期間、すなわちＶ８が低レベルのときは通常のバイアス電流を供給するようにする。
【００３１】
出力電流が少ない待機時においては、バースト期間とそうでない期間のデューティ比はほぼ１００％である。従って、バイアス電流の値はほぼ低減された電流値になる。そのため、例えば図１に示すような制御回路の消費電流値が従来例では２．６ｍＡであったものが、本実施例によると１．６ｍＡになり、約６２％に削減することができる。
【００３２】
図３にバイアス回路２の構成の一例を示す。このバイアス回路は２つのカレントミラーと１つの電流加算スイッチで構成されている。図３において、３はバースト期間、すなわちバイアス電流を低減するときに用いる低減時用カレントミラーであり第１のバイアス電流出力部として動作する。５はバースト期間でない通常時に用いる通常動作用カレントミラーであり、第２のバイアス電流出力部として動作する。４は通常動作用カレントミラー５の動作を制御する電流加算スイッチである。なお、Ｖ８はアンドゲート１の出力を表している。
【００３３】
Ｖ８が高レベル、すなわちバースト期間では電流加算スイッチ４は通常動作用カレントミラー５の動作を停止させる。そのため、低減時用カレントミラー３のみが動作し、低減されたバイアス電流が供給される。Ｖ８が低レベルになると電流加算スイッチ４は通常動作用カレントミラー５を動作させる。
【００３４】
そのため、通常動作用カレントミラー５と低減時用カレントミラー３の両方が動作し、これらの出力電流の加算値がバイアス電流として供給される。そのため、制御回路には十分なバイアス電流が供給される。
【００３５】
なお、この実施例ではフリップフロップＦＦ１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５の論理積をアンドゲート１で求めてバースト期間を検出するようにしたが、これに限られるものではない。要は、トランス２次側の磁束が少なくなってから誤差増幅器ＥＡの出力が所定の値になるまでの間のバースト期間を検出できる構成であればよい。
【００３６】
また、バイアス回路１の構成は図３構成に限定されるものではない。少なくとも２種類のバイアス電流を供給できる回路であって、これらのバイアス電流を外部信号で選択できる構成であればよい。
【００３７】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。本発明によれば、トランスＴＲの１次側Ｌ１に流れる電流をスイッチング素子ＳＷで制御し、このトランスの２次側Ｌ２に誘起する電圧と所定の基準電圧Ｖｒｅｆとの差電圧を誤差増幅器で検出して、この誤差増幅器ＥＡの出力電圧に基づいてスイッチング素子ＳＷを制御する構成のスイッチング電源装置であって、２種類のバイアス値を選択して供給することができるバイアス回路２を有し、トランスＴＲの磁束が第１の値以下になってから誤差増幅器ＥＡの出力が第２の値になるまでの間バイアス回路２により低減された第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給するようにした。
【００３８】
バースト期間にはバイアス電流を少なくするので、消費電力を低減することができるという効果がある。特に、負荷に流れる電流がほとんどない待機時ではバースト期間の占める割合が非常に大きいので、消費電力の低減効果が大きい。また、簡単な構成でバースト期間のバイアス電流を低減できるので、コストアップの要因にならないという効果もある。
【００３９】
また、トランスＴＲの磁束が前記第１の値以下になったことを表す信号と、誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号の論理積を演算し、この論理積の値によってバイアス回路２の出力バイアス電流値を選択するようにした。アンドゲートだけでバースト期間を検出することができるので、構成が簡単になり、低コストで実現できるという効果がある。
【００４０】
さらに、トランスＴＲの２次側Ｌ２の電圧値と所定の基準電圧Ｖｔを比較するコンパレータＴＲＣＭＰと、このコンパレータＴＲＣＭＰの出力によってセットされスイッチング素子ＳＷを制御する信号によってリセットされるフリップフロップＦＦ１とを有し、このフリップフロップＦＦ１の出力をトランスＴＲの磁束が前記第１の値以下になったことを表す信号として用いるようにした。
【００４１】
従来のスイッチング電源の制御回路に内蔵されている回路をほとんどそのまま利用できるので、構成が簡単になり、かつコストアップにならないという効果がある。
【００４２】
また、誤差増幅器ＥＡの出力とトランスＴＲの１次側Ｌ１に流れる電流に関連する信号を比較するヒステリシスコンパレータＣＳＣＭＰ＊を有し、このヒステリシスコンパレータＣＳＣＭＰ＊の出力を誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号として用いるようにした。
【００４３】
従来のスイッチング電源の制御回路に内蔵されている回路をほとんどそのまま利用できるので、構成が簡単になり、かつコストアップにならないという効果がある。
【００４４】
さらに、バイアス回路２は前記第１のバイアス電流を出力する第１のバイアス電流出力部３と、この第１のバイアス電流よりも大きいバイアス電流を出力する第２のバイアス電流出力部５とを具備し、前記第１のバイアス電流を出力するときは第１のバイアス電流出力部３のみを動作させ、前記第２のバイアス電流を出力するときは第１のバイアス電流出力部３と第２のバイアス電流出力部５を同時に動作させて、これらのバイアス電流出力部が出力するバイアス電流を加算して出力するようにした。
【００４５】
第２のバイアス電流出力部の動作・不動作を行うだけでバイアス電流を変えることができるので、構成および制御が簡単になるという効果がある。
【００４６】
また、第１のバイアス電流出力部３および第２のバイアス電流出力部５はカレントミラー回路で構成されていることを特徴とした。簡単な回路構成でバイアス電流出力部を構成でき、２つのバイアス電流出力部の連携およびＩＣ化が容易になるという効果がある。
【００４７】
さらに、バイアス回路２は外部信号によって制御される電流加算スイッチ４を具備し、この電流加算スイッチ４によって第２のバイアス電流出力部５の動作を制御するようにした。構成が簡単になり、かつ制御が容易になるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の動作を示す特性図である。
【図３】バイアス回路の構成図である。
【図４】従来のスイッチング電源装置の構成図である。
【図５】制御回路の電源とバイアスを供給する回路の構成図である。
【図６】従来のスイッチング電源装置の動作を示す特性図である。
【符号の説明】
１ アンドゲート
２ バイアス回路
３ 低減時用カレントミラー
４ 電流加算スイッチ
５ 通常動作用カレントミラー
１０ 磁束検出回路
ＥＡ 誤差増幅器
Ｚ 負荷
ＣＳＣＭＰ＊、ＴＲＣＭＰ コンパレータ
ＦＦ１ フリップフロップ
ＴＲ トランス
【発明の属する技術分野】
この発明は、ＡＣアダプタなどに使用されるスイッチング電源装置に関し、特に待機時の消費電力を低減したスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
出願人は特願２０００−１６５７１９号明細書において、軽負荷時および待機時の消費電力を低減したスイッチング電源装置の発明を提案した。以下、この発明の概要を説明する。
【０００３】
図４にスイッチング電源装置の構成を示す。図４において、ＴＲは１次巻き線Ｌ１と２次巻き線Ｌ２とから構成されるトランスである。この２次巻き線Ｌ２に蓄積されたエネルギーは磁束検出回路１０で検出される。
【０００４】
磁束検出回路１０は２次巻き線Ｌ２と抵抗Ｒ１によってトランスＴＲに蓄積されたエネルギーを電圧信号として検出する。この電圧信号はコンパレータＴＲＣＭＰによって基準電圧Ｖｔと比較され、その出力Ｖ６はフリップフロップＦＦ１をセットする。
【０００５】
２０は二次側回路である。２次巻き線Ｌ２に蓄積されたエネルギーはダイオードＤおよびコンデンサＣで整流、平滑され、負荷Ｚに供給される。負荷Ｚに印可される電圧はフィードバック回路３０で検出される。
【０００６】
すなわち、負荷Ｚにかかる電圧と基準電圧Ｖｒｅｆの差電圧が誤差増幅器ＥＡで検出され、電流指令値Ｖ４としてヒステリシス幅Ｖhysを有するコンパレータＣＳＣＭＰ＊に入力される。
【０００７】
４０は電流ループ回路である。トランスＴＲの１次巻き線Ｌ１に流れる電流は抵抗Ｒｓによって電圧信号Ｖ３に変換され、コンパレータＣＳＣＭＰ＊に入力される。このコンパレータＣＳＣＭＰ＊の出力Ｖ５はフリップフロップＦＦ２をリセットすると共にゲートＧに入力される。
【０００８】
フリップフロップＦＦ１の出力Ｖ７はゲートＧに入力される。ゲートＧの出力はフリップフロップＦＦ２をセットする。このフリップフロップＦＦ２の出力Ｖ２は１次巻き線Ｌ１に流れる電流を制御するスイッチング素子ＳＷを制御すると共にフリップフロップＦＦ１をリセットする。
【０００９】
このような回路は図５に示した電源から電力および各種バイアス電流が供給される。図５において、ＬｓはトランスＴＲに巻かれた補助巻き線である。この補助巻き線Ｌｓに誘起される電圧をダイオードＤｓで整流し、コンデンサＣｓで平滑して電源Ｖｃｃを作る。また、このＶｃｃをバイアス回路５０に有力して各種バイアス電流を作成している。
【００１０】
次に、図６を用いてこのスイッチング電源装置の動作を説明する。スイッチング素子ＳＷがオンになると抵抗Ｒｓに流れる電流が増加してＶ３が上昇する。Ｖ３＝Ｖ４になるとＶ５は高レベルに変化し、ＦＦ２がリセットされてＶ２が低レベルになり、ＳＷはオフになる。２次側巻き線Ｌ２に蓄積されたエネルギーが放電してＩ２が流れ、負荷Ｚ両端の電圧は上昇して、Ｖ４は徐々に低下していく。
【００１１】
トランスＴＲの磁束が全てなくなるとＶ６が低レベルになり、ＦＦ１はセットされてＶ７が高レベルになる。負荷Ｚにはエネルギーが供給されなくなるのでその両端電圧は徐々に低下し、それに応じてＶ４が上昇する。
【００１２】
コンパレータＣＳＣＭＰ＊はヒステリシスコンパレータであるためにＶ４とＶ３の差がヒステリシス幅Ｖｈｙｓに達するまでＶ５は高レベルを維持し、フリップフロップＦＦ２をリセットし続ける。ＳＷの寄生容量と１次巻き線Ｌ１の共振現象によってＶ６は振動するが、フリップフロップＦＦ２がリセットされているので、ＳＷはオフ状態を維持する。
【００１３】
このように、ＳＷが不必要なオン・オフをすることがなくなるので、軽負荷時または無負荷時の損失を低減することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、このようなスイッチング電源装置には次のような課題があった。
【００１５】
図５に示した電源やバイアス回路はスイッチング電源装置が待機中であっても電力を消費する。これらのバイアスはスイッチング電源装置が通常動作時に必要とされる性能に基づいて設定されるので、待機中は過剰性能になり、必要以上に電力を消費してしまうという課題があった。近年、各種法規制が厳しくなり、従来許されていた電力消費も許容されなくなってきた。そのため、待機中の電力消費を低減する要求が強くなってきた。
【００１６】
従って本発明が解決しようとする課題は、待機中の消費電力を低減することができるスイッチング電源装置を提供することにある。
【００１７】
【課題を解決するための手段】
このような課題を解決する本発明は次の通りである。
（１）トランスの１次側に流れる電流をスイッチング素子で制御し、このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、この誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する構成と、前記スイッチング素子を制御する制御回路の各部にバイアスを供給するバイアス回路と、を備えた、スイッチング電源装置において、前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給することを特徴とするスイッチング電源装置。
（２）前記トランスの磁束が前記第１の値以下になったことを表す信号と、前記誤差増幅器の出力が前記第２の値以下であることを表す信号との論理積を演算するアンドゲートを備えることを特徴とする（１）記載のスイッチング電源装置。
（３）前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、この電圧信号と基準電圧とを比較するコンパレータと、このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップとを有することを特徴とする（２）記載のスイッチング電源装置。
（４）前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータを有することを特徴とする（２）または（３）記載のスイッチング電源装置。
（５）前記バイアス回路は、前記第１のバイアス電流を出力するときは前記第１のバイアス電流出力部のみを動作させ、前記第２のバイアス電流を出力するときは前記第１のバイアス電流出力部と第２のバイアス電流出力部とを同時に動作させて、これらのバイアス電流を加算し、外部信号によって制御される電流加算スイッチを具備すると共に、前記第１のバイアス電流出力部および前記第２のバイアス電流出力部はカレントミラー回路で構成されていることを特徴とする（１）ないし（４）記載のスイッチング電源装置。
（６）トランスの１次側に流れる電流を制御するスイッチング素子と、このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、前記誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する制御回路と、前記制御回路の各部にバイアスを供給するバイアス回路とを備えるスイッチング電源装置において、前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、バイアス電流値を低減することを特徴とするスイッチング電源装置。
（７）前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、この電圧信号と基準電圧とを比較するコンパレータと、このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップと、前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータと、前記フリップフロップの出力と前記ヒステリシスコンパレータの出力とが入力されこれらの論理積を前記バイアス回路に出力するアンドゲートと
を備えることを特徴とする（６）記載のスイッチング電源装置。
また、本発明は、トランスＴＲの１次側Ｌ１に流れる電流をスイッチング素子ＳＷで制御し、このトランスの２次側Ｌ２に誘起する電圧と所定の基準電圧Ｖｒｅｆとの差電圧を誤差増幅器で検出して、この誤差増幅器ＥＡの出力電圧に基づいてスイッチング素子ＳＷを制御する構成のスイッチング電源装置であって、２種類のバイアス値を選択して供給することができるバイアス回路２を有し、トランスＴＲの磁束が第１の値以下になってから誤差増幅器ＥＡの出力が第２の値になるまでの間、バイアス回路２により低減された第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給するようにしたものである。消費電力を低減することができる。
【００１８】
さらに、トランスＴＲの磁束が前記第１の値以下になったことを表す信号と、誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号の論理積を演算し、この論理積の値によってバイアス回路２の出力バイアス電流値を選択するようにしたものである。
【００１９】
また、トランスＴＲの２次側Ｌ２の電圧値と所定の基準電圧Ｖｔを比較するコンパレータＴＲＣＭＰと、このコンパレータＴＲＣＭＰの出力によってセットされスイッチング素子ＳＷを制御する信号によってリセットされるフリップフロップＦＦ１とを有し、このフリップフロップＦＦ１の出力をトランスＴＲの磁束が前記第１の値以下になったことを表す信号として用いるようにしたものである。
【００２０】
また、誤差増幅器ＥＡの出力とトランスＴＲの１次側Ｌ１に流れる電流に関連する信号を比較するヒステリシスコンパレータＣＳＣＭＰ＊を有し、このヒステリシスコンパレータＣＳＣＭＰ＊の出力を誤差増幅器ＥＡの出力が前記第２の値以上になったことを表す信号として用いるようにしたものである。
【００２１】
さらに、バイアス回路２は前記第１のバイアス電流を出力する第１のバイアス電流出力部３と、この第１のバイアス電流よりも大きいバイアス電流を出力する第２のバイアス電流出力部５とを具備し、前記第１のバイアス電流を出力するときは第１のバイアス電流出力部３のみを動作させ、前記第２のバイアス電流を出力するときは第１のバイアス電流出力部３と第２のバイアス電流出力部５を同時に動作させて、これらのバイアス電流出力部が出力するバイアス電流を加算して出力するようにしたものである。簡単に構成できる。
【００２２】
また、第１のバイアス電流出力部３および第２のバイアス電流出力部５はカレントミラー回路で構成されていることを特徴としたものである。ＩＣ化が容易である。
【００２３】
さらに、バイアス回路２は外部信号によって制御される電流加算スイッチ４を具備し、この電流加算スイッチ４によって第２のバイアス電流出力部５の動作を制御するようにしたものである。
【００２４】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図１において、１はアンドゲート、２は図５の５０と同様に図１の回路、すなわちスイッチング電源装置の制御回路の各部にバイアスを供給するバイアス回路である。
【００２５】
アンドゲート１にはフリップフロップＦＦ１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５が入力され、これらの論理積Ｖ８をバイアス回路２に出力する。バイアス回路２には通常動作時のバイアスと待機時のバイアスを選択して供給する機能があり、アンドゲート１の出力Ｖ８によってこれらのバイアスを選択して、制御回路のしかるべき部分にバイアス電流を供給する。
【００２６】
次に、図２を用いてこの実施例の動作を説明する。図２のＶ１〜Ｖ７，Ｉ１、Ｉ２は図６と同じなので、説明を省略する。アンドゲート１の出力Ｖ８はＶ５とＶ７の両方が高レベルの時に高レベルになる。
【００２７】
Ｖ６はトランスＴＲの磁束がなくなったときに低レベルになり、フリップフロップＦＦ１をセットする。また、このフリップフロップＦＦ１はスイッチング素子ＳＷをオンにする信号でリセットされるので、フリップフロップＦＦ１の出力Ｖ７が高レベルであることはトランスＴＲに磁束がないことを示している。なお、トランスＴＲの磁束は小さい値なら必ずしもゼロでなくてもよい。
【００２８】
また、Ｖ５は誤差増幅器ＥＡの出力Ｖ４が所定の値になったとき、すなわち負荷Ｚ両端の電圧がＶｒｅｆより所定の値だけ下がったときに低レベルになる。なお、このときスイッチング素子ＳＷはオフなので、Ｖ３＝０である。ＣＳＣＭＰ＊はヒステリシスコンパレータなので、Ｖ３＝Ｖ４になったときにＶ５は高レベルに戻る。従って、Ｖ５は誤差増幅器ＥＡの出力Ｖ４が所定の値になるまでの間高レベルを維持していると言える。
【００２９】
このＶ５とＶ７の論理積をアンドゲート１で演算しているので、アンドゲート１の出力Ｖ８はトランスＴＲの２次側磁束がなくなってから誤差増幅器の出力が所定の値以下になるまでの間（バースト期間）高レベルを維持することになる。
【００３０】
すなわち、アンドゲート１はバースト期間を検出する検出器として動作する。このバースト期間の間バイアス回路２はバイアス電流値を低減して図１回路の所定の場所に供給する。また、バースト期間でない期間、すなわちＶ８が低レベルのときは通常のバイアス電流を供給するようにする。
【００３１】
出力電流が少ない待機時においては、バースト期間とそうでない期間のデューティ比はほぼ１００％である。従って、バイアス電流の値はほぼ低減された電流値になる。そのため、例えば図１に示すような制御回路の消費電流値が従来例では２．６ｍＡであったものが、本実施例によると１．６ｍＡになり、約６２％に削減することができる。
【００３２】
図３にバイアス回路２の構成の一例を示す。このバイアス回路は２つのカレントミラーと１つの電流加算スイッチで構成されている。図３において、３はバースト期間、すなわちバイアス電流を低減するときに用いる低減時用カレントミラーであり第１のバイアス電流出力部として動作する。５はバースト期間でない通常時に用いる通常動作用カレントミラーであり、第２のバイアス電流出力部として動作する。４は通常動作用カレントミラー５の動作を制御する電流加算スイッチである。なお、Ｖ８はアンドゲート１の出力を表している。
【００３３】
Ｖ８が高レベル、すなわちバースト期間では電流加算スイッチ４は通常動作用カレントミラー５の動作を停止させる。そのため、低減時用カレントミラー３のみが動作し、低減されたバイアス電流が供給される。Ｖ８が低レベルになると電流加算スイッチ４は通常動作用カレントミラー５を動作させる。
【００３４】
そのため、通常動作用カレントミラー５と低減時用カレントミラー３の両方が動作し、これらの出力電流の加算値がバイアス電流として供給される。そのため、制御回路には十分なバイアス電流が供給される。
【００３５】
なお、この実施例ではフリップフロップＦＦ１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５の論理積をアンドゲート１で求めてバースト期間を検出するようにしたが、これに限られるものではない。要は、トランス２次側の磁束が少なくなってから誤差増幅器ＥＡの出力が所定の値になるまでの間のバースト期間を検出できる構成であればよい。
【００３６】
また、バイアス回路１の構成は図３構成に限定されるものではない。少なくとも２種類のバイアス電流を供給できる回路であって、これらのバイアス電流を外部信号で選択できる構成であればよい。
【００３７】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。本発明によれば、トランスＴＲの１次側Ｌ１に流れる電流をスイッチング素子ＳＷで制御し、このトランスの２次側Ｌ２に誘起する電圧と所定の基準電圧Ｖｒｅｆとの差電圧を誤差増幅器で検出して、この誤差増幅器ＥＡの出力電圧に基づいてスイッチング素子ＳＷを制御する構成のスイッチング電源装置であって、２種類のバイアス値を選択して供給することができるバイアス回路２を有し、トランスＴＲの磁束が第１の値以下になってから誤差増幅器ＥＡの出力が第２の値になるまでの間バイアス回路２により低減された第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給するようにした。
【００３８】
バースト期間にはバイアス電流を少なくするので、消費電力を低減することができるという効果がある。特に、負荷に流れる電流がほとんどない待機時ではバースト期間の占める割合が非常に大きいので、消費電力の低減効果が大きい。また、簡単な構成でバースト期間のバイアス電流を低減できるので、コストアップの要因にならないという効果もある。
【００３９】
また、トランスＴＲの磁束が前記第１の値以下になったことを表す信号と、誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号の論理積を演算し、この論理積の値によってバイアス回路２の出力バイアス電流値を選択するようにした。アンドゲートだけでバースト期間を検出することができるので、構成が簡単になり、低コストで実現できるという効果がある。
【００４０】
さらに、トランスＴＲの２次側Ｌ２の電圧値と所定の基準電圧Ｖｔを比較するコンパレータＴＲＣＭＰと、このコンパレータＴＲＣＭＰの出力によってセットされスイッチング素子ＳＷを制御する信号によってリセットされるフリップフロップＦＦ１とを有し、このフリップフロップＦＦ１の出力をトランスＴＲの磁束が前記第１の値以下になったことを表す信号として用いるようにした。
【００４１】
従来のスイッチング電源の制御回路に内蔵されている回路をほとんどそのまま利用できるので、構成が簡単になり、かつコストアップにならないという効果がある。
【００４２】
また、誤差増幅器ＥＡの出力とトランスＴＲの１次側Ｌ１に流れる電流に関連する信号を比較するヒステリシスコンパレータＣＳＣＭＰ＊を有し、このヒステリシスコンパレータＣＳＣＭＰ＊の出力を誤差増幅器ＥＡの出力が前記第２の値以下であることを表す信号として用いるようにした。
【００４３】
従来のスイッチング電源の制御回路に内蔵されている回路をほとんどそのまま利用できるので、構成が簡単になり、かつコストアップにならないという効果がある。
【００４４】
さらに、バイアス回路２は前記第１のバイアス電流を出力する第１のバイアス電流出力部３と、この第１のバイアス電流よりも大きいバイアス電流を出力する第２のバイアス電流出力部５とを具備し、前記第１のバイアス電流を出力するときは第１のバイアス電流出力部３のみを動作させ、前記第２のバイアス電流を出力するときは第１のバイアス電流出力部３と第２のバイアス電流出力部５を同時に動作させて、これらのバイアス電流出力部が出力するバイアス電流を加算して出力するようにした。
【００４５】
第２のバイアス電流出力部の動作・不動作を行うだけでバイアス電流を変えることができるので、構成および制御が簡単になるという効果がある。
【００４６】
また、第１のバイアス電流出力部３および第２のバイアス電流出力部５はカレントミラー回路で構成されていることを特徴とした。簡単な回路構成でバイアス電流出力部を構成でき、２つのバイアス電流出力部の連携およびＩＣ化が容易になるという効果がある。
【００４７】
さらに、バイアス回路２は外部信号によって制御される電流加算スイッチ４を具備し、この電流加算スイッチ４によって第２のバイアス電流出力部５の動作を制御するようにした。構成が簡単になり、かつ制御が容易になるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の動作を示す特性図である。
【図３】バイアス回路の構成図である。
【図４】従来のスイッチング電源装置の構成図である。
【図５】制御回路の電源とバイアスを供給する回路の構成図である。
【図６】従来のスイッチング電源装置の動作を示す特性図である。
【符号の説明】
１ アンドゲート
２ バイアス回路
３ 低減時用カレントミラー
４ 電流加算スイッチ
５ 通常動作用カレントミラー
１０ 磁束検出回路
ＥＡ 誤差増幅器
Ｚ 負荷
ＣＳＣＭＰ＊、ＴＲＣＭＰ コンパレータ
ＦＦ１ フリップフロップ
ＴＲ トランス
Claims (7)
- トランスの１次側に流れる電流をスイッチング素子で制御し、
このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、この誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する構成と、前記スイッチング素子を制御する制御回路の各部にバイアスを供給するバイアス回路と、を備えた、
スイッチング電源装置において、
前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、第１のバイアス電流を供給し、その他の期間に前記第１のバイアス電流よりも大きい第２のバイアス電流を供給する
ことを特徴とするスイッチング電源装置。 - 前記トランスの磁束が前記第１の値以下になったことを表す信号と、前記誤差増幅器の出力が前記第２の値以下であることを表す信号との論理積を演算するアンドゲートを備えることを特徴とする請求項１記載のスイッチング電源装置。
- 前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、
この電圧信号と基準電圧とを比較するコンパレータと、
このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップと
を有することを特徴とする請求項２記載のスイッチング電源装置。 - 前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータを有することを特徴とする請求項２または請求項３記載のスイッチング電源装置。
- 前記バイアス回路は、前記第１のバイアス電流を出力するときは前記第１のバイアス電流出力部のみを動作させ、前記第２のバイアス電流を出力するときは前記第１のバイアス電流出力部と第２のバイアス電流出力部とを同時に動作させて、これらのバイアス電流を加算し、外部信号によって制御される電流加算スイッチを具備すると共に、
前記第１のバイアス電流出力部および前記第２のバイアス電流出力部はカレントミラー回路で構成されていることを特徴とする請求項１ないし請求項４記載のスイッチング電源装置。 - トランスの１次側に流れる電流を制御するスイッチング素子と、
このトランスの２次側に誘起する電圧と所定の基準電圧との差電圧を検出する誤差増幅器と、
前記誤差増幅器の出力電圧に基づいて前記スイッチング素子を制御する制御回路と、
前記制御回路の各部にバイアスを供給するバイアス回路と
を備えるスイッチング電源装置において、
前記バイアス回路は、前記トランスの磁束が第１の値以下になってから前記誤差増幅器の出力が第２の値になるまでの間、バイアス電流値を低減することを特徴とするスイッチング電源装置。 - 前記トランスの巻き線によって前記トランスに蓄積されたエネルギーを電圧信号として検出すると共に、この電圧信号と基準電圧とを比較するコンパレータと、
このコンパレータの出力によってセットされ前記スイッチング素子を制御する信号によってリセットされるフリップフロップと、
前記誤差増幅器の出力と前記トランスの１次側に流れる電流に関連する信号とを比較するヒステリシスコンパレータと、
前記フリップフロップの出力と前記ヒステリシスコンパレータの出力とが入力されこれらの論理積を前記バイアス回路に出力するアンドゲートと
を備えることを特徴とする請求項６記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080645A JP3714418B2 (ja) | 2002-03-22 | 2002-03-22 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080645A JP3714418B2 (ja) | 2002-03-22 | 2002-03-22 | スイッチング電源装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003284337A JP2003284337A (ja) | 2003-10-03 |
| JP2003284337A5 JP2003284337A5 (ja) | 2005-01-06 |
| JP3714418B2 true JP3714418B2 (ja) | 2005-11-09 |
Family
ID=29229598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080645A Expired - Fee Related JP3714418B2 (ja) | 2002-03-22 | 2002-03-22 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3714418B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5755397B2 (ja) * | 2008-09-25 | 2015-07-29 | 横河電機株式会社 | バイアス電流供給回路 |
| JP7489300B2 (ja) | 2020-11-30 | 2024-05-23 | 日清紡マイクロデバイス株式会社 | 電源ｉｃ、及び、スイッチングレギュレータ |
-
2002
- 2002-03-22 JP JP2002080645A patent/JP3714418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284337A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3365402B2 (ja) | スイッチング電源装置 | |
| KR100379057B1 (ko) | 버스트 모드 스위칭 모드 파워 서플라이 | |
| US7339359B2 (en) | Terminal for multiple functions in a power supply | |
| US20060044845A1 (en) | Switching mode power supplies | |
| US6956754B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
| JPH07123711A (ja) | スイッチング電源の過負荷・短絡保護回路 | |
| JP3714418B2 (ja) | スイッチング電源装置 | |
| JP3494403B2 (ja) | スイッチング電源 | |
| JP3709237B2 (ja) | スイッチモード電源の保護回路 | |
| JPH10225126A (ja) | 電源装置 | |
| JP7078897B2 (ja) | スイッチング電源装置 | |
| JPH08126313A (ja) | スイッチング電源 | |
| JP3623934B2 (ja) | 昇降圧コンバータ | |
| JP2004112992A (ja) | スイッチング電源装置 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP3807917B2 (ja) | 電子機器用電源回路 | |
| JP2001275346A (ja) | 電源装置 | |
| KR100301834B1 (ko) | 모니터의절전회로 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3447975B2 (ja) | スイッチング電源回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JP2002291237A (ja) | 過電流制御回路 | |
| JPH0744794B2 (ja) | 直流電源のバッテリーバックアップ装置 | |
| JP2004357417A (ja) | スイッチング電源 | |
| KR20000005535U (ko) | 모니터의 저전압 보호 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |