JP3702768B2 - Clock signal supply device - Google Patents

Clock signal supply device Download PDF

Info

Publication number
JP3702768B2
JP3702768B2 JP2000281668A JP2000281668A JP3702768B2 JP 3702768 B2 JP3702768 B2 JP 3702768B2 JP 2000281668 A JP2000281668 A JP 2000281668A JP 2000281668 A JP2000281668 A JP 2000281668A JP 3702768 B2 JP3702768 B2 JP 3702768B2
Authority
JP
Japan
Prior art keywords
correction
temperature
slow
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000281668A
Other languages
Japanese (ja)
Other versions
JP2002090480A (en
Inventor
透 白鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000281668A priority Critical patent/JP3702768B2/en
Publication of JP2002090480A publication Critical patent/JP2002090480A/en
Application granted granted Critical
Publication of JP3702768B2 publication Critical patent/JP3702768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、動作モードと待機モードとを有するマイクロコンピュータ等に用いて好適なクロック信号供給装置に関する。
【0002】
【従来の技術】
例えば、複写器、ファックス等のOA機器、パーソナルコンピュータ、このパソコンの周辺機器等のOA機器、テレビ、ビデオ、エアコン等の電化製品等には、時計機能或いはタイマ機能を具備したものがある。これらの装置には基準クロック信号(例えば、32.768kHz)によって駆動される時刻&カレンダ機能を有するRTC(Real Time Clock)−ICが搭載され、このRTC−ICからは時刻信号が出力される。
【0003】
例えば、これらの装置の一例としてファックを例に挙げて説明する。
このファックスは、例えばメインスイッチによってオン/オフ駆動され、オフのときには、ファックス本来の機能動作を一切停止し、RTC−ICによる時刻計時のみを行う待機状態となり、オンのときには、本来の機能動作を行う動作状態となるものである。
【0004】
【発明が解決しようとする課題】
ところで、RTC−ICには、その殆どが32.768kHzのXカット音叉型水晶振動子が使用され、この型の水晶振動子の共振周波数は、大きな温度依存性を持っていることが一般に広く知られている。しかも、前述したファックス等においては、動作状態で装置本来の機能動作を行うことにより、ヒータや光源の熱によってRTC−ICの周囲温度が待機状態時に比べて大幅に上昇することになる。
このため、RTC−IC内の水晶振動子の共振周波数が大きく変化し、出力される時刻信号に狂いが生じてしまうことがある。
【0005】
本発明は、以上の問題に鑑みてなされたものであり、外部の処理ユニットの状態を監視して適切な周波数補正を行うことのできるクロック信号供給装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上述した課題を解決するため、請求項1記載の発明は、一定の周波数の基準クロック信号を発生する基準クロック信号発生手段と、
周囲温度の変化による周波数変動の補正(温度周波数補正)を行うか否かを決める温度補正要求信号が入力される温度補正要求信号入力部と、
前記温度補正要求信号に基づき、前記温度周波数補正を禁止状態から動作状態、動作状態から禁止状態に切換える切換信号を出力する切換信号出力手段と、
周囲温度の変化による周波数変動の補正に用いられる補正データを、前記切換信号が切換わってからの経過時間に対応させたデータとして予め記憶する記憶手段と、
前記切換信号が切換わった場合に、前記経過時間に対応した補正データに基づいて前記基準クロック信号の周波数を補正する補正手段と、を具備した
ことを特徴としている。
【0007】
請求項2記載の発明は、請求項1記載のクロック信号供給装置において、
前記補正手段は、
前記基準クロック信号の周波数を補正する緩急回路と、
前記時間に対応した補正データを読出し、前記緩急回路に出力する制御レジスタと、を具備した
ことを特徴としている。
【0008】
請求項3記載の発明は、請求項1記載のクロック信号供給装置において、
前記補正手段は、
前記基準クロック信号の周波数を補正する緩急回路と、
前記時間に対応した補正データを読出し、前記緩急回路に出力する制御レジスタと、
前記緩急回路から出力されるクロック信号を時刻信号に変換する時計レジスタと、を具備した
ことを特徴としている。
【0009】
請求項4記載の発明は、請求項2または3記載のクロック信号供給装置において、
前記制御レジスタは、前記切換信号が切換わってからの時間を計時し、時間に応じた補正データを前記記憶手段から読出して確定し、この補正データを前記緩急回路に出力する
ことを特徴としている。
【0028】
【発明の実施の形態】
次に、図面を参照して本発明の好適な実施形態について説明する。
[1] 第1実施形態
[1・1] 第1実施形態の大略構成
図1は、第1実施形態によるRTC−IC10が搭載された装置として、例えばファックスを例示し、駆動電圧VCCの供給経路を示している。
このRTC−IC10は、ファックスに限らず、例えば、複写器等のOA機器、パーソナルコンピュータ、このパソコンの周辺機器等のOA機器、テレビ、ビデオ、エアコン等の電化製品等に搭載されている。そして、RTC−IC10は、これらの装置に対して時刻信号Cを供給するものである。
【0029】
まず、RTC−IC10の周辺回路、特に駆動電圧VCCの供給経路について説明する。
CPU100は装置本来の機能動作を司るもので、図示しないRAM、ROM等が備えられ、入力側にはスイッチ101および各種機能を設定するスイッチが接続され、出力側には液晶パネル(いずれも図示せず)を駆動するLCD(液晶ドライバ回路)102および各種機能を動作させるドライバ回路等が接続されている。
このCPU100は、スイッチ101がオン状態にある動作モードにあってはRTC−IC10から供給される時刻信号を受け、LCD102を介して液晶パネルに年月日および時刻を表示させ、一方スイッチ101がオフ状態にある待機モードにあってCPU100が司る機能動作を停止させるものである。
CPU動作検出回路104は、スイッチ101のオン/オフ状態を検出し、オン状態にあるときにHレベルの温度補正要求信号AをRTC−IC10の温度補正要求信号入力端子12に供給するものである。
主電源103は、商用電源(図示せず)からの商用電力を変圧・整流することによって、例えば5Vの駆動電圧VCCを生成するものである。この駆動電圧VCCはCPU100およびRTC−IC10の高電位側電源端子17に供給される。
バックアップ電源105は駆動電圧VCCを発生するバッテリィからなり、この駆動電圧VCCをRTC−IC10の高電位側電源端子17に供給するものである。
主電源103の出力側に整流器106が接続され、バックアップ電源105の出力側に整流器107が接続されている。この整流器106、107は、互いの電源に駆動電圧VCCが供給されるのを防止するものである。
このように、通常主電源103から供給される駆動電圧VCCによって、CPU100およびRTC−IC10は駆動され、主電源103からの供給が停止したときのみ、バックアップ電源105からの駆動電圧VCCがRTC−IC10に供給される。そして、RTC−IC10は、主電源103或いはバックアップ電源104から駆動電圧VCCが常に供給されることにより、動作状態に保たれる。
【0030】
[1・2] RTC10の構成
次に、RTC−IC10について説明する。
ここで、RTC−IC10は、例えば音叉型水晶振動子からなる振動子Xおよびこの振動子Xから安定した基準クロック信号CLK(例えば、32.768kHz)を取り出すための発振回路OSCからなる基準クロック発振器11と、CPU100のモードに基づいたCPU動作検出回路104からの温度補正要求信号Aが入力される温度補正要求信号入力端子12と、この温度補正要求信号Aに基づき、定常周波数補正から温度周波数補正、または温度周波数補正から定常周波数補正に切換える切換信号Bを出力する切換回路13と、温度周波数補正に用いられるデータテーブル14A、14B(図4参照)として予め記憶する記憶回路14と、切換回路13から出力される切換信号Bが切換わった場合、データテーブル14A、14Bの補正データに基づいて基準クロック信号CLKの周波数を補正した上で時刻信号Cを出力する補正回路15とを備えている。
【0031】
RTC−IC10は、図3に例示する如く、圧電振動子Xを除く構成部品をICチップ16として構成し、さらにICチップ16および圧電振動子Xをモールド封止した構成となっている。そして、外部に露出する端子は、温度補正要求信号入力端子12、高電位側電源端子17、出力端子18およびGND端子となっている。そして、高電位側電源端子17を介して駆動電圧VCCが常に供給される。また、補正回路15から出力される時刻信号Cは、出力端子18を介してCPU100に供給される。
【0032】
ここで、定常周波数補正とは、CPU100が待機モードにある場合、予め決められた定常補正データX0を用いて補正回路15による周波数補正を行うことであり、温度周波数補正とは、CPU100が動作モードにある場合、後述する処理によって補正回路15によって周波数補正を行うことである。
【0033】
[1・3] 補正回路15の構成
周波数の補正を行う補正回路15は、図2に示すように、基準クロック信号CLKの周波数を補正する論理緩急回路21と、切換信号Bおよびデータテーブル14A、14Bからの補正データを受けて論理緩急回路21を制御する制御レジスタ22と、論理緩急回路21から出力される信号を時刻信号Cに変換する時計レジスタ23と、を具備して構成されている。
ここで、制御レジスタ22は、切換回路13からの切換信号Bが切換わった場合、この際の時間を計時する計時機能と、この時間に応じた補正データをデータテーブル14A、14Bから読出す機能と、この補正データを緩急データとして論理緩急回路21を制御する機能とを備えている。
ここで、論理緩急回路21は、分周回路と緩急データに基づいてシフトするシフトレジスタ(いずれも図示せず)とを備えている。この論理緩急回路21は、シフトレジスタによって所定のタイミングで分周回路の状態を適宜操作することによって、分周回路に供給される基本クロック信号CLKに対して遅れ或いは進み方向の論理緩急を行い、周波数補正を行うものである。なお、特開平9−127272号公報等に記載されているため、その詳細については省略するものとする。
【0034】
[1・4] データテーブル14A、14Bの説明
図4に示すデータテーブル14A、14Bは記憶回路14に予め記憶されたもので、データテーブル14Aは切換信号BがLレベルからHレベルに切換わった場合の補正開始時における温度周波数補正に用いられるものであり、データテーブル14Bは切換信号BがHレベルからLレベルに切換わった場合の補正終了時における温度周波数補正に用いられるものである。
【0035】
ここで、データテーブル14A、14Bの生成について説明する。
RTC−IC10は、音叉型水晶振動子等からなる振動子Xを有する基準クロック発振器11を備え、この音叉型水晶振動子は、一般に図5に示すような周波数温度特性となる。
この図5の特性線図では、横軸に温度(℃)、縦軸に周波数安定度Δf/f(ppm)を示したもので、この場合25℃時の周波数を基準とし、周囲温度の変化による周波数変化を示したものであり、この周波数安定度は下記の(1)式によって表される。
Δf/f=a(θT−T)2・・・(1)
ここで、仮に上記(1)式で示される温度特性だけを考えた場合、もし装置内温度が25℃から40℃まで上昇したとすれば−7.875ppmの周波数偏差を生じ、RTC−IC10から出力される時刻信号Cによって表示される時計は、年差約4分の遅れとなってしまうことになる。
【0036】
次に、装置内の温度上昇(下降)について説明する。
図6は、装置が待機モードから動作モードに切換わった場合の時間に対する温度上昇を実線で示し、動作モードから待機モードに切換わった場合の温度下降を点線で示している。図示の如く、装置が動作モードに切換わってから所定時間tsが経過した後に安定した温度(例えば、70℃)になり、ファックスが待機モードに切換わってから所定時間te経過後に安定した温度(例えば、25℃)になることが分かる。即ち、モードが切換わった場合には、温度が安定するまでに時間が掛かり、このため、その温度毎に信号の周波数補正が必要になる。
【0037】
これらのことを加味した上で、図4のデータテーブル14A、14Bが作成され、出荷時に例えば外部コントローラ等によって記憶回路14に書き込まれることになる。
【0038】
このデータテーブル14A、14Bについてさらに詳述する。
まず、装置が待機モードから動作モードに切換わった場合の温度周波数補正に用いられるデータテーブル14Aは、切換タイミングから計測された開始時間tsがts1未満では殆ど温度が変化していない。このため、補正データは、待機モード時の定常周波数補正に用いられる定常補正データX0とし、その後ts1、ts2・・・と開始時間が経過する毎に、図6の温度Tと図5の周波数温度特性から各開始時間に対応した開始補正データをXs1、Xs2・・・とし、装置内温度Tが最高温度で安定した場合、即ち開始時間tsn以降は一定の補正データXsnとする。
一方、装置が動作モードから待機モードに切換わった場合の温度周波数補正に用いられるデータテーブル14Bは、切換タイミングから計測された終了時間teがte1未満では殆ど最高温度で変化していない。このため、補正データは、切換タイミング時の温度Tに対応した開始補正データXsnとし、その後te1、te2・・・と時間が経過する毎に、図6の温度Tと図5の周波数温度特性から各終了時間に対応した終了補正データをXe1、Xe2・・・とし、装置内温度Tが常温で安定した場合、即ち終了時間tsm以降は定常補正データX0とする。
このように、図4のデータテーブル14A、14Bは、装置内の温度上昇或いは下降に応じた時間に対応させた補正データXによって作成されるものである。
【0039】
[1・5] 制御レジスタ22の動作
次に、制御レジスタ22の動作について、図7の流れ図を参照しつつ説明する。
実際には、制御レジスタ22は、ロジック回路によって構成されているが、処理動作を明瞭にするために、ここでは流れ図を使って説明する。
【0040】
まず、この制御レジスタ22は、装置が待機モードにある場合、即ち常温にある場合には、定常補正データX0を論理緩急回路21に供給し、この論理緩急回路21は受け取った定常補正データX0を緩急データとして論理緩急を行い、クロック信号CLKの定常周波数補正を行う。
ここで、装置のスイッチ101がオフ状態からオン状態に切換わり、CPU100が待機モードから動作モードに切換わった場合、CPU動作検出回路104はHレベルの温度補正要求信号AをRTC−IC10の温度補正要求信号入力端子12に出力する。そして、切換回路13は、温度補正要求信号入力端子12を介して供給された温度補正要求信号Aを受け、切換信号BをLレベルからHレベルに切換える。これにより、温度周波数補正処理を開始する。
【0041】
まず、制御レジスタ22は、開始タイマtsをリセットしてスタートし(ステップS1)、記憶回路14からデータテーブル14Aを読出す(ステップS2)次に、制御レジスタ22は、開始時間tsが時間ts1になったか否かを判定し(ステップS3)、時間ts1に達していない場合(ステップS3;NO)には、定常補正データX0を緩急データとして論理緩急回路21に供給する。そして、論理緩急回路21は、補正データX0を緩急データとして論理緩急処理を行う(ステップS4)。
これにより、論理緩急回路21は、開始時間tsが時間ts1に達するまでの間、常温における定常周波数補正を行い、補正した信号を時計レジスタ23に出力し、時計レジスタ23は、この信号を受けて時刻信号Cを出力端子18から装置のCPU100に供給する。
【0042】
一方、開始時間tsが時間ts1を経過した場合(ステップS3;YES)には、予めデータテーブル14Aによって決められた時間ts1、ts2・・・毎に対応した開始補正データXsを読出し、この開始補正データXsを緩急データとして論理緩急回路21に供給する。そして、論理緩急回路21は、補正データXsを緩急データとして論理緩急処理を行う(ステップS5)。
これにより、論理緩急回路21は、時間ts1、ts2・・・に対応した開始補正データXs1、Xs2に基づいた温度周波数補正を行い、補正した信号を時計レジスタ23に出力し、時計レジスタ23は、この信号を受けて時刻信号Cを出力端子18から装置のCPU100に供給する。
【0043】
制御レジスタ22は、開始時間tsが装置内温度が最高温度で安定する時間tsnに達したか否かを判定し(ステップS6)、達していない場合(ステップS6;NO)には、ステップS5の処理を繰り返し、達した場合(ステップS6;YES)には、装置内温度が安定しているため、開始補正データXsnを緩急データとして論理緩急回路21に供給する(ステップS7)。そして、論理緩急回路21は、補正データXsnを緩急データとして論理緩急処理を行う(ステップS7)。
【0044】
その後、制御レジスタ22は、切換回路13からの切換信号Bを監視し(ステップS8)、切換信号BがHレベルからLレベルに切換わるまで、即ち装置が動作モードから待機モードに切換わるまでステップS7の処理を続行する。
【0045】
スイッチ101がオン状態からオフ状態に切換わり、装置が動作モードから待機モードに切換わった場合、即ち切換回路13から出力される切換信号BがHレベルからLレベルに切換わった場合には(ステップS8;YES)、制御レジスタ22は終了タイマteをリセットしてスタートし(ステップS9)、記憶回路14からデータテーブル14Bを読出す(ステップS10)
【0046】
次に、制御レジスタ22は、終了時間teが時間te1に達するまでの間、終了補正データXenを緩急データとして論理緩急回路21に供給し、最高温度における周波数補正を行い、補正した信号を時計レジスタ23に出力し、時計レジスタ23は、この信号を受けて時刻信号Cを出力端子18から装置のCPU100に供給する。
【0047】
一方、終了時間teが時間te1を経過した場合には、予めデータテーブル14Bによって決められた時間te1、te2・・・毎に対応した終了補正データXeを読出し、この終了補正データXeを緩急データとして論理緩急回路21に供給する。そして、論理緩急回路21は、補正データXeを緩急データとして論理緩急処理を行う(ステップS11)。
これにより、論理緩急回路21は、時間te1、te2・・・に対応した終了補正データXe1、Xe2・・・に基づいた温度周波数補正を行い、補正した信号を時計レジスタ23に出力し、時計レジスタ23は、この信号を受けて時刻信号Cを出力端子18から装置のCPU100に供給する。
【0048】
制御レジスタ22は、開始時間teが装置内温度が常温で安定する時間temに達したか否かを判定し(ステップS12)、達していない場合(ステップS12;NO)には、ステップS11の処理を繰り返し、達した場合(ステップS12;YES)には、装置内温度が常温になっているとして温度周波数補正を終了する。
その後、制御レジスタ22は、定常補正データX0を緩急データとして論理緩急回路21に供給し、論理緩急回路21は、定常補正データX0を緩急データとして論理緩急を行い、通常周波数処理を行う。
【0049】
[1・6] 第1実施形態の効果
このように、本実施形態によるRTC−IC10は、温度依存性の高い圧電振動子Xを用いた場合であっても、温度補正要求信号入力端子12に入力される温度補正要求信号Aによって装置の動作状態(動作モード或いは待機モード)を監視し、装置動作状態が切換わった場合、制御レジスタ22からは緩急データとしての補正データを論理緩急回路21に漸次可変にして供給する。
これにより、装置内の温度変化に拘わらず、論理緩急回路21は周波数の安定した信号を時計レジスタ23に供給し、この時計レジスタ23から出力端子18を介して外部のCPU100に時刻信号を供給する。この結果、RTC−IC10から出力される時刻信号の信頼性を高めることができる。
【0050】
[1・7] 第1実施形態の変形例
第1実施形態では、主電源103から高電位側電源端子17に常時駆動電圧VCCが供給されるようにしたが、図8に示すように、主電源103をスイッチ101によって駆動制御するようにしてCPU100を動作モードにするときに主電源103から駆動電圧VCCを供給するようにしてもよい。この場合、主電源103と整流器106との間に、装置の動作状態に対応した温度補正要求信号Aを発生する主電源検出回路110を接続すればよい。
このように構成される変形例においても、主電源103からの駆動電圧VCCがCPU100およびRTC−IC10の高電位側電源端子17に供給された場合、主電源検出回路110からHレベルの温度補正要求信号Aが温度補正要求信号入力端子12に供給されることになる。これにより、RTC−IC10内では、装置内の温度変化に対応した周波数補正を行うことができる。
しかも、この変形例では、装置が待機モードにある場合には、主電源103からの電圧供給を停止しているから、待機モード時における消費電力を大幅に低減することが可能となる。
【0051】
[2] 第2実施形態
本実施形態によるRTC−ICの特徴は、ICチップ内に温度センサを持たせ、この温度センサから検出される温度に応じた補正データによって、温度周波数補正を行った点にある。なお、前述した第1実施形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【0052】
[2・1] 第2実施形態の大略構成
図9は、第2実施形態によるRTC−IC30の周辺回路、特に駆動電圧VCCの供給経路を示した図である。この供給経路については第1実施形態と同様であるので説明を省略するものとする。
【0053】
[2・2] RTC30の構成
次に、RTC−IC30について説明する。
ここで、RTC−IC30は、基準クロック発振器11と、温度補正要求信号入力端子12と、切換回路13と、温度周波数補正に用いられるデータテーブル32A(図11参照)として予め記憶する記憶回路32と、装置内温度を検出する温度センサ33と、補正回路15とを備えている。
【0054】
RTC−IC30は、第1実施形態と同様に、圧電振動子Xを除く構成部品をICチップ16として構成し、さらにICチップ16および圧電振動子Xをモールド封止した構成となっている。
【0055】
[2・3] 補正回路15の構成
周波数の補正を行う補正回路15は、図10に示すように、論理緩急回路21と、データテーブル32Aからの補正データを受けて論理緩急回路21を制御する制御レジスタ22と、論理緩急回路21から出力される信号を時刻信号Cに変換する時計レジスタ23と、を具備して構成されている。
ここで、制御レジスタ22は、切換回路13からの切換信号Bが切換わった場合、温度センサ31からの温度を読込む機能と、図11に示すように読出した温度に応じた補正データをデータテーブル32Aから読出す機能と、この補正データを緩急データとして論理緩急回路21を制御する機能とを備えている。
【0056】
[2・4] データテーブル32Aの説明
第1実施形態で述べた如く、音叉型水晶振動子の周波数は温度依存性を有している。このため、データテーブル32Aは、図11に示すように、装置内の温度Tに応じた補正データXによって作成されている。
【0057】
[2・5] 制御レジスタ22の動作
次に、制御レジスタ22の動作について、図12の流れ図を参照しつつ説明する。
実際には、制御レジスタ22は、ロジック回路によって構成されているが、処理動作を明瞭にするために、ここでは流れ図を使って説明する。
【0058】
まず、この制御レジスタ22は、装置が待機モードにある場合、即ち常温にある場合には、定常補正データX0を論理緩急回路21に供給し、この論理緩急回路21は受け取った定常補正データX0を緩急データとして論理緩急してクロック信号CLKの定常周波数補正を行っている。
ここで、装置のスイッチ101がオフ状態からオン状態に切換わり、CPU100が待機モードから動作モードに切換わった場合、CPU動作検出回路104はHレベルの温度補正要求信号AをRTC−IC10の温度補正要求信号入力端子12に出力する。そして、切換回路13は、温度補正要求信号入力端子12を介して供給された温度補正要求信号Aを受け、切換信号BをLレベルからHレベルに切換える。これにより、温度周波数補正処理を開始する。
【0059】
まず、制御レジスタ22は、温度センサ31から装置内の温度Tを読込み(ステップS21)、記憶回路32からデータテーブル32Aからこの温度Tに対応した補正データを読出し(ステップS22)、この補正データXTを緩急データとして論理緩急回路21に供給する。そして、論理緩急回路21は、補正データXTを緩急データとして論理緩急処理を行う(ステップS23)。
これにより、論理緩急回路21は、装置内温度に対応した周波数補正を行い、補正した信号を時計レジスタ23に出力し、時計レジスタ23は、この信号を受けて時刻信号Cを出力端子18から装置のCPU100に供給する。
その後、制御レジスタ22は、切換回路13からの切換信号Bを監視し(ステップS24)、切換信号BがHレベルからLレベルに切換わるまで、即ち装置が動作モードから待機モードに切換わるまでステップS21以降の処理を繰り返す。
【0060】
スイッチ101がオン状態からオフ状態に切換わり、装置が動作モードから待機モードに切換わった場合、温度補正要求信号AがLレベルになる(ステップS24;YES)。即ち、切換回路13から出力される切換信号BがHレベルからLレベルに切換わる。しかし、装置が動作モードから待機モードに切換わった場合でも、温度が急激に低下しない。
そこで、制御レジスタ22は、温度センサ31から装置内の温度Tを読込み(ステップS25)、この温度Tが室温であるか否かを判定し(ステップS26)、室温に達していない場合には(ステップS26;NO)、記憶回路32からデータテーブル32Aからこの温度Tに対応した補正データを読出し(ステップS27)、この補正データXTを緩急データとして論理緩急回路21で論理緩急処理を行わせる(ステップS28)。
一方、温度Tが常温になった場合には(ステップS26;YES)、この温度周波数補正処理を終了する。
そして、制御レジスタ22は、定常補正データX0を緩急データとして論理緩急回路21に供給し、論理緩急回路21は、定常補正データX0を緩急データとして論理緩急処理を行う。
【0061】
[2・6] 第2実施形態の効果
このように、本実施形態によるRTC−IC30は、ICチップ16内に温度センサ31を持たせ、この温度センサ31によって装置内温度を検出し、この検出した温度に基づいてデータテーブル32Aから補正データXTを読出し、この補正データXTを緩急データとして周波数補正を行う。
これにより、装置内の温度変化に拘わらず、論理緩急回路21は周波数の安定した信号を時計レジスタ23に供給し、この時計レジスタ23から出力端子18を介して外部のCPU100に時刻信号を供給する。この結果、RTC−IC30から出力される時刻信号の信頼性を高めることができる。
【0062】
[2・7] 第2実施形態の変形例
第2実施形態では、主電源103から高電位側電源端子17に常時駆動電圧VCCが供給されるようにしたが、図13に示すように、主電源103をスイッチ101によって駆動制御するようにしてCPU100を動作モードにするときに主電源103から駆動電圧VCCを供給するようにしてもよい。この場合、主電源103と整流器106との間に、装置の動作状態に対応した温度補正要求信号Aを発生する主電源検出回路110を接続すればよい。
このように構成される変形例においても、主電源103からの駆動電圧VCCがCPU100およびRTC−IC30の高電位側電源端子17に供給された場合、主電源検出回路110からHレベルの温度補正要求信号Aが温度補正要求信号入力端子12に供給されることになる。これにより、RTC−IC30内では、装置内の温度変化に対応した周波数補正を行うことができる。
しかも、この変形例では、装置が待機モードにある場合には、主電源103からの電圧供給を停止しているから、待機モード時における消費電力を大幅に低減することが可能となる。
【0063】
[3] 第3実施形態
本実施形態によるRTC−ICの特徴は、ICチップ内に温度センサを持たせると共に、温度周波数補正に用いられるデータテーブルを外部の記憶手段に持たせた点にある。なお、前述した実施形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【0064】
[3・1] 第3実施形態の大略構成
図14は、第3実施形態によるRTC−IC40の周辺回路、特に駆動電圧VCCの供給経路を示した図である。この供給経路については第1実施形態と同様であるので説明を省略するものとする。
また、A/D変換回路50は、温度センサ31から出力される検出温度信号をデジタルに変換するもので、温度センサ31にA/D変換を持たせた場合には、不必要になるものである。
【0065】
[3・2] RTC40の構成
次に、RTC−IC40について説明する。
ここで、RTC−IC40は、基準クロック発振器11、温度補正要求信号入力端子12、切換回路13、温度センサ31および補正回路15に加え、検出温度を外部に出力する温度信号出力端子41と、温度に対応した補正データを有する補正信号を入力する補正信号入力端子42とを備えている。
【0066】
RTC−IC40は、第1実施形態と同様に、圧電振動子Xを除く構成部品をICチップ16として構成し、さらにICチップ16および圧電振動子Xをモールド封止した構成となっている。
【0067】
[3・3] 補正回路15の構成
周波数の補正を行う補正回路15は、図15に示すように、論理緩急回路21と、補正信号入力端子42を介して外部から供給される補正データを受け、この補正データによって論理緩急回路21を制御する制御レジスタ22と、論理緩急回路21から出力される信号を時刻信号Cに変換する時計レジスタ23と、を具備して構成されている。
【0068】
[3・4] CPU100の構成
本実施形態では、このCPU100に温度周波数補正を行うためのデータテーブル32Aが記憶されており、このCPU100は、温度センサ31から検出温度信号が出力された場合、この温度に対応した補正データをRTC−IC40の補正信号入力端子42に供給するものである。
【0069】
制御レジスタ22の動作についての説明は、温度Tに対応した補正データXTを記憶回路32から読出す点と、外部のCPU100から読出す点で異なる他は、前述した第2実施形態における図12の流れ図とほぼ同一であるので、その説明を省略するものとする。
【0070】
[3・5] 第3実施形態の効果
このように、本実施形態によるRTC−IC40においても、ICチップ16内に持たせた温度センサ31によって装置内温度を検出し、この検出した温度に基づいて外部のCPU100から補正データXTを読出し、この補正データXTを緩急データとして周波数補正を行う。
これにより、装置内の温度変化に拘わらず、論理緩急回路21は周波数の安定した信号を時計レジスタ23に供給し、この時計レジスタ23から出力端子18を介して外部のCPU100に時刻信号を供給する。この結果、RTC−IC40から出力される時刻信号の信頼性を高めることができる。
しかも、他の実施形態と異なり、温度周波数補正のためのデータテーブルをRTC−IC40内に設ける必要がないため、RTC−IC40を装置に組み込んだ後であっても、温度に対する補正データを新たに設定することができ、他の実施形態に比べて補正精度をより高めることが可能となる。
【0071】
[3・6] 第3実施形態の変形例
[3・6・1] 変形例1
第3実施形態では、主電源103から高電位側電源端子17に常時駆動電圧VCCが供給されるようにしたが、図16に示すように、主電源103をスイッチ101によって駆動制御するようにしてCPU100を動作モードにするときに主電源103から駆動電圧VCCを供給するようにしてもよい。この場合、主電源103と整流器106との間に、装置の動作状態に対応した温度補正要求信号Aを発生する主電源検出回路110を接続すればよい。
このように構成される変形例においても、主電源103からの駆動電圧VCCがCPU100およびRTC−IC40の高電位側電源端子17に供給された場合、主電源検出回路110からHレベルの温度補正要求信号Aが温度補正要求信号入力端子12に供給されることになる。これにより、RTC−IC40内では、装置内の温度変化に対応した周波数補正を行うことができる。
しかも、この変形例では、装置が待機モードにある場合には、主電源103からの電圧供給を停止しているから、待機モード時における消費電力を大幅に低減することが可能となる。
【0072】
[3・6・2] 変形例2
この実施形態では、温度センサ31からの検出温度信号を温度信号出力端子41を介して外部に出力し、補正信号入力端子42を介して外部から検出温度信号に対応した補正データを受け取るようにしたが、これに限らず、温度信号出力端子41および補正信号入力端子42に赤外線或いは電磁波等による通信手段を設け、この通信手段を用いてCPU100との間で信号の授受を行うようにしてもよい。
【0073】
[4] 変形例
[4・1] 変形例1
なお、前述した各実施形態によるRTC−ICでは、基準クロック信号CLK1の周波数を32.768kHzとしたが、本発明はこれに限定されるものではなく。任意に設定することも可能である。
また、前記実施形態では、CPUが待機モードにある場合、予め決められた定常補正データX0を用いた周波数補正(定常周波数補正)を行い、CPUが動作モードにある場合、可変する補正データを用いた周波数補正(温度周波数補正)を行うようにしたクロック信号供給装置を例に挙げて説明している。しかし、本発明はこれに限らず、CPUが待機モードにある場合には、定常周波数補正を行わずに、基準クロック発振器からの基準クロック信号CLKをそのまま出力し、動作モードにある場合に温度周波数補正を行うようにしてもよい。
【0074】
[4・2] 変形例2
前記各実施形態では、温度補正要求信号入力端子12、出力端子18、温度信号出力端子41、補正信号入力端子42等を介して外部装置との間で信号の授受を行うようにしたが、本発明はこれに限らず、端子を複数にして外部の装置との間を所謂インターフェースによって接続させるようにしてもよい。
【0075】
[4・3] 変形例3
前記各実施形態では、切換回路13が、CPU動作検出回路104或いは主電源検出回路110からの温度補正要求信号Aを用いてCPU100の動作状態を待機モードであるか動作モードであるかを判定するようにした。しかし、本発明はCPU動作検出回路104或いは主電源検出回路110に限らず、例えば屋外に設置して使用する装置にRTC−ICを搭載した場合には、スイッチ101の動作によって温度補正要求信号Aを生成するもの、光熱センサからの出力信号、或いは各種制御信号であってもよく、要は装置内の温度環境が変わったことを検知できるものであればよい。
【0076】
[4・4] 変形例4
前記各実施形態では、装置が駆動モードになったときに温度が上昇するときに温度周波数補正を行うようにした場合について詳述したが、逆に動作モード時に装置内温度が安定し、待機モード時に外界からの影響で温度が変化する場合には、温度補正要求信号AのHレベルとLレベル、或いは切換回路13のHレベルとLレベルを入れ替えることによって、容易に対応させることができる。
【0077】
[4・5] 変形例5
前記各実施形態では、基準クロック信号CLKの周波数補正を論理緩急回路21によって行うものとして述べたが、基準クロック発振器11の出力側に容量アレイを持たせ、この容量を選択することによって周波数補正を行う容量緩急回路を用いるようにしてもよい。
【0078】
[4・6] 変形例6
第1、第2実施形態では、記憶回路14に予めデータテーブルが記憶されているものとして述べたが、別途記憶回路14にユーザがデータを書き込むためのデータ書込端子を設けてもよい。この場合、外部のコントローラから書き込まれるデータは、装置の使用環境に対応させてユーザが設定することが可能となり、より正確な周波数補正を実現することが可能となる。
また、RTC−IC内に、コイル、赤外線等の光、無線による通信手段を設けるようにすれば、データテーブルはデータ書込端子を介さずに非接触でデータを書き込むことも可能となる。
【0079】
【発明の効果】
以上に説明したように、本発明に係るクロック信号供給装置は、外部の処理ユニットの状態を監視して適切な周波数補正を可能にする。
【図面の簡単な説明】
【図1】 第1実施形態のRTC−ICおよび周辺の電源経路を示すブロック図である。
【図2】 同実施形態によるRTC−ICの構成を示すブロック図である。
【図3】 同実施形態によるRTC−ICの斜視図である。
【図4】 記憶回路に記憶されるデータテーブルを示す図である。
【図5】 音叉型水晶振動子の周波数温度特性を示す図である。
【図6】 装置内温度の時間に対応した上昇或いは下降を示す図である。
【図7】 同実施形態による温度周波数補正処理を示す流れ図である。
【図8】 第1実施形態の変形例によるRTC−ICおよび周辺の電源経路を示すブロック図である。
【図9】 第2実施形態のRTC−ICおよび周辺の電源経路を示すブロック図である。
【図10】 同実施形態によるRTC−ICの構成を示すブロック図である。
【図11】 記憶回路に記憶されるデータテーブルを示す図である。
【図12】 同実施形態による温度周波数補正処理を示す流れ図である。
【図13】 第2実施形態の変形例によるRTC−ICおよび周辺の電源経路を示すを示すブロック図である。
【図14】 第3実施形態のRTC−ICおよび周辺の電源経路を示すブロック図である。
【図15】 同実施形態によるRTC−ICの構成を示すブロック図である。
【図16】 第3実施形態の変形例によるRTC−ICおよび周辺の電源経路を示すを示すブロック図である。
【符号の説明】
10、30、40…RTC−IC(クロック信号供給装置)
11…基準クロック発振器
12…温度補正要求信号入力端子
13…切換回路
14、32…記憶回路
14A、14B、32A…データベース
15…補正回路
16…ICチップ
17…高電位側電源端子
18…出力端子
21…論理緩急回路
22…制御レジスタ
23…時計レジスタ
31…温度センサ
41…温度信号出力端子
42…補正信号入力端子
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a clock signal supply device suitable for use in a microcomputer having an operation mode and a standby mode. In place Related.
[0002]
[Prior art]
For example, OA equipment such as copiers and fax machines, personal computers, OA equipment such as peripherals of personal computers, and electric appliances such as televisions, videos, and air conditioners have clock functions or timer functions. These devices are equipped with an RTC (Real Time Clock) -IC having a time & calendar function driven by a reference clock signal (for example, 32.768 kHz), and a time signal is output from the RTC-IC.
[0003]
For example, as an example of these devices, a fuck will be described as an example.
This fax machine is turned on / off by, for example, a main switch. When the fax machine is off, the original function operation of the fax is completely stopped and only a time measurement by the RTC-IC is performed. When the fax machine is on, the original function operation is not performed. This is an operation state to be performed.
[0004]
[Problems to be solved by the invention]
Incidentally, most RTC-ICs use an X-cut tuning fork type crystal resonator of 32.768 kHz, and it is generally widely known that the resonance frequency of this type of crystal resonator has a large temperature dependence. It has been. Moreover, in the above-described fax or the like, by performing the original functional operation of the apparatus in the operating state, the ambient temperature of the RTC-IC is significantly increased compared to the standby state due to the heat of the heater and the light source.
For this reason, the resonance frequency of the crystal resonator in the RTC-IC may change greatly, and the output time signal may be distorted.
[0005]
The present invention has been made in view of the above problems, and a clock signal supply device capable of performing appropriate frequency correction by monitoring the state of an external processing unit. Place The purpose is to provide.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, the invention according to claim 1 is characterized in that a reference clock signal generating means for generating a reference clock signal having a constant frequency,
A temperature correction request signal input unit to which a temperature correction request signal for determining whether or not to perform frequency fluctuation correction (temperature frequency correction) due to a change in ambient temperature is input;
Based on the temperature correction request signal, a switching signal output means for outputting a switching signal for switching the temperature frequency correction from the prohibited state to the operating state and from the operating state to the prohibited state;
Due to changes in ambient temperature frequency Fluctuating Storage means for preliminarily storing correction data used for correction as data corresponding to an elapsed time after the switching signal is switched;
Correction means for correcting the frequency of the reference clock signal based on correction data corresponding to the elapsed time when the switching signal is switched;
It is characterized by that.
[0007]
The invention according to claim 2 is the clock signal supply device according to claim 1,
The correction means includes
A slow / fast circuit for correcting the frequency of the reference clock signal;
A control register that reads correction data corresponding to the time and outputs the correction data to the slow / fast circuit;
It is characterized by that.
[0008]
According to a third aspect of the present invention, in the clock signal supply device according to the first aspect,
The correction means includes
A slow / fast circuit for correcting the frequency of the reference clock signal;
A control register that reads out correction data corresponding to the time and outputs the correction data to the slow / fast circuit;
A clock register for converting a clock signal output from the slow / fast circuit into a time signal;
It is characterized by that.
[0009]
The invention according to claim 4 is the clock signal supply device according to claim 2 or 3,
The control register measures the time from when the switching signal is switched, reads and determines correction data corresponding to the time from the storage means, and outputs the correction data to the slow / fast circuit.
It is characterized by that.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Next, preferred embodiments of the present invention will be described with reference to the drawings.
[1] First embodiment
[1.1] Schematic configuration of the first embodiment
FIG. 1 illustrates, for example, a fax machine as an apparatus on which the RTC-IC 10 according to the first embodiment is mounted, and shows a supply path of a drive voltage VCC.
The RTC-IC 10 is not limited to a fax machine, and is mounted on, for example, an OA device such as a copying machine, a personal computer, an OA device such as a peripheral device of this personal computer, an electric appliance such as a television, a video, and an air conditioner. The RTC-IC 10 supplies a time signal C to these devices.
[0029]
First, peripheral circuits of the RTC-IC 10, particularly a supply path of the drive voltage VCC will be described.
The CPU 100 is responsible for the original functional operation of the apparatus. The CPU 100 includes a RAM, a ROM, etc. (not shown), a switch 101 and a switch for setting various functions are connected to the input side, and a liquid crystal panel (both not shown). LCD (Liquid Crystal Driver Circuit) 102 for driving and a driver circuit for operating various functions are connected.
The CPU 100 receives the time signal supplied from the RTC-IC 10 in the operation mode in which the switch 101 is in the on state, displays the date and time on the liquid crystal panel via the LCD 102, while the switch 101 is off. In the standby mode in the state, the function operation controlled by the CPU 100 is stopped.
The CPU operation detection circuit 104 detects the on / off state of the switch 101 and supplies an H level temperature correction request signal A to the temperature correction request signal input terminal 12 of the RTC-IC 10 when the switch 101 is in the on state. .
The main power supply 103 generates, for example, a drive voltage VCC of 5 V by transforming and rectifying commercial power from a commercial power supply (not shown). This drive voltage VCC is supplied to the CPU 100 and the high potential side power supply terminal 17 of the RTC-IC 10.
The backup power source 105 includes a battery that generates a drive voltage VCC, and supplies the drive voltage VCC to the high potential side power supply terminal 17 of the RTC-IC 10.
A rectifier 106 is connected to the output side of the main power supply 103, and a rectifier 107 is connected to the output side of the backup power supply 105. The rectifiers 106 and 107 prevent the drive voltage VCC from being supplied to the mutual power supply.
In this manner, the CPU 100 and the RTC-IC 10 are driven by the drive voltage VCC normally supplied from the main power supply 103, and the drive voltage VCC from the backup power supply 105 is changed to the RTC-IC10 only when the supply from the main power supply 103 is stopped. To be supplied. The RTC-IC 10 is kept in an operating state by always being supplied with the drive voltage VCC from the main power source 103 or the backup power source 104.
[0030]
[1 ・ 2] Configuration of RTC10
Next, the RTC-IC 10 will be described.
Here, the RTC-IC 10 is a reference clock oscillator including an oscillator X made of, for example, a tuning fork type crystal oscillator and an oscillation circuit OSC for taking out a stable reference clock signal CLK (for example, 32.768 kHz) from the oscillator X. 11, a temperature correction request signal input terminal 12 to which a temperature correction request signal A from the CPU operation detection circuit 104 based on the mode of the CPU 100 is input, and a temperature frequency correction from a steady frequency correction based on the temperature correction request signal A Or a switching circuit 13 that outputs a switching signal B for switching from temperature frequency correction to steady frequency correction, a storage circuit 14 that stores in advance as data tables 14A and 14B (see FIG. 4) used for temperature frequency correction, and a switching circuit 13 When the switching signal B output from is switched, the data tables 14A and 14B And a correction circuit 15 for outputting a time signal C after having corrected the frequency of the reference clock signal CLK based on the correction data.
[0031]
As illustrated in FIG. 3, the RTC-IC 10 has a configuration in which components excluding the piezoelectric vibrator X are configured as an IC chip 16, and the IC chip 16 and the piezoelectric vibrator X are molded and sealed. The terminals exposed to the outside are the temperature correction request signal input terminal 12, the high potential side power supply terminal 17, the output terminal 18, and the GND terminal. The drive voltage VCC is always supplied via the high potential side power supply terminal 17. The time signal C output from the correction circuit 15 is supplied to the CPU 100 via the output terminal 18.
[0032]
Here, the steady frequency correction is to perform frequency correction by the correction circuit 15 using the predetermined steady correction data X0 when the CPU 100 is in the standby mode, and the temperature frequency correction is the CPU 100 operating mode. In this case, the frequency correction is performed by the correction circuit 15 by a process described later.
[0033]
[1-3] Configuration of the correction circuit 15
As shown in FIG. 2, the correction circuit 15 for correcting the frequency receives the logical slow / fast circuit 21 for correcting the frequency of the reference clock signal CLK, the correction signal from the switching signal B and the data tables 14A and 14B, and the logical slow / fast. A control register 22 that controls the circuit 21 and a clock register 23 that converts a signal output from the logic slow / fast circuit 21 into a time signal C are provided.
Here, when the switching signal B from the switching circuit 13 is switched, the control register 22 counts the time at this time, and reads the correction data corresponding to this time from the data tables 14A and 14B. And a function of controlling the logic slow / fast circuit 21 using the correction data as slow / fast data.
Here, the logic slow / fast circuit 21 includes a frequency divider and a shift register (none of which is shown) that shifts based on the slow / fast data. The logic slow / fast circuit 21 performs logic slow / fast in the delay or advance direction with respect to the basic clock signal CLK supplied to the frequency divider circuit by appropriately operating the state of the frequency divider circuit at a predetermined timing by the shift register. Frequency correction is performed. Since it is described in JP-A-9-127272, etc., the details thereof will be omitted.
[0034]
[1 • 4] Explanation of data tables 14A and 14B
The data tables 14A and 14B shown in FIG. 4 are stored in advance in the storage circuit 14. The data table 14A is used for temperature frequency correction at the start of correction when the switching signal B is switched from L level to H level. The data table 14B is used for temperature frequency correction at the end of correction when the switching signal B is switched from H level to L level.
[0035]
Here, generation of the data tables 14A and 14B will be described.
The RTC-IC 10 includes a reference clock oscillator 11 having a vibrator X made of a tuning fork type crystal vibrator or the like, and this tuning fork type crystal vibrator generally has frequency temperature characteristics as shown in FIG.
In the characteristic diagram of FIG. 5, the horizontal axis indicates temperature (° C.) and the vertical axis indicates frequency stability Δf / f (ppm). In this case, the change in ambient temperature is based on the frequency at 25 ° C. The frequency stability is expressed by the following equation (1).
Δf / f = a (θT−T) 2 ... (1)
Here, if only the temperature characteristic represented by the above equation (1) is considered, if the temperature in the apparatus rises from 25 ° C. to 40 ° C., a frequency deviation of −7.875 ppm occurs, and from the RTC-IC 10 The clock displayed by the output time signal C is delayed by about 4 minutes per year.
[0036]
Next, temperature rise (down) in the apparatus will be described.
FIG. 6 shows a temperature rise with respect to time when the apparatus is switched from the standby mode to the operation mode by a solid line, and a temperature drop when the apparatus is switched from the operation mode to the standby mode by a dotted line. As shown in the figure, the temperature reaches a stable temperature (for example, 70 ° C.) after a predetermined time ts has elapsed since the apparatus was switched to the operation mode, and the stable temperature (for example, 70 ° C.) after the predetermined time te has elapsed since the fax was switched to the standby mode It can be seen that, for example, 25 ° C.). That is, when the mode is switched, it takes time for the temperature to stabilize, and therefore, signal frequency correction is required for each temperature.
[0037]
In consideration of these matters, the data tables 14A and 14B of FIG. 4 are created and written into the storage circuit 14 by, for example, an external controller at the time of shipment.
[0038]
The data tables 14A and 14B will be further described in detail.
First, in the data table 14A used for temperature frequency correction when the apparatus is switched from the standby mode to the operation mode, the temperature hardly changes when the start time ts measured from the switching timing is less than ts1. Therefore, the correction data is the steady correction data X0 used for the steady frequency correction in the standby mode, and thereafter the temperature T in FIG. 6 and the frequency temperature in FIG. 5 each time ts1, ts2,. From the characteristics, the start correction data corresponding to each start time is Xs1, Xs2,..., And when the apparatus temperature T is stabilized at the maximum temperature, that is, after the start time tsn, the correction data is constant Xsn.
On the other hand, the data table 14B used for temperature frequency correction when the apparatus is switched from the operation mode to the standby mode hardly changes at the maximum temperature when the end time te measured from the switching timing is less than te1. For this reason, the correction data is the start correction data Xsn corresponding to the temperature T at the time of switching, and thereafter from the temperature T in FIG. 6 and the frequency temperature characteristics in FIG. 5 every time te1, te2,. The end correction data corresponding to each end time is Xe1, Xe2,..., And when the apparatus temperature T is stable at normal temperature, that is, after the end time tsm, the end correction data is X0.
As described above, the data tables 14A and 14B in FIG. 4 are created by the correction data X corresponding to the time corresponding to the temperature rise or fall in the apparatus.
[0039]
[1.5] Operation of control register 22
Next, the operation of the control register 22 will be described with reference to the flowchart of FIG.
Actually, the control register 22 is constituted by a logic circuit, but in order to clarify the processing operation, it will be described here using a flowchart.
[0040]
First, the control register 22 supplies the steady correction data X0 to the logic slow / fast circuit 21 when the device is in the standby mode, that is, at room temperature, and the logic slow / fast circuit 21 receives the received steady correction data X0. As the fast / slow data, logical fast / slow is performed and the steady frequency correction of the clock signal CLK is performed.
Here, when the switch 101 of the apparatus is switched from the OFF state to the ON state, and the CPU 100 is switched from the standby mode to the operation mode, the CPU operation detection circuit 104 sends an H level temperature correction request signal A to the temperature of the RTC-IC 10. Output to the correction request signal input terminal 12. The switching circuit 13 receives the temperature correction request signal A supplied via the temperature correction request signal input terminal 12, and switches the switching signal B from the L level to the H level. Thereby, the temperature frequency correction process is started.
[0041]
First, the control register 22 resets and starts the start timer ts (step S1), and reads the data table 14A from the storage circuit 14 (step S2). Next, the control register 22 starts the time ts at time ts1. It is determined whether or not the time ts1 has been reached (step S3; NO), the steady correction data X0 is supplied to the logic slow / fast circuit 21 as slow / fast data. Then, the logic slow / fast circuit 21 performs the logic slow / fast process using the correction data X0 as the slow / fast data (step S4).
Thereby, the logic slow / fast circuit 21 performs steady frequency correction at room temperature until the start time ts reaches time ts1, and outputs the corrected signal to the clock register 23. The clock register 23 receives this signal. The time signal C is supplied from the output terminal 18 to the CPU 100 of the apparatus.
[0042]
On the other hand, when the start time ts has passed the time ts1 (step S3; YES), the start correction data Xs corresponding to the times ts1, ts2,... Data Xs is supplied to the logic slow / fast circuit 21 as slow / fast data. Then, the logic slow / fast circuit 21 performs the logic slow / fast process using the correction data Xs as the slow / fast data (step S5).
As a result, the logic slow / fast circuit 21 performs temperature frequency correction based on the start correction data Xs1, Xs2 corresponding to the times ts1, ts2,..., And outputs the corrected signal to the clock register 23. In response to this signal, a time signal C is supplied from the output terminal 18 to the CPU 100 of the apparatus.
[0043]
The control register 22 determines whether or not the start time ts has reached the time tsn at which the temperature in the apparatus is stable at the maximum temperature (step S6). If not reached (step S6; NO), the control register 22 If the process is repeated and reached (step S6; YES), since the temperature in the apparatus is stable, the start correction data Xsn is supplied to the logic slow / fast circuit 21 as slow / fast data (step S7). Then, the logic slow / fast circuit 21 performs the logic slow / fast process using the correction data Xsn as the slow / fast data (step S7).
[0044]
Thereafter, the control register 22 monitors the switching signal B from the switching circuit 13 (step S8), and steps until the switching signal B switches from the H level to the L level, that is, until the apparatus switches from the operation mode to the standby mode. The process of S7 is continued.
[0045]
When the switch 101 is switched from the on state to the off state and the device is switched from the operation mode to the standby mode, that is, when the switching signal B output from the switching circuit 13 is switched from the H level to the L level ( Step S8; YES), the control register 22 resets and starts the end timer te (Step S9), and reads the data table 14B from the storage circuit 14 (Step S10).
[0046]
Next, until the end time te reaches the time te1, the control register 22 supplies the end correction data Xen as the slow / fast data to the logic slow / fast circuit 21, performs frequency correction at the maximum temperature, and the corrected signal is the clock register. The clock register 23 receives this signal and supplies the time signal C from the output terminal 18 to the CPU 100 of the apparatus.
[0047]
On the other hand, when the end time te has passed the time te1, the end correction data Xe corresponding to each of the times te1, te2,... Determined in advance by the data table 14B is read, and this end correction data Xe is used as the slow / slow data. This is supplied to the logic slow / fast circuit 21. Then, the logic slow / fast circuit 21 performs the logic slow / fast process using the correction data Xe as the slow / fast data (step S11).
As a result, the logic slow / fast circuit 21 performs temperature frequency correction based on the end correction data Xe1, Xe2,... Corresponding to the times te1, te2,... And outputs the corrected signal to the clock register 23. 23 receives this signal and supplies the time signal C from the output terminal 18 to the CPU 100 of the apparatus.
[0048]
The control register 22 determines whether or not the start time te has reached a time tem at which the temperature inside the apparatus is stabilized at room temperature (step S12). If not (step S12; NO), the process of step S11 is performed. Is repeated (step S12; YES), the temperature frequency correction is terminated assuming that the temperature inside the apparatus is normal.
Thereafter, the control register 22 supplies the steady correction data X0 as the slow / fast data to the logical slow / fast circuit 21, and the logical slow / fast circuit 21 performs the logical slow / fast using the steady correction data X0 as the slow / fast data and performs normal frequency processing.
[0049]
[1.6] Effects of the first embodiment
As described above, the RTC-IC 10 according to the present embodiment uses the temperature correction request signal A input to the temperature correction request signal input terminal 12 even when the piezoelectric vibrator X having high temperature dependency is used. When the operation state (operation mode or standby mode) is monitored and the apparatus operation state is switched, correction data as slow / fast data is supplied from the control register 22 to the logical slow / fast circuit 21 in a gradually variable manner.
As a result, regardless of the temperature change in the apparatus, the logic slow / fast circuit 21 supplies a signal having a stable frequency to the clock register 23, and supplies a time signal from the clock register 23 to the external CPU 100 via the output terminal 18. . As a result, the reliability of the time signal output from the RTC-IC 10 can be improved.
[0050]
[1.7] Modification of the first embodiment
In the first embodiment, the drive voltage VCC is always supplied from the main power supply 103 to the high potential side power supply terminal 17. However, as shown in FIG. 8, the main power supply 103 is driven and controlled by the switch 101. The drive voltage VCC may be supplied from the main power supply 103 when the CPU 100 is set to the operation mode. In this case, a main power supply detection circuit 110 that generates a temperature correction request signal A corresponding to the operation state of the apparatus may be connected between the main power supply 103 and the rectifier 106.
Also in the modified example configured as described above, when the drive voltage VCC from the main power supply 103 is supplied to the high potential side power supply terminal 17 of the CPU 100 and the RTC-IC 10, the main power supply detection circuit 110 requests the H level temperature correction. The signal A is supplied to the temperature correction request signal input terminal 12. Thereby, in RTC-IC10, the frequency correction corresponding to the temperature change in an apparatus can be performed.
In addition, in this modification, when the apparatus is in the standby mode, the voltage supply from the main power supply 103 is stopped, so that the power consumption in the standby mode can be significantly reduced.
[0051]
[2] Second embodiment
The feature of the RTC-IC according to the present embodiment is that a temperature sensor is provided in the IC chip, and temperature frequency correction is performed using correction data corresponding to the temperature detected from the temperature sensor. In addition, the same code | symbol shall be attached | subjected to the component same as 1st Embodiment mentioned above, and the description shall be abbreviate | omitted.
[0052]
[2.1] Schematic configuration of the second embodiment
FIG. 9 is a diagram showing a peripheral circuit of the RTC-IC 30 according to the second embodiment, particularly a supply path of the drive voltage VCC. Since this supply path is the same as that of the first embodiment, the description thereof will be omitted.
[0053]
[2.2] Configuration of RTC30
Next, the RTC-IC 30 will be described.
Here, the RTC-IC 30 includes a reference clock oscillator 11, a temperature correction request signal input terminal 12, a switching circuit 13, and a storage circuit 32 that stores in advance as a data table 32A (see FIG. 11) used for temperature frequency correction. A temperature sensor 33 for detecting the temperature in the apparatus and a correction circuit 15 are provided.
[0054]
As in the first embodiment, the RTC-IC 30 is configured such that the component parts excluding the piezoelectric vibrator X are configured as the IC chip 16, and the IC chip 16 and the piezoelectric vibrator X are molded and sealed.
[0055]
[2.3] Configuration of correction circuit 15
As shown in FIG. 10, the correction circuit 15 for correcting the frequency includes a logical slow / fast circuit 21, a control register 22 that receives the correction data from the data table 32 </ b> A and controls the logical slow / fast circuit 21, and the logical slow / fast circuit 21. And a clock register 23 that converts a signal to be output into a time signal C.
Here, when the switching signal B from the switching circuit 13 is switched, the control register 22 stores a function for reading the temperature from the temperature sensor 31 and correction data corresponding to the read temperature as shown in FIG. A function of reading from the table 32A and a function of controlling the logical slow / fast circuit 21 using the correction data as slow / fast data are provided.
[0056]
[2.4] Explanation of data table 32A
As described in the first embodiment, the frequency of the tuning fork type crystal resonator has temperature dependence. Therefore, the data table 32A is created with correction data X corresponding to the temperature T in the apparatus, as shown in FIG.
[0057]
[2.5] Operation of control register 22
Next, the operation of the control register 22 will be described with reference to the flowchart of FIG.
Actually, the control register 22 is constituted by a logic circuit, but in order to clarify the processing operation, it will be described here using a flowchart.
[0058]
First, the control register 22 supplies the steady correction data X0 to the logic slow / fast circuit 21 when the device is in the standby mode, that is, at room temperature, and the logic slow / fast circuit 21 receives the received steady correction data X0. The steady frequency correction of the clock signal CLK is performed by using the logic as the slow / fast data.
Here, when the switch 101 of the apparatus is switched from the OFF state to the ON state, and the CPU 100 is switched from the standby mode to the operation mode, the CPU operation detection circuit 104 sends an H level temperature correction request signal A to the temperature of the RTC-IC 10. Output to the correction request signal input terminal 12. The switching circuit 13 receives the temperature correction request signal A supplied via the temperature correction request signal input terminal 12, and switches the switching signal B from the L level to the H level. Thereby, the temperature frequency correction process is started.
[0059]
First, the control register 22 reads the temperature T in the apparatus from the temperature sensor 31 (step S21), reads correction data corresponding to the temperature T from the data table 32A from the storage circuit 32 (step S22), and this correction data XT. Is supplied to the logic slow / fast circuit 21 as slow / fast data. Then, the logic slow / fast circuit 21 performs the logic slow / fast process using the correction data XT as the slow / fast data (step S23).
Thus, the logic slow / fast circuit 21 performs frequency correction corresponding to the temperature in the apparatus, and outputs the corrected signal to the clock register 23. The clock register 23 receives this signal and outputs the time signal C from the output terminal 18 to the apparatus. To the CPU 100.
Thereafter, the control register 22 monitors the switching signal B from the switching circuit 13 (step S24), and steps until the switching signal B switches from the H level to the L level, that is, until the apparatus switches from the operation mode to the standby mode. The processes after S21 are repeated.
[0060]
When the switch 101 is switched from the on state to the off state and the device is switched from the operation mode to the standby mode, the temperature correction request signal A becomes L level (step S24; YES). That is, the switching signal B output from the switching circuit 13 is switched from H level to L level. However, even when the device is switched from the operation mode to the standby mode, the temperature does not drop rapidly.
Therefore, the control register 22 reads the temperature T in the apparatus from the temperature sensor 31 (step S25), determines whether or not the temperature T is room temperature (step S26), and if it has not reached room temperature (step S26) (Step S26; NO), the correction data corresponding to the temperature T is read from the data table 32A from the storage circuit 32 (Step S27), and the logical slow / fast circuit 21 performs logical slow / fast processing using the correction data XT as slow / fast data (Step S27) S28).
On the other hand, when the temperature T reaches room temperature (step S26; YES), this temperature frequency correction process is terminated.
Then, the control register 22 supplies the steady correction data X0 as the slow / fast data to the logical slow / fast circuit 21, and the logical slow / fast circuit 21 performs the logical slow / fast process using the steady correction data X0 as the slow / fast data.
[0061]
[2.6] Effects of the second embodiment
As described above, the RTC-IC 30 according to the present embodiment includes the temperature sensor 31 in the IC chip 16, detects the temperature in the apparatus by the temperature sensor 31, and corrects the correction data from the data table 32A based on the detected temperature. XT is read out, and frequency correction is performed using the correction data XT as slow / slow data.
As a result, regardless of the temperature change in the apparatus, the logic slow / fast circuit 21 supplies a signal having a stable frequency to the clock register 23, and supplies a time signal from the clock register 23 to the external CPU 100 via the output terminal 18. . As a result, the reliability of the time signal output from the RTC-IC 30 can be improved.
[0062]
[2.7] Modification of Second Embodiment
In the second embodiment, the drive voltage VCC is always supplied from the main power supply 103 to the high potential side power supply terminal 17. However, as shown in FIG. 13, the main power supply 103 is driven and controlled by the switch 101. The drive voltage VCC may be supplied from the main power supply 103 when the CPU 100 is set to the operation mode. In this case, a main power supply detection circuit 110 that generates a temperature correction request signal A corresponding to the operation state of the apparatus may be connected between the main power supply 103 and the rectifier 106.
Also in the modified example configured as described above, when the drive voltage VCC from the main power supply 103 is supplied to the high potential side power supply terminal 17 of the CPU 100 and the RTC-IC 30, the main power supply detection circuit 110 requests the H level temperature correction. The signal A is supplied to the temperature correction request signal input terminal 12. Thereby, in RTC-IC30, the frequency correction corresponding to the temperature change in an apparatus can be performed.
In addition, in this modification, when the apparatus is in the standby mode, the voltage supply from the main power supply 103 is stopped, so that the power consumption in the standby mode can be significantly reduced.
[0063]
[3] Third embodiment
The feature of the RTC-IC according to the present embodiment is that an IC chip is provided with a temperature sensor and a data table used for temperature frequency correction is provided in an external storage means. In addition, the same code | symbol shall be attached | subjected to the component same as embodiment mentioned above, and the description shall be abbreviate | omitted.
[0064]
[3.1] Schematic configuration of the third embodiment
FIG. 14 is a diagram showing a peripheral circuit of the RTC-IC 40 according to the third embodiment, particularly a supply path of the drive voltage VCC. Since this supply path is the same as that of the first embodiment, the description thereof will be omitted.
The A / D conversion circuit 50 converts the detected temperature signal output from the temperature sensor 31 to digital, and is unnecessary when the temperature sensor 31 is provided with A / D conversion. is there.
[0065]
[3.2] Configuration of RTC40
Next, the RTC-IC 40 will be described.
Here, in addition to the reference clock oscillator 11, the temperature correction request signal input terminal 12, the switching circuit 13, the temperature sensor 31, and the correction circuit 15, the RTC-IC 40 includes a temperature signal output terminal 41 for outputting the detected temperature to the outside, a temperature And a correction signal input terminal 42 for inputting a correction signal having correction data corresponding to.
[0066]
As in the first embodiment, the RTC-IC 40 is configured such that the component parts excluding the piezoelectric vibrator X are configured as the IC chip 16, and the IC chip 16 and the piezoelectric vibrator X are molded and sealed.
[0067]
[3.3] Configuration of correction circuit 15
As shown in FIG. 15, the correction circuit 15 that corrects the frequency receives the logic slow / fast circuit 21 and correction data supplied from the outside via the correction signal input terminal 42. A control register 22 for controlling and a clock register 23 for converting a signal output from the logic slow / fast circuit 21 into a time signal C are provided.
[0068]
[3.4] Configuration of CPU 100
In this embodiment, a data table 32A for performing temperature frequency correction is stored in the CPU 100. When a detected temperature signal is output from the temperature sensor 31, the CPU 100 outputs correction data corresponding to this temperature to the RTC. -It supplies to the correction signal input terminal 42 of IC40.
[0069]
The operation of the control register 22 is different from that of the correction data XT corresponding to the temperature T in that it is read from the storage circuit 32 and that of the external CPU 100 in FIG. Since it is almost the same as the flowchart, the description thereof will be omitted.
[0070]
[3.5] Effects of the third embodiment
As described above, also in the RTC-IC 40 according to the present embodiment, the temperature in the apparatus is detected by the temperature sensor 31 provided in the IC chip 16, and the correction data XT is read from the external CPU 100 based on the detected temperature. Frequency correction is performed using the correction data XT as slow / slow data.
As a result, regardless of the temperature change in the apparatus, the logic slow / fast circuit 21 supplies a signal having a stable frequency to the clock register 23, and supplies a time signal from the clock register 23 to the external CPU 100 via the output terminal 18. . As a result, the reliability of the time signal output from the RTC-IC 40 can be improved.
In addition, unlike the other embodiments, it is not necessary to provide a data table for temperature frequency correction in the RTC-IC 40. Therefore, even after the RTC-IC 40 is incorporated in the apparatus, new correction data for temperature is newly provided. It can be set, and the correction accuracy can be further increased as compared to other embodiments.
[0071]
[3.6] Modification of Third Embodiment
[3.6.1] Modification 1
In the third embodiment, the drive voltage VCC is constantly supplied from the main power supply 103 to the high potential side power supply terminal 17. However, as shown in FIG. 16, the main power supply 103 is driven and controlled by the switch 101. The drive voltage VCC may be supplied from the main power supply 103 when the CPU 100 is set to the operation mode. In this case, a main power supply detection circuit 110 that generates a temperature correction request signal A corresponding to the operation state of the apparatus may be connected between the main power supply 103 and the rectifier 106.
Also in the modified example configured as described above, when the drive voltage VCC from the main power supply 103 is supplied to the high potential side power supply terminal 17 of the CPU 100 and the RTC-IC 40, the main power supply detection circuit 110 requests an H level temperature correction. The signal A is supplied to the temperature correction request signal input terminal 12. Thereby, in RTC-IC40, the frequency correction corresponding to the temperature change in an apparatus can be performed.
In addition, in this modification, when the apparatus is in the standby mode, the voltage supply from the main power supply 103 is stopped, so that the power consumption in the standby mode can be significantly reduced.
[0072]
[3.6.2] Modification 2
In this embodiment, the detected temperature signal from the temperature sensor 31 is output to the outside via the temperature signal output terminal 41, and correction data corresponding to the detected temperature signal is received from the outside via the correction signal input terminal 42. However, the present invention is not limited thereto, and communication means using infrared rays or electromagnetic waves may be provided at the temperature signal output terminal 41 and the correction signal input terminal 42, and signals may be exchanged with the CPU 100 using this communication means. .
[0073]
[4] Modification
[4.1] Modification 1
In the RTC-IC according to each of the above-described embodiments, the frequency of the reference clock signal CLK1 is 32.768 kHz, but the present invention is not limited to this. It is also possible to set arbitrarily.
In the embodiment, when the CPU is in the standby mode, frequency correction (steady frequency correction) is performed using the predetermined steady correction data X0. When the CPU is in the operation mode, variable correction data is used. The clock signal supply device that performs the frequency correction (temperature frequency correction) that has been performed is described as an example. However, the present invention is not limited to this, and when the CPU is in the standby mode, the reference clock signal CLK from the reference clock oscillator is output as it is without performing steady-state frequency correction, and the temperature frequency when the CPU is in the operation mode. Correction may be performed.
[0074]
[4.2] Modification 2
In each of the above embodiments, signals are exchanged with an external device via the temperature correction request signal input terminal 12, the output terminal 18, the temperature signal output terminal 41, the correction signal input terminal 42, etc. The invention is not limited to this, and a plurality of terminals may be connected to an external device through a so-called interface.
[0075]
[4.3] Modification 3
In each of the embodiments, the switching circuit 13 determines whether the operation state of the CPU 100 is the standby mode or the operation mode using the temperature correction request signal A from the CPU operation detection circuit 104 or the main power supply detection circuit 110. I did it. However, the present invention is not limited to the CPU operation detection circuit 104 or the main power supply detection circuit 110. For example, when an RTC-IC is mounted on a device that is installed outdoors, the temperature correction request signal A is determined by the operation of the switch 101. May be an output signal from the photothermal sensor, or various control signals. In short, any device that can detect that the temperature environment in the apparatus has changed can be used.
[0076]
[4.4] Modification 4
In each of the above embodiments, the case where the temperature frequency correction is performed when the temperature rises when the device enters the drive mode has been described in detail. If the temperature sometimes changes due to the influence of the outside world, it can be easily handled by switching the H level and L level of the temperature correction request signal A or the H level and L level of the switching circuit 13.
[0077]
[4.5] Modification 5
In each of the above embodiments, the frequency correction of the reference clock signal CLK is described as being performed by the logic slow / fast circuit 21. However, a frequency array is provided on the output side of the reference clock oscillator 11, and the frequency correction is performed by selecting this capacitor. You may make it use the capacity | capacitance slow / fast circuit to perform.
[0078]
[4.6] Modification 6
In the first and second embodiments, it is described that the data table is stored in the storage circuit 14 in advance. However, a data write terminal for the user to write data may be provided in the storage circuit 14 separately. In this case, data written from an external controller can be set by the user in accordance with the usage environment of the apparatus, and more accurate frequency correction can be realized.
Further, if a communication means using a coil, light such as infrared rays, or wireless communication is provided in the RTC-IC, it is possible to write data in the data table in a non-contact manner without using a data write terminal.
[0079]
【The invention's effect】
As described above, the clock signal supply device according to the present invention monitors the state of the external processing unit and enables appropriate frequency correction.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an RTC-IC and a peripheral power supply path according to a first embodiment.
FIG. 2 is a block diagram showing a configuration of an RTC-IC according to the same embodiment.
FIG. 3 is a perspective view of the RTC-IC according to the same embodiment.
FIG. 4 is a diagram showing a data table stored in a storage circuit.
FIG. 5 is a diagram showing frequency temperature characteristics of a tuning fork type crystal resonator.
FIG. 6 is a diagram showing an increase or decrease corresponding to the time of the apparatus internal temperature.
FIG. 7 is a flowchart showing temperature frequency correction processing according to the embodiment;
FIG. 8 is a block diagram showing an RTC-IC and peripheral power supply paths according to a modification of the first embodiment.
FIG. 9 is a block diagram illustrating an RTC-IC and a peripheral power supply path according to a second embodiment.
FIG. 10 is a block diagram showing a configuration of an RTC-IC according to the same embodiment.
FIG. 11 is a diagram showing a data table stored in a storage circuit.
FIG. 12 is a flowchart showing temperature frequency correction processing according to the embodiment;
FIG. 13 is a block diagram showing an RTC-IC and peripheral power supply paths according to a modification of the second embodiment.
FIG. 14 is a block diagram showing an RTC-IC and a peripheral power supply path according to a third embodiment.
FIG. 15 is a block diagram showing a configuration of an RTC-IC according to the same embodiment;
FIG. 16 is a block diagram showing an RTC-IC and peripheral power supply paths according to a modification of the third embodiment.
[Explanation of symbols]
10, 30, 40 ... RTC-IC (clock signal supply device)
11 ... Reference clock oscillator
12 ... Temperature correction request signal input terminal
13 ... switching circuit
14, 32 ... Memory circuit
14A, 14B, 32A ... Database
15 ... Correction circuit
16 ... IC chip
17 ... High potential side power supply terminal
18 ... Output terminal
21. Logic slow / fast circuit
22 ... Control register
23: Clock register
31 ... Temperature sensor
41 ... Temperature signal output terminal
42 ... Correction signal input terminal

Claims (4)

一定の周波数の基準クロック信号を発生する基準クロック信号発生手段と、
周囲温度の変化による周波数変動の補正(温度周波数補正)を行うか否かを決める温度補正要求信号が入力される温度補正要求信号入力部と、
前記温度補正要求信号に基づき、前記温度周波数補正を禁止状態から動作状態、動作状態から禁止状態に切換える切換信号を出力する切換信号出力手段と、
周囲温度の変化による周波数変動の補正に用いられる補正データを、前記切換信号が切換わってからの経過時間に対応させたデータとして予め記憶する記憶手段と、
前記切換信号が切換わった場合に、前記経過時間に対応した補正データに基づいて前記基準クロック信号の周波数を補正する補正手段と、を具備した
ことを特徴とするクロック信号供給装置。
A reference clock signal generating means for generating a reference clock signal having a constant frequency;
A temperature correction request signal input unit to which a temperature correction request signal for determining whether or not to perform frequency fluctuation correction (temperature frequency correction) due to a change in ambient temperature is input;
Based on the temperature correction request signal, a switching signal output means for outputting a switching signal for switching the temperature frequency correction from the prohibited state to the operating state and from the operating state to the prohibited state;
Storage means for preliminarily storing correction data used for correcting frequency fluctuations due to a change in ambient temperature as data corresponding to an elapsed time after the switching signal is switched;
A clock signal supply device comprising: a correction unit that corrects the frequency of the reference clock signal based on correction data corresponding to the elapsed time when the switching signal is switched.
請求項1記載のクロック信号供給装置において、
前記補正手段は、
前記基準クロック信号の周波数を補正する緩急回路と、
前記時間に対応した補正データを読出し、前記緩急回路に出力する制御レジスタと、を具備した
ことを特徴とするクロック信号供給装置。
The clock signal supply device according to claim 1,
The correction means includes
A slow / fast circuit for correcting the frequency of the reference clock signal;
And a control register that reads correction data corresponding to the time and outputs the correction data to the slow / fast circuit.
請求項1記載のクロック信号供給装置において、
前記補正手段は、
前記基準クロック信号の周波数を補正する緩急回路と、
前記時間に対応した補正データを読出し、前記緩急回路に出力する制御レジスタと、
前記緩急回路から出力されるクロック信号を時刻信号に変換する時計レジスタと、を具備した
ことを特徴とするクロック信号供給装置。
The clock signal supply device according to claim 1,
The correction means includes
A slow / fast circuit for correcting the frequency of the reference clock signal;
A control register that reads out correction data corresponding to the time and outputs the correction data to the slow / fast circuit;
A clock signal supply device comprising: a clock register that converts a clock signal output from the slow / fast circuit into a time signal.
請求項2または3記載のクロック信号供給装置において、
前記制御レジスタは、前記切換信号が切換わってからの時間を計時し、時間に応じた補正データを前記記憶手段から読出して確定し、この補正データを前記緩急回路に出力する
ことを特徴とするクロック信号供給装置。
The clock signal supply device according to claim 2 or 3,
The control register measures the time after the switching signal is switched, reads and determines correction data corresponding to the time from the storage means, and outputs the correction data to the slow / fast circuit. Clock signal supply device.
JP2000281668A 2000-09-18 2000-09-18 Clock signal supply device Expired - Fee Related JP3702768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000281668A JP3702768B2 (en) 2000-09-18 2000-09-18 Clock signal supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000281668A JP3702768B2 (en) 2000-09-18 2000-09-18 Clock signal supply device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004157564A Division JP2004258045A (en) 2004-05-27 2004-05-27 Clock signal supply device, and its control method

Publications (2)

Publication Number Publication Date
JP2002090480A JP2002090480A (en) 2002-03-27
JP3702768B2 true JP3702768B2 (en) 2005-10-05

Family

ID=18766287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000281668A Expired - Fee Related JP3702768B2 (en) 2000-09-18 2000-09-18 Clock signal supply device

Country Status (1)

Country Link
JP (1) JP3702768B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE453146T1 (en) 2003-03-20 2010-01-15 Sony Ericsson Mobile Comm Ab MOBILE DEVICE WITH TIME CONTROL FOR A DIGITAL RIGHTS MANAGEMENT PROCESS (DRM)
JP5072418B2 (en) * 2007-04-24 2012-11-14 日本電波工業株式会社 Temperature-compensated crystal oscillator for surface mounting
JP2010102487A (en) * 2008-10-23 2010-05-06 Nohmi Bosai Ltd Alarm
JP5409143B2 (en) * 2009-06-30 2014-02-05 京セラクリスタルデバイス株式会社 Oscillator
JP5253318B2 (en) * 2009-07-30 2013-07-31 京セラクリスタルデバイス株式会社 Oscillator
JP5291564B2 (en) * 2009-07-30 2013-09-18 京セラクリスタルデバイス株式会社 Oscillator
JP2010088123A (en) * 2009-11-26 2010-04-15 Seiko Epson Corp Piezoelectric oscillator, and reception device using piezoelectric oscillator
JP2010088124A (en) * 2009-11-26 2010-04-15 Seiko Epson Corp Satellite acquisition control method of reception device using piezoelectric oscillator
CN104854519B (en) * 2012-12-21 2017-08-04 Eta瑞士钟表制造股份有限公司 Thermal compensation isochronon circuit

Also Published As

Publication number Publication date
JP2002090480A (en) 2002-03-27

Similar Documents

Publication Publication Date Title
US6366175B2 (en) Temperature compensated oscillator, method of controlling temperature compensated oscillator, and wireless communication device
JP3887285B2 (en) Display device
JP3702768B2 (en) Clock signal supply device
JP5263791B2 (en) Semiconductor device
US7649422B2 (en) Real time clock integrated circuit and electronic apparatus using the same
JP2004258045A (en) Clock signal supply device, and its control method
US8988159B2 (en) Oscillator and IC chip
JP2011199481A (en) Clock system
US8664996B2 (en) Clock generator and method of generating clock signal
US9348403B2 (en) Semiconductor device and automobile control system
JP2002055130A (en) Frequency judgment circuit and data processor
JP3551907B2 (en) Clock signal supply device and control method therefor
JP2003258551A (en) Temperature compensation circuit for oscillation circuit and temperature compensation method thereof
JP2009130587A (en) Oscillation circuit and oscillator
JP2000098347A (en) Liquid crystal display device
JP2001044759A (en) Reference clock frequency temperature control circuit
JPH06233473A (en) Voltage detector for switching type charging circuit
JP3194696B2 (en) Liquid container with temperature display function
JP2005311686A (en) Oscillation circuit
JPH1098870A (en) Power source
JPH06233474A (en) Voltage detector for switching type charging circuit
JPH06260839A (en) Current controller for temperature detecting part in digital control temperature compensation type crystal oscillator
JP2003258553A (en) Oscillation circuit
JP2002325018A (en) Oscillation circuit
JPH06230153A (en) Electronic timepiece

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees