JPH1098870A - Power source - Google Patents

Power source

Info

Publication number
JPH1098870A
JPH1098870A JP8250693A JP25069396A JPH1098870A JP H1098870 A JPH1098870 A JP H1098870A JP 8250693 A JP8250693 A JP 8250693A JP 25069396 A JP25069396 A JP 25069396A JP H1098870 A JPH1098870 A JP H1098870A
Authority
JP
Japan
Prior art keywords
circuit
power supply
voltage
booster circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8250693A
Other languages
Japanese (ja)
Inventor
Takayuki Nakanishi
貴之 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8250693A priority Critical patent/JPH1098870A/en
Publication of JPH1098870A publication Critical patent/JPH1098870A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power source at a low cost which performs excellent boosted starting characteristics, by utilizing booster capacity of a booster circuit to a maximum limit. SOLUTION: A power source unit 1 comprises an analog switch 17 for switching a booster circuit 13 and a high-voltage load circuit 19 to a connecting state or an interrupting state between an output stage of the circuit 13 and the circuit 19, and a latched circuit 16 for opening a contact of the switch 17 when power source ON is detected by a power source ON detector 14 to switch the circuit 13 to the circuit 19. And, the circuit 16 closes the contact of the switch 17 when counting of a predetermined time is finished by a timer circuit 15 to connect the circuit 19 to the circuit 13. Accordingly, the circuit 13 can boost a power source voltage VDD to a driving voltage VLCD having a predetermined voltage level in the state that it is disconnected from the circuit 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電源装置に係り、詳
細には、電源から供給される電源電圧を所定電圧値に昇
圧する昇圧回路を備え、この昇圧回路で昇圧された電圧
を当該昇圧回路の出力段に接続された負荷に供給する電
源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and more particularly, to a power supply device provided with a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value. And a power supply unit for supplying a load connected to the output stage.

【0002】[0002]

【従来の技術】従来、電源から供給される電源電圧を所
定電圧値に昇圧する昇圧回路を備え、この昇圧回路で昇
圧された電圧を当該昇圧回路の出力段に接続された負荷
に供給する電源装置としては、各種電子機器に組み込ま
れた電源ユニットが挙げられる。このような電源装置
(電源ユニット)においては、常時、昇圧回路の出力段
に負荷(電子機器の各種駆動回路など)が接続されてい
る回路構成となっていた。
2. Description of the Related Art Conventionally, there is provided a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value, and a power supply for supplying a voltage boosted by the booster circuit to a load connected to an output stage of the booster circuit. Examples of the device include a power supply unit incorporated in various electronic devices. Such a power supply device (power supply unit) has a circuit configuration in which a load (such as various drive circuits for electronic devices) is always connected to an output stage of a booster circuit.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の電源装置においては以下に述べるような問題
点があった。
However, such a conventional power supply has the following problems.

【0004】すなわち、上述したように電源装置の昇圧
回路には、常時、出力段に負荷が接続されている回路構
成となっていたため、当該電源装置(電源ユニット)が
組み込まれた電子機器の電源が投入され、昇圧回路に電
源電圧が供給されてから当該昇圧回路において前記電源
電圧が所定電圧値に昇圧されるまでの立上り期間におい
て、昇圧回路では、出力段に負荷が接続された状態で前
記電源電圧を所定電圧値に昇圧しなければならなかった
ので、前記立上り期間の際に出力段に負荷が接続されて
いない場合と比較して、昇圧回路をより高い昇圧能力を
有する回路構成としなければならず、そのために電源装
置の製造コストが高くなってしまうという問題点があっ
た。
That is, as described above, the booster circuit of the power supply device has a circuit configuration in which a load is always connected to the output stage, so that the power supply of the electronic device in which the power supply device (power supply unit) is incorporated. Is supplied, and during a rising period from when the power supply voltage is supplied to the booster circuit to when the power supply voltage is boosted to a predetermined voltage value in the booster circuit, the booster circuit operates in a state where a load is connected to the output stage. Since the power supply voltage had to be boosted to a predetermined voltage value, the booster circuit must have a circuit configuration having a higher boosting capability as compared with the case where no load is connected to the output stage during the rising period. Therefore, there has been a problem that the manufacturing cost of the power supply device is increased.

【0005】本発明は、上記問題点に鑑みてなされたも
のであり、昇圧回路の昇圧能力を最大限に活用し、優れ
た昇圧起動特性を発揮できる安価な電源装置を提供する
ことである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide an inexpensive power supply device which makes full use of the boosting capability of a boosting circuit and can exhibit excellent boosting start-up characteristics.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、電源から供給される電源電
圧を所定電圧値に昇圧する昇圧回路を備え、この昇圧回
路で昇圧された電圧を当該昇圧回路の出力段に接続され
た負荷に供給する電源装置において、前記昇圧回路の出
力段と前記負荷との間を接続または遮断する接断手段
と、前記電源の投入を検出して前記接断手段を遮断状態
とし、所定時間が経過した後に該接断手段を接続状態と
する接断制御手段と、を備えたことを特徴としている。
According to a first aspect of the present invention, there is provided a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value. A power supply device for supplying the output voltage to a load connected to the output stage of the booster circuit, a disconnection means for connecting or disconnecting between the output stage of the booster circuit and the load, and detecting turning on of the power supply. Disconnection control means for setting the disconnection means to the cutoff state and for setting the connection and disconnection means to the connected state after a predetermined time has elapsed.

【0007】この請求項1記載の発明によれば、電源か
ら供給される電源電圧を所定電圧値に昇圧する昇圧回路
を備え、この昇圧回路で昇圧された電圧を当該昇圧回路
の出力段に接続された負荷に供給する電源装置におい
て、前記昇圧回路の出力段と前記負荷との間を接続また
は遮断する接断手段を設け、接断制御手段は、前記電源
の投入を検出して前記接断手段を遮断状態とし、所定時
間が経過した後に該接断手段を接続状態とする。
According to the present invention, there is provided a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value, and the voltage boosted by the booster circuit is connected to an output stage of the booster circuit. A power supply device for supplying power to the load, wherein disconnection means for connecting or disconnecting between an output stage of the booster circuit and the load is provided, and disconnection control means detects the power-on and detects the disconnection. The means is turned off, and after a predetermined time has elapsed, the disconnecting means is turned on.

【0008】また、この場合、請求項2に記載するよう
に請求項1記載の発明において、前記接断制御手段は、
前記電源の投入を検出する電源投入検出手段と、この電
源投入検出手段により前記電源の投入が検出されると前
記所定時間を計時する計時手段とを有する構成としても
良い。
In this case, as described in claim 2, in the invention according to claim 1, the disconnection control means includes:
The power-on detecting means for detecting the power-on may be provided, and a clock means for measuring the predetermined time when the power-on is detected by the power-on detecting means.

【0009】この請求項2記載の発明によれば、接断制
御手段は、電源投入検出手段により電源の投入が検出さ
れると接断手段を遮断状態とし、計時手段により所定時
間が計時された後に該接断手段を接続状態とする。
According to the second aspect of the present invention, the disconnection control means sets the disconnection means to the cut-off state when the power-on detection means detects that the power is turned on, and the predetermined time is counted by the timer means. Later, the disconnecting means is brought into the connected state.

【0010】請求項3記載の発明は、電源から供給され
る電源電圧を所定電圧値に昇圧する昇圧回路を備え、こ
の昇圧回路で昇圧された電圧を当該昇圧回路の出力段に
接続された負荷に供給する電源装置において、前記昇圧
回路の出力段と前記負荷との間を接続または遮断する接
断手段と、前記昇圧回路の出力電圧レベルが所定値にな
るまでは前記接断手段を遮断状態とし、前記出力電圧レ
ベルが前記所定値に達すると該接断手段を接続状態とす
る接断制御手段と、を備えたことを特徴としている。
According to a third aspect of the present invention, there is provided a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value, and a load connected to an output stage of the booster circuit. Disconnecting means for connecting or disconnecting between the output stage of the booster circuit and the load, and disconnecting the disconnecting means until the output voltage level of the booster circuit reaches a predetermined value. Disconnection control means for connecting the disconnection means when the output voltage level reaches the predetermined value.

【0011】この請求項3記載の発明によれば、電源か
ら供給される電源電圧を所定電圧値に昇圧する昇圧回路
を備え、この昇圧回路で昇圧された電圧を当該昇圧回路
の出力段に接続された負荷に供給する電源装置におい
て、前記昇圧回路の出力段と前記負荷との間を接続また
は遮断する接断手段を設け、接断制御手段は、前記昇圧
回路の出力電圧レベルが所定値になるまでは前記接断手
段を遮断状態とし、前記出力電圧レベルが前記所定値に
達すると該接断手段を接続状態とする。
According to the present invention, there is provided a booster circuit for boosting the power supply voltage supplied from the power supply to a predetermined voltage value, and the voltage boosted by the booster circuit is connected to the output stage of the booster circuit. In the power supply device for supplying the load, the disconnection means for connecting or disconnecting between the output stage of the booster circuit and the load is provided, the disconnection control means, the output voltage level of the booster circuit to a predetermined value Until the disconnection means is turned off, the disconnection means is turned on when the output voltage level reaches the predetermined value.

【0012】以上、請求項1から請求項3に記載の発明
によれば、電源が投入され、昇圧回路に電源電圧が供給
されてから当該昇圧回路において前記電源電圧が所定電
圧値に昇圧されるまでの立上り期間において、昇圧回路
では負荷と切り離された状態で前記電源電圧を所定電圧
値に昇圧することができるので、従来と同等の昇圧性能
をより低い昇圧能力の回路構成で得ることが可能とな
る。その結果、電源装置の製造コストを低減することが
できる。
As described above, according to the first to third aspects of the present invention, after the power is turned on and the power supply voltage is supplied to the booster circuit, the power supply voltage is boosted to a predetermined voltage value in the booster circuit. In the rising period up to, the power supply voltage can be boosted to a predetermined voltage value in a state where the booster circuit is disconnected from the load, so that a boosting performance equivalent to the conventional one can be obtained with a circuit configuration having a lower boosting ability. Becomes As a result, the manufacturing cost of the power supply device can be reduced.

【0013】また、請求項4に記載するように請求項1
〜請求項3のいずれかに記載の発明において、前記負荷
は、液晶表示パネルを表示駆動する駆動回路であっても
良い。
[0013] Also, as described in claim 4, claim 1 is as follows.
In the invention according to any one of the first to third aspects, the load may be a drive circuit that drives and displays a liquid crystal display panel.

【0014】この請求項4記載の発明によれば、特に、
液晶表示パネルを表示駆動する駆動回路に対して、電源
から供給される電源電圧を昇圧回路により所定電圧値に
昇圧して供給する電源装置において、上記請求項1から
請求項3に記載した発明の効果を得ることができる。
According to the fourth aspect of the present invention,
4. The power supply device according to claim 1, wherein a power supply voltage supplied from a power supply is boosted to a predetermined voltage value by a booster circuit and supplied to a drive circuit for driving a liquid crystal display panel for display. The effect can be obtained.

【0015】[0015]

【発明の実施の形態】以下、図を参照して本発明に好適
な実施の形態を詳細に説明する。なお、以下に示す実施
の形態の第1例〜第3例においては、LCD(Liquid C
rystal Display)コントローラ/ドライバLSIを用い
てドットマトリクス液晶パネルを表示駆動する液晶表示
装置に組み込まれた電源装置(電源ユニット)について
説明を行なうものとする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. In the first to third examples of the embodiment described below, an LCD (Liquid C
A power supply unit (power supply unit) incorporated in a liquid crystal display device that drives and displays a dot matrix liquid crystal panel using a controller / driver LSI will be described.

【0016】上記LSI(Large Scale Integrated cir
cuit)は、英数字、カナ文字、記号などをドットマトリ
クス液晶パネルに表示するための各種駆動制御を行なう
LSIであり、3線式シリアルインターフェースを備
え、外部コントローラからの制御信号に基づいてドット
マトリクス液晶パネルを表示駆動する。
The above LSI (Large Scale Integrated cir)
cuit) is an LSI that performs various kinds of drive control for displaying alphanumeric characters, kana characters, symbols, etc. on a dot matrix liquid crystal panel, has a three-wire serial interface, and uses a dot matrix based on control signals from an external controller. The liquid crystal panel is driven for display.

【0017】このLSIは、最大12桁×4行の表示が
可能なドットマトリクス液晶パネルを表示駆動すること
ができ、DDRAM(Display Data RAM)、CGR
AM(Character Generator RAM)、PictRA
M、文字属性RAM、液晶駆動回路、液晶駆動用4倍昇
圧回路、発振回路などが1チップに集積されている。
This LSI can drive a dot matrix liquid crystal panel capable of displaying a maximum of 12 digits × 4 rows, and can drive a DDRAM (Display Data RAM) and a CGR.
AM (Character Generator RAM), PictRA
M, character attribute RAM, liquid crystal driving circuit, liquid crystal driving quadruple booster circuit, oscillation circuit, and the like are integrated on one chip.

【0018】(第1の実施の形態)図1及び図2は、本
発明の電源装置を適用した電源ユニットの実施の形態の
第1例について示す図である。まず、構成を説明する。
図1は、本発明を適用した電源ユニット1のブロック構
成図である。
(First Embodiment) FIGS. 1 and 2 are views showing a first embodiment of a power supply unit to which a power supply device of the present invention is applied. First, the configuration will be described.
FIG. 1 is a block diagram of a power supply unit 1 to which the present invention is applied.

【0019】同図において、電源ユニット1は、電源1
1、電源スイッチ12、昇圧回路13、電源投入検出回
路14、タイマー回路15、ラッチ回路16、アナログ
スイッチ17、及びコンデンサ18により構成されてお
り、昇圧回路13の出力段はアナログスイッチ17を介
してドットマトリクス液晶パネルを表示駆動するための
各種駆動回路(高圧負荷回路19)に接続されている。
In FIG. 1, a power supply unit 1 includes a power supply 1
1, a power switch 12, a booster circuit 13, a power-on detection circuit 14, a timer circuit 15, a latch circuit 16, an analog switch 17, and a capacitor 18. The output stage of the booster circuit 13 is connected via the analog switch 17. It is connected to various drive circuits (high-voltage load circuit 19) for driving the display of the dot matrix liquid crystal panel.

【0020】また同図において、昇圧回路13、電源投
入検出回路14、タイマー回路15、ラッチ回路16、
及び高圧負荷回路19は、LCDコントローラ/ドライ
バLSIに内蔵されている。
In FIG. 1, a booster circuit 13, a power-on detecting circuit 14, a timer circuit 15, a latch circuit 16,
The high voltage load circuit 19 is built in the LCD controller / driver LSI.

【0021】電源11は、一次電池、或いは二次電池か
らなり、電源スイッチ12がON操作されると昇圧回路
13に電源電圧VDDを供給する。電源スイッチ12は、
当該電源ユニット1の組み込まれた液晶表示装置の電源
11をON/OFF切換えするスイッチである。
The power supply 11 is composed of a primary battery or a secondary battery, and supplies a power supply voltage VDD to the booster circuit 13 when the power switch 12 is turned on. The power switch 12
A switch for turning on / off the power supply 11 of the liquid crystal display device in which the power supply unit 1 is incorporated.

【0022】昇圧回路13は、電源11から供給される
電源電圧VDDを昇圧し、当該昇圧回路13の出力段にア
ナログスイッチ17を介して接続される各種駆動回路
(高圧負荷回路19)を駆動するための所定電圧レベル
を有する駆動電圧VLCD を生成する。
The booster circuit 13 boosts the power supply voltage VDD supplied from the power supply 11, and drives various drive circuits (high-voltage load circuit 19) connected to the output stage of the booster circuit 13 via the analog switch 17. A driving voltage VLCD having a predetermined voltage level for driving is generated.

【0023】電源投入検出回路14は、電源スイッチ1
2がON操作され、電源11が投入されたか否かを検出
する回路であり、非検出時は“Low”の検出信号Sou
t をタイマー回路15及びラッチ回路16のS入力端子
に出力している。また、電源投入検出回路14では、電
源スイッチ12がON操作され、電源11が投入される
とその旨を検出し、所定期間“Hi”となる検出信号S
out をタイマー回路15及びラッチ回路16のS入力端
子に出力する。
The power-on detection circuit 14 includes the power switch 1
2 is an ON operation and a circuit for detecting whether or not the power supply 11 is turned on. When not detected, the detection signal Sou of "Low" is detected.
t is output to the S input terminal of the timer circuit 15 and the latch circuit 16. Further, the power-on detection circuit 14 detects that the power switch 11 is turned on and the power supply 11 is turned on, and detects the detection signal S which becomes "Hi" for a predetermined period.
out is output to the S input terminal of the timer circuit 15 and the latch circuit 16.

【0024】タイマー回路15は、電源投入検出回路1
4から所定期間“Hi”となる検出信号Sout が入力さ
れると予め定められた所定時間の計時を開始し、当該所
定時間の計時が終了すると所定期間“Hi”となる計時
終了信号Tout をラッチ回路16のR入力端子に出力す
る。
The timer circuit 15 includes a power-on detection circuit 1
When the detection signal Sout which becomes "Hi" for a predetermined period is inputted from 4, the clocking of a predetermined time is started, and when the clocking of the predetermined time is completed, a clock end signal Tout which becomes "Hi" for a predetermined period is latched. Output to the R input terminal of the circuit 16.

【0025】ラッチ回路16は、RSフリップフロップ
(Rset Set Flip-Flop)によって構成されており、電源
投入検出回路14から所定期間“Hi”となる検出信号
Sout がS入力端子に入力された後、タイマー回路15
から所定期間“Hi”となる計時終了信号Tout がR入
力端子に入力されるまでの期間、“Hi”となる制御信
号Lout をアナログスイッチ17に出力し、当該アナロ
グスイッチ17の接断状態を制御する。
The latch circuit 16 is constituted by an RS flip-flop (Rset Set Flip-Flop). After a detection signal Sout which becomes “Hi” for a predetermined period from the power-on detection circuit 14 is input to the S input terminal, Timer circuit 15
During the period from when the timing end signal Tout, which becomes "Hi" for a predetermined period, is input to the R input terminal, the control signal Lout, which becomes "Hi", is output to the analog switch 17 to control the disconnected state of the analog switch 17. I do.

【0026】アナログスイッチ17は、昇圧回路13の
出力段と高圧負荷回路19との間に設けられ、昇圧回路
13と高圧負荷回路19とを接続状態、または遮断状態
に切換えるスイッチである。このアナログスイッチ17
は、ラッチ回路16から“Hi”の制御信号Lout が入
力されている期間において接点を開放し、昇圧回路13
と高圧負荷回路19とを遮断状態にする。
The analog switch 17 is provided between the output stage of the booster circuit 13 and the high-voltage load circuit 19, and switches the booster circuit 13 and the high-voltage load circuit 19 to a connection state or a cutoff state. This analog switch 17
Open the contact during the period in which the control signal Lout of “Hi” is input from the latch circuit 16, and
And the high voltage load circuit 19 are cut off.

【0027】高圧負荷回路19は、ドットマトリクス液
晶パネルを表示駆動するための各種駆動回路であり、昇
圧回路13により所定電圧レベルに昇圧された駆動電圧
VLCD によって駆動される。以上が、本実施の形態にお
ける電源ユニット1の構成である。
The high-voltage load circuit 19 is various drive circuits for driving the display of the dot matrix liquid crystal panel, and is driven by a drive voltage VLCD boosted to a predetermined voltage level by the booster circuit 13. The above is the configuration of the power supply unit 1 in the present embodiment.

【0028】なお、当該電源ユニット1では、上記電源
11の代わりにACアダプターを接続することで、当該
ACアダプターから供給される電源電圧VDDに基づいて
昇圧回路13で駆動電圧VLCD を生成することも可能で
ある。
In the power supply unit 1, by connecting an AC adapter instead of the power supply 11, the booster circuit 13 can generate the driving voltage VLCD based on the power supply voltage VDD supplied from the AC adapter. It is possible.

【0029】次に、動作を説明する。本実施の形態にお
ける電源ユニット1の動作について、図2に示すタイミ
ングチャートに基づいて説明する。
Next, the operation will be described. The operation of power supply unit 1 according to the present embodiment will be described based on a timing chart shown in FIG.

【0030】電源スイッチ12がON操作されると、電
源11から昇圧回路13に電源電圧VDDが供給される。
この際、電源投入検出回路14では、昇圧回路13に供
給される電源電圧VDDの値が所定値に達すると電源11
が投入されたと検知して、所定期間“Hi”となる検出
信号Sout をタイマー回路15及びラッチ回路16のS
入力端子に出力する。
When the power switch 12 is turned on, the power supply 11 supplies the power supply voltage VDD to the booster circuit 13.
At this time, when the value of the power supply voltage VDD supplied to the booster circuit 13 reaches a predetermined value, the power-on detection circuit 14
Is detected, and a detection signal Sout which becomes “Hi” for a predetermined period is supplied to the timer circuit 15 and the latch circuit 16 by the S signal.
Output to the input terminal.

【0031】ラッチ回路16では、電源投入検出回路1
4から所定期間“Hi”となる検出信号Sout がS入力
端子に入力されると、“Hi”の制御信号Lout をアナ
ログスイッチ17に出力し、アナログスイッチ17の接
点を開放させて昇圧回路13から高圧負荷回路19を切
り離す。
In the latch circuit 16, the power-on detection circuit 1
4, when a detection signal Sout which becomes “Hi” for a predetermined period is input to the S input terminal, a control signal Lout of “Hi” is output to the analog switch 17, the contact of the analog switch 17 is opened, and the booster circuit 13 The high voltage load circuit 19 is disconnected.

【0032】一方、昇圧回路13では、電源11から供
給される電源電圧VDDを昇圧し、所定電圧レベルを有す
る駆動電圧VLCD を生成する。
On the other hand, the booster circuit 13 boosts the power supply voltage VDD supplied from the power supply 11 to generate a drive voltage VLCD having a predetermined voltage level.

【0033】この際、上述したようにアナログスイッチ
17の接点が開放され、当該昇圧回路13から高圧負荷
回路19が切り離されているので、昇圧回路13では、
各種駆動回路(高圧負荷回路19)が接続されたままの
状態で駆動電圧VLCD を生成する場合と比較して、より
低い昇圧能力の回路構成で駆動電圧VLCD を生成するこ
とが可能となる。
At this time, since the contact of the analog switch 17 is opened and the high-voltage load circuit 19 is disconnected from the booster circuit 13 as described above,
Compared to the case where the drive voltage VLCD is generated with the various drive circuits (high-voltage load circuit 19) connected, the drive voltage VLCD can be generated with a circuit configuration having a lower boosting capability.

【0034】また、タイマー回路15では、電源投入検
出回路14から所定期間“Hi”となる検出信号Sout
が入力されると予め定められた所定時間の計時を開始
し、当該所定時間の計時が終了すると所定期間“Hi”
となる計時終了信号Tout をラッチ回路16のR入力端
子に出力する。
In the timer circuit 15, the detection signal Sout which becomes "Hi" for a predetermined period from the power-on detection circuit 14 is output.
Is input, the clocking of a predetermined time starts, and when the clocking of the predetermined time ends, a predetermined period “Hi” is set.
Is output to the R input terminal of the latch circuit 16.

【0035】ラッチ回路16では、タイマー回路15か
ら所定期間“Hi”となる計時終了信号Tout がR入力
端子に入力されると、“Low”の制御信号Lout をア
ナログスイッチ17に出力し、アナログスイッチ17の
接点を閉塞させて昇圧回路13に高圧負荷回路19を接
続させる。
The latch circuit 16 outputs a "Low" control signal Lout to the analog switch 17 when the timer end signal Tout which becomes "Hi" for a predetermined period is input from the timer circuit 15 to the R input terminal. The high-voltage load circuit 19 is connected to the booster circuit 13 by closing the contact 17.

【0036】このようにしてアナログスイッチ17の接
点が閉塞し、昇圧回路13に高圧負荷回路19が接続さ
れると、昇圧回路13において生成された所定電圧レベ
ルを有する駆動電圧VLCD が高圧負荷回路19に供給さ
れる。
When the contact of the analog switch 17 is closed and the high-voltage load circuit 19 is connected to the boost circuit 13, the drive voltage VLCD having the predetermined voltage level generated in the boost circuit 13 is applied to the high-voltage load circuit 19. Supplied to

【0037】なお、図2に示すタイミングチャートにお
いて、ラッチ回路16から出力される制御信号Lout の
値が“Hi”から“Low”に切換わると、すなわち、
アナログスイッチ17の接点が閉塞し、昇圧回路13に
高圧負荷回路19が接続されると、昇圧回路13におい
て生成される駆動電圧VLCD の値が減少するが、これは
昇圧回路13に高圧負荷回路19を接続したことによる
電圧降下であり、このことから昇圧回路13において生
成される駆動電圧VLCD の値は、実際に各種駆動回路を
駆動するために必要な駆動電圧VLCD'の値に電圧降下分
を加算した値として設定される必要がある。
In the timing chart shown in FIG. 2, when the value of the control signal Lout output from the latch circuit 16 switches from "Hi" to "Low",
When the contact of the analog switch 17 is closed and the high-voltage load circuit 19 is connected to the boost circuit 13, the value of the driving voltage VLCD generated in the boost circuit 13 decreases. Is connected, and the value of the driving voltage VLCD generated in the booster circuit 13 is calculated by adding the voltage drop to the value of the driving voltage VLCD 'necessary for actually driving various driving circuits. It must be set as an added value.

【0038】また、タイマー回路15において計時され
る所定時間は、電源11が投入され、昇圧回路13に電
源電圧VDDが供給されてから、高圧負荷回路19が切り
離された状態で当該昇圧回路13において前記電源電圧
VDDを昇圧し、所定電圧レベルを有する駆動電圧VLCD
が生成されるまでに必要な時間が設定される。以上が本
実施の形態における電源ユニット1の動作である。
For a predetermined time measured by the timer circuit 15, the power supply 11 is turned on, the power supply voltage VDD is supplied to the booster circuit 13, and the high-voltage load circuit 19 is disconnected from the booster circuit 13. A drive voltage VLCD having a predetermined voltage level by boosting the power supply voltage VDD
The time required until is generated is set. The above is the operation of the power supply unit 1 in the present embodiment.

【0039】なお、本実施の形態において電源投入検出
回路14は、昇圧回路13に供給される電源電圧VDDの
値が所定値に達すると電源11が投入されたと検知する
構成としているが、これは前記内容に限定されるもので
はなく、電源スイッチ12がON操作されると即座に電
源11が投入されたと検知する構成としてもよい。この
ような構成とすれば、昇圧回路13に電源電圧VDDが供
給される瞬間から、当該昇圧回路13と高圧負荷回路1
9とを切り離すことが可能となる。
In the present embodiment, the power-on detection circuit 14 is configured to detect that the power supply 11 has been turned on when the value of the power supply voltage VDD supplied to the booster circuit 13 reaches a predetermined value. The present invention is not limited to the above-described contents, and a configuration may be adopted in which it is detected that the power supply 11 is turned on immediately when the power switch 12 is turned on. With such a configuration, from the moment when the power supply voltage VDD is supplied to the booster circuit 13, the booster circuit 13 and the high-voltage load circuit 1
9 can be separated.

【0040】以上のようなことから、本実施の形態にお
ける電源ユニット1によれば、昇圧回路13の出力段と
高圧負荷回路19(負荷)との間に、当該昇圧回路13
と高圧負荷回路19とを接続状態または遮断状態に切換
えるアナログスイッチ17(接断手段)を設け、電源投
入検出回路14、タイマー回路15、及びラッチ回路1
6(接断制御手段)では、電源投入検出回路14(電源
投入検出手段)により電源投入が検出され、所定期間
“Hi”となる検出信号Sout がラッチ回路16のS入
力端子に入力されると、“Hi”の制御信号Lout をラ
ッチ回路16からアナログスイッチ17に出力し、当該
アナログスイッチ17の接点を開放させて昇圧回路13
から高圧負荷回路19を切り離す。また、タイマー回路
15(計時手段)により所定時間の計時が終了し、所定
期間“Hi”となる計時終了信号Tout がラッチ回路1
6のR入力端子に入力されると、“Low”の制御信号
Lout をラッチ回路16からアナログスイッチ17に出
力し、当該アナログスイッチ17の接点を閉塞させて昇
圧回路13に高圧負荷回路19を接続させる。
As described above, according to the power supply unit 1 of the present embodiment, the booster circuit 13 is provided between the output stage of the booster circuit 13 and the high-voltage load circuit 19 (load).
Switch (switching means) for switching between a connection state and a high-voltage load circuit 19 between the power supply detection circuit 14, the timer circuit 15, and the latch circuit 1
In 6 (disconnection control means), when the power-on is detected by the power-on detection circuit 14 (power-on detection means), and a detection signal Sout which becomes “Hi” for a predetermined period is input to the S input terminal of the latch circuit 16. , "Hi" control signal Lout is output from the latch circuit 16 to the analog switch 17, and the contact of the analog switch 17 is opened to raise the booster circuit 13.
From the high-voltage load circuit 19. In addition, the timer circuit 15 (time measuring means) completes the measurement of a predetermined time, and the timer circuit 15 outputs a timer end signal Tout which becomes "Hi" for a predetermined period.
6, the control signal Lout of "Low" is output from the latch circuit 16 to the analog switch 17, the contact of the analog switch 17 is closed, and the high-voltage load circuit 19 is connected to the booster circuit 13. Let it.

【0041】したがって、電源11が投入され、昇圧回
路13に電源電圧VDDが供給されてから当該昇圧回路1
3において前記電源電圧VDDが所定電圧レベルを有する
駆動電圧VLCD に昇圧されるまでの立上り期間におい
て、昇圧回路13では高圧負荷回路19と切り離された
状態で前記電源電圧VDDを所定電圧レベルを有する駆動
電圧VLCD に昇圧することができるので、従来と同等の
昇圧性能をより低い昇圧能力の回路構成で得ることが可
能となる。
Therefore, after the power supply 11 is turned on and the power supply voltage VDD is supplied to the booster circuit 13, the booster circuit 1
In the rising period until the power supply voltage VDD is boosted to the drive voltage VLCD having the predetermined voltage level in step 3, the booster circuit 13 drives the power supply voltage VDD having the predetermined voltage level in a state of being disconnected from the high voltage load circuit 19. Since the voltage can be boosted to the voltage VLCD, it is possible to obtain the same boosting performance as the conventional one by a circuit configuration having a lower boosting ability.

【0042】また、本実施の形態における電源ユニット
1によれば、特に、ドットマトリクス液晶パネルを表示
駆動する各種駆動回路(高圧負荷回路19)に対して、
電源11から供給される電源電圧VDDを昇圧回路13に
より所定電圧レベルを有する駆動電圧VLCD に昇圧して
供給する場合に、上記効果を得ることができる。以上が
実施の形態の第1例についての説明である。
Further, according to the power supply unit 1 in the present embodiment, in particular, various driving circuits (high-voltage load circuit 19) for driving the display of the dot matrix liquid crystal panel are provided.
The above effect can be obtained when the power supply voltage VDD supplied from the power supply 11 is boosted and supplied to the drive voltage VLCD having a predetermined voltage level by the booster circuit 13. The above is the description of the first example of the embodiment.

【0043】(第2の実施の形態)次に、実施の形態の
第2例について図3及び図4を参照して説明する。上記
実施の形態の第1例では、LCDコントローラ/ドライ
バLSIに内蔵されている電源投入検出回路14、タイ
マー回路15、ラッチ回路16などのハードウェア資源
を用いて昇圧回路13と高圧負荷回路19との接断制御
を行なう電源ユニット1について述べたが、実施の形態
の第2例では、LCDコントローラ/ドライバLSIに
備わるソフトウェア資源を用いて昇圧回路13と高圧負
荷回路19との接断制御を行なう電源ユニットについて
述べる。
(Second Embodiment) Next, a second example of the embodiment will be described with reference to FIGS. In the first example of the above-described embodiment, the booster circuit 13 and the high-voltage load circuit 19 are formed by using hardware resources such as a power-on detection circuit 14, a timer circuit 15, and a latch circuit 16 built in the LCD controller / driver LSI. Although the power supply unit 1 that performs the disconnection control of the power supply unit 1 has been described, in the second example of the embodiment, the disconnection control between the booster circuit 13 and the high-voltage load circuit 19 is performed using software resources provided in the LCD controller / driver LSI. The power supply unit will be described.

【0044】まず、構成を説明する。図3は、本発明を
適用した電源ユニット2のブロック構成図である。な
お、同図において前記図1に示した電源ユニット1の回
路構成と同一の構成要素には同一番号を付し、説明を省
略するものとする。
First, the configuration will be described. FIG. 3 is a block diagram of the power supply unit 2 to which the present invention is applied. In the figure, the same components as those of the circuit configuration of the power supply unit 1 shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0045】同図において、電源ユニット2は、電源1
1、電源スイッチ12、昇圧回路13、制御部21、及
びアナログスイッチ17により構成されており、昇圧回
路13の出力段はアナログスイッチ17を介してドット
マトリクス液晶パネルを表示駆動するための各種駆動回
路(高圧負荷回路19)に接続されている。
In the figure, a power supply unit 2 includes a power supply 1
1, a power supply switch 12, a booster circuit 13, a control unit 21, and an analog switch 17. The output stage of the booster circuit 13 is a driving circuit for driving a dot matrix liquid crystal panel through the analog switch 17. (High voltage load circuit 19).

【0046】また同図において、昇圧回路13、制御部
21、及び高圧負荷回路19は、LCDコントローラ/
ドライバLSIに内蔵されている。
In the same figure, the boosting circuit 13, the control unit 21, and the high-voltage load circuit 19 include an LCD controller /
It is built into the driver LSI.

【0047】制御部21は、当該制御部21内に設けら
れたROM(図示省略)に格納される各種制御プログラ
ムに従って電源ユニット2の各部を制御する。具体的に
は制御部21は、電源が投入されると後述する電源制御
処理(図4参照)を実行し、昇圧回路13の起動/停止
及びアナログスイッチ17の接断状態を制御する。以上
が、本実施の形態における電源ユニット2の構成であ
る。
The control section 21 controls each section of the power supply unit 2 according to various control programs stored in a ROM (not shown) provided in the control section 21. Specifically, when the power is turned on, the control unit 21 executes a power control process (see FIG. 4) described later, and controls the start / stop of the booster circuit 13 and the connection / disconnection state of the analog switch 17. The above is the configuration of the power supply unit 2 in the present embodiment.

【0048】次に、動作を説明する。本実施の形態の制
御部21において実行される電源制御処理について、図
4に示すフローチャートに基づいて説明する。
Next, the operation will be described. The power control process executed by the control unit 21 according to the present embodiment will be described with reference to the flowchart shown in FIG.

【0049】まず、制御部21では、電源スイッチ12
がON操作されて電源が投入されると、昇圧回路13を
停止させるとともにアナログスイッチ17の接点を開放
し、昇圧回路13から高圧負荷回路19を切り離す(ス
テップS1)。
First, in the control unit 21, the power switch 12
Is turned on and the power is turned on, the booster circuit 13 is stopped, the contact of the analog switch 17 is opened, and the high-voltage load circuit 19 is disconnected from the booster circuit 13 (step S1).

【0050】次いで、制御部21は昇圧回路13を起動
させる(ステップS2)。この起動命令によって昇圧回
路13では、電源11から供給される電源電圧VDDの昇
圧を開始し、所定電圧レベルを有する駆動電圧VLCD の
生成を開始する。
Next, the controller 21 activates the booster circuit 13 (step S2). In response to this start instruction, the booster circuit 13 starts boosting the power supply voltage VDD supplied from the power supply 11 and starts generating the drive voltage VLCD having a predetermined voltage level.

【0051】続いて、制御部21は、所定時間の計時を
開始する。具体的には制御部21は、当該制御部21内
に備わるカウンタの値をリセットした後(ステップS
3)、当該カウンタの値をインクリメント(+1)する
(ステップS4)。
Subsequently, the control section 21 starts measuring a predetermined time. Specifically, the control unit 21 resets the value of a counter provided in the control unit 21 (Step S
3) The value of the counter is incremented (+1) (step S4).

【0052】そして、制御部21は、このカウンタの値
が所定値であるか否か、すなわち、所定時間の計時が終
了したか否かを判別し(ステップS5)、所定時間の計
時が終了していない場合は上記ステップS4に戻る。ま
た、制御部21は、所定時間の計時が終了したと判別し
た場合は、アナログスイッチ17の接点を閉塞し、昇圧
回路13と高圧負荷回路19とを接続させる(ステップ
S6)。
Then, the control section 21 determines whether or not the value of the counter is a predetermined value, that is, whether or not the counting of the predetermined time has ended (step S5), and the counting of the predetermined time has ended. If not, the process returns to step S4. When determining that the clocking of the predetermined time has ended, the control unit 21 closes the contact of the analog switch 17 and connects the booster circuit 13 and the high-voltage load circuit 19 (step S6).

【0053】このようにしてアナログスイッチ17の接
点が閉塞し、昇圧回路13に高圧負荷回路19が接続さ
れると、昇圧回路13において生成された所定電圧レベ
ルを有する駆動電圧VLCD が高圧負荷回路19に供給さ
れる。
When the contact of the analog switch 17 is closed and the high-voltage load circuit 19 is connected to the boost circuit 13, the drive voltage VLCD having the predetermined voltage level generated in the boost circuit 13 is applied to the high-voltage load circuit 19. Supplied to

【0054】以上が、本実施の形態の制御部21におい
て実行される電源制御処理の動作手順である。
The above is the operation procedure of the power supply control process executed in the control section 21 of the present embodiment.

【0055】以上のようなことから、本実施の形態にお
ける電源ユニット2によれば、昇圧回路13の出力段と
高圧負荷回路19(負荷)との間に、当該昇圧回路13
と高圧負荷回路19とを接続状態または遮断状態に切換
えるアナログスイッチ17(接断手段)を設け、制御部
21(接断制御手段)は、電源11の投入を検出すると
アナログスイッチ17の接点を開放させて昇圧回路13
から高圧負荷回路19を切り離す。また、制御部21
は、カウンタにより所定時間の計時が終了するとアナロ
グスイッチ17の接点を閉塞させて昇圧回路13に高圧
負荷回路19を接続させる。
As described above, according to the power supply unit 2 in the present embodiment, the booster circuit 13 is connected between the output stage of the booster circuit 13 and the high-voltage load circuit 19 (load).
Switch (switching means) for switching the connection between the power supply circuit and the high-voltage load circuit 19 to a connected state or a cut-off state is provided, and the control section 21 (switching control means) opens the contact point of the analog switch 17 when detecting the power-on. Let the booster circuit 13
From the high-voltage load circuit 19. The control unit 21
When the counter finishes measuring a predetermined time, the contact of the analog switch 17 is closed to connect the booster circuit 13 to the high-voltage load circuit 19.

【0056】したがって、電源11が投入され、昇圧回
路13に電源電圧VDDが供給されてから当該昇圧回路1
3において前記電源電圧VDDが所定電圧レベルを有する
駆動電圧VLCD に昇圧されるまでの立上り期間におい
て、昇圧回路13では高圧負荷回路19と切り離された
状態で前記電源電圧VDDを所定電圧レベルを有する駆動
電圧VLCD に昇圧することができるので、従来と同等の
昇圧性能をより低い昇圧能力の回路構成で得ることが可
能となる。
Therefore, after the power supply 11 is turned on and the power supply voltage VDD is supplied to the booster circuit 13, the booster circuit 1
In the rising period until the power supply voltage VDD is boosted to the drive voltage VLCD having the predetermined voltage level in step 3, the booster circuit 13 drives the power supply voltage VDD having the predetermined voltage level in a state of being disconnected from the high voltage load circuit 19. Since the voltage can be boosted to the voltage VLCD, it is possible to obtain the same boosting performance as the conventional one by a circuit configuration having a lower boosting ability.

【0057】また、本実施の形態における電源ユニット
2によれば、特に、ドットマトリクス液晶パネルを表示
駆動する各種駆動回路(高圧負荷回路19)に対して、
電源11から供給される電源電圧VDDを昇圧回路13に
より所定電圧レベルを有する駆動電圧VLCD に昇圧して
供給する場合に、上記効果を得ることができる。以上が
実施の形態の第2例についての説明である。
Further, according to the power supply unit 2 in the present embodiment, in particular, various drive circuits (high-voltage load circuit 19) for driving the display of the dot matrix liquid crystal panel are provided.
The above effect can be obtained when the power supply voltage VDD supplied from the power supply 11 is boosted and supplied to the drive voltage VLCD having a predetermined voltage level by the booster circuit 13. The above is the description of the second example of the embodiment.

【0058】(第3の実施の形態)次に、実施の形態の
第3例について図5及び図6を参照して説明する。ま
ず、構成を説明する。図5は、本発明を適用した電源ユ
ニット3のブロック構成図である。なお、同図において
前記図1に示した電源ユニット1の回路構成と同一の構
成要素には同一番号を付し、説明を省略するものとす
る。
(Third Embodiment) Next, a third example of the embodiment will be described with reference to FIGS. First, the configuration will be described. FIG. 5 is a block diagram of the power supply unit 3 to which the present invention is applied. In the figure, the same components as those of the circuit configuration of the power supply unit 1 shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0059】同図において、電源ユニット3は、電源1
1、電源スイッチ12、昇圧回路13、電圧検知制御回
路31、及びアナログスイッチ17により構成されてお
り、昇圧回路13の出力段はアナログスイッチ17を介
してドットマトリクス液晶パネルを表示駆動するための
各種駆動回路(高圧負荷回路19)に接続されている。
In the figure, a power supply unit 3 includes a power supply 1
1, a power switch 12, a booster circuit 13, a voltage detection control circuit 31, and an analog switch 17. The output stage of the booster circuit 13 is provided with various types of devices for driving a dot matrix liquid crystal panel through the analog switch 17. It is connected to a drive circuit (high-voltage load circuit 19).

【0060】また同図において、昇圧回路13、電圧検
知制御回路31、及び高圧負荷回路19は、LCDコン
トローラ/ドライバLSIに内蔵されている。
In the same figure, the boosting circuit 13, the voltage detection control circuit 31, and the high voltage load circuit 19 are built in the LCD controller / driver LSI.

【0061】電圧検知制御回路31は、昇圧回路13か
ら出力される駆動電圧VLCD の値を検出し、この値が所
定値に達したか否かを判別して、前記駆動電圧VLCD の
値が所定値に満たない場合は“Low”の検知信号Sou
t を、また、前記駆動電圧VLCD の値が所定値に達して
いる場合は“Hi”の検知信号Sout をアナログスイッ
チ17に出力し、当該アナログスイッチ17の接断状態
を制御する回路である。以上が、本実施の形態における
電源ユニット3の構成である。
The voltage detection control circuit 31 detects the value of the driving voltage VLCD output from the boosting circuit 13, determines whether or not this value has reached a predetermined value, and determines whether the value of the driving voltage VLCD is a predetermined value. If it is less than the value, the detection signal Sou of “Low”
When the value of the driving voltage VLCD reaches a predetermined value, a "Hi" detection signal Sout is output to the analog switch 17 to control the connection / disconnection state of the analog switch 17. The above is the configuration of the power supply unit 3 in the present embodiment.

【0062】次に、動作を説明する。本実施の形態にお
ける電源ユニット3の動作について、図6に示すタイミ
ングチャートに基づいて説明する。
Next, the operation will be described. The operation of power supply unit 3 in the present embodiment will be described with reference to a timing chart shown in FIG.

【0063】電源スイッチ12がON操作されると、電
源11から昇圧回路13に電源電圧VDDが供給される。
この際、電圧検知制御回路31では、昇圧回路13から
出力される駆動電圧VLCD の値が所定値に満たないの
で、“Low”の検知信号Sout をアナログスイッチ1
7に出力し、アナログスイッチ17の接点を開放させて
昇圧回路13から高圧負荷回路19を切り離す。
When the power switch 12 is turned on, the power supply 11 supplies the power supply voltage VDD to the booster circuit 13.
At this time, the voltage detection control circuit 31 outputs the "Low" detection signal Sout to the analog switch 1 because the value of the drive voltage VLCD output from the booster circuit 13 is less than the predetermined value.
7, the contact of the analog switch 17 is opened to disconnect the high-voltage load circuit 19 from the booster circuit 13.

【0064】一方、昇圧回路13では、電源11から供
給される電源電圧VDDを昇圧し、所定電圧レベルを有す
る駆動電圧VLCD を生成する。
On the other hand, the booster circuit 13 boosts the power supply voltage VDD supplied from the power supply 11 to generate a drive voltage VLCD having a predetermined voltage level.

【0065】この際、上述したようにアナログスイッチ
17の接点が開放され、当該昇圧回路13から高圧負荷
回路19が切り離されているので、昇圧回路13では、
各種駆動回路(高圧負荷回路19)が接続されたままの
状態で駆動電圧VLCD を生成する場合と比較して、より
低い昇圧能力の回路構成で駆動電圧VLCD を生成するこ
とが可能となる。
At this time, since the contact of the analog switch 17 is opened and the high-voltage load circuit 19 is disconnected from the booster circuit 13 as described above, the booster circuit 13
Compared to the case where the drive voltage VLCD is generated with the various drive circuits (high-voltage load circuit 19) connected, the drive voltage VLCD can be generated with a circuit configuration having a lower boosting capability.

【0066】そして、昇圧回路13において生成された
駆動電圧VLCD の値が所定値に達すると、電圧検知制御
回路31は“Hi”の検知信号Sout をアナログスイッ
チ17に出力し、アナログスイッチ17の接点を閉塞さ
せて昇圧回路13に高圧負荷回路19を接続させる。
When the value of the driving voltage VLCD generated by the boosting circuit 13 reaches a predetermined value, the voltage detection control circuit 31 outputs a "Hi" detection signal Sout to the analog switch 17, and the contact of the analog switch 17 And the high-voltage load circuit 19 is connected to the booster circuit 13.

【0067】このようにしてアナログスイッチ17の接
点が閉塞し、昇圧回路13に高圧負荷回路19が接続さ
れると、昇圧回路13において生成された所定電圧レベ
ルを有する駆動電圧VLCD が高圧負荷回路19に供給さ
れる。以上が本実施の形態における電源ユニット1の動
作である。
When the contact of the analog switch 17 is closed and the high-voltage load circuit 19 is connected to the boost circuit 13, the drive voltage VLCD having the predetermined voltage level generated in the boost circuit 13 is applied to the high-voltage load circuit 19. Supplied to The above is the operation of the power supply unit 1 in the present embodiment.

【0068】なお、図6に示すタイミングチャートにお
いて、電圧検知制御回路31から出力される検知信号S
out の値が“Low”から“Hi”に切換わると、すな
わち、アナログスイッチ17の接点が閉塞し、昇圧回路
13に高圧負荷回路19が接続されると、昇圧回路13
において生成される駆動電圧VLCD の値が減少するが、
これは上述した実施の形態の第1例と同様に、昇圧回路
13に高圧負荷回路19を接続したことによる電圧降下
であり、このことから昇圧回路13において生成される
駆動電圧VLCD の値は、実際に各種駆動回路を駆動する
ために必要な駆動電圧VLCD'の値に電圧降下分を加算し
た値として設定される必要がある。
In the timing chart shown in FIG. 6, the detection signal S output from the voltage detection control
When the value of out changes from “Low” to “Hi”, that is, when the contact of the analog switch 17 is closed and the high-voltage load circuit 19 is connected to the boost circuit 13,
The value of the driving voltage VLCD generated at the time decreases.
This is a voltage drop due to the connection of the high-voltage load circuit 19 to the boost circuit 13 as in the first example of the above-described embodiment, and the value of the drive voltage VLCD generated in the boost circuit 13 is It must be set as a value obtained by adding a voltage drop to the value of the driving voltage VLCD 'necessary for actually driving various driving circuits.

【0069】以上のようなことから、本実施の形態にお
ける電源ユニット3によれば、昇圧回路13の出力段と
高圧負荷回路19(負荷)との間に、当該昇圧回路13
と高圧負荷回路19とを接続状態または遮断状態に切換
えるアナログスイッチ17(接断手段)を設け、電圧検
知制御回路31(接断制御手段)は、前記昇圧回路13
の出力電圧レベルが所定値に達するまでは“Low”の
検知信号Sout をアナログスイッチ17に出力し、当該
アナログスイッチ17の接点を開放させて昇圧回路13
から高圧負荷回路19を切り離す。また、電圧検知制御
回路31は、前記出力電圧レベルが所定値に達すると
“Hi”の検知信号Sout をアナログスイッチ17に出
力し、当該アナログスイッチ17の接点を閉塞させて昇
圧回路13に高圧負荷回路19を接続させる。
As described above, according to the power supply unit 3 in the present embodiment, the booster circuit 13 is connected between the output stage of the booster circuit 13 and the high-voltage load circuit 19 (load).
An analog switch 17 (switching means) for switching between the connection state and the high-voltage load circuit 19 between a connection state and a cutoff state is provided.
Until the output voltage level of the analog switch 17 reaches a predetermined value, a "Low" detection signal Sout is output to the analog switch 17 and the contact of the analog switch 17 is opened to open the booster circuit 13
From the high-voltage load circuit 19. When the output voltage level reaches a predetermined value, the voltage detection control circuit 31 outputs a "Hi" detection signal Sout to the analog switch 17, closes the contact of the analog switch 17, and applies a high-voltage load to the booster circuit 13. The circuit 19 is connected.

【0070】したがって、電源11が投入され、昇圧回
路13に電源電圧VDDが供給されてから当該昇圧回路1
3において前記電源電圧VDDが所定電圧レベルを有する
駆動電圧VLCD に昇圧されるまでの立上り期間におい
て、昇圧回路13では高圧負荷回路19と切り離された
状態で前記電源電圧VDDを所定電圧レベルを有する駆動
電圧VLCD に昇圧することができるので、従来と同等の
昇圧性能をより低い昇圧能力の回路構成で得ることが可
能となる。
Therefore, after the power supply 11 is turned on and the power supply voltage VDD is supplied to the booster circuit 13, the booster circuit 1
In the rising period until the power supply voltage VDD is boosted to the drive voltage VLCD having the predetermined voltage level in step 3, the booster circuit 13 drives the power supply voltage VDD having the predetermined voltage level in a state of being disconnected from the high voltage load circuit 19. Since the voltage can be boosted to the voltage VLCD, it is possible to obtain the same boosting performance as the conventional one by a circuit configuration having a lower boosting ability.

【0071】また、本実施の形態における電源ユニット
3によれば、特に、ドットマトリクス液晶パネルを表示
駆動する各種駆動回路(高圧負荷回路19)に対して、
電源11から供給される電源電圧VDDを昇圧回路13に
より所定電圧レベルを有する駆動電圧VLCD に昇圧して
供給する場合に、上記効果を得ることができる。
Further, according to the power supply unit 3 in the present embodiment, in particular, various driving circuits (high-voltage load circuit 19) for driving the display of the dot matrix liquid crystal panel are provided.
The above effect can be obtained when the power supply voltage VDD supplied from the power supply 11 is boosted and supplied to the drive voltage VLCD having a predetermined voltage level by the booster circuit 13.

【0072】以上、本発明を実施の形態の第1例〜第3
例に基づいて具体的に説明したが、本発明は上記実施の
形態例に限定されるものではなく、その要旨を逸脱しな
い範囲で適宜に変更可能であることは勿論である。
The present invention has been described with reference to the first to third embodiments.
Although a specific description has been given based on examples, the present invention is not limited to the above-described embodiment, and it is needless to say that the present invention can be appropriately changed without departing from the gist thereof.

【0073】例えば、上記実施の形態の第1例〜第3例
においては、本発明の電源装置(電源ユニット)を適用
した電子機器の一例として、LCDコントローラ/ドラ
イバLSIを用いてドットマトリクス液晶パネルを表示
駆動する液晶表示装置について述べたが、本発明の適用
可能な電子機器は前記液晶表示装置に限定されるもので
はなく、電源から供給される電源電圧を所定電圧値に昇
圧して使用する電子機器であればどのようなものであっ
てもよい。
For example, in the first to third examples of the above embodiment, a dot matrix liquid crystal panel using an LCD controller / driver LSI as an example of electronic equipment to which the power supply device (power supply unit) of the present invention is applied. Although the liquid crystal display device that drives the display has been described, the electronic apparatus to which the present invention can be applied is not limited to the liquid crystal display device, and uses a power supply voltage supplied from a power supply after boosting the power supply voltage to a predetermined voltage value. Any electronic device may be used.

【0074】また、上記実施の形態の第1例〜第3例に
おいては、電源11が投入された際、すなわち、機器の
起動時に前記立上り期間において昇圧回路13から高圧
負荷回路19を切り離す構成としたが、本発明は節電モ
ード(スタンバイ状態)やリセット状態からの再起動時
に対しても同様に適用可能であることは勿論である。
Further, in the first to third examples of the above-described embodiment, when the power supply 11 is turned on, that is, when the equipment is started, the high-voltage load circuit 19 is separated from the booster circuit 13 during the rising period. However, it is needless to say that the present invention can be similarly applied to a restart from a power saving mode (standby state) or a reset state.

【0075】[0075]

【発明の効果】請求項1から請求項3に記載の発明によ
れば、電源が投入され、昇圧回路に電源電圧が供給され
てから当該昇圧回路において前記電源電圧が所定電圧値
に昇圧されるまでの立上り期間において、昇圧回路では
負荷と切り離された状態で前記電源電圧を所定電圧値に
昇圧することができるので、従来と同等の昇圧性能をよ
り低い昇圧能力の回路構成で得ることが可能となる。そ
の結果、電源装置の製造コストを低減することができ
る。
According to the first to third aspects of the present invention, after the power is turned on and the power supply voltage is supplied to the booster circuit, the power supply voltage is boosted to a predetermined voltage value in the booster circuit. In the rising period up to, the power supply voltage can be boosted to a predetermined voltage value in a state where the booster circuit is disconnected from the load, so that a boosting performance equivalent to the conventional one can be obtained with a circuit configuration having a lower boosting ability. Becomes As a result, the manufacturing cost of the power supply device can be reduced.

【0076】請求項4記載の発明によれば、特に、液晶
表示パネルを表示駆動する駆動回路に対して、電源から
供給される電源電圧を昇圧回路により所定電圧値に昇圧
して供給する電源装置において、上記請求項1から請求
項3に記載した発明の効果を得ることができる。
According to the fourth aspect of the present invention, in particular, a power supply device for boosting a power supply voltage supplied from a power supply to a predetermined voltage value and supplying the same to a drive circuit for driving the display of the liquid crystal display panel. In this case, the effects of the inventions described in claims 1 to 3 can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した電源ユニットのブロック構成
図である。
FIG. 1 is a block diagram of a power supply unit to which the present invention is applied.

【図2】図1に示す電源ユニットの各部におけるタイミ
ングチャートである。
FIG. 2 is a timing chart of each part of the power supply unit shown in FIG.

【図3】第2の実施の形態における電源ユニットのブロ
ック構成図である。
FIG. 3 is a block diagram of a power supply unit according to a second embodiment.

【図4】図3に示す制御部において実行される電源制御
処理のフローチャートである。
FIG. 4 is a flowchart of a power control process performed by a control unit shown in FIG. 3;

【図5】第3の実施の形態における電源ユニットのブロ
ック構成図である。
FIG. 5 is a block diagram of a power supply unit according to a third embodiment.

【図6】図5に示す電源ユニットの各部におけるタイミ
ングチャートである。
6 is a timing chart of each part of the power supply unit shown in FIG.

【符号の説明】[Explanation of symbols]

1 電源ユニット 2 電源ユニット 3 電源ユニット 11 電源 12 電源スイッチ 13 昇圧回路 14 電源投入検出回路 15 タイマー回路 16 ラッチ回路 17 アナログスイッチ 18 コンデンサー 19 高圧負荷回路 21 制御部 31 電圧検知制御回路 DESCRIPTION OF SYMBOLS 1 Power supply unit 2 Power supply unit 3 Power supply unit 11 Power supply 12 Power switch 13 Boost circuit 14 Power-on detection circuit 15 Timer circuit 16 Latch circuit 17 Analog switch 18 Capacitor 19 High voltage load circuit 21 Control part 31 Voltage detection control circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】電源から供給される電源電圧を所定電圧値
に昇圧する昇圧回路を備え、この昇圧回路で昇圧された
電圧を当該昇圧回路の出力段に接続された負荷に供給す
る電源装置において、 前記昇圧回路の出力段と前記負荷との間を接続または遮
断する接断手段と、 前記電源の投入を検出して前記接断手段を遮断状態と
し、所定時間が経過した後に該接断手段を接続状態とす
る接断制御手段と、 を備えたことを特徴とする電源装置。
1. A power supply device comprising a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value, and supplying a voltage boosted by the booster circuit to a load connected to an output stage of the booster circuit. Disconnecting means for connecting or disconnecting between the output stage of the booster circuit and the load; detecting disconnection of the disconnecting means by detecting the power-on, and disconnecting the disconnecting means after a predetermined time has elapsed. And a disconnection control means for setting a connection state.
【請求項2】前記接断制御手段は、前記電源の投入を検
出する電源投入検出手段と、この電源投入検出手段によ
り前記電源の投入が検出されると前記所定時間を計時す
る計時手段とを有することを特徴とする請求項1記載の
電源装置。
2. The power supply control apparatus according to claim 1, wherein said disconnection control means includes a power-on detecting means for detecting the power-on, and a time-measuring means for measuring said predetermined time when said power-on detecting means detects the power-on. The power supply device according to claim 1, further comprising:
【請求項3】電源から供給される電源電圧を所定電圧値
に昇圧する昇圧回路を備え、この昇圧回路で昇圧された
電圧を当該昇圧回路の出力段に接続された負荷に供給す
る電源装置において、 前記昇圧回路の出力段と前記負荷との間を接続または遮
断する接断手段と、 前記昇圧回路の出力電圧レベルが所定値になるまでは前
記接断手段を遮断状態とし、前記出力電圧レベルが前記
所定値に達すると該接断手段を接続状態とする接断制御
手段と、 を備えたことを特徴とする電源装置。
3. A power supply device comprising a booster circuit for boosting a power supply voltage supplied from a power supply to a predetermined voltage value, and supplying a voltage boosted by the booster circuit to a load connected to an output stage of the booster circuit. Disconnecting means for connecting or disconnecting between the output stage of the booster circuit and the load; and disconnecting the disconnecting means until the output voltage level of the booster circuit reaches a predetermined value; And a disconnection control means for setting the disconnection means to a connection state when the predetermined value is reached.
【請求項4】前記負荷は、液晶表示パネルを表示駆動す
る駆動回路であることを特徴とする請求項1から請求項
3のいずれかに記載の電源装置。
4. The power supply device according to claim 1, wherein said load is a drive circuit for driving a liquid crystal display panel for display.
JP8250693A 1996-09-20 1996-09-20 Power source Pending JPH1098870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8250693A JPH1098870A (en) 1996-09-20 1996-09-20 Power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8250693A JPH1098870A (en) 1996-09-20 1996-09-20 Power source

Publications (1)

Publication Number Publication Date
JPH1098870A true JPH1098870A (en) 1998-04-14

Family

ID=17211648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8250693A Pending JPH1098870A (en) 1996-09-20 1996-09-20 Power source

Country Status (1)

Country Link
JP (1) JPH1098870A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215562A (en) * 2005-02-02 2006-08-17 Samsung Electronics Co Ltd Driving device for liquid crystal display and liquid crystal display including the same
WO2007007833A1 (en) * 2005-07-14 2007-01-18 Takashi Umemori Motor drive system
JP2010049186A (en) * 2008-08-25 2010-03-04 Yazaki Corp Display control device
JP2015139334A (en) * 2014-01-24 2015-07-30 三菱電機株式会社 Power supply device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215562A (en) * 2005-02-02 2006-08-17 Samsung Electronics Co Ltd Driving device for liquid crystal display and liquid crystal display including the same
WO2007007833A1 (en) * 2005-07-14 2007-01-18 Takashi Umemori Motor drive system
JP2010049186A (en) * 2008-08-25 2010-03-04 Yazaki Corp Display control device
JP2015139334A (en) * 2014-01-24 2015-07-30 三菱電機株式会社 Power supply device

Similar Documents

Publication Publication Date Title
US7876144B2 (en) Start-up circuit and start-up method
US3619668A (en) Minimum off-time circuit
JPS5827525B2 (en) Microprocessor with reset circuit
JPH0338689B2 (en)
JP3274935B2 (en) Microcomputer
CN112967692B (en) Ghost eliminating circuit and display device
JPH1098870A (en) Power source
JPH045956B2 (en)
US4328572A (en) Voltage control system for electronic timepiece
JP3504016B2 (en) Switching power supply circuit
JP2006153669A (en) Electronic apparatus and its control method
JP3171963B2 (en) Semiconductor integrated circuit
KR920000751Y1 (en) Time switch
US20020084831A1 (en) Adaptive phase control for charge pumps
JP2005084559A (en) Power-on reset circuit
US6486454B1 (en) Microwave oven using dual clock
JPH08147064A (en) Intermittent operating circuit
KR20010010648A (en) Apparatus and method for saturation providing of display apparatus
JP2722348B2 (en) Oscillation circuit
JP2808743B2 (en) Synchronous switching power supply
JPH03272533A (en) Relay drive unit
JPS63256003A (en) Oscillation device
JPH06162223A (en) Single chip microcomputer
JP2692861B2 (en) Electronic timer
JPH078108B2 (en) Power supply method