JPS63256003A - Oscillation device - Google Patents

Oscillation device

Info

Publication number
JPS63256003A
JPS63256003A JP9145487A JP9145487A JPS63256003A JP S63256003 A JPS63256003 A JP S63256003A JP 9145487 A JP9145487 A JP 9145487A JP 9145487 A JP9145487 A JP 9145487A JP S63256003 A JPS63256003 A JP S63256003A
Authority
JP
Japan
Prior art keywords
oscillation
voltage
power
cpu
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9145487A
Other languages
Japanese (ja)
Other versions
JP2531673B2 (en
Inventor
Yuji Eiki
栄木 裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62091454A priority Critical patent/JP2531673B2/en
Publication of JPS63256003A publication Critical patent/JPS63256003A/en
Application granted granted Critical
Publication of JP2531673B2 publication Critical patent/JP2531673B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the loss of power by a CR timer as a conventional oscillator by using a microcomputer so as to detect the oscillating state of an oscillation means and selecting a power voltage or a voltage of a voltage drop means depending on the detected oscillating state so as to supply the selected voltage to the oscillating means. CONSTITUTION:A CPU 23 acts like controlling the entire electronic camera as well as detecting the oscillation stop. A latch 26 takes either set or reset state at application of power. In this case, when the latch 26 is reset, a p- channel MOS FET 20 is turned on and power is supplied from a lithium battery VLi to an oscillator 1 and a frequency divider 6 to initiate the oscillation, In confirming the oscillation, the CPU 23 sets the latch 26 is set to turn off the p-channel MOS FET 20 thereby turning on an analog switch 19 instead. After the CPU 23 sets the latch 26, the oscillator 1 and the frequency divider 6 are operated by a voltage being nearly a half the voltage of the VLi. That is, the power voltage is halved to be VLi/2 thereby decreasing the power consumption.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振装置とくに低消費電力を要求される発振装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an oscillation device, and particularly to an oscillation device that requires low power consumption.

〔従来の技術〕[Conventional technology]

従来、この種の装置は第5図に示すように構成されてい
た。これらの回路は通常低消費電力を実現するために全
てC−MOS回路で構成されるがC−MOSの回路では
消費電流は回路の動作周波数に比例するため、(a)で
は電力の大部分は回路中高速で動く部分、すなわち、発
振器101及び分周器102の初めの数段で消費されて
おり、この部分も含んで時計部103を含む全回路が電
池電圧で駆動されている(a)は消費電力が大きくなる
という欠点があった。
Conventionally, this type of apparatus has been constructed as shown in FIG. These circuits are usually all composed of C-MOS circuits to achieve low power consumption, but in C-MOS circuits, the current consumption is proportional to the circuit's operating frequency, so in (a) most of the power is It is consumed in the parts that move at high speed in the circuit, that is, the first few stages of the oscillator 101 and the frequency divider 102, and the entire circuit including this part and the clock part 103 is driven by battery voltage (a) had the disadvantage of high power consumption.

また、同図(b)は(a)の欠点を補うために考案され
たものであって、(a)で電力の大部分を消費している
発振器101及び分周器の初めの数段102を、降圧回
路105で発生させた低電圧で駆動することによって消
費電力を減少させようとするものである。
In addition, (b) of the same figure was devised to compensate for the shortcomings of (a), and the oscillator 101 and the first several stages 102 of the frequency divider, which consume most of the power in (a), This is intended to reduce power consumption by driving the converter with a low voltage generated by the step-down circuit 105.

ここで用いられている降圧回路105は発振器出力によ
って得られるクロックからつくりだされるタイミングに
従ってコンデンサをスイッチングさせて低電圧を発生さ
せるもので、いわゆるチャージポンプ回路と呼ばれるも
のである。従って、発振停止検出回路107により発振
開始のために発振停止を検出し、発振停止時には電池電
圧そのものを発振器に与えてやるようにする切替え回路
110が必要であった。
The step-down circuit 105 used here generates a low voltage by switching a capacitor according to timing generated from a clock obtained from an oscillator output, and is a so-called charge pump circuit. Therefore, a switching circuit 110 is required to detect the oscillation stop in order to start oscillation by the oscillation stop detection circuit 107, and to apply the battery voltage itself to the oscillator when the oscillation is stopped.

〔発明が解決しようとしている問題点〕しかしながら、
従来の発振装置では発振停止検出回路107としてCR
による時定回路を用いていたため大きな値のRやCが必
要で、これらはICの中には作りにくく、外付は部品と
なってしまうか、またあるいは仮にIC内部に集積でき
たとしてもチップ内で大面積を要する上、CRの充放電
にも電流を消費するという欠点があった。
[Problem that the invention is trying to solve] However,
In the conventional oscillation device, CR is used as the oscillation stop detection circuit 107.
Because a time-limited circuit was used, large values of R and C were required, and these were difficult to manufacture inside the IC, and the external components were either components, or even if they could be integrated inside the IC, they would not be integrated into the chip. This has the drawback that it requires a large area within the battery and also consumes current for charging and discharging the CR.

本発明は、かかる欠点を解消することを第一の目的とす
る。
The primary purpose of the present invention is to eliminate such drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の発振装置は上記の問題点を解決するために電源
電圧を供給する手段、発振源及び分周回路を含む発振手
段、該発振手段の発振出力を用いて前記電源電圧を降圧
する降圧手段、 前記供給する手段、該降圧手段の電圧を選択的に前記発
振手段の発振状態を検出するマイクロコンピュータであ
って、検出した発振状態に応じて前記切替手段を制御す
るマイクロコンピュータとを有する。
In order to solve the above-mentioned problems, the oscillation device of the present invention provides a means for supplying a power supply voltage, an oscillation means including an oscillation source and a frequency dividing circuit, and a step-down means for lowering the power supply voltage using the oscillation output of the oscillation means. , a microcomputer that selectively detects the oscillation state of the oscillation means for the supplying means and the voltage of the step-down means, and a microcomputer that controls the switching means according to the detected oscillation state.

〔作 用〕[For production]

上記構成に於いてハイクロコンピユータにより検出され
た発振状態に応じて切替手段が適切に制御される。
In the above configuration, the switching means is appropriately controlled according to the oscillation state detected by the microcomputer.

〔実施例〕〔Example〕

第1図に本発明の実施例を示す。本実施例では本発明は
電子スチルカメラに適用した例を示したが、これに限る
ものではないのは勿論である。
FIG. 1 shows an embodiment of the present invention. Although this embodiment shows an example in which the present invention is applied to an electronic still camera, it is needless to say that the present invention is not limited to this.

本実施例では、cpuの電源(Vcc)3と、その他の
回路の電源としてのリチウム電池(VLl)とは独立し
ており、スイッチ24により、CPU23への電源供給
はコントロールされる。
In this embodiment, the power supply (Vcc) 3 for the CPU and the lithium battery (VLl) as the power supply for other circuits are independent, and the power supply to the CPU 23 is controlled by the switch 24.

第2図は、第1図中、本発明と関わりの深い部分を詳細
に示したものである。第1図において、CPU23は、
発振停止検出のみならず、電子カメラ全体即ち信号処理
回路27、ディスクドライブ28及び時計カレンダ一部
9及びその他回路をコントロールする役割を負っている
。以下、第1図、第2図を用いて本実施例の構成及び動
作を説明する。リチウム電池2を抜くと、当然ながら発
振器1の発振は停止し、降圧回路105からは電圧は発
生しない。リチウム電池2を装填すると、ラッチ26の
状態は不定になる。即ちラッチ26は電源投入時におい
てセット・リセットいずれの状態も取り得る。このとき
、ラッチ26がリセットされていると、p−ch  M
OS  FET20がONして発振器1、分周器6にV
Liが供給されて発振が開始する。尚発振が開始しない
ときはユーザーがスイッチ25をONすることによって
、CPU23に指令を与え、ラッチ26をリセットさせ
る0発生したクロックは分周器6で分周された後レベル
シフタ7(このときは、レベルシフタ7は何の役割も示
さない)を通って降圧回路へと入る。この降圧回路はい
わゆるチャージポンプ回路であって、第3図a)、b)
、c)。
FIG. 2 shows in detail the parts of FIG. 1 that are closely related to the present invention. In FIG. 1, the CPU 23 is
It has the role of not only detecting oscillation stoppage but also controlling the entire electronic camera, that is, the signal processing circuit 27, the disk drive 28, the watch calendar part 9, and other circuits. The configuration and operation of this embodiment will be described below with reference to FIGS. 1 and 2. When the lithium battery 2 is removed, the oscillator 1 naturally stops oscillating, and the step-down circuit 105 does not generate any voltage. When the lithium battery 2 is loaded, the state of the latch 26 becomes undefined. That is, the latch 26 can take either a set or reset state when the power is turned on. At this time, if the latch 26 is reset, p-ch M
OS FET20 turns on and V is applied to oscillator 1 and frequency divider 6.
Li is supplied and oscillation starts. If oscillation does not start, the user turns on the switch 25 to issue a command to the CPU 23 to reset the latch 26.The generated clock is divided by the frequency divider 6 and then transferred to the level shifter 7 (in this case, (The level shifter 7 does not play any role) and enters the step-down circuit. This step-down circuit is a so-called charge pump circuit, and is shown in Fig. 3 a), b).
,c).

d)に示すパルスに応じてFETスイッチ13゜14.
15.16をスイッチングさせることによってコンデン
サ17.18をあるときは直列接続に、あるときは並列
接続にと切りかえて、VLiの1/2の電圧を発生させ
る。この様子を第3図e)に示す。CPU23は、この
発振を確認するとラッチ26をセットし、p−ChFE
T20を0FFL、、代わりにアナログスイッチ19を
ONする。この切替えのとき、瞬時に20.19共にO
FFとなる時間があるかもしれないので、抵抗21、コ
ンデンサ22によってLPFを形成し瞬断を防止してい
る。CPU23がラッチ26をセットすると以後発振器
1と分周器6は、VLiの半分の電圧で動くことになる
FET switches 13°, 14. in response to the pulses shown in d).
By switching capacitors 15 and 16, the capacitors 17 and 18 are sometimes connected in series and sometimes connected in parallel, thereby generating a voltage 1/2 of VLi. This situation is shown in Figure 3e). When the CPU 23 confirms this oscillation, it sets the latch 26 and p-ChFE
T20 is set to 0FFL, and the analog switch 19 is turned on instead. At the time of this switching, both 20 and 19 are O
Since there may be a time when it becomes an FF, an LPF is formed by the resistor 21 and the capacitor 22 to prevent instantaneous interruption. After the CPU 23 sets the latch 26, the oscillator 1 and the frequency divider 6 will operate at a voltage that is half of VLi.

その後は、分周器6の出力レベルはVLiの半分しかな
いためレベルシフタ7でVLiのレベルに戻した後、降
圧回路や時計9に供給される。
Thereafter, since the output level of the frequency divider 6 is only half of VLi, the output level is returned to the level of VLi by the level shifter 7, and then supplied to the step-down circuit and the clock 9.

また、CPU23は、電子カメラ全体のコントロールも
行うCPUであるため1第1図に示すように、スイッチ
4.5(レリーズボタンの第1段の押し込み、第2段の
押し込みを検出するスイッチに相当する)を押されるた
びに発振をCheckするようになっている。
In addition, since the CPU 23 is a CPU that also controls the entire electronic camera, there is a switch 4.5 (corresponding to a switch that detects the first press and second press of the release button) as shown in Figure 1. The oscillation is checked every time the button ( ) is pressed.

次に第1図、第2図に示したCPU23の動作を第4図
に示すフローチャートを用いて説明する。
Next, the operation of the CPU 23 shown in FIGS. 1 and 2 will be explained using the flowchart shown in FIG. 4.

スイッチ24によりCPU23に電源電圧が供給される
とまずCPU23はレベルシフタ7の出力に接続される
ボートPOのレベルをLPOとしてラッチしく5102
)、240μsec待つ(S102)。ここでレベルシ
フタ7の出力は発振が行われている状態では分周器6に
より合同された2kHzで動作するとする。
When the power supply voltage is supplied to the CPU 23 by the switch 24, the CPU 23 first latches the level of the boat PO connected to the output of the level shifter 7 as LPO (5102).
), wait 240 μsec (S102). Here, it is assumed that the output of the level shifter 7 operates at 2 kHz combined by the frequency divider 6 while oscillation is occurring.

したがって、発振している状態ではレベルシフタ7の出
力は500μsecを1周期とする方形波となる。51
02の待ち時間が経過後、ボートPoの状態を再びラッ
チしてLPlとし、(S103)、5101でラッチさ
れたLP、と反転しているかを判別し反転していない場
合には20μsec待ち(S105)、更に再びボート
poの状態をラッチし、LP2としくS 106)LP
、 、LP2が互いに反転しているかを判別する(S1
07)。反転していない場合には発振器1の発掘が停止
しているものと判断し、ラッチ26へFET(スイッチ
)20をオンする。これにより発振器1にはリチウム電
圧VLiが供給され発掘を開始する。
Therefore, in the oscillating state, the output of the level shifter 7 becomes a square wave with one period of 500 μsec. 51
After the waiting time of 02 has elapsed, the state of the boat Po is latched again to LP1 (S103), and it is determined whether the LP latched in 5101 is reversed, and if it is not reversed, the state is waited for 20 μsec (S105). ), then latch the state of the boat po again and set it as LP2. 106) LP
, , determine whether LP2 are inverted with each other (S1
07). If it is not reversed, it is determined that the excavation of the oscillator 1 has stopped, and the FET (switch) 20 to the latch 26 is turned on. As a result, the lithium voltage VLi is supplied to the oscillator 1 and excavation is started.

ついでCPU23の場合によってFET(スイッチ20
)をオンしたことを示すフラグをハイにセットする。
Next, depending on the case of the CPU 23, the FET (switch 20
) is set high to indicate that it is turned on.

また、5104,5107において信号が反転している
ことが検出された際には、まずフラグがハイとなってい
るかを検出しく5ilo)、フラグがハイになっている
場合には1秒程度の計時時間を有するタイマーの計時を
開始しく5ill)、フラグがハイとなっている場合に
は5111をジャンプする0次いで他のCPU23がシ
ーケンスのルーチン処理を行う場合には終了シーケンス
か否かを判別しく5114)、終了シーケンスであれば
エンドへ、終了シーケンスでなければ他のルーチン処理
を行い(S116)、5illに示したタイマー計時が
完了しているか、もしくはフラグがリセットされている
か判別しく311 B)、タイマー計時が完了した、あ
るいはフラグがリセットされている際には発振器1の発
振が充分安定なものとなったとして、FET(スイッチ
)20をオフし、アナログスイッチ19をオン状態とす
る指令をラッチ26は送出し、発振器1゜分周器6へ供
給される。電源電圧をV L i / 2として、電力
消費を低減させる。
In addition, when it is detected that the signal is inverted in 5104 and 5107, it is first detected whether the flag is high (5ilo), and if the flag is high, the clock is counted for about 1 second. Start the timer with the time (5 ill), and if the flag is high, jump to 5111 0 Next, if another CPU 23 performs routine processing of the sequence, determine whether it is an end sequence or not 5114 ), if it is an end sequence, go to end, if it is not an end sequence, perform other routine processing (S116), and determine whether the timer shown in 5ill has been completed or the flag has been reset (311B), When the timer timing is completed or the flag is reset, it is assumed that the oscillation of the oscillator 1 has become sufficiently stable, and a command to turn off the FET (switch) 20 and turn on the analog switch 19 is latched. 26 is sent out and supplied to the oscillator 1° frequency divider 6. Power consumption is reduced by setting the power supply voltage to V L i /2.

本実施例では、CPU23によりFET(スイッチ)2
0をオンさせた際にはステップ5111に示すタイマー
により一定時間はVLiを発振器に与えているので、確
実に起動が可能である。
In this embodiment, the CPU 23 controls the FET (switch) 2.
When 0 is turned on, VLi is applied to the oscillator for a certain period of time by the timer shown in step 5111, so that startup is possible with certainty.

次いで、スイッチ4、スイッチ5がOFFからONl、
m切り換わッタコとが5122,5124において検出
された際にはステップ5101へ戻って発振が行われて
いることをチェックする。
Next, switch 4 and switch 5 switch from OFF to ON1,
When m switching is detected in steps 5122 and 5124, the process returns to step 5101 to check that oscillation is occurring.

尚ゝ3′)チ1ツク番よ常に必要なものでしよなく、5
122,5124から5116ヘフローをジャンプさせ
てもよい。
3') Check number 1 is always necessary, and 5
The flow may be jumped from 122, 5124 to 5116.

尚、本実施例では、時計カレンダ一部9の発振源として
用いる発振装置が開示されたが、本発明はこれに限らず
他の装置例えばLCDドライバに用いられる発振装置等
に用いてもよく、用途が限定されるものではないことは
明らかである。
Although the present embodiment discloses an oscillation device used as an oscillation source for the clock calendar part 9, the present invention is not limited to this, and may be used in other devices such as an oscillation device used in an LCD driver. It is clear that the application is not limited.

以上説明したように本実施例に依れば発振停止検出なら
びに発掘スタート時の発振器電圧切替をCPUを用いる
ことにより実施例に示す場合のように同一装置内にCP
Uがある場合は、第4図(b)の従来例に示したような
発掘停止検出回路をわざわざ設けてやる必要がなく時計
用回路の簡素化、低コスト化に貢献することができ、か
つ、CPUは必要なときだけ動作すればよいため、第4
図(b)で一般にとられれているようなCRタイマによ
る電流のロスをなくすこともできる。
As explained above, according to this embodiment, the CPU is used to detect oscillation stop and switch the oscillator voltage at the start of excavation.
In the case of U, there is no need to take the trouble to provide an excavation stop detection circuit as shown in the conventional example of FIG. , since the CPU only needs to operate when necessary, the fourth
It is also possible to eliminate the current loss caused by the CR timer, which is generally taken as shown in FIG.

(発明の効果) 以上説明した様に本発明に依ればマイクロコンピユータ
により発振手段の発振状態を検出して、検出した発振状
態に応じて電源電圧、あるいは降圧手段の電圧を選択し
て発振手段に供給する様にしているので、従来の様なC
Rタイマによる電源のロスを低減させることが出来る。
(Effects of the Invention) As explained above, according to the present invention, the oscillation state of the oscillation means is detected by a microcomputer, and the power supply voltage or the voltage of the step-down means is selected according to the detected oscillation state, and the oscillation means Since it is designed to supply C
Power loss due to the R timer can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用した電子カメラの構成を示すブロ
ック図、第2図は第1図の詳細を示すブロック図、第3
図は第2図の各回路の動作を説明するタイミングチャー
ト、第4図は第1図。 第2図に示したCPUの動作を示すフローチャート、第
5図は従来の装置の構成を示す図。 1・・・発振器、2・・・リチウム電池、3・・・メイ
ン電池、4・・・レリーズ第1ストロークスイツチ、5
・・・レリーズ第2ストロークスイツチ、6・・・分周
器、7・・・レベルシフタ、8・・・1/2分周器、9
・・・時計、カレンダ、10・・・NANDゲート、1
1 ・N ORゲート、12 ・N OTゲート、13
.14,15.16・・・アナログスイッチ、17.1
8・・・コンデンサ、19.20・・・アナログスイッ
チ、21・・・抵抗、22・・・コンデンサ、23・・
・CPU、24・・・メイン電源のスイッチ、25・・
・時計設定スイッチ、26・・・ラッチ、27・・・電
子カメラの信号処理回路、28・・・電子カメラのディ
スクドライブ
Fig. 1 is a block diagram showing the configuration of an electronic camera to which the present invention is applied, Fig. 2 is a block diagram showing details of Fig. 1, and Fig. 3 is a block diagram showing the details of Fig. 1.
The figure is a timing chart explaining the operation of each circuit in FIG. 2, and FIG. 4 is the same as in FIG. 1. FIG. 2 is a flowchart showing the operation of the CPU shown in FIG. 2, and FIG. 5 is a diagram showing the configuration of a conventional device. DESCRIPTION OF SYMBOLS 1... Oscillator, 2... Lithium battery, 3... Main battery, 4... Release first stroke switch, 5
... Release second stroke switch, 6... Frequency divider, 7... Level shifter, 8... 1/2 frequency divider, 9
...Clock, calendar, 10...NAND gate, 1
1 ・N OR gate, 12 ・N OT gate, 13
.. 14,15.16...Analog switch, 17.1
8... Capacitor, 19.20... Analog switch, 21... Resistor, 22... Capacitor, 23...
・CPU, 24... Main power switch, 25...
・Clock setting switch, 26...Latch, 27...Electronic camera signal processing circuit, 28...Electronic camera disk drive

Claims (2)

【特許請求の範囲】[Claims] (1)電源電圧を供給する手段、発振源及び分周回路を
含む発振手段、該発振手段の発振出力を用いて前記電源
電圧を降圧する降圧手段、 前記供給する手段、該降圧手段の電圧を選択的に前記発
振手段に与えるための切換手段、 前記発振手段の発振状態を検出するマイクロコンピュー
タであって、検出した発振状態に応じて前記切換手段を
制御するマイクロコンピュータとを有する発振装置。
(1) means for supplying a power supply voltage; oscillation means including an oscillation source and a frequency dividing circuit; step-down means for stepping down the power supply voltage using the oscillation output of the oscillation means; An oscillation device comprising: a switching means for selectively applying the voltage to the oscillation means; a microcomputer that detects an oscillation state of the oscillation means, and a microcomputer that controls the switching means according to the detected oscillation state.
(2)前記降圧手段は前記発振手段の発振出力を用いて
前記電源電圧を降圧するチャージポンプ回路であること
を特徴とする特許請求の範囲第1項記載の発振装置。
(2) The oscillation device according to claim 1, wherein the step-down means is a charge pump circuit that steps down the power supply voltage using the oscillation output of the oscillation means.
JP62091454A 1987-04-13 1987-04-13 Oscillator Expired - Lifetime JP2531673B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62091454A JP2531673B2 (en) 1987-04-13 1987-04-13 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62091454A JP2531673B2 (en) 1987-04-13 1987-04-13 Oscillator

Publications (2)

Publication Number Publication Date
JPS63256003A true JPS63256003A (en) 1988-10-24
JP2531673B2 JP2531673B2 (en) 1996-09-04

Family

ID=14026811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62091454A Expired - Lifetime JP2531673B2 (en) 1987-04-13 1987-04-13 Oscillator

Country Status (1)

Country Link
JP (1) JP2531673B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204450A (en) * 1995-01-30 1996-08-09 Nec Corp Semiconductor integrated circuit
CN100403777C (en) * 2006-05-26 2008-07-16 佛山普立华科技有限公司 Method of digital system low-voltage stabilizing work

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204450A (en) * 1995-01-30 1996-08-09 Nec Corp Semiconductor integrated circuit
CN100403777C (en) * 2006-05-26 2008-07-16 佛山普立华科技有限公司 Method of digital system low-voltage stabilizing work

Also Published As

Publication number Publication date
JP2531673B2 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
JP4038134B2 (en) Power supply control apparatus and information processing apparatus
JPH0450629B2 (en)
KR20060059807A (en) Electronic device and control method thereof
JPS63256003A (en) Oscillation device
US9857774B2 (en) Semiconductor device and electronic timepiece
KR100781831B1 (en) Polarity independent power supply control methods and systems using the same
JP2002091606A (en) Device for supplying clock signal and method for controlling the same
JPH08147064A (en) Intermittent operating circuit
JP2001117546A (en) Display device
JPS63268015A (en) Power source and driving circuit for computer
JP2602824Y2 (en) Power supply circuit of microcomputer
JP2722348B2 (en) Oscillation circuit
JPH10290119A (en) Oscillator
JPH04171516A (en) Reset circuit
JPH0535359A (en) Clock oscillator
JPH06162223A (en) Single chip microcomputer
JPH078108B2 (en) Power supply method
JPH06214682A (en) Portable electronic appliance
JPS61177524A (en) Intermittent operating circuit
JPS60105026A (en) Microcomputer
JP2006098073A (en) Measurement equipment
JPH05210602A (en) Portable electronic device
JPH0926838A (en) Power saving circuit for logic circuit by means of monitoring of power consumption
JPH11212680A (en) Start-up control method
JPH0540539A (en) Integrated circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070627

Year of fee payment: 11