JP3702646B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP3702646B2 JP3702646B2 JP13878498A JP13878498A JP3702646B2 JP 3702646 B2 JP3702646 B2 JP 3702646B2 JP 13878498 A JP13878498 A JP 13878498A JP 13878498 A JP13878498 A JP 13878498A JP 3702646 B2 JP3702646 B2 JP 3702646B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- sulfide
- circuit board
- thickness
- photosensitive polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板の製造方法に係り、とくに配線パターン間を接続するビアホール内に堆積した硫化物や炭化物を除去する方法に関する。
【０００２】
例えば、高速コンピュータ用薄膜マルチチップモジュールの多層回路基板には、配線の高密度化が要求されており、配線パターン間の絶縁層を形成する感光性ポリイミド樹脂層にも微細加工、高解像度が要求されている。
【０００３】
ところが、この感光性ポリイミド樹脂の多くは、高解像度を達成するために、増感剤として、例えばフェニルメルカプトテトラゾール（ＰＭ−ＴＥ）などの硫化物が添加されている。
【０００４】
このような増感剤が添加されていると、イミド化時に銅と反応して硫化物や炭化物がビアホール内に堆積し接続不良の恐れがあるため、それらを除去することが要望されている。
【０００５】
【従来の技術】
図３の（ａ）図乃至（ｃ）図及び図４（ａ）図乃至（ｃ）図の、製造工程を順に示す側断面図に示すように、従来の例えば、配線パターンが２層構成の薄膜多層回路基板を製作するに際しては、セラミックなどの絶縁性基板１の表面上に、スパッタリングにより形成された厚さ２００〜１５００Åのクロム（Ｃｒ）層２の上に厚さ１５００〜８０００Åの銅（Ｃｕ）層３をスパッタリングにより形成し（図３−ａ図）、その上にセミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン４を形成する。（図３−ｂ図）
つぎに、スピンコート法により厚さ５〜３０μｍの感光性ポリイミド前駆体５ａを塗布し、例えば１００℃で１〜８分間プリベーク処理を施した後、フォトマスクを用いて露光・現像して銅めっき配線パターン４の一部を表出するための８〜８００μｍのビアホール６を形成する。（図３−ｃ図）
つぎに、窒素雰囲気中で３５０〜４８０℃でフルキュアし、ポリイミド樹脂層（絶縁層）５とする。（図４−ａ図）
次いで、その上に、厚さ２００〜１５００Åのクロム層９をスパッタリングにより形成し、更にその上に厚さ１５００〜８０００Åの銅層１０をスパッタリングにより形成する。（図４−ｂ図）
さらにその上にセミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン１１を形成することで２層構成の回路基板を完成している。（図４−ｃ図）
【０００６】
【発明が解決しようとする課題】
しかしながら、このような上記製造方法によれば、感光性ポリイミド樹脂の増感剤として硫化物が添加された場合、図４−ａ図に示した感光性ポリイミド前駆体のフルキュア後にビアホールの底部の異物を検査するためにオージェ分析を行った。
【０００７】
その結果、図５の本発明におけるテストピースのビアホール底部の硫化物、炭化物の残留厚さの説明図のＮｏ．１のビアホール形成後のデータ、及び図６の硫化物、炭化物の残留状態を示す側断面図に例示するように、感光性ポリイミド前駆体のイミド化時に銅と反応してビアホール６の内面、とくに底部に炭化物７が厚さ９００Å、硫化物８が厚さ１３００Åほど堆積しており、それによってビアホール６と配線パターン４との接続不良が生じるといった問題があった。
【０００８】
上記問題点に鑑み、本発明は感光性ポリイミド樹脂層のイミド化時にビアホール内に堆積した硫化物や炭化物を除去してビアホールと配線パターンとの接続の信頼性を確保する回路基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の感光性ポリイミド樹脂層を配線パターン間の絶縁層として用いる回路基板の製造方法において、前記感光性ポリイミド樹脂層を配線パターン間の絶縁層として用いる回路基板の製造方法であって、前記感光性ポリイミド樹脂層に配線パターンを接続するビアホールを形成する工程と、前記回路基板をシアン系溶液、及び過マンガン酸カリウムを含む水溶液により、該ビアホール内の硫化物及び炭化物を除去する工程とを含んで構成する。
【００１０】
このように構成することにより、感光性ポリイミド樹脂層のイミド化時にビアホール内の硫化物が処理液、例えばフェリシアン化カリウムとの化学反応により、炭化物が他の処理液、例えば過マンガン酸カリウムとの化学反応によりそれぞれに溶解されてきれいに除去されるため、ビアホールと配線パターンとの接続の信頼性を確保することができる。
【００１１】
【発明の実施の形態】
以下、図面に示した実施例に基づいて本発明の要旨を詳細に説明する。なお、従来図において説明した部分は同一符号を用い、その説明も省略する。
【００１２】
回路基板の製造方法は、図１のａ図乃至ｄ図及び図２のａ図乃至ｂ図の、製造工程を順に示す側断面図に示すように、従来と同じ配線パターンが２層構成の薄膜多層回路基板を例にして説明する。
【００１３】
絶縁性基板１（例えば、セラミック基板）の表面上に、従来の図３（ａ）及び（ｂ）に示した工程を経て、フォトリソグラフィ技術により感光性ポリイミド前駆体５ａに銅めっき配線パターン４の一部を表出する８〜８００μｍのビアホール６を形成する。（図１−ａ図）
つぎに、３５０〜４８０℃の窒素雰囲気中で感光性ポリイミド前駆体をフルキュアして熱硬化し、ポリイミド樹脂層（絶縁層）５とする。（図１−ｂ図）
このとき、感光性ポリイミド前駆体の中に存在する増感剤であるフェニルメルカプトテトラゾール（ＰＭ−ＴＥ）などの硫化物と銅めっき配線パターンとの化学反応により、厚さ１００〜１００００Åの炭化物７及び硫化物（硫化銅）８がビアホール６の内面、とくに底部に堆積する。
【００１４】
例えば、図５のＮｏ．１のビアホール形成後のテストピースには、厚さ１４００Åの炭化物及び厚さ９００Åの硫化物が残留堆積する。
これらの堆積物は、図６に示したように、ビアホール６の底部に炭化物７、硫化物８の順に堆積することが確認されており、先ず上側の硫化物８を除去する。この硫化物８の除去は、シアン系溶液、例えばフェリシアン化カリウム１０〜６０ｗｔ％、苛性ソーダ２〜２０ｗｔ％の混合水溶液に常温で１〜１０分間浸漬して行う。（図１−ｃ図）
例えば、図５のＮｏ．２の処理条件では、フェリシアン化カリウム３０ｗｔ％、苛性ソーダ５ｗｔ％の混合水溶液に常温で３分間浸漬すると、硫化物の厚さは９００Åから３００Åに減少するが、炭化物は除去されず、厚さ１４００Åがそのまま残留している。
【００１５】
この炭化物７の除去は、過マンガン酸溶液、例えばＫＭｎＯ4 １〜６ｗｔ％と苛性ソーダ１〜６ｗｔ％の混合水溶液に常温で１〜３０分間浸漬浸漬して行う。（図１−ｄ図）
例えば、図５のＮｏ．３の処理条件では、Ｎｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬すると、硫化物が厚さ２００Åに減少するだけであるが、Ｎｏ．４の処理条件では、同じくＮｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬し且つ処理液を連続揺動すると、炭化物が尚一部に厚さ１５０Åが残留し、硫化物は厚さ１００Åに減少する。なお、処理液を揺動する他にテストピース側を揺動させてもよい。
【００１６】
さらに、Ｎｏ．５の処理条件では、同じくＮｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬し、処理液の連続揺動に更に超音波振動を付け加えると、硫化物及び炭化物共にきれいに除去される。
【００１７】
図５のデータが示すように、浸漬処理液に対し連続的な揺動（または攪拌）あるいは超音波振動を加えると、絶縁性基板上に形成されたビアホールに生じる気泡が除去されるため、化学反応が促進されて炭化物、硫化物の除去が効果的に行われる。なお、浸漬時間は炭化物、硫化物の堆積厚さに応じて適切に設定する。
【００１８】
つぎに、ビアホール６を形成したポリイミド樹脂層（絶縁層）５の上に、クロム層９を形成するが、その前にクロム層９の密着度をよくするために逆スパッタリングにより、ポリイミド樹脂層５の表面をきれいにする必要がある。
【００１９】
図５のＮｏ．４の処理後に残留している硫化物及び炭化物の１００Å乃至１５０Åの厚さ程度は、この逆スパッタリングによっても除去できるため、図５のＮｏ．４の超音波振動を省略することも可能である。
【００２０】
このようにして、ビアホール底部の硫化物及び炭化物の残留異物が除去されると、ポリイミド樹脂層（絶縁層）５の上に厚さ２００〜１５００Åのクロム層９をスパッタリングにより形成し、更にその上に厚さ１５００〜８０００Åの銅層１０をスパッタリングにより形成する。（図２−ａ図）
更にその上に、セミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン１１を形成することで２層構成の回路基板が完成する。（図２−ｂ図）
このように、感光性ポリイミド樹脂層のイミド化時にビアホールの内面、とくに底部に堆積する硫化物及び炭化物をフェリシアン化カリウム水溶液及び過マンガン酸カリウム水溶液に別々に浸漬し、且つ揺動することにより、ビアホールからこれら異物をきれいに除去することができるため、下層の配線パターンとビアホールとの接続の信頼性を確保することができる。
【００２１】
なお、上記説明の実施例はセラミック基板を用いるとしたが、フルキュア温度に耐え得る他の耐熱／絶縁性基板を用いて多層回路基板を製造する場合にも同様に適用できることは言うまでもない。
【００２２】
【発明の効果】
以上、詳述したように本発明によれば、増感剤として硫化物が添加された感光性ポリイミド樹脂を絶縁材料として用いる場合、フルキュア後にビアホール内に堆積した硫化物や炭化物をきれいに除去できるため、ビアホールと配線パターンとの接続の信頼性の高い多層回路基板が製造可能となり、例えば高速コンピュータ用の薄膜マルチチップモジュールなどを提供できるといった産業上極めて有用な効果を発揮する。
【図面の簡単な説明】
【図１】 本発明による一実施例の製造工程を順に示す側断面図
【図２】 図１のつぎの製造工程を順に示す側断面図
【図３】 従来技術による製造工程を順に示す側断面図
【図４】 図３のつぎの製造工程を順に示す側断面図
【図５】 本発明におけるテストピースのビアホール底部の硫化物、炭化物の残留厚さの説明図
【図６】 図５の硫化物、炭化物の残留状態を示す側断面図
【符号の説明】
１：絶縁性基板
２，９：クロム層
３，１０：銅層
４，１１：配線パターン
５：感光性ポリイミド樹脂層
５ａ：感光性ポリイミド前駆体
６：ビアホール
７：炭化物
８：硫化物
【発明の属する技術分野】
本発明は、回路基板の製造方法に係り、とくに配線パターン間を接続するビアホール内に堆積した硫化物や炭化物を除去する方法に関する。
【０００２】
例えば、高速コンピュータ用薄膜マルチチップモジュールの多層回路基板には、配線の高密度化が要求されており、配線パターン間の絶縁層を形成する感光性ポリイミド樹脂層にも微細加工、高解像度が要求されている。
【０００３】
ところが、この感光性ポリイミド樹脂の多くは、高解像度を達成するために、増感剤として、例えばフェニルメルカプトテトラゾール（ＰＭ−ＴＥ）などの硫化物が添加されている。
【０００４】
このような増感剤が添加されていると、イミド化時に銅と反応して硫化物や炭化物がビアホール内に堆積し接続不良の恐れがあるため、それらを除去することが要望されている。
【０００５】
【従来の技術】
図３の（ａ）図乃至（ｃ）図及び図４（ａ）図乃至（ｃ）図の、製造工程を順に示す側断面図に示すように、従来の例えば、配線パターンが２層構成の薄膜多層回路基板を製作するに際しては、セラミックなどの絶縁性基板１の表面上に、スパッタリングにより形成された厚さ２００〜１５００Åのクロム（Ｃｒ）層２の上に厚さ１５００〜８０００Åの銅（Ｃｕ）層３をスパッタリングにより形成し（図３−ａ図）、その上にセミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン４を形成する。（図３−ｂ図）
つぎに、スピンコート法により厚さ５〜３０μｍの感光性ポリイミド前駆体５ａを塗布し、例えば１００℃で１〜８分間プリベーク処理を施した後、フォトマスクを用いて露光・現像して銅めっき配線パターン４の一部を表出するための８〜８００μｍのビアホール６を形成する。（図３−ｃ図）
つぎに、窒素雰囲気中で３５０〜４８０℃でフルキュアし、ポリイミド樹脂層（絶縁層）５とする。（図４−ａ図）
次いで、その上に、厚さ２００〜１５００Åのクロム層９をスパッタリングにより形成し、更にその上に厚さ１５００〜８０００Åの銅層１０をスパッタリングにより形成する。（図４−ｂ図）
さらにその上にセミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン１１を形成することで２層構成の回路基板を完成している。（図４−ｃ図）
【０００６】
【発明が解決しようとする課題】
しかしながら、このような上記製造方法によれば、感光性ポリイミド樹脂の増感剤として硫化物が添加された場合、図４−ａ図に示した感光性ポリイミド前駆体のフルキュア後にビアホールの底部の異物を検査するためにオージェ分析を行った。
【０００７】
その結果、図５の本発明におけるテストピースのビアホール底部の硫化物、炭化物の残留厚さの説明図のＮｏ．１のビアホール形成後のデータ、及び図６の硫化物、炭化物の残留状態を示す側断面図に例示するように、感光性ポリイミド前駆体のイミド化時に銅と反応してビアホール６の内面、とくに底部に炭化物７が厚さ９００Å、硫化物８が厚さ１３００Åほど堆積しており、それによってビアホール６と配線パターン４との接続不良が生じるといった問題があった。
【０００８】
上記問題点に鑑み、本発明は感光性ポリイミド樹脂層のイミド化時にビアホール内に堆積した硫化物や炭化物を除去してビアホールと配線パターンとの接続の信頼性を確保する回路基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の感光性ポリイミド樹脂層を配線パターン間の絶縁層として用いる回路基板の製造方法において、前記感光性ポリイミド樹脂層を配線パターン間の絶縁層として用いる回路基板の製造方法であって、前記感光性ポリイミド樹脂層に配線パターンを接続するビアホールを形成する工程と、前記回路基板をシアン系溶液、及び過マンガン酸カリウムを含む水溶液により、該ビアホール内の硫化物及び炭化物を除去する工程とを含んで構成する。
【００１０】
このように構成することにより、感光性ポリイミド樹脂層のイミド化時にビアホール内の硫化物が処理液、例えばフェリシアン化カリウムとの化学反応により、炭化物が他の処理液、例えば過マンガン酸カリウムとの化学反応によりそれぞれに溶解されてきれいに除去されるため、ビアホールと配線パターンとの接続の信頼性を確保することができる。
【００１１】
【発明の実施の形態】
以下、図面に示した実施例に基づいて本発明の要旨を詳細に説明する。なお、従来図において説明した部分は同一符号を用い、その説明も省略する。
【００１２】
回路基板の製造方法は、図１のａ図乃至ｄ図及び図２のａ図乃至ｂ図の、製造工程を順に示す側断面図に示すように、従来と同じ配線パターンが２層構成の薄膜多層回路基板を例にして説明する。
【００１３】
絶縁性基板１（例えば、セラミック基板）の表面上に、従来の図３（ａ）及び（ｂ）に示した工程を経て、フォトリソグラフィ技術により感光性ポリイミド前駆体５ａに銅めっき配線パターン４の一部を表出する８〜８００μｍのビアホール６を形成する。（図１−ａ図）
つぎに、３５０〜４８０℃の窒素雰囲気中で感光性ポリイミド前駆体をフルキュアして熱硬化し、ポリイミド樹脂層（絶縁層）５とする。（図１−ｂ図）
このとき、感光性ポリイミド前駆体の中に存在する増感剤であるフェニルメルカプトテトラゾール（ＰＭ−ＴＥ）などの硫化物と銅めっき配線パターンとの化学反応により、厚さ１００〜１００００Åの炭化物７及び硫化物（硫化銅）８がビアホール６の内面、とくに底部に堆積する。
【００１４】
例えば、図５のＮｏ．１のビアホール形成後のテストピースには、厚さ１４００Åの炭化物及び厚さ９００Åの硫化物が残留堆積する。
これらの堆積物は、図６に示したように、ビアホール６の底部に炭化物７、硫化物８の順に堆積することが確認されており、先ず上側の硫化物８を除去する。この硫化物８の除去は、シアン系溶液、例えばフェリシアン化カリウム１０〜６０ｗｔ％、苛性ソーダ２〜２０ｗｔ％の混合水溶液に常温で１〜１０分間浸漬して行う。（図１−ｃ図）
例えば、図５のＮｏ．２の処理条件では、フェリシアン化カリウム３０ｗｔ％、苛性ソーダ５ｗｔ％の混合水溶液に常温で３分間浸漬すると、硫化物の厚さは９００Åから３００Åに減少するが、炭化物は除去されず、厚さ１４００Åがそのまま残留している。
【００１５】
この炭化物７の除去は、過マンガン酸溶液、例えばＫＭｎＯ4 １〜６ｗｔ％と苛性ソーダ１〜６ｗｔ％の混合水溶液に常温で１〜３０分間浸漬浸漬して行う。（図１−ｄ図）
例えば、図５のＮｏ．３の処理条件では、Ｎｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬すると、硫化物が厚さ２００Åに減少するだけであるが、Ｎｏ．４の処理条件では、同じくＮｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬し且つ処理液を連続揺動すると、炭化物が尚一部に厚さ１５０Åが残留し、硫化物は厚さ１００Åに減少する。なお、処理液を揺動する他にテストピース側を揺動させてもよい。
【００１６】
さらに、Ｎｏ．５の処理条件では、同じくＮｏ．２の処理後のテストピースをＫＭｎＯ4 ４ｗｔ％と苛性ソーダ３ｗｔ％の混合水溶液に常温で５分間浸漬し、処理液の連続揺動に更に超音波振動を付け加えると、硫化物及び炭化物共にきれいに除去される。
【００１７】
図５のデータが示すように、浸漬処理液に対し連続的な揺動（または攪拌）あるいは超音波振動を加えると、絶縁性基板上に形成されたビアホールに生じる気泡が除去されるため、化学反応が促進されて炭化物、硫化物の除去が効果的に行われる。なお、浸漬時間は炭化物、硫化物の堆積厚さに応じて適切に設定する。
【００１８】
つぎに、ビアホール６を形成したポリイミド樹脂層（絶縁層）５の上に、クロム層９を形成するが、その前にクロム層９の密着度をよくするために逆スパッタリングにより、ポリイミド樹脂層５の表面をきれいにする必要がある。
【００１９】
図５のＮｏ．４の処理後に残留している硫化物及び炭化物の１００Å乃至１５０Åの厚さ程度は、この逆スパッタリングによっても除去できるため、図５のＮｏ．４の超音波振動を省略することも可能である。
【００２０】
このようにして、ビアホール底部の硫化物及び炭化物の残留異物が除去されると、ポリイミド樹脂層（絶縁層）５の上に厚さ２００〜１５００Åのクロム層９をスパッタリングにより形成し、更にその上に厚さ１５００〜８０００Åの銅層１０をスパッタリングにより形成する。（図２−ａ図）
更にその上に、セミアディティブ法またはサブトラクティブ法で厚さ２〜８μｍの銅めっき配線パターン１１を形成することで２層構成の回路基板が完成する。（図２−ｂ図）
このように、感光性ポリイミド樹脂層のイミド化時にビアホールの内面、とくに底部に堆積する硫化物及び炭化物をフェリシアン化カリウム水溶液及び過マンガン酸カリウム水溶液に別々に浸漬し、且つ揺動することにより、ビアホールからこれら異物をきれいに除去することができるため、下層の配線パターンとビアホールとの接続の信頼性を確保することができる。
【００２１】
なお、上記説明の実施例はセラミック基板を用いるとしたが、フルキュア温度に耐え得る他の耐熱／絶縁性基板を用いて多層回路基板を製造する場合にも同様に適用できることは言うまでもない。
【００２２】
【発明の効果】
以上、詳述したように本発明によれば、増感剤として硫化物が添加された感光性ポリイミド樹脂を絶縁材料として用いる場合、フルキュア後にビアホール内に堆積した硫化物や炭化物をきれいに除去できるため、ビアホールと配線パターンとの接続の信頼性の高い多層回路基板が製造可能となり、例えば高速コンピュータ用の薄膜マルチチップモジュールなどを提供できるといった産業上極めて有用な効果を発揮する。
【図面の簡単な説明】
【図１】 本発明による一実施例の製造工程を順に示す側断面図
【図２】 図１のつぎの製造工程を順に示す側断面図
【図３】 従来技術による製造工程を順に示す側断面図
【図４】 図３のつぎの製造工程を順に示す側断面図
【図５】 本発明におけるテストピースのビアホール底部の硫化物、炭化物の残留厚さの説明図
【図６】 図５の硫化物、炭化物の残留状態を示す側断面図
【符号の説明】
１：絶縁性基板
２，９：クロム層
３，１０：銅層
４，１１：配線パターン
５：感光性ポリイミド樹脂層
５ａ：感光性ポリイミド前駆体
６：ビアホール
７：炭化物
８：硫化物
Claims (1)
- 感光性ポリイミド樹脂層を配線パターン間の絶縁層として用いる回路基板の製造方法であって、
前記感光性ポリイミド樹脂層に前記配線パターンを接続するビアホールを形成する工程と、
前記回路基板をシアン系溶液、及び過マンガン酸カリウムを含む水溶液により、該ビアホール内の硫化物及び炭化物を除去する工程と、
を含むことを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13878498A JP3702646B2 (ja) | 1998-05-20 | 1998-05-20 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13878498A JP3702646B2 (ja) | 1998-05-20 | 1998-05-20 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330692A JPH11330692A (ja) | 1999-11-30 |
| JP3702646B2 true JP3702646B2 (ja) | 2005-10-05 |
Family
ID=15230135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13878498A Expired - Fee Related JP3702646B2 (ja) | 1998-05-20 | 1998-05-20 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3702646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7407498B2 (ja) * | 2017-09-15 | 2024-01-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
1998
- 1998-05-20 JP JP13878498A patent/JP3702646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330692A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6195883B1 (en) | Full additive process with filled plated through holes | |
| EP1699278B1 (en) | Multilayer printed wiring board and method for producing the same | |
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| US5200026A (en) | Manufacturing method for multi-layer circuit boards | |
| JPH0636472B2 (ja) | 多層配線基板の製造方法 | |
| US5302492A (en) | Method of manufacturing printing circuit boards | |
| KR20070063396A (ko) | 배선 기판의 제조 방법 | |
| JP3702646B2 (ja) | 回路基板の製造方法 | |
| JPH03276655A (ja) | 多層配線基板およびその製造方法 | |
| JPS6148570A (ja) | 樹脂への導体層形成方法 | |
| EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
| KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| KR20060066971A (ko) | 양면 연성회로기판 제조방법 | |
| JPH07122850A (ja) | 低誘電率プリント基板の製造方法 | |
| JPH08139435A (ja) | プリント配線板の製造方法 | |
| JP2003142803A (ja) | 金属転写板の製造方法ならびにそれを用いた多層プリント配線板の製造方法 | |
| JPH0368556B2 (ja) | ||
| JPH0233994A (ja) | 回路製造方法 | |
| JPS59155994A (ja) | 多層印刷配線板の製造方法 | |
| JPS62271491A (ja) | 印刷配線板の製造方法 | |
| JPH11233920A (ja) | プリント配線板とその製造方法 | |
| JPH06310856A (ja) | 多層配線板の製造法 | |
| JPH0210796A (ja) | 印刷配線板の製造方法 | |
| JPH07170078A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |