JP3701102B2 - LED array - Google Patents
LED array Download PDFInfo
- Publication number
- JP3701102B2 JP3701102B2 JP13806197A JP13806197A JP3701102B2 JP 3701102 B2 JP3701102 B2 JP 3701102B2 JP 13806197 A JP13806197 A JP 13806197A JP 13806197 A JP13806197 A JP 13806197A JP 3701102 B2 JP3701102 B2 JP 3701102B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type semiconductor
- led array
- film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、LED(発光ダイオード)を同一半導体基板に複数形成したLEDアレイに関し、特に第1導電型の半導体基板に接続する電極と、第2導電型の半導体層に接続する電極とを、LEDが形成される側の半導体基板表面に形成したLEDアレイに関する。
【0002】
【従来の技術】
発光ダイオード(以下、単にLEDと記す)アレイは、電子写真プリンタにおける感光ドラムの露光光源(プリントヘッド)等に用いられる。図28は従来のLEDアレイの構造の一例を示す図であり、(a)は上面図、(b)は(a)におけるA−A’間の断面図である。図28に示すLEDアレイは、600[DPI]([Dot/Inch ])以下に対応するものであり、n型半導体基板102にLED110を一列に配置した構成である。
【0003】
図28において、n型半導体基板102には、複数のp型半導体層113が形成されており、n型半導体基板102表面には開口部116を有する層間絶縁膜112が形成されている。この層間絶縁膜112上には、開口部116においてp型半導体層113に個別に接続する複数のp側電極(個別電極)114が形成されている。また、n型半導体基板102の裏面全面には、n側電極(共通電極)115が形成されている。LED110は、p側電極114とn側電極115との間に電圧を印加すると、n型半導体基板102とp型半導体層113の接合面で発光現象を生じ、この発光光をp型半導体層113表面から外部に放射する。p側電極114はアルミ(Al)膜あるいはAl合金膜により形成され、またn側電極115は金(Au)膜あるいはAu合金膜により形成される。
【0004】
しかし、1200[DPI]以上の超高密度のLEDアレイになると、p側電極のピッチおよびp側電極の引き回しのためのスペースが狭くなるため、p側電極ごとにボンディングパッド(p側パッド電極)を設けることが困難となる。そこで、1200[DPI]対応のLEDアレイにおいては、図29に示すような構造を採用してp側パッド電極数を減らしている。図29(a)は1200[DPI]対応の従来のLEDアレイの一例を示す上面図である。図29(b)は(a)のA−A’間の断面図であり、図29(c)は(a)のB−B’間の断面図である。
【0005】
図29に示すLEDアレイは、高抵抗半導体基板132および分離溝103により互いに素子分離された複数のn型半導体ブロック111にそれぞれ複数のLEDを形成したものである。n型半導体ブロック111には、複数のp型半導体層113と、p型半導体層113に個別に接続するp側電極144と、n型半導体ブロック111に接続するn側コンタクト電極145aと、n側コンタクト電極145aに接続するn側パッド電極145bが形成されている。ブロック内の複数のp側電極144のうち、所定数のp側電極だけがp側パッド電極144bを有する(図29では、1ブロックにつき1つのp側パッド電極144bを形成している)。n側コンタクト電極145aおよびn側パッド電極145bにより構成されるn側電極145は、ブロック内のLEDに共通の電極である。さらに、ブロック間の所定のp側電極144にビアホール121において接続するp側マトリクス配線104を形成し、このp側マトリクス配線104により、p側パッド電極を持たないp側電極144を他のn型半導体ブロック111のp側パッド電極を有するp側電極144に接続している。n型半導体ブロック111とp側マトリクス配線104の間には、第1層間絶縁膜142が形成されており、またp側マトリクス配線104とp側電極144の間には、第2層間絶縁膜148が形成されている。
【0006】
【発明が解決しようとする課題】
しかしながら上記従来のLEDアレイにおいては、p側電極とn側電極とを異なった導電膜材料で別々に形成し、また図29に示すLEDアレイにおいては、n側コンタクト電極と、n側パッド電極とをさらに別々に形成するため、製造工程数が多くなり、製造コストが高くなるという問題があった。
【0007】
本発明はこのような従来の問題を解決するものであり、低コスト化および製造エ程の簡略化を図ることができるLEDアレイおよびその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の目的を達成するために本発明のLEDアレイは、第1導電型の半導体基板に形成された多数の第2導電型の半導体層と、前記半導体層を形成した側の前記半導体基板表面に、前記半導体基板に接続する第1導電側コンタクト電極およびこの第1導電側コンタクト電極に接続する第1導電側パッド電極からなる第1導電側電極と、前記半導体層を形成した側の前記半導体基板表面に、前記第2導電型の半導体層に接続する第2導電側コンタクト電極およびこの第2導電側コンタクト電極に接続する第2導電側パッド電極からなる第2導電側電極とを有するLEDアレイにおいて、前記第2導電側電極は、前記第2導電型の半導体層列に対して第2導電側パッド電極と同じ側に設けられた該第2導電側電極と交差するマトリクス配線と選択的に接続されたマトリクス配線構造を有し、前記第1導電側電極は、前記第1導電側コンタクト電極と前記第1導電側パッド電極とを同一導電膜により一体形成した層構造であり、前記第1導電側コンタクト電極が、前記第2導電型の半導体層列に対して第2導電側パッド電極と反対側に設けられ、前記第1導電側パッド電極が、前記第1導電側コンタクト電極から前記第2導電型の半導体層列に対して第2導電側パッド電極と同じ側に引き出されて設けられていることを特徴とする。もちろん、第1導電側コンタクト電極と第1導電側パッド電極と第2導電側電極とを同一導電膜により形成しても良い。また上記の導電膜としては、例えばAu膜またはAu合金膜を用いる。
【0012】
【発明の実施の形態】
第1の実施形態
図1は本発明の第1の実施形態のLEDアレイ1の構造を示す上面図である。LEDアレイ1は、半導体基板2上に一列に配置されたn型半導体ブロック11に、LED10を複数個ずつ形成した、1200[DΡI]対応のLEDアレイである。またLEDアレイ1は、LED10のp側電極14とn側電極15とを、半導体基板2の同一面に形成した構造である。半導体基板2は、高抵抗半導体基板2b上にエピタキシャル層等のn型半導体基板2aを形成したものである。n型半導体ブロック11は、n型半導体基板2aを分割したものである。このn型半導体ブロック11は、高抵抗半導体基板2bと分離溝(エッチング溝)3により互いに電気的に分離されている。なお、LEDアレイ1は、第1導電型をn型、第2導電型をp型としたLEDアレイである。
【0013】
n型半導体ブロック11には、一列にN(Nは正の整数)個のLED10が形成されている。図1では、N=3である。n型半導体ブロック11には、拡散法等によるp型半導体層(p型半導体領域)13が一列にN個形成されている。また、n型半導体ブロック11上には、第1層間絶縁膜12が形成されている。この第1層間絶縁膜12には、p型半導体層13のほぼ表面全域を露出させる第1開口部16aと、n型半導体ブロック11表面を露出させるn側開口部17とが形成されている。
【0014】
第1層間絶縁膜12上には、N個のp側電極14と、n側コンタクト電極15aと、n側パッド電極15bとが形成されている。p側電極14は、第1開口部16aにおいてp型半導体層13と接続している。n側コンタクト電極15aは、n側開口部17上に形成されており、n型半導体ブロック11と接続している。n側パッド電極15bは、その一部がn側コンタクト電極15aにオーバーラップし、n側コンタクト電極15aに接続するように形成されている。n側コンタクト電極15aとn側パッド電極15bとは、積層構造のn側電極15を構成している。
【0015】
p側電極14およびn側電極15が形成された第1層間絶縁膜12上には、第2層間絶縁膜18が形成されている。この第2層間絶縁膜18には、第1開口部16aのほぼ全域を露出させる第2開口部16bと、p側電極14のパッド電極を露出させるp側パッド開口部19と、n側パッド電極15bを露出させるn側パッド開口部20と、p側電極14の第1層間絶縁膜12上に形成された部分を露出させるヴィアホール21とが形成されている。第1開口部16aと第2開口部16bとは、p側開口部16を構成している。また、第2層間絶縁膜18上には、M(MはN以上の整数)本のp側マトリクス配線4が形成されている。図1のLEDアレイ1においては、M=9である。このp側マトリクス配線4は、全てのn型半導体ブロック11に渡って形成されており、ヴィアホール21においてp側電極14と接続している。
【0016】
LED10は、N個のLED10に共通なn型半導体ブロック11と、このn型半導体ブロック11に個別に形成されたp型半導体層13と、p型半導体層13に個別に形成されたp型電極14と、n型半導体ブロック11内のN個のLED10に共通に形成されたn型電極15とにより構成されている。p型半導体層13の深さ寸法は、n型半導体ブロック11の厚さ寸法よりも小さい。従って、p型半導体層13は、n型半導体ブロック11に浮島状に形成されている。p型電極14とn型電極15の間に電圧を印加すると、p型半導体層13とn型半導体ブロック11との接合面で発光現象が起こり、この発光光がp型半導体層13の表面から外部に放射される。
【0017】
LEDアレイ1は、p側電極14とn側コンタクト電極15とを同一の導電膜材料により形成しており、この点が従来のLEDアレイとは異なる。p側電極14およびn側コンタクト電極15となる導電膜としては、p型半導体層13とn型半導体ブロック11のいずれにも、オーミックコンタクトできる導電膜、例えばAu膜あるいはAu合金膜を用いる。ここで、Au合金膜には積層金属膜あるいは積層合金膜も含まれる。上記のAu合金膜としては、チタン(Ti)と白金(Pt)とAuとの積層金属膜(以下、Ti/Pt/Au膜と表記する)、またはΑu、ゲルマニウム(Ge)、ニッケル(Ni)の合金膜とAu膜との積層合金膜(以下、ΑuGeNi/Au膜と表記する)、またはΑuとGeの合金膜とNi膜とAu膜の積層合金膜(ΑuGe/Ni/Au膜と表記する)、等がある。
【0018】
図1に示す第1の実施形態のLEDアレイ1の製造工程を以下に説明する。図2ないし図13はLEDアレイ1の製造工程の一例を示す図である。それぞれの図において、(a)は上面図であり、(b)は(a)におけるA−A’間の断面図である。また図8(c)は図8(a)におけるB−B’間の断面図であり、図10(c)は図10(a)におけるB−B’間の断面図である。
【0019】
まず図2に示すように、高抵抗半導体基板2b上にn型半導体基板2aを有する半導体基板2を作製する。ここでは、高抵抗半導体基板2bとして半絶縁性GaAs基板を用いる。また、この半絶縁性GaAs基板上に、n型のAlGaAs層をエピタキシャル成長させ、このAlGaAsエピタキシャル層をn型半導体基板2aとする。n型半導体基板2a(n型エピタキシャル層)の厚さは、例えば約3[μm]とする。
【0020】
次に図3に示すように、n型半導体基板2aの表面に拡散マスク25となる第1層間絶縁膜12を成膜し、この第1層間絶縁膜12をホトリソおよびエッチング法によりパターニングして第1開口部16aおよび拡散マスク25を形成する。第1層間絶縁膜12(拡散マスク25)としては、例えばアルミ窒化膜(AlN膜)を用いる。このAlN膜はスパッタ法により成膜され、その膜厚は、例えば500〜3000[Å]程度である。
【0021】
次に図4ないし図6に示すように、n型半導体2aにp型半導体層13を形成する。ここではZn固相拡散法を用いる。すなわち、第1開口部16aの形成が済んだn型半導体基板2aの表面に、Ζn拡散源膜26を成膜し、さらにその上にアニールキャップ膜27を成膜する。Ζn拡散源膜26としては、例えばZnO−SiO2 混合膜を成膜する。このZnO−SiO2 混合膜は、酸化亜鉛(ZnO)と酸化シリコン(SiO2 )とを1:1に混合した膜であり、スパッタ法により成膜される。アニールキャップ膜27としては、例えばCVD法により成膜されるシリコン窒化膜(SiN膜)を用いる。上記のZnO−SiO2 混合膜の膜厚は、例えば500〜3000[Å]程度であり、また上記のSiN膜の膜厚は、例えば500〜3000[Å]程度である。
【0022】
続いて、アニーリングキャップ膜27の形成が済んだn型半導体基板2aに高温アニールを施し、Ζn拡散源膜26からn型半導体基板2a中にZnを拡散させる。第1開口部16aにおいてはZnがn型半導体基板2a中に拡散するが、拡散マスク25が形成されている領域においては、Znは拡散しないので、n型半導体基板2aの第1開口部16aに対応する領域に選択的にp型半導体層13が形成される。上記の高温アニールの条件は、例えば窒素大気圧下においてアニール温度700[℃]、アニール時間2時間である。このアニール条件により深さが約1[μm]、表面Zn濃度が1020[cm3 ]のp型半導体層13が形成される。n型半導体基板2aの厚さは上述のように約3[μm]であるから、p型半導体層の深さ寸法は、n型半導体基板2aの厚さ寸法よりも小さい。なお、アニールキャップ膜27は、Znがアニール雰囲気中に拡散してしまうのを防止する。
【0023】
次に図7に示すように、p型半導体層13の形成が済んだn型半導体基板2aにおいて、表面に形成されている拡散源膜26およびアニールキャップ膜27を例えば選択的なウエットエッチング法により全面的に除去し、第1層間絶縁膜12(拡散マスク25)のみを残す。エッチング液としては、第1層間絶縁膜12が選択的にエッチングされないもの、例えばバッファードフッ酸を用いる。
【0024】
次に図8に示すように、拡散源膜26およびアニールキャップ膜27の除去が済んだn型半導体基板2aにおいて、層間絶縁膜12にホトリソおよびエッチング法によりn側開口部17を形成する。このn側開口部17は、n型コンタクト電極15aの形成予定領域内に形成され、このあと形成されるn型コンタクト電極15aをn型半導体基板2aに接続するためのものである。これにより、層間絶縁膜12には、p型半導体層13表面を開口する第1開口部16aと、n型半導体基板2a表面を開口するn側開口部17とが形成されたことになる。
【0025】
次に図9に示すように、n側開口部17の形成が済んだn型半導体基板2a全面に、p側電極14およびn側コンタクト電極15aとなる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、p側電極14およびn側コンタクト電極15aを形成する。すなわち、p側電極14およびn側コンタクト電極15aの形成予定領域以外の領域を抜きパターンとするホトレジストパターンを形成し、その上全面にp側電極14およびn側コンタクト電極15aとなる導電膜を成膜し、上記のホトレジストおよびその上に成膜された導電膜をリフトオフして、p側電極14およびn型コンタクト電極15aを形成する。p側電極14は、その一部が第1開口部16aのp半導体層13表面にオーバーラップするように形成され、またn型コンタクト電極15aは、n側開口部17全面を覆うように形成される。p側電極14およびn型コンタクト電極15aとなる導電膜としては、例えば上述したAu合金膜を用いる。このあと、p側電極14を第1開口部16aにおいてp型半導体層13にオーミック接続させ、n側コンタクト電極15aをn側開口部17においてn型半導体基板2aにオーミック接続させるためのシンター処理(熱処理)を施す。
【0026】
このように、LEDアレイ1の製造工程は、同一の導電膜材料(この例ではAu合金)により、p側電極14およびn側コンタクト電極15aを同時に形成するという点が、従来のLEDアレイの製造工程とは異なる。従来のように、p側電極とn側コンタクト電極を異なる導電膜材料で形成する場合には、導電膜を成膜し、パターニングするという工程を2回実施する必要があったが、LEDアレイ1のようにp側電極14およびn側コンタクト電極15aを同一の導電膜材料で形成すれば、上記成膜およびパターニング工程は1回で済み、工程を簡略化することができる。
【0027】
次に図10に示すように、p型電極14およびn型コンタクト電極15aの形成が済んだn型半導体基板2aに、n側パッド電極15bとなる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、n側パッド電極15bを形成する。このあとシンター処理を施す。n側パッド電極15bは、その一部がn側コンタクト電極15aとオーバーラップするように形成されており、オーバーラップ部において、n側コンタクト電極15aにオーミック接続している。n側コンタクト電極15aとn側パッド電極15bとは、積層構造のn側電極15を構成する。
【0028】
n側パッド電極15bとなる導電膜としては、例えばn側コンタクト電極15aと同じAu合金膜を用いる。もちろん、n型電極パッド電極15bには、Au膜、n側コンタクト電極15aと異なる他のAu合金膜、あるいはAu合金以外の金属または合金を用いても良い。ただし、n側コンタクト電極15aとオーミック接続でき、かつn側コンタクト電極15aとの接続部において、エレクトロマイグレーション等により断線を生じないあるいはn側コンタクト電極15aに断線を生じさせないものである必要がある。例えば、Au合金膜のn側コンタクト電極15aに対し、Al膜を用いてn側コンタクト電極15aを形成すると、このあとの熱処理(具体的には、図12に示す第2層間絶縁膜18の形成工程における熱処理)により、Au合金膜とAl膜の接続部においてAuがAl側に拡散して断線を生じることがある。
【0029】
次に図11に示すように、n側電極15の形成が済んだn型半導体基板2aに高抵抗半導体基板2bに至る分離溝3を形成し、n型半導体基板2aをn型半導体ブロック11に分割する。すなわち、ホトリソおよびエッチング法により分離溝形成予定領域にある第1層間絶縁膜12およびその下のn型半導体基板2aをエッチングし、高抵抗半導体基板11bを露出させる。これにより、n型半導体ブロック11は、分離溝3および高抵抗半導体基板2bにより、互いに電気的に分離されたものとなる。厚さ約3[μm]のn型半導体ブロック11(n型半導体基板2a)および膜厚500〜3000[Å]程度の第1層間絶縁膜12に対し、分離溝3の深さは、例えば約3.5[μm]とする。また分離溝3の幅は、p型半導体層13の間隔により制限される。1200[DPI]のLEDアレイにおいては、p型半導体層13のピッチ寸法は約21[μm]であり、p型半導体層13の幅を約8[μm]とすると、分離溝3の幅は13[μm]未満でなければならない。
【0030】
次に図12に示すように、分離溝3の形成が済んだ半導体基板2の全面に、第2層間絶縁膜18を形成し、この第2層間絶縁膜18に、ほぼ第1開口部16aと同じ領域を開口する第2開口部16bと、p側電極14のパッド電極部を開口するp側パッド開口部19と、n側パッド電極15bを開口するn側パッド開口部20と、p側電極14に至るヴィアホール21とを形成する。第2層間絶縁膜18としては、例えばポリイミド膜を用いる。ポリイミド膜は、例えばホトレジストの現像液(アルカリ性溶液)に溶解するポリイミドを用いて以下のように形成およびパターニングする。ポリイミドソースを半導体基板2(ウエハ)にスピンコートし、100[℃]程度でプリベークする。次に、プリベークが済んだポリイミド膜の上にホトレジストをスピンコートし、このホトレジストに上記の開口部およびヴィアホール21が抜きパターンとなるような露光を施す。ホトレジストの現像の際に、レジストが形成されていないポリイミド膜領域も除去され、ポリイミド膜がパターニングされる。次に残ったレジストを剥離し、パターニングされたポリイミド膜を350[℃]程度で焼成する。
【0031】
最後に図13に示すように、第2層間絶縁膜18のパターニングが済んだ半導体基板2全面に、p側マトリクス配線4となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、p側マトリクス配線4を形成する。このあとシンター処理を施し、ヴィアホール21においてp側マトリクス配線4をp側電極14にオーミック接続させる。p型マトリクス配線4となる導電膜としては、例えばAu合金膜を用いる。もちろん、p側マトリクス配線4となる導電膜は、p側電極14にオーミック接続でき、接続部で断線を生じないものであれば、Au合金膜でなくても良い。以上のようにして、図1に示すLEDアレイ1が製造される。
【0032】
次に、LEDアレイ1の動作について簡単に説明する。n型半導体ブロック11を図1の右側から順に11−1、11−2、11−3…とする。また、n型半導体ブロック11内において、LED10を図1の右側から順に10−1、10−2、10−3とし、p側電極14を図1の右側から順に14−1、14−2、14−3とし、p側パッド電極14bを図1の右側から順に14b−1、14b−2とする。また、p側マトリクス配線4を図1の下側から順に4−1、4−2…4−9とする。
【0033】
n型半導体ブロック11−1において、p側電極14−1はp側マトリクス配線4−1に接続し、p側電極14−2はp側マトリクス配線4−2に接続し、またp側電極14−3はp側マトリクス配線4−3に接続している。n型半導体ブロック11−2においてp側電極14−1はp側マトリクス配線4−4に接続し、またn型半導体ブロック11−3においてp側電極14−1はp側マトリクス配線4−7に接続している。さらに図示しないn型半導体ブロック11−4においては、n型半導体ブロック11−1と同じように、p側電極14−1はp側マトリクス配線4−1に接続し、p側マトリクス配線4−2に接続し、またp側電極14−3はp側マトリクス配線4−3に接続している。
【0034】
n型半導体ブロック11−1〜11−3においては、p側電極14−1および14−2がp側パッド電極を有する。また図示しないn型半導体ブロック11−4〜11−6においてはp側電極14−2および14−3がp側パッド電極を有し、図示しないn型半導体ブロック11−7〜11−9においてはp側電極14−1および14−3がp側パッド電極を有する。
【0035】
例えば、n型半導体ブロック11−1のLED10−1を点灯させるには、n型半導体ブロック11−1のp側電極14−1(そのp側パッド電極14b−1)と、n型半導体ブロック11−1のn側電極15(そのn側パッド電極15b)との間に電圧を印加する。このとき、図示しないn型半導体ブロック11−4のLED10−1を同時に点灯させるのであれば、n型半導体ブロック11−4のn側電極15をn型半導体ブロック11−1のn側電極15と同じ電位にすれば良い。なぜならば、n型半導体ブロック11−4のp側電極14−1は、p側マトリクス配線4−1により、n型半導体ブロック11−1のp側電極14−1と接続しているからである。n型半導体ブロック11−1のLED10−1を点灯させているときに、n型半導体ブロック11−4のLED10−1を消灯させるのであれば、n型半導体ブロック11−4のn側電極15を開放とすれば良い。
【0036】
また、n型半導体ブロック11−1のLED10−3を点灯させるには、p側マトリクス配線4−3に接続し、かつp側パッド電極14bを有する他のn型半導体ブロック11のp側電極14、すなわち例えば図示しないn型半導体ブロック11−4のp側電極14−3と、n型半導体ブロック11−1のn側電極15との間に電圧を印加する。
【0037】
このように第1の実施形態によれば、p側電極14とn側コンタクト電極15aとを同一の導電膜により同一の工程で形成することにより、製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、p側電極14とn側コンタクト電極15aとを同一の工程で形成することにより、基板(ウエハ)間での特性ばらつきを減少させることができる。
【0038】
なお、上記第1の実施形態のLEDアレイ1はp側電極とn側パッド電極がp型半導体層に対して反対側に形成されている構造であるが、n側パッド電極をp型半導体層に対してp側電極と同じ側に設けても良い。
【0039】
第2の実施形態
図14は本発明の第2の実施形態のLEDアレイ31の構造を示す上面図である。なお、図14において、図1と同じものには同一符号を付してある。LEDアレイ31は、図1に示した第1の実施形態のLEDアレイ1において、n側パッド電極15bを、p型半導体層13に対してp側電極14と同じ側に設けたものである。これに従って、n型半導体ブロック11における3個のp側電極14のうち、p側パッド電極14bを有するp側電極14が2個から1個に減っている。すなわち、n型半導体ブロック11においてp側電極14−1だけがp側パッド電極14bを有する。n型半導体ブロック11−1のp側電極14−1はp側マトリクス配線4−1に接続され、n型半導体ブロック11−2のp側電極14−1はp側マトリクス配線4−2に接続される。同様に、図示しないn型半導体ブロック11−9のp側電極14−1はp側マトリクス配線4−9に接続される。また、n型半導体ブロック11−1において、p側電極14−2はp側マトリクス配線4−4に接続され、p側電極14−3はp側マトリクス配線4−5に接続される。同様に、図示しないn型半導体ブロック11−4において、p側電極14−2はp側マトリクス配線4−7に接続され、p側電極14−3はp側マトリクス配線4−8に接続され、また図示しないn型半導体ブロック11−5において、p側電極14−2はp側マトリクス配線4−9に接続され、p側電極14−3はp側マトリクス配線4−1に接続される。なお、LEDアレイ31の製造工程は、上記第1の実施形態と同様である。
【0040】
このように第2の実施形態によれば、n側パッド電極15bをp型半導体層13に対してp側電極14と同じ側に設けた構造とすることにより、上記第1の実施形態よりもチップサイズを小さくすることができる。
【0041】
第3の実施形態
図15は本発明の第3の実施形態のLEDアレイ41の構造を示す上面図である。なお、図15において、図1および図14と同じものには同一符号を付してある。第3の実施形態のLEDアレイ41は、図1に示すLEDアレイ1において、n側電極15をn側コンタクト電極55aとn側パッド電極55bからなるn側電極55とし、またp側電極14をp側電極54とし、p側マトリクス配線4をp側マトリクス配線44としたものである。
【0042】
LEDアレイ41は、n側電極55のn側コンタクト電極55aとn側パッド電極55bとを同一の導電膜材料により一体形成することにより、n側電極55を単一層構造としている点が従来のLEDアレイとは異なる。n側コンタクト電極55aおよびn側パッド電極55bとなる導電膜としては、n型半導体ブロック11にオーミックコンタクトできる導電膜、例えばAu膜あるいはAu合金膜を用いる。上記のAu合金膜としては、Ti/Pt/Au膜、またはΑuGeNi/Au膜、またはΑuGe/Ni/Au膜、等がある。また、p側電極54には、n側電極55と同じ導電膜材料を用いても良いし、異なる導電膜材料を用いても良い。なお、LEDアレイ41の動作は、上記第1の実施形態のLEDアレイ1と同じである。
【0043】
図15に示す第3の実施形態のLEDアレイ41の製造工程を以下に説明する。図16ないし図20はLEDアレイ41の製造工程の一例を示す図である。それぞれの図において、(a)は上面図、(b)は(a)におけるA−A’間の断面図、(c)は(a)におけるB−B’間の断面図である。
【0044】
まず図16に示すように、上記第1の実施形態における図2ないし図8に示した製造工程と同様にして、半絶縁性GaAs基板からなる高抵抗半導体基板2b上にn型のAlGaAsエピタキシャル層からなるn型半導体基板2bを形成した半導体基板2を作製し、n型半導体基板2aの表面に、拡散マスク25(第1層間絶縁膜12)、および第1開口部16aを形成し、Zn固相拡散法によりn型半導体基板2aの第1開口部16aの領域にp型半導体層13を形成し、さらに第1層間絶縁膜12にn側開口部17を形成する。
【0045】
次に図17に示すように、n側開口部17の形成が済んだn型半導体基板2a表面に、p側電極54となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、p型電極54を形成する。このあと、シンター処理を施す。上記の導電膜としては、例えばAl膜を用いる。もちろん、上記第1の実施形態のようにAu合金を用いても良い。
【0046】
次に図18に示すように、p型電極54の形成が済んだn型半導体基板2a表面に、n側電極55(n側コンタクト電極55aおよびn側パッド電極55b)となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、単一層構造のn側電極55を形成する。このあと、シンター処理を施す。n側コンタクト電極55aは、n側開口部17全面を覆うように形成され、n側開口部17においてn型半導体基板2aにオーミック接続している。またn側コンタクト電極55aと一つながりのn側パッド電極55bは、p型半導体層13に対してp側電極54と反対側の第1層間絶縁膜12上に形成されている。n型電極55となる導電膜としては、例えば上述したAu合金膜を用いる。
【0047】
このように、LEDアレイ41の製造工程は、同一の導電膜材料(この例ではAu合金)により、n側コンタクト電極55aおよびn側パッド電極55bを同時に一体形成し、n側電極55を積層構造ではなく単一層構造に形成するという点が、従来のLEDアレイの製造工程とは異なる。従来のように、n側電極を積層形成する場合には、導電膜を成膜し、パターニングするという工程を2回実施する必要があったが、LEDアレイ41のようにn側コンタクト電極55aおよびn側パッド電極55bを同一の導電膜材料で形成し、n側電極55を単一層構造とすれば、上記成膜およびパターニング工程は1回で済み、工程を簡略化することができる。
【0048】
次に図19に示すように、上記第1の実施形態の図11および図12に示した手順と同様にして、n型電極55の形成が済んだ半導体基板2に、ブロック分離溝3を形成し、この上に第2層間絶縁膜18を形成し、この第2層間絶縁膜18に第2開口部16bと、p側パッド開口部19と、n側パッド開口部20と、ヴィアホール21とを形成する。
【0049】
最後に図20に示すように、第2層間絶縁膜18のパターニングが済んだ半導体基板2全面に、p側マトリクス配線44となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、p側マトリクス配線44を形成する。このあとシンター処理を施す。p型マトリクス配線44となる導電膜としては、例えばAl膜を用いる。もちろん、p側マトリクス配線44となる導電膜は、p側電極54にオーミック接続でき、接続部で断線を生じないものであれば、Al膜でなくても良い。以上のようにして、図15に示すLEDアレイ41が製造される。
【0050】
このように第3の実施形態によれば、n側コンタクト電極55aとn側パッド電極55bとを同一の導電膜により同一の工程で一体形成し、n側電極55を単一層構造とすることにより、製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、n側コンタクト電極55aとn側パッド電極55bとを同一の工程で形成することにより、基板(ウエハ)間での特性ばらつきを減少させることができる。
【0051】
なお、上記第3の実施形態のLEDアレイ41はp側電極とn側パッド電極がp型半導体層に対して反対側に形成されている構造であるが、n側パッド電極をp型半導体層に対してp側電極と同じ側に設けても良い。
【0052】
第4の実施形態
図21は本発明の第4の実施形態のLEDアレイ51の構造を示す上面図である。なお、図21において、図1、図14、図15と同じものには同一符号を付してある。LEDアレイ51は、図15に示した第3の実施形態のLEDアレイ41において、n側パッド電極55bを、p型半導体層13に対してp側電極54と同じ側に設けたものである。これに従い、図14に示した上記第2の実施形態のLEDアレイ31と同様に、n型半導体ブロック11における3個のp側電極54のうち、p側パッド電極54bを有するp側電極54が2個から1個に減っている。すなわち、n型半導体ブロック11においてp側電極54−1だけがp側パッド電極14bを有する。なお、LEDアレイ51の動作は、上記第2の実施形態のLEDアレイ31と同じである。また、LEDアレイ51の製造工程は、上記第3の実施形態と同様である。
【0053】
このように第4の実施形態によれば、n側パッド電極55bをp型半導体層13に対してp側電極54と同じ側に設けた構造とすることにより、上記第3の実施形態よりもチップサイズを小さくすることができる。
【0054】
第5の実施形態
図22は本発明の第5の実施形態のLEDアレイ61の構造を示す上面図である。なお、図22において、図1、図14、図15、図21と同じものには同一符号を付してある。第5の実施形態のLEDアレイ61は、図1に示すLEDアレイ1において、n側電極15をn側コンタクト電極55aとn側パッド電極55bからなるn側電極55としたものである。
【0055】
LEDアレイ61は、n側電極55のn側コンタクト電極55aとn側パッド電極55bとを同一の導電膜材料により一体形成することにより、n側電極55を単一層構造とし、かつn側電極55とp側電極14と同一の導電膜材料により形成している点が従来のLEDアレイとは異なる。n側コンタクト電極55a、n側パッド電極55b、およびp側電極14となる導電膜としては、n型半導体ブロック11とp型半導体層13のいずれにも、オーミックコンタクトできる導電膜、例えばAu膜あるいはAu合金膜を用いる。上記のAu合金膜としては、Ti/Pt/Au膜、またはΑuGeNi/Au膜、またはΑuGe/Ni/Au膜、等がある。なお、LEDアレイ61の動作は、上記第1の実施形態のLEDアレイ1と同じである。
【0056】
図22に示す第5の実施形態のLEDアレイ61の製造工程を以下に説明する。図23ないし図26はLEDアレイ61の製造工程の一例を示す図である。それぞれの図において、(a)は上面図、(b)は(a)におけるA−A’間の断面図、(c)は(a)におけるB−B’間の断面図である。
【0057】
まず図23に示すように、上記第1の実施形態における図2ないし図8に示した製造工程と同様にして、半絶縁性GaAs基板からなる高抵抗半導体基板2b上にn型のAlGaAsエピタキシャル層からなるn型半導体基板2bを形成した半導体基板2を作製し、n型半導体基板2aの表面に、拡散マスク25(第1層間絶縁膜12)、および第1開口部16aを形成し、Zn固相拡散法によりn型半導体基板2aの第1開口部16aの領域にp型半導体層13を形成し、さらに第1層間絶縁膜12にn側開口部17を形成する。
【0058】
次に図24に示すように、n側開口部17の形成が済んだn型半導体基板2a表面に、n側電極55(n側コンタクト電極55aおよびn側パッド電極55b)およびp側電極14となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、n側電極55およびp側電極14を形成する。このあと、シンター処理を施す。上記の導電膜としては、例えば上述したAu合金膜を用いる。
【0059】
このように、LEDアレイ61の製造工程は、同一の導電膜材料(この例ではAu合金)により、n側コンタクト電極55a、n側パッド電極55b、およびp側電極14を同時に形成し、n側電極55を単一層構造に形成するという点が、従来のLEDアレイの製造工程とは異なる。従来は、p側電極および積層構造のn側電極を形成するのに、導電膜を成膜し、パターニングするという工程を計3回実施する必要があったが、LEDアレイ61のようにn側電極55およびp側電極14を同一の導電膜材料で形成し、n側電極55を単一層構造とすれば、上記成膜およびパターニング工程は1回で済み、工程を簡略化することができる。
【0060】
次に図25に示すように、上記第1の実施形態の図11および図12に示した手順と同様にして、n型電極55の形成が済んだn型半導体基板2aに、ブロック分離溝3を形成し、この上に第2層間絶縁膜18を形成し、この第2層間絶縁膜18に第2開口部16bと、p側パッド開口部19と、n側パッド開口部20と、ヴィアホール21とを形成する。
【0061】
最後に図26に示すように、第2層間絶縁膜18のパターニングが済んだ半導体基板2全面に、p側マトリクス配線4となる導電膜を成膜し、この導電膜をリフトオフ法によりパターニングし、p側マトリクス配線4を形成する。このあとシンター処理を施す。以上のようにして、図22に示すLEDアレイ61が製造される。
【0062】
このように第5の実施形態によれば、p側電極14とn側コンタクト電極55aとn側パッド電極55bとを同一の導電膜により同一工程材料で形成することにより、上記第1ないし第4の実施形態よりもさらに製造工程の簡略化を図ることができ、従って低コストを実現することができる。また、p側電極14とn側コンタクト電極55aとn側パッド電極55bとを同一の工程で形成することにより、基板(ウエハ)間での特性ばらつきをさらに減少させることができる。
【0063】
第6の実施形態
図27は本発明の第6の実施形態のLEDアレイ71の構造を示す上面図である。なお、図27において、図1、図14、図15、図21、図22と同じものには同一符号を付してある。LEDアレイ71は、半導体基板2上に複数のLED80を一列に配置した、600[DΡI]対応のLEDアレイである。またLEDアレイ71は、LED80のp側電極14とn側電極55とを、半導体基板2の同一面に形成した構造である。この600[DΡI]対応のLEDアレイ71においては、上記第1の実施形態のLEDアレイ1のような1200[DΡI]のLEDアレイと異なり、全てのp側電極がp側パッド電極を有する構成であるため、分離溝、p側マトリクス配線、および第2層間絶縁膜を形成する必要がない。なお、LEDアレイ71は、第1導電型をn型、第2導電型をp型としたLEDアレイである。
【0064】
半導体基板2のn型半導体基板2aには、一列にQ(Qは正の整数)個のLED10が形成されている。図27では、Q=9である。n型半導体基板2aには、図1に示す上記第1の実施形態のLEDアレイ1と同様に、p型半導体層13が一列にQ個形成されている。また、n型半導体基板2a上には、第1開口部16aとn側開口部17とを有する第1層間絶縁膜12が形成されている。第1層間絶縁膜12上には、Q個のp側電極14と、n側コンタクト電極55aと、n側パッド電極55bとが形成されている。p側電極14は、第1開口部16aにおいてp型半導体層13と接続している。n側コンタクト電極55aは、n側開口部17全面を覆うように形成され、n側開口部17においてn型半導体基板2aにオーミック接続している。またn側コンタクト電極55aと一つながりのn側パッド電極55bは第1層間絶縁膜12上に形成されている。n側コンタクト電極55aとn側パッド電極55bとは、単一層構造のn側電極55を構成している。
【0065】
LED80は、Q個のLED80に共通なn型半導体基板2aと、このn型半導体基板2aに個別に形成されたp型半導体層13と、p型半導体層13に個別に形成されたp型電極14と、Q個のLED80に共通に形成されたn型電極55とにより構成されている。p型電極14とn型電極55の間に電圧を印加すると、p型半導体層13とn型半導体基板2aとの接合面で発光現象が起こり、この発光光がp型半導体層13の表面から外部に放射される。
【0066】
従来、600[DPI]以下のLEDアレイにおいては、高抵抗半導体基板がないn型半導体基板を用い、このn型半導体基板の表面にp型半導体層およびp側電極を形成し、n型半導体基板の裏面を研磨し、この裏面全面にp型電極と異なる導電膜によりn側電極を形成していた。しかし、LEDアレイ71においては、半導体基板2の同一面に、同一の導電膜材料からなるp側電極14とn側電極55とを同時に、すなわち1回の導電膜成膜工程およびそのパターニング工程により形成する。これにより、半導体基板の裏面を研磨する工程、および半導体基板の裏面にn側電極となる導電膜を形成する工程を省略することができる。p側電極14およびn側電極55となる導電膜としては、p型半導体層13とn型半導体基板2aのいずれにもオーミックコンタクトできる導電膜、例えばAu膜あるいはAu合金膜を用いる。上記のAu合金膜としては、Ti/Pt/Au膜、またはΑuGeNi/Au膜、またはΑuGe/Ni/Au膜、等がある。
【0067】
このように第6の実施形態によれば、従来n型半導体基板の裏面に形成していたn側電極をp側電極およびp型半導体層と同じ面に形成し、p側電極14とn側電極55とを同一の導電膜により同一工程で形成することにより、製造工程を簡略化することができ、従って低コスト化を実現することができる。
【0068】
本発明の実施の形態においては、LEDアレイのpn接合構造として、同一結晶から構成されているホモ接合構造について述べたが、異なる材料が結合したヘテロ接合構造についても、本発明は適用できる。
【0069】
【発明の効果】
以上説明したように本発明のLEDアレイによれば、n側コンタクト電極とn側パッド電極、あるいはn側コンタクト電極とn側パッド電極とp側電極を同一の導電膜により同一工程で形成することにより、製造工程を簡略化することができ、従って低コスト化を実現することができるという効果がある。また、基板(ウエハ)間での特性ばらつきを減少させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態のLEDアレイの構造を示す上面図である。
【図2】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その1)。
【図3】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その2)。
【図4】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その3)。
【図5】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その4)。
【図6】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その5)。
【図7】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その6)。
【図8】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その7)。
【図9】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その8)。
【図10】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その9)。
【図11】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その10)。
【図12】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その11)。
【図13】本発明の第1の実施形態のLEDアレイの製造工程の一例を示す図である(その12)。
【図14】本発明の第2の実施形態のLEDアレイの構造を示す上面図である。
【図15】本発明の第3の実施形態のLEDアレイの構造を示す上面図である。
【図16】本発明の第3の実施形態のLEDアレイの製造工程の一例を示す図である(その1)。
【図17】本発明の第3の実施形態のLEDアレイの製造工程の一例を示す図である(その2)。
【図18】本発明の第3の実施形態のLEDアレイの製造工程の一例を示す図である(その3)。
【図19】本発明の第3の実施形態のLEDアレイの製造工程の一例を示す図である(その4)。
【図20】本発明の第3の実施形態のLEDアレイの製造工程の一例を示す図である(その5)。
【図21】本発明の第4の実施形態のLEDアレイの構造を示す上面図である。
【図22】本発明の第5の実施形態のLEDアレイの構造を示す上面図である。
【図23】本発明の第5の実施形態のLEDアレイの製造工程の一例を示す図である(その1)。
【図24】本発明の第5の実施形態のLEDアレイの製造工程の一例を示す図である(その2)。
【図25】本発明の第5の実施形態のLEDアレイの製造工程の一例を示す図である(その3)。
【図26】本発明の第5の実施形態のLEDアレイの製造工程の一例を示す図である(その4)。
【図27】本発明の第6の実施形態のLEDアレイの構造を示す上面図である。
【図28】従来の600[DPI]以下対応のLEDアレイの構造を示す図である。
【図29】従来の1200[DPI]対応のLEDアレイの構造を示す図である。
【符号の説明】
1,31,41,51,61,71 LEDアレイ、 2a n型半導体基板、 13 p型半導体層、 14,54 p側電極、 15,55 n側電極、15a,55a n側コンタクト電極、 15b,55b n側パッド電極。[0001]
BACKGROUND OF THE INVENTION
The present invention provides an LED array in which a plurality of LEDs (light emitting diodes) are formed on the same semiconductor substrate. I In particular, an LED array in which an electrode connected to the semiconductor substrate of the first conductivity type and an electrode connected to the semiconductor layer of the second conductivity type are formed on the surface of the semiconductor substrate on the side where the LED is formed. I Related.
[0002]
[Prior art]
A light emitting diode (hereinafter simply referred to as LED) array is used as an exposure light source (print head) of a photosensitive drum in an electrophotographic printer. FIG. 28 is a view showing an example of the structure of a conventional LED array, in which (a) is a top view and (b) is a cross-sectional view taken along line AA ′ in (a). The LED array shown in FIG. 28 corresponds to 600 [DPI] ([Dot / Inch]) or less, and has a configuration in which
[0003]
In FIG. 28, a plurality of p-
[0004]
However, in the case of an ultra-high-density LED array of 1200 [DPI] or more, the pitch of the p-side electrode and the space for routing the p-side electrode are narrowed, so a bonding pad (p-side pad electrode) is provided for each p-side electrode. It becomes difficult to provide. Therefore, in a 1200 [DPI] compatible LED array, the structure shown in FIG. 29 is adopted to reduce the number of p-side pad electrodes. FIG. 29A is a top view showing an example of a conventional LED array compatible with 1200 [DPI]. FIG. 29B is a cross-sectional view taken along the line AA ′ in FIG. 29A, and FIG. 29C is a cross-sectional view taken along the line BB ′ in FIG.
[0005]
In the LED array shown in FIG. 29, a plurality of LEDs are respectively formed in a plurality of n-
[0006]
[Problems to be solved by the invention]
However, in the conventional LED array, the p-side electrode and the n-side electrode are separately formed of different conductive film materials. In the LED array shown in FIG. 29, the n-side contact electrode, the n-side pad electrode, Are further separately formed, resulting in a problem that the number of manufacturing steps increases and the manufacturing cost increases.
[0007]
The present invention solves such a conventional problem, and an object thereof is to provide an LED array and a method for manufacturing the same that can reduce the cost and simplify the manufacturing process.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, an LED array of the present invention includes a number of second conductivity type semiconductor layers formed on a first conductivity type semiconductor substrate, and a surface of the semiconductor substrate on the side where the semiconductor layer is formed. A first conductive side electrode comprising a first conductive side contact electrode connected to the semiconductor substrate and a first conductive side pad electrode connected to the first conductive side contact electrode; and the semiconductor substrate on the side where the semiconductor layer is formed In an LED array having, on the surface, a second conductive side electrode comprising a second conductive side contact electrode connected to the second conductive type semiconductor layer and a second conductive side pad electrode connected to the second conductive side contact electrode , The second conductive side electrode is selectively connected to a matrix wiring crossing the second conductive side electrode provided on the same side as the second conductive side pad electrode with respect to the second conductive type semiconductor layer sequence. Matrix wiring structure, The first conductive side electrode has a layer structure in which the first conductive side contact electrode and the first conductive side pad electrode are integrally formed of the same conductive film, The first conductive side contact electrode is provided on a side opposite to the second conductive side pad electrode with respect to the second conductive type semiconductor layer sequence; The first conductive side pad electrode But The above From the first conductive side contact electrode On the same side as the second conductive side pad electrode with respect to the second conductive type semiconductor layer sequence Pulled out It is provided. Of course, the first conductive side contact electrode, the first conductive side pad electrode, and the second conductive side electrode may be formed of the same conductive film. As the conductive film, for example, an Au film or an Au alloy film is used.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
First embodiment
FIG. 1 is a top view showing the structure of the
[0013]
In the n-
[0014]
On the first
[0015]
A second
[0016]
The
[0017]
In the
[0018]
A manufacturing process of the
[0019]
First, as shown in FIG. 2, a
[0020]
Next, as shown in FIG. 3, a first
[0021]
Next, as shown in FIGS. 4 to 6, a p-
[0022]
Subsequently, the n-
[0023]
Next, as shown in FIG. 7, in the n-
[0024]
Next, as shown in FIG. 8, in the n-
[0025]
Next, as shown in FIG. 9, a conductive film to be the p-
[0026]
Thus, the manufacturing process of the
[0027]
Next, as shown in FIG. 10, a conductive film to be the n-
[0028]
As the conductive film to be the n-
[0029]
Next, as shown in FIG. 11, an
[0030]
Next, as shown in FIG. 12, a second
[0031]
Finally, as shown in FIG. 13, a conductive film to be the p-side matrix wiring 4 is formed on the entire surface of the
[0032]
Next, the operation of the
[0033]
In the n-type semiconductor block 11-1, the p-side electrode 14-1 is connected to the p-side matrix wiring 4-1, the p-side electrode 14-2 is connected to the p-side matrix wiring 4-2, and the p-
[0034]
In n-type semiconductor blocks 11-1 to 11-3, p-side electrodes 14-1 and 14-2 have p-side pad electrodes. In n-type semiconductor blocks 11-4 to 11-6 (not shown), the p-side electrodes 14-2 and 14-3 have p-side pad electrodes, and in the n-type semiconductor blocks 11-7 to 11-9 (not shown) The p-side electrodes 14-1 and 14-3 have p-side pad electrodes.
[0035]
For example, to turn on the LED 10-1 of the n-type semiconductor block 11-1, the p-side electrode 14-1 (its p-
[0036]
In order to light the LED 10-3 of the n-type semiconductor block 11-1, the p-
[0037]
As described above, according to the first embodiment, by forming the p-
[0038]
The
[0039]
Second embodiment
FIG. 14 is a top view showing the structure of the
[0040]
As described above, according to the second embodiment, the n-
[0041]
Third embodiment
FIG. 15 is a top view showing the structure of the
[0042]
The
[0043]
A manufacturing process of the
[0044]
First, as shown in FIG. 16, an n-type AlGaAs epitaxial layer is formed on a high-
[0045]
Next, as shown in FIG. 17, a conductive film to be the p-
[0046]
Next, as shown in FIG. 18, a conductive film to be an n-side electrode 55 (n-
[0047]
As described above, in the manufacturing process of the
[0048]
Next, as shown in FIG. 19, the
[0049]
Finally, as shown in FIG. 20, a conductive film to be the p-
[0050]
As described above, according to the third embodiment, the n-
[0051]
The
[0052]
Fourth embodiment
FIG. 21 is a top view showing the structure of the
[0053]
As described above, according to the fourth embodiment, the n-
[0054]
Fifth embodiment
FIG. 22 is a top view showing the structure of the
[0055]
In the
[0056]
A manufacturing process of the
[0057]
First, as shown in FIG. 23, an n-type AlGaAs epitaxial layer is formed on a high-
[0058]
Next, as shown in FIG. 24, the n-side electrode 55 (the n-
[0059]
As described above, the manufacturing process of the
[0060]
Next, as shown in FIG. 25, the
[0061]
Finally, as shown in FIG. 26, a conductive film to be the p-side matrix wiring 4 is formed on the entire surface of the
[0062]
As described above, according to the fifth embodiment, the p-
[0063]
Sixth embodiment
FIG. 27 is a top view showing the structure of the
[0064]
On the n-
[0065]
The
[0066]
Conventionally, in an LED array of 600 [DPI] or less, an n-type semiconductor substrate without a high-resistance semiconductor substrate is used, and a p-type semiconductor layer and a p-side electrode are formed on the surface of the n-type semiconductor substrate. The n-side electrode was formed on the entire back surface with a conductive film different from the p-type electrode. However, in the
[0067]
As described above, according to the sixth embodiment, the n-side electrode that has been conventionally formed on the back surface of the n-type semiconductor substrate is formed on the same surface as the p-side electrode and the p-type semiconductor layer. By forming the
[0068]
In the embodiment of the present invention, the homojunction structure composed of the same crystal is described as the pn junction structure of the LED array, but the present invention can also be applied to a heterojunction structure in which different materials are combined.
[0069]
【The invention's effect】
As described above, the LED array of the present invention I According to , N By forming the side contact electrode and the n-side pad electrode, or the n-side contact electrode, the n-side pad electrode and the p-side electrode in the same process using the same conductive film, the manufacturing process can be simplified, and therefore the cost can be reduced. There is an effect that can be realized. In addition, there is an effect that variation in characteristics between substrates (wafers) can be reduced.
[Brief description of the drawings]
FIG. 1 is a top view showing a structure of an LED array according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an example of a manufacturing process of the LED array according to the first embodiment of the present invention (No. 1).
FIG. 3 is a diagram showing an example of a manufacturing process of the LED array according to the first embodiment of the present invention (No. 2).
FIG. 4 is a diagram showing an example of a manufacturing process of the LED array according to the first embodiment of the present invention (No. 3).
FIG. 5 is a diagram showing an example of a manufacturing process of the LED array according to the first embodiment of the present invention (No. 4).
FIG. 6 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 5).
FIG. 7 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 6).
FIG. 8 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 7).
FIG. 9 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 8).
FIG. 10 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 9).
FIG. 11 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 10).
FIG. 12 is a diagram showing an example of a manufacturing process for the LED array according to the first embodiment of the present invention (# 11).
FIG. 13 is a view showing an example of a manufacturing process of the LED array according to the first embodiment of the present invention (part 12);
FIG. 14 is a top view showing a structure of an LED array according to a second embodiment of the present invention.
FIG. 15 is a top view showing a structure of an LED array according to a third embodiment of the present invention.
FIG. 16 is a diagram showing an example of a manufacturing process of the LED array according to the third embodiment of the present invention (No. 1).
FIG. 17 is a diagram showing an example of a manufacturing process of the LED array according to the third embodiment of the present invention (No. 2).
FIG. 18 is a diagram showing an example of a manufacturing process for the LED array according to the third embodiment of the present invention (# 3).
FIG. 19 is a diagram showing an example of a manufacturing process for the LED array according to the third embodiment of the present invention (# 4).
FIG. 20 is a diagram showing an example of a manufacturing process for an LED array according to the third embodiment of the present invention (# 5).
FIG. 21 is a top view showing a structure of an LED array according to a fourth embodiment of the present invention.
FIG. 22 is a top view showing a structure of an LED array according to a fifth embodiment of the present invention.
FIG. 23 is a diagram showing an example of an LED array manufacturing process according to the fifth embodiment of the present invention (No. 1).
FIG. 24 is a diagram showing an example of a manufacturing process of an LED array according to the fifth embodiment of the present invention (No. 2).
FIG. 25 is a diagram showing an example of a manufacturing process for an LED array according to the fifth embodiment of the present invention (# 3).
FIG. 26 is a diagram showing an example of a manufacturing process for the LED array according to the fifth embodiment of the present invention (# 4).
FIG. 27 is a top view showing a structure of an LED array according to a sixth embodiment of the present invention.
FIG. 28 is a diagram showing a structure of a conventional LED array corresponding to 600 [DPI] or less.
FIG. 29 is a diagram showing a structure of a conventional LED array compatible with 1200 [DPI].
[Explanation of symbols]
1, 31, 41, 51, 61, 71 LED array, 2a n-type semiconductor substrate, 13 p-type semiconductor layer, 14, 54 p-side electrode, 15, 55 n-side electrode, 15a, 55a n-side contact electrode, 15b, 55b n-side pad electrode.
Claims (4)
前記半導体層を形成した側の前記半導体基板表面に、前記半導体基板に接続する第1導電側コンタクト電極およびこの第1導電側コンタクト電極に接続する第1導電側パッド電極からなる第1導電側電極と、
前記半導体層を形成した側の前記半導体基板表面に、前記第2導電型の半導体層に接続する第2導電側コンタクト電極およびこの第2導電側コンタクト電極に接続する第2導電側パッド電極からなる第2導電側電極とを有するLEDアレイにおいて、
前記第2導電側電極は、前記第2導電型の半導体層列に対して第2導電側パッド電極と同じ側に設けられた該第2導電側電極と交差するマトリクス配線と選択的に接続されたマトリクス配線構造を有し、
前記第1導電側電極は、前記第1導電側コンタクト電極と前記第1導電側パッド電極とを同一導電膜により一体形成した層構造であり、前記第1導電側コンタクト電極が、前記第2導電型の半導体層列に対して第2導電側パッド電極と反対側に設けられ、前記第1導電側パッド電極が、前記第1導電側コンタクト電極から前記第2導電型の半導体層列に対して第2導電側パッド電極と同じ側に引き出されて設けられている
ことを特徴とするLEDアレイ。A number of second conductivity type semiconductor layers formed on the first conductivity type semiconductor substrate;
A first conductive side electrode comprising a first conductive side contact electrode connected to the semiconductor substrate and a first conductive side pad electrode connected to the first conductive side contact electrode on the surface of the semiconductor substrate on the side where the semiconductor layer is formed When,
The surface of the semiconductor substrate on the side where the semiconductor layer is formed comprises a second conductive side contact electrode connected to the second conductive type semiconductor layer and a second conductive side pad electrode connected to the second conductive side contact electrode. In an LED array having a second conductive side electrode,
The second conductive side electrode is selectively connected to a matrix wiring crossing the second conductive side electrode provided on the same side as the second conductive side pad electrode with respect to the second conductive type semiconductor layer sequence. Matrix wiring structure,
The first conductive side electrode has a layer structure in which the first conductive side contact electrode and the first conductive side pad electrode are integrally formed of the same conductive film, and the first conductive side contact electrode is the second conductive side electrode. The first conductive side pad electrode is provided from the first conductive side contact electrode to the second conductive type semiconductor layer sequence. LED array, characterized in that provided is drawn to the same side as the second electroconductive side pad electrode.
前記第1導電側電極と前記第2導電側電極とが、同じ導電膜材料からなる
ことを特徴とする請求項1記載のLEDアレイ。A second conductive side electrode connected to the semiconductor layer is formed on a surface of the semiconductor substrate on the semiconductor layer forming side;
The LED array according to claim 1, wherein the first conductive side electrode and the second conductive side electrode are made of the same conductive film material.
ことを特徴とする請求項1記載のLEDアレイ。The LED array according to claim 1, wherein the conductive film is an Au film or an Au alloy film.
ことを特徴とする請求項3記載のLEDアレイ。The LED array according to claim 3, wherein the Au alloy film is an alloy film containing Au, Ti, and Pt, or an alloy film containing Au, Ge, and Ni.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13806197A JP3701102B2 (en) | 1997-05-28 | 1997-05-28 | LED array |
EP19980304177 EP0881686A3 (en) | 1997-05-28 | 1998-05-27 | LED array and LED printer head |
US09/084,324 US6388696B1 (en) | 1997-05-28 | 1998-05-27 | Led array, and led printer head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13806197A JP3701102B2 (en) | 1997-05-28 | 1997-05-28 | LED array |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10335697A JPH10335697A (en) | 1998-12-18 |
JP3701102B2 true JP3701102B2 (en) | 2005-09-28 |
Family
ID=15213070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13806197A Expired - Fee Related JP3701102B2 (en) | 1997-05-28 | 1997-05-28 | LED array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3701102B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253361A (en) * | 2005-03-10 | 2006-09-21 | Oki Data Corp | Semiconductor apparatus, led head and image forming apparatus employing it |
JP5125433B2 (en) * | 2007-11-09 | 2013-01-23 | サンケン電気株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP4954180B2 (en) * | 2008-10-15 | 2012-06-13 | 株式会社沖データ | Semiconductor device, LED print head, and image forming apparatus |
KR102127636B1 (en) * | 2018-09-21 | 2020-06-29 | 한국표준과학연구원 | Infrared Light Emitting Diode And Infrared Gas Sensor |
-
1997
- 1997-05-28 JP JP13806197A patent/JP3701102B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10335697A (en) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6190935B1 (en) | Low-cost, high-density light-emitting-diode array and fabrication method thereof | |
KR20080070640A (en) | Fabrication of semiconductor devices for light emission | |
CN1501493B (en) | Combined semiconductor apparatus with thin semiconductor films | |
US6211537B1 (en) | LED array | |
US6388696B1 (en) | Led array, and led printer head | |
JP3701102B2 (en) | LED array | |
JP3185049B2 (en) | Light emitting element array and method of manufacturing the same | |
JPH088486A (en) | Method of manufacturing patterned mirror vcsel by using selective growth | |
JP4221818B2 (en) | Method for manufacturing optical semiconductor element | |
JPH10335704A (en) | Led array and its manufacture | |
JPH118409A (en) | Led array, manufacture thereof and led printer head | |
JP4382902B2 (en) | LED array and manufacturing method thereof | |
JP3219463B2 (en) | Light emitting diode array | |
JP2001077431A (en) | Light-emitting element array | |
JP2003282939A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
JPH1140842A (en) | Light-emitting element array, manufacture thereof and printer head | |
JPH0770756B2 (en) | Method for manufacturing light emitting diode array | |
JP2002190618A (en) | Optical semiconductor element and its manufacturing method | |
JP3517101B2 (en) | Light emitting diode array | |
JP3722680B2 (en) | LED array | |
JP3464124B2 (en) | Light emitting diode array | |
JP2000294881A (en) | Element isolation structure and light emitting element array | |
JP2000252519A (en) | Semiconductor light emitting device and manufacture thereof | |
JPH09213993A (en) | Led array manufacturing method | |
JP3540947B2 (en) | Light emitting diode array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |