JP3698061B2 - Nitride semiconductor substrate and growth method thereof - Google Patents

Nitride semiconductor substrate and growth method thereof Download PDF

Info

Publication number
JP3698061B2
JP3698061B2 JP2001045525A JP2001045525A JP3698061B2 JP 3698061 B2 JP3698061 B2 JP 3698061B2 JP 2001045525 A JP2001045525 A JP 2001045525A JP 2001045525 A JP2001045525 A JP 2001045525A JP 3698061 B2 JP3698061 B2 JP 3698061B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
protective film
nitride
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001045525A
Other languages
Japanese (ja)
Other versions
JP2002246322A (en
Inventor
仁志 前川
徹 高曽根
照仁 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2001045525A priority Critical patent/JP3698061B2/en
Publication of JP2002246322A publication Critical patent/JP2002246322A/en
Application granted granted Critical
Publication of JP3698061B2 publication Critical patent/JP3698061B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は窒化物半導体(InAlGa1−x−yN、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に発光素子及び受光素子、電子デバイス等へ利用できる窒化物半導体基板の成長方法に関する。
【0002】
【従来の技術】
近年、サファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板上に、窒化物半導体を成長させる研究が種々検討されている。これは発光素子等に利用可能な結晶性のよい窒化物半導体のバルク単結晶を現段階の技術で形成させるのが困難なためであり、窒化物半導体と異なる異種基板上に窒化物半導体を成長させる方法が検討されている。しかしながら、格子定数や熱膨張係数が窒化ガリウム等と一致する異種基板が存在しないため異種基板上に直接に窒化物半導体を成長させると窒化物半導体に結晶欠陥が多く発生してしまう実状があった。そこで、この問題を解決すべく以下に示す方法が報告されている
【0003】
例えば、窒化ガリウム基板を形成する方法としては、特開平7−202265号、特開平7−165498号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体基板とすることは難しい。また、JPN.J.Appl.Phys.Vol.37(1998)pp.L309−L312にはELOG(Epitaxial lateral overgrowth GaN)の成長方法として、サファイアのC面上に成長させた窒化物半導体上にSiO等の保護膜を部分的に形成し、この上に、100Torrの減圧で、窒化物半導体を成長させることにより、転位の少ない窒化物半導体を得ることを開示している。このようなELOG成長は、保護膜を形成し意図的に窒化物半導体を横方向に成長させることにより、転位が窒化物半導体の成長と共に進行すると、転位は保護膜を有しない部分上にのみ発生するため、保護膜上には転位欠陥の少ない窒化物半導体を形成することができる。しかしながら、上記に示す成長方法では、保護膜上に低欠陥領域を形成できるものの保護膜上への窒化物半導体の横方向成長時、及び窒化物半導体素子の成長時に保護膜の分解による汚染が発生していた。そのため、半導体素子の特性劣化が問題となっていた。
【0004】
【発明が解決しようとする課題】
LED素子、LD素子、受光素子等の電子デバイスに使用される窒化物半導体素子を形成する際、結晶欠陥が少なく結晶純度の高い窒化物半導体よりなる基板を形成することができれば、その基板上に成長させた窒化物半導体素子の結晶性が飛躍的によくなる。そこで、本発明の目的は、上記課題を解決した結晶性の良い窒化物半導体基板の成長方法を提供することにある。
【0005】
【課題を解決するための手段】
即ち、本発明の目的は、以下(1)〜()に示す本発明の構成によって達成することができる。
(1)基板上の第1の窒化物半導体が、段差を有し、該段差の凹部側面と底面に窒化物半導体の分解面を有すると共に、前記第1の窒化物半導体の凸部上面に設けられた第2の窒化物半導体の層を有し、前記第1の窒化物半導体の凹部に空間を有する窒化物半導体基板。
(2)基板上の第1の窒化物半導体が、段差を有し、該段差の凹部側面に窒化物半導体の分解面を有しており、凹部底面は基板の露出面であると共に、前記第1の窒化物半導体の凸部上面に設けられた第2の窒化物半導体の層を有し、前記第1の窒化物半導体の凹部に空間を有する窒化物半導体基板。
(3)前記第1の窒化物半導体に設けられた凹部の分解面は熱処理により形成される(1)又は(2)に記載の窒化物半導体基板。
(4)前記熱処理はアニーリングである(3)に記載の窒化物半導体基板。
(5)基板上に窒化物半導体を有する窒化物半導体基板の成長方法であって、
基板上に、第1の窒化物半導体を成長させ、該第1の窒化物半導体に開口部を有する保護膜を形成する第1の工程と、
前記保護膜の開口部に凹部を形成し、前記第1の窒化物半導体に段差形状を形成する第2の工程と、
前記第1の窒化物半導体に設けた凹部において、その露出部の窒化物半導体を熱処理により分解させて、分解面を形成する第3の工程と、
前記第1の窒化物半導体上の保護膜を取り除き、第1の窒化物半導体の凸部上面から選択的に第2の窒化物半導体を成長させて、前記分解面が設けられた第1の窒化物半導体の凹部に空間を有して第2の窒化物半導体の層を形成する第4の工程とを有する窒化物半導体基板の成長方法。
(6)前記第2の工程で、400℃以上の温度で熱処理する(5)に記載の窒化物半導体基板の成長方法。
【0006】
つまり、本発明の成長方法により形成された窒化物半導体基板は、基板上に成長させた段差を有する第1の窒化物半導体の凸部上面より選択的に第2の窒化物半導体を成長させるため、窒化物半導体の縦方向かつ横方向成長を利用したものであるが、第2の窒化物半導体の成長時に保護膜を有しないため、保護膜上への横方向成長とは異なり保護膜が分解することにより結晶特性が劣化する心配はない。
さらに、ELOG成長では窒化物半導体を保護膜上に横方向成長させた場合に応力が発生し、さらに、窒化物半導体同士が接合することにより形成された接合部には結晶欠陥が収束するとともに、段差が形成されていた。しかしながら、本発明における成長方法では、窒化物半導体の成長を強引に横方向成長させるのではなく、第1の窒化物半導体上面よりストレスを有さず横方向成長させることにより縦方向及び横方向に第2の窒化物半導体が成長し、さらに成長が進むことによりストレスを有しない第2の窒化物半導体同士が接合し接合部を形成するため、上記のような問題は起こらず、平坦かつミラー形状であり、結晶欠陥の少ない窒化物半導体基板を提供することができる。
【0007】
また、第1の窒化物半導体に凹凸を形成後、凸部の上面に保護膜を残した状態で熱処理をすることにより凹部の側面及び底面には荒れが形成される。これにより第1の窒化物半導体に形成された凹部側面及び底面から窒化物半導体が成長することはないため、第2の窒化物半導体を成長させる時には保護膜を除去後、選択的に第1の窒化物半導体の凸部上面より第2の窒化物半導体を成長させることができる。
【0008】
また、本発明において熱処理の温度は特に限定されないが上限としては窒化物半導体の成長温度以下であり、400℃以上1050℃以下の温度範囲であれば保護膜下にある第1の窒化物半導体の表面部分領域にある窒化物半導体は熱処理による影響を受けず荒れ等を発生しないため好ましい。
【0009】
【発明の実施の形態】
以下、図を用いて本発明を更に詳細に説明する。図1〜図5は、本発明の窒化物半導体基板及びその成長方法について一実施の形態を段階的に示した模式図である。
【0010】
本発明における窒化物半導体基板の成長方法の一実施形態として、まず、図1に示す第1の工程において、基板1上に第1の窒化物半導体2を成長させ、その上に開口部を有する保護膜3を形成し、図2に示す第2の工程において、保護膜3の開口部に凹部を形成し、第1の窒化物半導体2に段差形状を形成し、図3に示す第3の工程では、基板の露出部分を熱処理することにより分解面を作製し、その後、図4及び図5に示す第4の工程では、第1の窒化物半導体凸部上にある保護膜を取り除き、続いて図5に示すように第1の窒化物半導体上に第2の窒化物半導体4を成長させる。
【0011】
以下に上記各工程ごとに図を用いて更に詳細に説明する。
図1は基板1上に、第1の窒化物半導体2を成長させ、さらに開口部を有する保護膜3を形成させる工程を行った模式的断面図である。
この基板1としては、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgAl)のような絶縁性基板、SiC(6H、4H、3C)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子接合する酸化物基板等を用いることができる。また、同種基板である窒化物半導体を用いることもできる。
【0012】
また、基板1上にバッファ層(図示されていない)を介して、第1の窒化物半導体2を成長させてもよい。バッファ層としては、AlN、GaN、AlGaN、InGaN等が用いられる。バッファ層は、300℃以上900℃以下の温度で、膜厚10オングストローム以上0.5μm以下で成長される。これは基板1と第1の窒化物半導体2との格子定数不整を緩和するためであり、結晶欠陥を低減させる点で好ましい。
【0013】
さらに、基板1上に形成される第1の窒化物半導体2としては、アンドープのGaN、及びSi、Ge、SnおよびS等のn型不純物をドープしたGaNを用いることができ、第1の窒化物半導体2は、900℃〜1100℃で異種基板上に成長され、第1の窒化物半導体2の膜厚は、1.5μm以上であると結晶表面にピットの少ない、鏡面を形成することができる。
【0014】
次に、第1の窒化物半導体2の表面上に部分的に形成される保護膜3としては、アニールによる工程後、保護膜下にある窒化物半導体が分解面を発生しにくい性質を有する材料を選択する。熱処理工程においては、好ましくは、酸化ケイ素(SiO)、窒化ケイ素(Si)、窒化酸化ケイ素(SiO)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物、窒化物、またはこれらの多層膜や1200℃以上の融点を有する金属などの材料も用いることができる。
【0015】
前記保護膜3の形状としては、保護膜の開口部より窒化物半導体を除去できる形状であり、ストライプ形状や格子状、又は島状、円形、又は多角形の開口部を有するものがある。多角形の開口部を有する具体的なパターン形状としては六角抜き型やその逆パターンの六角柱型が挙げられる。
【0016】
保護膜3の開口部の幅及び平面形状としては、第1の窒化物半導体層2の凹部抜き取り幅及び凹部平面形状に等しく、保護膜3の開口部の大きさとしては、例えばストライプ形状である場合、1〜100μmであり、形状を円形とした場合、保護膜の抜き取り型の直径幅は2〜100μm、好ましくは10〜50μmである。
【0017】
また、保護膜3をストライプ状に形成する場合に、オリフラ面をサファイアのA面とし、このオリフラ面の垂直軸に対して左右どちらかにずらして形成してもよく、成長面が平坦で良好な結晶が得られる。具体的には、この垂直軸に対してθ=0゜〜5゜の範囲であればよい。
【0018】
この保護膜3の成膜方法としては、例えば、CVD、スパッタリング及び、蒸着法等を用い成膜させることにより、保護膜3を形成し、さらに、レジストを塗布して、フォトリソグラフィにより保護膜を所定の形状であるストライプ状又は格子状等にエッチングする。
また、所定形状を有する保護膜のストライプ幅及び、格子幅としては、特に限定されないが、ストライプで形成した場合、保護膜のストライプ幅は5〜50μmとし、好ましくは5〜20μmとする。また、保護膜3が形成されていない窓部は、ストライプ幅よりも狭くすることが望ましい。保護膜を格子状に形成した場合の格子幅は5〜50μmであり、好ましくは10〜20μmである。
次に、保護膜の膜厚としては、熱処理工程において、保護膜下にある第1の窒化物半導体部分に荒れ等を生じなければよく、特に限定する必要はないが0.2〜5μmの範囲で形成することができる。
【0019】
次に、図2に示すように、第1の工程で第1の窒化物半導体2上に開口部を有する保護膜3を形成後、第2の工程において第1の窒化物半導体に段差を形成させるため、保護膜の開口部よりエッチングを行うことにより凹部を形成する。
【0020】
ここで、凹部の深さは特に限定されず、0.1〜20μmであり、凹部底面は第1の窒化物半導体とするが、基板を露出させてもよい。
第1の工程において、保護膜3の形状としては、ストライプ形状や格子状、又は島状、円形、又は多角形の開口部を有するものがある。多角形の開口部を有する具体的なパターン形状としては六角抜きやその逆パターンの六角柱が挙げられる。
このような多角形等の平面形状で凹部を形成すると、縦方向と同時に横方向に成長させることにより形成された接合部に生じる応力歪みを一点に集中させ、その接合点を基板全体に分散させることにより反りを緩和させた結晶性のよい窒化物半導体基板を提供することができる。
【0021】
凹部の平面形状が円形又は多角形などで、正円形か正多角形であるのが好ましく、第1の窒化物半導体の凹部上面からの成長がほぼ均等であり接合部を凹部中央の一点にすることができ貫通転位を集束し減少させれるため好ましい。さらに、上記抜き取り型の平面形状が六角形、より好ましくは正六角形であれば、側面から凹部中央までの距離が均一になることから、集束させる欠陥が一点にし易くなる。
【0022】
また、凹部形成後の底面は、第1の窒化物半導体面又は基板面であってもよく、円形、又は多角形であり、好ましくは正三角形型、又は正六角形型、正円型が挙げられる。これより、反りを抑制した窒化物半導体基板であり、低欠陥かつ平坦な表面モフォロジーを容易に形成できる。
【0023】
ここで、凹部は、後の工程で第2の窒化物半導体層を成長させた後に凹部内に空洞を有するものが好ましく、第1の窒化物半導体層のエッチング深さは1μm以上であり、基板を露出させてもよい。
【0024】
また、抜き取り型が円形である場合、直径aを2〜100μm、より好ましくは10〜50μmとすることができ、抜き取り型間の距離bを1〜20μm、より好ましくは2〜5μmとすることができる。
この場合、aとbについての比(a/b)を2≦a/b≦25とすることができる。
【0025】
また、抜き取り型が多角形である場合においては、対角線a、抜き取り型間の距離bとして、対角線aを2〜100μm、より好ましくは10〜50μmとし、抜き取り型の距離bを1〜20μm、より好ましくは2〜5μmとすることができる。この時、aとbについての比(a/b)を2≦a/b≦25とすることができる。
【0026】
第2の窒化物半導体は第1の窒化物半導体の上面より選択的に成長させることにより、凹部中央で接合させ接合部を一点に集中させることにより欠陥も同様に一点に集中させることができる。
上記の工程により得られた第2の窒化物半導体4は、最上面が鏡面であり、且つ基板の応力を抑制した低欠陥である窒化物半導体基板が得られる。また、最上面は第2の窒化物半導体層同士の接合部である凹部中央のみ結晶欠陥として残るもののウェハー全体に応力を散らすことができるため、平坦な表面モフォロジーを容易に形成することができ、エッチングにより得られる凹部には、空洞ができるため、凹部底面からの結晶欠陥の伝播を防ぐことができ、基板の反り緩和の効果も有することができる。
本発明における窒化物半導体基板の成長方法は、前記成長工程を繰り返し行うことにより更に結晶欠陥を低減させることもできる。
さらに、窒化物半導体層を円柱、多角柱として窒化物半導体を形成した窒化物半導体層や上記工程を数回繰り返した横方向成長層との組み合わせによる基板も成長させることができる。
【0027】
上記に示すような多角形や円形の凹部抜き取り形状であれば、第2の窒化物半導体は第1の窒化物半導体を核として成長し、凹部中央の一点で接合させることができる。
また、第1の窒化物半導体層の凹部形成方法としては、エッチング法の他、ブラスト加工法を用いることができる。
【0028】
次に第2の工程後、図3に示すように、第3の工程としてエッチングにより段差形状にパターン形成された基板の凸部上に保護膜を有する状態で熱処理をすることにより凹部側面及び底面の形状を分解面とする。
【0029】
ここで、熱処理とは凹凸を形成した基板に保護膜を有する状態で昇温させ第1の窒化物半導体の表面に分解面を形成させるものである。
この分解面とは後の工程において、第2の窒化物半導体の成長速度が保護膜下にある領域と分解面との間に成長速度差を有するものであり、選択的に第1の窒化物半導体の凸部上面から成長するものとする。
熱処理としては、アニールが挙げられ、アニール温度を400℃以上とし好ましくは600℃以上とする。アニール時間は1〜60分とする。
【0030】
次に図4に示すように、第4の工程として、第3の工程後に保護膜を除去させ、さらに図5に示すように第2の窒化物半導体を成長させる。
保護膜を除去する方法には、ドライエッチング又はウェットエッチングを用いることができ、どちらの方法も窒化物半導体の結晶性を低下させることなく保護膜を除去することができる。さらに、ドライエッチングは、保護膜を除去する深さを簡単に制御することができるため、薄膜形成や、窒化物半導体の表面加工にも利用可能である。
【0031】
この保護膜を除去させることにより、SiO等の保護膜が保護膜上に成長する窒化物半導体の成長時に分解拡散することによる窒化物半導体の異常成長や結晶性の低下等の問題を抑制することができる。
【0032】
その後、保護膜を除去することにより第1の窒化物半導体凸部から第2の窒化物半導体4を成長させることにより第2の窒化物半導体同士が接合し平坦な鏡面を有する窒化物半導体基板を形成することができる。
また、凹部端面及び底面からは窒化物半導体が成長しないか若しくは成長しにくいため、横方向に成長した結晶欠陥の少ない部分の下部である凹部には空間を形成することができる。この空間により、第1の窒化物半導体2上に成長させる第2の窒化物半導体4を横方向成長させる成長時に発生する応力を抑制させることができる。
【0033】
第2の窒化物半導体4としては、アンドープのGaN、およびSi、Ge、Sn、S等のn型不純物をドープしたGaN、またはMg、Zn等のp型不純物をドープしたGaNを用いることができ、第2の窒化物半導体4は、900〜1100℃で成長される。
また、この第2の窒化物半導体4の膜厚としては、5〜30μmとする。
【0034】
本発明において、第1の窒化物半導体2、第2の窒化物半導体4は、いずれも一般式InAlGa1−x−yN(0≦x、0≦y、x+y≦1)によって表される組成を有する。但し、これらは互いに異なる組成であってもよい。
また、本発明の窒化物半導体の成長方法において、第1の窒化物半導体2、第2の窒化物半導体4等の窒化物半導体を成長させる方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等の方法を適用できる。
【0035】
また、窒化物半導体に凹凸を形成する場合のエッチング方法としては、ウェットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。ドライエッチングには、例えば反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングすることができる。
【0036】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
[実施例1]
C面を主面とし、オリフラ面をA面とするサファイア基板1を用い、MOCVD装置を用い、温度を500℃、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層を200オングストロームの膜厚で成長させる。
【0037】
次に、基板をMOCVD装置において、常圧条件で温度を1050℃にして、原料ガスにTMG(トリメチルガリウム)を230μmol/min(V/III比=900)、アンモニアを0.2mol/minを用い、アンドープGaNよりなる第1の窒化物半導体2を2.5μmの膜厚で成長させる。
【0038】
その第1の窒化物半導体2の上にCVD法によりSiOよりなる保護膜を0.5μmの膜厚で成膜し、ストライプ状のフォトマスクを形成し、エッチングによりストライプ幅6μm、窓部14μmのSiOよりなる保護膜3を形成する。なお、この保護膜3のストライプ方向はサファイアA面に対して垂直な方向とし、その後、露出部である第1の窒化物半導体2を1μm研削することにより凹凸を形成する。
【0039】
次に、アニールを900℃で20分間行い、その後、第1の窒化物半導体の凸部上面に残ったSiO保護膜をバッファーフッ酸で完全に取り除く。
【0040】
その後、MOCVD装置において、第2の窒化物半導体4を第1の窒化物半導体2の凸部上面より選択的に縦方向及び横方向に成長させる。成長条件としては、原料ガスにTMG230μmol/min(V/III比=900)、アンモニアを0.2mol/minを用い、アンドープGaNを常圧で、温度を1050℃にし、膜厚を15μmの膜厚で成長させる。
【0041】
以上より得られた第2の窒化物半導体4の表面は低欠陥かつ平坦である窒化物半導体基板であり、本発明の目的である基板にかかる応力を基板全体に散らした反りの少ない基板とすることができる。
【0042】
[実施例2]
実施例1において、保護膜の開口部である第1の窒化物半導体2をサファイア基板が露出するまでエッチングする他は同様にして第2の窒化物半導体4を成長させる。
その結果、実施例1と同様に良好な結果を得ることができる。
【0043】
[実施例3]
実施例1において、保護膜の幅を10μmとし、開口部の幅を10μmとする他は同様にして第2の窒化物半導体4を成長させる。その結果、実施例1と同様に良好な結果を得ることができる。
【0044】
[実施例4]
実施例1において、第1の窒化物半導体の膜厚を5μmとし、保護膜のパターン形成を円形の開口部を有するものとし、円形の抜き取り型凹部した他は同様にして窒化物半導体を成長させる。この円形型は直径20μmとし、窓部間の距離を5μmとする。
得られた第2の窒化物半導体4は、基板の反りを抑制した低欠陥且つ欠陥均一である窒化物半導体とすることができる。
【0045】
[実施例5]
実施例1において、第1の窒化物半導体の膜厚を5μmとし、保護膜のパターン形成を正六角形の開口部とし、正六角形の対角線を20μm、開口部間の距離を5μmとする。正六角形の開口部を有する保護膜3のパターン形成後、エッチングによる凹部を深さ3μmで形成する他は同様にして窒化物半導体を成長させる。
第2の窒化物半導体4は、基板の反りを抑制した低欠陥且つ欠陥均一である窒化物半導体とすることができる。
【0046】
[実施例6]
実施例1において、保護膜を除去後、温度1050℃で、原料ガスにTMG、アンモニア、シランガスを用い、第2の窒化物半導体を成長させる。得られた窒化物半導体基板はSiドープのn型窒化物半導体を得ることができる。
【0047】
【発明の効果】
本発明の窒化物半導体の成長方法によれば、応力を有する状態で窒化物半導体を成長させるのではなく、第1の窒化物半導体上面より成長させることにより縦方向及び横方向に第2の窒化物半導体が成長し、さらに成長が進むことにより第2の窒化物半導体同士が接合し接合部を形成するため、平坦かつミラー形状であり結晶欠陥の少ない窒化物半導体基板を提供することができる。
【図面の簡単な説明】
【図1】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図2】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図3】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図4】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【図5】本発明における各工程において得られる窒化物半導体基板の構造を示す模式的断面図である。
【符号の説明】
1・・・基板
2・・・第1の窒化物半導体
3・・・保護膜
4・・・第2の窒化物半導体
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for growing a nitride semiconductor (In x Al y Ga 1-xy N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and is particularly applicable to a light emitting element, a light receiving element, an electronic device, and the like. The present invention relates to a method for growing a nitride semiconductor substrate.
[0002]
[Prior art]
In recent years, various studies on growing a nitride semiconductor on a different substrate from a nitride semiconductor such as sapphire, spinel, and silicon carbide have been studied. This is because it is difficult to form a bulk single crystal of nitride semiconductor with good crystallinity that can be used for light-emitting devices, etc., using the current technology, and nitride semiconductor is grown on a different substrate from nitride semiconductor. The method of making it be studied. However, since there is no heterogeneous substrate having a lattice constant or thermal expansion coefficient that matches that of gallium nitride or the like, there is a situation in which when a nitride semiconductor is grown directly on the heterogeneous substrate, many crystal defects are generated in the nitride semiconductor. . In order to solve this problem, the following method has been reported .
[0003]
For example, as a method for forming a gallium nitride substrate, in JP-A-7-202265 and JP-A-7-165498, a buffer layer made of ZnO is formed on a sapphire substrate, and a nitride is formed on the buffer layer. A technique for dissolving and removing a buffer layer after growing a semiconductor is described. However, the crystallinity of the ZnO buffer layer grown on the sapphire substrate is poor, and it is difficult to obtain a high-quality nitride semiconductor substrate even if a nitride semiconductor is grown on the buffer layer. JPN. J. et al. Appl. Phys. Vol. 37 (1998) p. In L309-L312, as a growth method of ELOG (Epitaxial lateral overgrowth GaN), a protective film such as SiO 2 is partially formed on a nitride semiconductor grown on the C-plane of sapphire, and on this, 100 Torr is formed. It discloses that a nitride semiconductor with few dislocations can be obtained by growing a nitride semiconductor under reduced pressure. In such ELOG growth, a protective film is formed and a nitride semiconductor is intentionally grown in the lateral direction, and when dislocations proceed with the growth of the nitride semiconductor, the dislocations occur only on the portion having no protective film. Therefore, a nitride semiconductor with few dislocation defects can be formed on the protective film. However, in the growth method described above, although a low defect region can be formed on the protective film, contamination due to decomposition of the protective film occurs during the lateral growth of the nitride semiconductor on the protective film and the growth of the nitride semiconductor element. Was. Therefore, the characteristic deterioration of the semiconductor element has been a problem.
[0004]
[Problems to be solved by the invention]
When forming a nitride semiconductor element used in an electronic device such as an LED element, an LD element, or a light receiving element, a substrate made of a nitride semiconductor with few crystal defects and high crystal purity can be formed on the substrate. The crystallinity of the grown nitride semiconductor device is dramatically improved. Accordingly, an object of the present invention is to provide a method for growing a nitride semiconductor substrate with good crystallinity that solves the above problems.
[0005]
[Means for Solving the Problems]
That is, the object of the present invention can be achieved by the configurations of the present invention shown in the following (1) to ( 6 ).
(1) a first nitride semiconductor on a substrate, has a step, a concave portion side surface and the bottom surface of the stepped and has a decomposition surface of the nitride semiconductor, the convex upper surface of the first nitride semiconductor the second has a layer of a nitride semiconductor, a nitride semiconductor substrate having a space recessed portion of said first nitride semiconductor provided.
(2) The first nitride semiconductor on the substrate has a step, and has a decomposition surface of the nitride semiconductor on a side surface of the concave portion of the step, the bottom surface of the concave portion is an exposed surface of the substrate, and the first A nitride semiconductor substrate having a second nitride semiconductor layer provided on an upper surface of a convex portion of one nitride semiconductor and having a space in a concave portion of the first nitride semiconductor.
(3) the first decomposition surface of the recess provided in the nitride semiconductor is more formed Netsusho sense (1) or a nitride semiconductor substrate according to (2).
(4) The nitride semiconductor substrate according to (3), wherein the heat treatment is annealing.
(5) A method for growing a nitride semiconductor substrate having a nitride semiconductor on the substrate,
A first step of growing a first nitride semiconductor on a substrate and forming a protective film having an opening in the first nitride semiconductor ;
A second step of forming a recess in the opening of the protective film and forming a stepped shape in the first nitride semiconductor;
A third step in which the exposed portion of the nitride semiconductor is decomposed by heat treatment to form a decomposition surface in the recess provided in the first nitride semiconductor;
The protective film on the first nitride semiconductor is removed, a second nitride semiconductor is selectively grown from the upper surface of the convex portion of the first nitride semiconductor , and the first nitride provided with the decomposition surface the fourth step and the nitride semiconductor substrate growth method having a forming the second layer of nitride semiconductor having between empty recess sEMICONDUCTOR.
(6) The method for growing a nitride semiconductor substrate according to (5), wherein heat treatment is performed at a temperature of 400 ° C. or higher in the second step.
[0006]
That is, in the nitride semiconductor substrate formed by the growth method of the present invention, the second nitride semiconductor is selectively grown from the upper surface of the convex portion of the first nitride semiconductor having a step grown on the substrate. This method uses the vertical and lateral growth of the nitride semiconductor, but does not have a protective film during the growth of the second nitride semiconductor, so the protective film decomposes unlike the lateral growth on the protective film. By doing so, there is no concern that the crystal characteristics will deteriorate.
Furthermore, in the ELOG growth, stress is generated when the nitride semiconductor is grown in the lateral direction on the protective film, and further, crystal defects converge at the junction formed by joining the nitride semiconductors, A step was formed. However, in the growth method of the present invention, the growth of the nitride semiconductor is not forcibly laterally grown, but is laterally grown without stress from the upper surface of the first nitride semiconductor, thereby causing the longitudinal and lateral directions to grow. Since the second nitride semiconductor grows and further grows, the second nitride semiconductors having no stress are joined together to form a joint, so that the above problem does not occur, and the flat and mirror shape Thus, a nitride semiconductor substrate with few crystal defects can be provided.
[0007]
Further, after forming irregularities on the first nitride semiconductor, the side and bottom surfaces of the recesses by a heat treatment while leaving a protective film on the upper surface of the protrusion roughness is formed. Accordingly, since the nitride semiconductor does not grow from the side surface and the bottom surface of the recess formed in the first nitride semiconductor, the first nitride film is selectively removed after removing the protective film when growing the second nitride semiconductor. The second nitride semiconductor can be grown from the upper surface of the convex portion of the nitride semiconductor.
[0008]
In the present invention, the temperature of the heat treatment is not particularly limited, but the upper limit is not higher than the growth temperature of the nitride semiconductor, and the temperature of the first nitride semiconductor under the protective film is 400 ° C. or higher and 1050 ° C. or lower. The nitride semiconductor in the surface partial region is preferable because it is not affected by the heat treatment and does not generate roughness.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the drawings. FIG. 1 to FIG. 5 are schematic views showing an embodiment of the nitride semiconductor substrate and growth method of the present invention step by step.
[0010]
As an embodiment of the method for growing a nitride semiconductor substrate according to the present invention, first, in the first step shown in FIG. 1, a first nitride semiconductor 2 is grown on the substrate 1 and an opening is provided thereon. The protective film 3 is formed, and in the second step shown in FIG. 2, a recess is formed in the opening of the protective film 3, a step shape is formed in the first nitride semiconductor 2, and the third step shown in FIG. in step, a decomposition surface to produce an exposed portion of the substrate by Netsusho sense to Rukoto, then, in the fourth step shown in FIGS. 4 and 5, a protective film on the first nitride semiconductor raised portion on Subsequently, as shown in FIG. 5, a second nitride semiconductor 4 is grown on the first nitride semiconductor.
[0011]
Hereinafter, each step will be described in more detail with reference to the drawings.
FIG. 1 is a schematic cross-sectional view in which a step of growing a first nitride semiconductor 2 on a substrate 1 and further forming a protective film 3 having an opening is performed.
As this substrate 1, an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as its main surface, SiC (6H, 4H, 3C), ZnS, An oxide substrate or the like that lattice-joins with ZnO, GaAs, Si, and a nitride semiconductor can be used. A nitride semiconductor that is the same type of substrate can also be used.
[0012]
Further, the first nitride semiconductor 2 may be grown on the substrate 1 via a buffer layer (not shown). As the buffer layer, AlN, GaN, AlGaN, InGaN or the like is used. The buffer layer is grown at a temperature of 300 ° C. or more and 900 ° C. or less and with a film thickness of 10 Å or more and 0.5 μm or less. This is to alleviate the lattice constant irregularity between the substrate 1 and the first nitride semiconductor 2 and is preferable in terms of reducing crystal defects.
[0013]
Furthermore, as the first nitride semiconductor 2 formed on the substrate 1, undoped GaN and GaN doped with n-type impurities such as Si, Ge, Sn, and S can be used. The physical semiconductor 2 is grown on a heterogeneous substrate at 900 ° C. to 1100 ° C., and if the thickness of the first nitride semiconductor 2 is 1.5 μm or more, a mirror surface with few pits may be formed on the crystal surface. it can.
[0014]
Then, as the protective film 3 is partially formed on the first nitride semiconductor 2 on the surface, after the step by Annie Le, the nitride semiconductor is generated decomposition surface nature difficult under the protective film Select the material you have. In the heat treatment step, preferably, oxidation of silicon oxide (SiO x ), silicon nitride (Si x N y ), silicon nitride oxide (SiO x N y ), titanium oxide (TiO x ), zirconium oxide (ZrO x ), or the like. Further, materials such as oxides, nitrides, multilayer films thereof, and metals having a melting point of 1200 ° C. or higher can also be used.
[0015]
The shape of the protective film 3 is such that the nitride semiconductor can be removed from the opening of the protective film, and has a stripe shape, a lattice shape, an island shape, a circular shape, or a polygonal shape. Specific examples of the pattern shape having a polygonal opening include a hexagon punch type and a reverse pattern hexagonal column type.
[0016]
The width and planar shape of the opening of the protective film 3 are equal to the recess extraction width and the planar shape of the recessed portion of the first nitride semiconductor layer 2, and the size of the opening of the protective film 3 is, for example, a stripe shape. In this case, when the shape is a circle, the diameter width of the protective film extraction mold is 2 to 100 μm, preferably 10 to 50 μm.
[0017]
In addition, when the protective film 3 is formed in a stripe shape, the orientation flat surface may be formed as a sapphire A surface and shifted to the left or right with respect to the vertical axis of the orientation flat surface, and the growth surface is flat and good. Crystal is obtained. Specifically, it may be in the range of θ = 0 ° to 5 ° with respect to this vertical axis.
[0018]
As a method of forming the protective film 3, for example, the protective film 3 is formed by film formation using CVD, sputtering, vapor deposition, or the like, and further, a resist is applied, and the protective film is formed by photolithography. Etching is performed in a predetermined shape such as a stripe shape or a lattice shape.
Further, the stripe width and the lattice width of the protective film having a predetermined shape are not particularly limited. However, when the protective film is formed in stripes, the stripe width of the protective film is 5 to 50 μm, preferably 5 to 20 μm. Further, it is desirable that the window portion where the protective film 3 is not formed be narrower than the stripe width. When the protective film is formed in a lattice shape, the lattice width is 5 to 50 μm, preferably 10 to 20 μm.
Next, the thickness of the protective film is not particularly limited as long as the first nitride semiconductor portion under the protective film is not roughened in the heat treatment step, and is not particularly limited, but is in the range of 0.2 to 5 μm. Can be formed.
[0019]
Next, as shown in FIG. 2, after forming a protective film 3 having an opening on the first nitride semiconductor 2 in the first step, a step is formed in the first nitride semiconductor in the second step. Therefore, the recess is formed by etching from the opening of the protective film.
[0020]
Here, the depth of the recess is not particularly limited, and is 0.1 to 20 μm. The bottom surface of the recess is the first nitride semiconductor, but the substrate may be exposed.
In the first step, the shape of the protective film 3 includes a stripe shape, a lattice shape, an island shape, a circular shape, or a polygonal opening. Specific examples of the pattern shape having a polygonal opening include hexagonal punching and a hexagonal column having a reverse pattern.
When the concave portion is formed in such a planar shape such as a polygon, the stress strain generated in the joint formed by growing in the horizontal direction simultaneously with the vertical direction is concentrated at one point, and the joint point is dispersed over the entire substrate. Accordingly, it is possible to provide a nitride semiconductor substrate with good crystallinity in which the warpage is relaxed.
[0021]
The planar shape of the recess is circular or polygonal, and is preferably a regular circle or a regular polygon. The growth from the top surface of the first nitride semiconductor is substantially uniform, and the junction is a single point in the center of the recess. This is preferable because threading dislocations can be focused and reduced. Further, if the planar shape of the extraction mold is a hexagon, more preferably a regular hexagon, the distance from the side surface to the center of the recess is uniform, so that the defects to be focused are easily made into one point.
[0022]
The bottom surface after forming the recess may be the first nitride semiconductor surface or the substrate surface, and is circular or polygonal, preferably a regular triangle shape, a regular hexagon shape, or a perfect circle shape. . As a result, the nitride semiconductor substrate is suppressed in warpage, and a low defect and flat surface morphology can be easily formed.
[0023]
Here, the recess preferably has a cavity in the recess after the second nitride semiconductor layer is grown in a later step, and the etching depth of the first nitride semiconductor layer is 1 μm or more. May be exposed.
[0024]
When the extraction mold is circular, the diameter a can be 2 to 100 μm, more preferably 10 to 50 μm, and the distance b between the extraction molds can be 1 to 20 μm, more preferably 2 to 5 μm. it can.
In this case, the ratio (a / b) between a and b can be 2 ≦ a / b ≦ 25.
[0025]
In the case where the extraction mold is a polygon, the diagonal line a and the distance b between the extraction molds are 2 to 100 μm , more preferably 10 to 50 μm, and the distance b of the extraction mold is 1 to 20 μm. More preferably, it can be set to 2 to 5 μm. At this time, the ratio (a / b) between a and b can be 2 ≦ a / b ≦ 25.
[0026]
By selectively growing the second nitride semiconductor from the top surface of the first nitride semiconductor, the defects can be concentrated at one point by joining at the center of the recess and concentrating the joint at one point.
As for the second nitride semiconductor 4 obtained by the above process, a nitride semiconductor substrate having an uppermost mirror surface and a low defect in which the substrate stress is suppressed can be obtained. In addition, although the top surface remains as a crystal defect only in the center of the recess, which is a joint between the second nitride semiconductor layers, stress can be spread over the entire wafer, so that a flat surface morphology can be easily formed. Since a recess is formed in the recess obtained by etching, propagation of crystal defects from the bottom surface of the recess can be prevented, and an effect of reducing the warpage of the substrate can be obtained.
In the method for growing a nitride semiconductor substrate in the present invention, crystal defects can be further reduced by repeating the growth step.
Furthermore, it is possible to grow a substrate in combination with a nitride semiconductor layer in which a nitride semiconductor layer is formed by using a nitride semiconductor layer as a cylinder and a polygonal column, and a lateral growth layer obtained by repeating the above steps several times.
[0027]
With the polygonal or circular recess extraction shape as described above, the second nitride semiconductor can grow using the first nitride semiconductor as a nucleus and can be joined at one point in the center of the recess.
Further, as a method for forming a recess in the first nitride semiconductor layer, a blasting method can be used in addition to the etching method.
[0028]
Then after the second step, as shown in FIG. 3, the recess side by a heat treatment in a state having a protective film on the third convex portion of the patterned substrate to the step shape by etching on a step And the shape of the bottom surface is the decomposition surface.
[0029]
Here, the heat treatment is to raise the temperature in a state where a protective film is provided on a substrate on which irregularities are formed, and to form a decomposition surface on the surface of the first nitride semiconductor.
This decomposition surface is a layer in which the growth rate of the second nitride semiconductor has a growth rate difference between the region under the protective film and the decomposition surface in a later step. It is assumed that the semiconductor layer grows from the upper surface of the convex portion.
An example of the heat treatment is annealing, and the annealing temperature is 400 ° C. or higher , preferably 600 ° C. or higher. The annealing time is 1 to 60 minutes.
[0030]
Next, as shown in FIG. 4, as a fourth step, the protective film is removed after the third step, and a second nitride semiconductor is grown as shown in FIG.
As a method for removing the protective film, dry etching or wet etching can be used, and both methods can remove the protective film without reducing the crystallinity of the nitride semiconductor. Furthermore, since the depth at which the protective film is removed can be easily controlled by dry etching, it can be used for thin film formation and nitride semiconductor surface processing.
[0031]
By removing the protective film, problems such as abnormal growth of the nitride semiconductor and deterioration of crystallinity due to decomposition and diffusion of the protective film such as SiO 2 during the growth of the nitride semiconductor grown on the protective film are suppressed. be able to.
[0032]
Thereafter, by removing the protective film and growing the second nitride semiconductor 4 from the first nitride semiconductor convex portion, the second nitride semiconductor is bonded to each other, and a nitride semiconductor substrate having a flat mirror surface is obtained. Can be formed.
In addition, since the nitride semiconductor does not grow or is difficult to grow from the end face and the bottom face of the recess, a space can be formed in the recess that is the lower portion of the portion having few crystal defects grown in the lateral direction. With this space, it is possible to suppress stress generated during the growth in which the second nitride semiconductor 4 grown on the first nitride semiconductor 2 is grown in the lateral direction.
[0033]
As the second nitride semiconductor 4, undoped GaN and GaN doped with n-type impurities such as Si, Ge, Sn, and S, or GaN doped with p-type impurities such as Mg and Zn can be used. The second nitride semiconductor 4 is grown at 900 to 1100 ° C.
The film thickness of the second nitride semiconductor 4 is 5 to 30 μm.
[0034]
In the present invention, each of the first nitride semiconductor 2 and the second nitride semiconductor 4 is expressed by the general formula In x Al y Ga 1-xy N (0 ≦ x, 0 ≦ y, x + y ≦ 1). Having the composition represented. However, these may have different compositions.
In the method for growing a nitride semiconductor according to the present invention, a method for growing a nitride semiconductor such as the first nitride semiconductor 2 and the second nitride semiconductor 4 is not particularly limited. Methods such as phase growth method), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy method), MOCVD (metal organic chemical vapor deposition) can be applied.
[0035]
In addition, as an etching method for forming irregularities in the nitride semiconductor, there are methods such as wet etching and dry etching, and dry etching is preferably used to form a smooth surface. Dry etching includes, for example, reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and the like. It can be etched.
[0036]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
Using a sapphire substrate 1 with the C-plane as the principal plane and the orientation flat plane as the A-plane, using a MOCVD apparatus, using a temperature of 500 ° C., hydrogen as the carrier gas, ammonia and TMG (trimethylgallium) as the source gas, and sapphire A buffer layer made of GaN is grown on the substrate 1 to a thickness of 200 angstroms.
[0037]
Next, in a MOCVD apparatus, the temperature is set to 1050 ° C. under normal pressure conditions, TMG (trimethylgallium) is 230 μmol / min (V / III ratio = 900), and ammonia is 0.2 mol / min. The first nitride semiconductor 2 made of undoped GaN is grown to a thickness of 2.5 μm.
[0038]
A protective film made of SiO 2 is formed with a film thickness of 0.5 μm on the first nitride semiconductor 2 by CVD, a striped photomask is formed, and a stripe width of 6 μm and a window of 14 μm are formed by etching. A protective film 3 made of SiO 2 is formed. Note that the stripe direction of the protective film 3 is a direction perpendicular to the sapphire A surface, and then the first nitride semiconductor 2 that is the exposed portion is ground by 1 μm to form irregularities.
[0039]
Next, annealing is performed at 900 ° C. for 20 minutes, and then the SiO 2 protective film remaining on the top surface of the first nitride semiconductor protrusion is completely removed with buffered hydrofluoric acid.
[0040]
Thereafter, in the MOCVD apparatus, the second nitride semiconductor 4 is selectively grown in the vertical direction and the horizontal direction from the upper surface of the convex portion of the first nitride semiconductor 2. As growth conditions, TMG 230 μmol / min (V / III ratio = 900) is used as the source gas, ammonia 0.2 mol / min, undoped GaN is used at normal pressure, the temperature is 1050 ° C., and the film thickness is 15 μm. Grow in.
[0041]
The surface of the second nitride semiconductor 4 obtained as described above is a nitride semiconductor substrate having a low defect and a flat surface, and is a substrate with less warpage in which stress applied to the substrate, which is the object of the present invention, is scattered throughout the substrate. be able to.
[0042]
[Example 2]
In the first embodiment, the second nitride semiconductor 4 is grown in the same manner except that the first nitride semiconductor 2 which is the opening of the protective film is etched until the sapphire substrate is exposed.
As a result, good results can be obtained as in the first embodiment.
[0043]
[Example 3]
In Example 1, the second nitride semiconductor 4 is grown in the same manner except that the width of the protective film is 10 μm and the width of the opening is 10 μm. As a result, good results can be obtained as in the first embodiment.
[0044]
[Example 4]
In Example 1, the nitride semiconductor is grown in the same manner except that the thickness of the first nitride semiconductor is 5 μm, the pattern formation of the protective film has a circular opening, and the circular extraction type recess is formed. . This circular mold has a diameter of 20 μm, and the distance between the windows is 5 μm.
The obtained second nitride semiconductor 4 can be a nitride semiconductor having low defects and uniform defects with the substrate warpage suppressed.
[0045]
[Example 5]
In Example 1, the film thickness of the first nitride semiconductor is 5 μm, the pattern formation of the protective film is a regular hexagonal opening, the regular hexagonal diagonal is 20 μm, and the distance between the openings is 5 μm. After forming the pattern of the protective film 3 having a regular hexagonal opening, a nitride semiconductor is grown in the same manner except that a recess by etching is formed to a depth of 3 μm.
The second nitride semiconductor 4 can be a nitride semiconductor that has low defects and uniform defects while suppressing warping of the substrate.
[0046]
[Example 6]
In Example 1, after removing the protective film, a second nitride semiconductor is grown at a temperature of 1050 ° C. using TMG, ammonia, and silane gas as source gases. The obtained nitride semiconductor substrate can obtain a Si-doped n-type nitride semiconductor.
[0047]
【The invention's effect】
According to the nitride semiconductor growth method of the present invention, the second nitridation is performed in the vertical direction and the horizontal direction by growing from the upper surface of the first nitride semiconductor, instead of growing the nitride semiconductor in a stressed state. Since the second nitride semiconductor is bonded to each other to form a bonded portion by growing the semiconductor and further growing, it is possible to provide a nitride semiconductor substrate that is flat and mirror-shaped and has few crystal defects.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step in the present invention.
FIG. 3 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step in the present invention.
FIG. 4 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step in the present invention.
FIG. 5 is a schematic cross-sectional view showing the structure of a nitride semiconductor substrate obtained in each step in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... 1st nitride semiconductor 3 ... Protective film 4 ... 2nd nitride semiconductor

Claims (6)

基板上の第1の窒化物半導体が、段差を有し、該段差の凹部側面と底面に窒化物半導体の分解面を有すると共に、前記第1の窒化物半導体の凸部上面に設けられた第2の窒化物半導体の層を有し、前記第1の窒化物半導体の凹部に空間を有する窒化物半導体基板。The first nitride semiconductor on a substrate, has a step, a concave portion side surface and the bottom surface of the stepped and has a decomposition surface of the nitride semiconductor, provided on the protrusion upper surface of the first nitride semiconductor a layer of the second nitride semiconductor, a nitride semiconductor substrate having a space recessed portion of the first nitride semiconductor. 基板上の第1の窒化物半導体が、段差を有し、該段差の凹部側面に窒化物半導体の分解面を有しており、凹部底面は基板の露出面であると共に、前記第1の窒化物半導体の凸部上面に設けられた第2の窒化物半導体の層を有し、前記第1の窒化物半導体の凹部に空間を有する窒化物半導体基板。The first nitride semiconductor on the substrate has a step, the side surface of the concave portion of the step has a decomposition surface of the nitride semiconductor, the bottom surface of the concave portion is an exposed surface of the substrate, and the first nitride A nitride semiconductor substrate having a second nitride semiconductor layer provided on the top surface of the convex portion of the semiconductor semiconductor, and having a space in the concave portion of the first nitride semiconductor. 前記第1の窒化物半導体に設けられた凹部の分解面は熱処理により形成される請求項1又は2に記載の窒化物半導体基板。The first nitride semiconductor substrate according to claim 1 or 2 decomposition surface of the recess provided in the nitride semiconductor is more formed Netsusho sense. 前記熱処理はアニーリングである請求項3に記載の窒化物半導体基板。  The nitride semiconductor substrate according to claim 3, wherein the heat treatment is annealing. 基板上に窒化物半導体を有する窒化物半導体基板の成長方法であって、
基板上に、第1の窒化物半導体を成長させ、該第1の窒化物半導体に開口部を有する保護膜を形成する第1の工程と、
前記保護膜の開口部に凹部を形成し、前記第1の窒化物半導体に段差形状を形成する第2の工程と、
前記第1の窒化物半導体に設けた凹部において、その露出部の窒化物半導体を熱処理により分解させて、分解面を形成する第3の工程と、
前記第1の窒化物半導体上の保護膜を取り除き、第1の窒化物半導体の凸部上面から選択的に第2の窒化物半導体を成長させて、前記分解面が設けられた第1の窒化物半導体の凹部に空間を有して第2の窒化物半導体の層を形成する第4の工程とを有する窒化物半導体基板の成長方法。
A method for growing a nitride semiconductor substrate having a nitride semiconductor on a substrate, comprising:
A first step of growing a first nitride semiconductor on a substrate and forming a protective film having an opening in the first nitride semiconductor ;
A second step of forming a recess in the opening of the protective film and forming a stepped shape in the first nitride semiconductor;
A third step of forming a decomposed surface by decomposing the exposed portion of the nitride semiconductor by heat treatment in the recess provided in the first nitride semiconductor;
The protective film on the first nitride semiconductor is removed, a second nitride semiconductor is selectively grown from the upper surface of the convex portion of the first nitride semiconductor , and the first nitride provided with the decomposition surface the fourth step and the nitride semiconductor substrate growth method having a forming the second layer of nitride semiconductor having between empty recess sEMICONDUCTOR.
前記第2の工程で、400℃以上の温度で熱処理する請求項5に記載の窒化物半導体基板の成長方法。  The method for growing a nitride semiconductor substrate according to claim 5, wherein in the second step, heat treatment is performed at a temperature of 400 ° C. or higher.
JP2001045525A 2001-02-21 2001-02-21 Nitride semiconductor substrate and growth method thereof Expired - Fee Related JP3698061B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045525A JP3698061B2 (en) 2001-02-21 2001-02-21 Nitride semiconductor substrate and growth method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045525A JP3698061B2 (en) 2001-02-21 2001-02-21 Nitride semiconductor substrate and growth method thereof

Publications (2)

Publication Number Publication Date
JP2002246322A JP2002246322A (en) 2002-08-30
JP3698061B2 true JP3698061B2 (en) 2005-09-21

Family

ID=18907309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045525A Expired - Fee Related JP3698061B2 (en) 2001-02-21 2001-02-21 Nitride semiconductor substrate and growth method thereof

Country Status (1)

Country Link
JP (1) JP3698061B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054381A (en) * 2004-08-16 2006-02-23 Sony Corp Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illumination device, and manufacturing method thereof
JP2008306176A (en) * 2007-05-08 2008-12-18 Tokyo Electron Ltd Heat treatment method and its apparatus for compound semiconductor
JP2009283807A (en) * 2008-05-26 2009-12-03 Canon Inc Structure including nitride semiconductor layer, composite substrate including nitride semiconductor layer, and method for manufacturing them
JP5330040B2 (en) * 2009-03-17 2013-10-30 株式会社東芝 Semiconductor device, semiconductor device, semiconductor wafer, and semiconductor crystal growth method
JP2010157773A (en) * 2010-04-13 2010-07-15 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
KR101638975B1 (en) * 2010-10-26 2016-07-12 삼성전자주식회사 Nitride-based semiconductor substrate having hollow member pattern and method of fabricating the same

Also Published As

Publication number Publication date
JP2002246322A (en) 2002-08-30

Similar Documents

Publication Publication Date Title
JP3886341B2 (en) Method for manufacturing gallium nitride crystal substrate and gallium nitride crystal substrate
JP4903189B2 (en) Method of growing semipolar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting device using the same
JP3589200B2 (en) Nitride semiconductor substrate, method of manufacturing the same, and nitride semiconductor device using the nitride semiconductor substrate
JP2001181096A (en) Method for producing iii group nitride compound semiconductor and iii group nitride compound semiconductor element
JPH10312971A (en) Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
JPH11251253A (en) Nitride semiconductor substrate and manufacture thereof
JP2000277437A (en) Growth method for nitride semiconductor and element thereof
JP2009505938A (en) Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JP3441415B2 (en) Manufacturing method of semiconductor crystal
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2024079871A (en) Non-polar and semi-polar device formation method using epitaxial lateral overgrowth
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP3698061B2 (en) Nitride semiconductor substrate and growth method thereof
KR101505119B1 (en) Method of manufacturing iii-nitride semiconductor layer
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP4043193B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP2023162378A (en) Semiconductor device
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
JP3849855B2 (en) Manufacturing method of nitride semiconductor substrate
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP4232326B2 (en) Method for growing low-defect nitride semiconductor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees