JP3849855B2

JP3849855B2 - Manufacturing method of nitride semiconductor substrate

Info

Publication number: JP3849855B2
Application number: JP2001346611A
Authority: JP
Inventors: 智喜英; 准也成田; 仁志前川
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2001-11-12
Filing date: 2001-11-12
Publication date: 2006-11-22
Anticipated expiration: 2021-11-12
Also published as: JP2003151908A

Description

【０００１】
【発明の属する技術分野】
本発明は窒化物半導体（Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ、０≦Ｘ、０≦Ｙ、０≦Ｘ＋Ｙ≦１）の成長方法に係り、特に発光素子及び受光素子、電子デバイス等へ利用できる窒化物半導体基板の成長方法に関する。
【０００２】
【従来の技術】
近年、サファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板上に、窒化物半導体を成長させる研究が種々検討されている。これは発光素子等に利用可能な結晶性のよい窒化物半導体のバルク単結晶が実用化レベルで得ることが困難なためである。
異種基板上に窒化物半導体を成長させることで窒化物半導体基板を形成するには、窒化物半導体（例えば、ＧａＮ）との格子定数差や熱膨張係数差が一致する異種基板が存在しないため異種基板上に直接に窒化物半導体を成長させると窒化物半導体に転位欠陥を多く発生してしまう。そのため、このような課題を解決すべく以下に示す方法が報告されている。
【０００３】
上記に示すような転位欠陥を低減させる方法として、横方向成長を利用することにより窒化物半導体基板を形成するものである。ＪＰＮ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３７（１９９８）ｐｐ．Ｌ３０９−Ｌ３１２には、サファイアのＣ面上に成長させた窒化物半導体上にＳｉＯ_２等の保護膜を部分的に形成し、この保護膜上に窒化物半導体を横方向成長させることにより、転位欠陥の少ない窒化物半導体を得ることを開示している。
この方法によれば、保護膜上に窒化物半導体を横方向に成長させることにより、転位欠陥を窒化物半導体の成長方向である横方向に曲げることができる。さらに、窒化物半導体の成長を続けることで、保護膜上で窒化物半導体同士を接合させ、表面を平坦化させる。以上より、この方法によれば、転位欠陥は保護膜を有しない範囲に発生するが、保護膜上には転位欠陥を低減させた領域を有する窒化物半導体基板を形成することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記に示す成長方法では、保護膜上に低転位欠陥領域を形成することができるものの保護膜上への窒化物半導体の横方向成長時や発光素子等の窒化物半導体素子の成長時に保護膜の分解による汚染が発生していた。そのため、半導体素子の特性劣化が問題となっている。
本発明の目的は、窒化物半導体基板の形成後のみならず窒化物半導体の成長時においても保護膜を有しない窒化物半導体基板であって、
低転位欠陥、かつ結晶性の良い窒化物半導体基板の成長方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明における窒化物半導体基板の製造方法は、基板上に窒化物半導体を選択成長させる窒化物半導体基板の製造方法であって、基板上に保護膜を成膜し、部分的に保護膜に開口部を形成する第１の工程と、保護膜の開口部から露出した基板表面をエッチングする第２の工程と、前記保護膜を除去した後、基板上に形成されたエッチング領域から第１の窒化物半導体を選択的に成長させ、該第１の窒化物半導体を核として第２の窒化物半導体を成長させる第３の工程とを備えたことを特徴とする。
【０００６】
前記基板のエッチング領域には基板表面のエッチングにより形成された隆起柱を有することを特徴とする。この隆起柱を形成することで窒化物半導体を選択的に隆起柱から成長させることができる。これは窒化物半導体の原料が基板表面上でマイグレーションを起こし、隆起柱で止まるためであると考えられる。そのため、隆起柱に窒化物半導体核が形成される。この隆起柱はエッチング領域に部分的に形成されるものであるから、窒化物半導体の成長を続ければ前記窒化物半導体核同士が接合する。これにより図１（ｄ）に示す第１の窒化物半導体が形成される。さらに成長を続けることで第１の窒化物半導体を成長起点として第２の窒化物半導体を成長させて平坦化させることで窒化物半導体基板ができる。前記第２の工程で保護膜下にあった領域はエッチングの影響を受けていないため、表面に隆起柱を有することはない。そのため、マイグレーションを起こした原料はこの領域で止まることはあったとしても窒化物半導体の成長時（反応時）には対流もあるため分解しやすい。これは止まることができる柱が存在しないからである。そのため、隆起柱を有するエッチング領域からの窒化物半導体の成長が選択的に行うことができる。
【０００７】
前記隆起柱は高さが１００ｎｍ以下であることが好ましい。これは、原料が止まることができる高さが必要なためである。また、前記隆起柱の幅が１００ｎｍ以下であることが好ましい。この隆起柱の幅は、以下に下底幅と称する場合がある。この下底幅も原料を止めるためには、上記の幅が必要となる。また、エッチング領域に部分的に形成された隆起柱同士の間隔が１００ｎｍ以上とすることができれば、隆起柱の高さ及び下底幅を１００ｎｍ以上としてもいい。これは、隆起柱同士の間隔が１００ｎｍ以上あれば形成された窒化物半導体の核から第1の窒化物半導体を形成した時に転位欠陥を横方向に散らすことができるからである。
【０００８】
前記エッチングにより形成されたエッチング領域はドライエッチングにより形成されることを特徴とする。好ましくは、反応性イオンエッチング（ＲＩＥ）、又は誘導結合型プラズマ（ＩＰＣ）を用いた反応性イオンエッチングであることを特徴とする。これらの方法であれば、基板の表面にナノメートル（ｎｍ）オーダーで部分的に隆起部を形成することができる。ステップ基板は階段状の段差であるため、本発明のような隆起部は有さず、窒化物半導体核を形成することはできない。
【０００９】
前記基板のエッチング領域は基板表面との断面形状が凹凸に形成されていることを特徴とする。また前記基板のエッチング領域は凹部であって、凹凸の高低差は０．０２μｍ以上であることが好ましい。この凹凸の断面図を図２（ｃ）に示す。このような凹凸を形成することで、マイグレーションは基板表面の全面でおこるが凹部内に入った原料のマイグレーションは凹部内に限定させることができる。そのため、下底からの成長ではあるが、窒化物半導体を成長させる選択性は向上するため、第１の窒化物半導体を形成する成長時間は同じか短縮させることができ、さらに図２（ｄ）に示すように凹部から成長した第１の窒化物半導体は基板との密着性が増し、発光素子や受光素子の成長時やデバイス工程での基板剥がれを無くし歩留まりの向上も期待できる。
【００１０】
前記第１の工程と第２の工程を連続的に行うことを特徴とする。保護膜に開口部を形成するためエッチングにより保護膜を部分的に除去させる。これにより基板表面は露出する。このエッチングをさらに続けることで露出した基板表面をエッチングし、エッチング領域を形成するものである。これにより工程の効率向上が実現できる。そのためには、保護膜の除去のみが可能なエッチング法を連続的に行うのではなく、基板表面のエッチング領域に隆起柱を形成するエッチング法を行うものとする。
【００１１】
前記第３の工程は、隆起柱より成長させた第１の窒化物半導体をエッチング領域に形成する。その後、第１の窒化物半導体を核として第２の窒化物半導体を成長させる。隣り合う第１の窒化物半導体より成長した窒化物半導体同士が接合し、さらに表面を平坦化させた窒化物半導体基板となる。本発明では窒化物半導体基板の形成を基板加工後は反応装置内で一度の連続反応により行うことができる。また、保護膜無しで横方向成長をすることができる。保護膜が無いから窒化物半導体基板を薄膜で得ることができる。
【００１２】
前記第２の窒化物半導体は第１の窒化物半導体より高温で形成されることを特徴とする。第１の窒化物半導体は縦方向の成長を優先して図１（ｄ）に示すように核を形成する。その条件としてはＭＯＣＶＤ装置においては反応温度を９５０℃以上とする。第２の窒化物半導体を平坦化させるには横方向の成長を優先させる。これにより窒化物半導体基板の薄膜化を実現できる。第２の窒化物半導体の成長条件は第１の窒化物半導体よりも高温で行う。好ましくは１０００℃以上とする。さらに、ＩＩＩ族原料に対するＶ族原料の比（Ｖ／ＩＩＩ比）については第１の窒化物半導体が第２の窒化物半導体よりも大きくする。好ましくはＶ／ＩＩＩ比を２倍以上とする。この比が高ければ縦方向の成長が促進される。
【００１３】
ＥＬＯ（Epitaxial Lateral Overgrowth）成長では窒化物半導体を保護膜上に横方向成長させた場合に応力が発生し、さらに窒化物半導体同士が接合することで形成された接合部には段差やチルトが発生していた。このような窒化物半導体基板上にレーザ素子や高出力型ＬＥＤ素子、又は受光素子等を形成すれば光学特性や寿命特性の問題が生じる。しかしながら、本発明における成長方法では、窒化物半導体の成長を強引に横方向成長させるのではなく、隆起柱より成長した第１の窒化物半導体を成長核として横方向成長させるためストレスを有さない。そのため、表面形状が平坦かつ鏡面となる。以上より、隣接する第１の窒化物半導体を核として成長した第２の窒化物半導体は、第１の窒化物半導体上には転位欠陥が存在するが横方向成長した領域は低転位欠陥となる。単位面積あたりの転位欠陥数をＣＬ測定によれば５×１０^６個／ｃｍ^２以下とすることができる。
【００１４】
【発明の実施の形態】
図１乃至図２は、本発明における窒化物半導体基板の成長方法について実施形態を段階的に示した模式図である。
【００１５】
第１の実施形態として、まず図１（ａ）に示すように、基板１上に保護膜２を成膜する。次に、図１（ｂ）に示すように、保護膜２にエッチングにより開口部を形成し、さらにエッチングをすることで露出した基板表面にエッチング領域を形成する。その後、図１（ｃ）に示すように、基板上の保護膜２を除去する。次に、図１（ｄ）に示すように選択的に第１の窒化物半導体３をエッチング領域上に成長させる。さらに、図１（ｅ）に示すように第１の窒化物半導体３を核として第２の窒化物半導体４を横方向及び縦方向に成長させることで、この第２の窒化物半導体４同士が接合し、表面が平坦かつ鏡面である窒化物半導体基板となる。第２の実施形態としては、図２（ａ）〜（ｅ）に示すように保護膜２に開口部を形成後、さらにエッチングを続けることで基板１に凹凸段差を形成する。段差を形成した底面はエッチング面となり、図２（ｄ）に示すように選択的に第１の窒化物半導体３が成長する。その後、第２の窒化物半導体が成長することで第１の実施形態で得られた窒化物半導体基板と同様の効果を有する窒化物半導体基板を得る。
【００１６】
以下に上記各工程ごとに更に詳細に説明する。
図１（ａ）は基板１上に、保護膜２を成膜させたものである。この基板１としては、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ_２Ｏ_４）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子接合する酸化物基板等を用いることができる。また、同種基板である窒化物半導体を用いることもできる。
【００１７】
この保護膜としては、酸化ケイ素（ＳｉＯ_ｘ）、窒化ケイ素（Ｓｉ_ｘＮ_ｙ）、窒化酸化ケイ素（ＳｉＯ_ｘＮ_ｙ）、酸化チタン（ＴｉＯ_ｘ）、酸化ジルコニウム（ＺｒＯ_ｘ）等の酸化物、窒化物、またはこれらの多層膜や１２００℃以上の融点を有する金属などが挙げられる。保護膜２の成膜方法としては、例えば、ＣＶＤ、スパッタリング及び、蒸着法等を用い成膜させる。また保護膜の膜厚としては、保護膜下の基板表面に荒れ領域を形成しない範囲であれば特に限定する必要はないが０．２μｍ以上の範囲が好ましい。
【００１８】
図１（ｂ）は基板１上に保護膜２を成膜させた後に、保護膜に開口部を形成した模式的断面図である。保護膜に開口部を形成し、露出した基板表面をさらにエッチングを行い表面に隆起柱を有するエッチング領域を形成する。
【００１９】
サファイア基板の表面形状を図３（ＡＦＭ写真）に示す。断面形状の解析図を図５に示す。これはエッチング領域を示すものであり、基板表面に局所的に隆起柱を形成したものである。この隆起柱には選択的に窒化物半導体が成長する。低温成長させるバッファ層であっても同様である。図４には保護膜下にあった基板表面のＡＦＭ写真を示す。図４に示す基板表面には隆起柱が存在しない。図６には保護膜下にあった基板表面の断面形状の解析図を示す。この断面写真からも明らかなように、表面に段差は存在するが隆起柱は存在しない。このため、原料のマイグレーションが起こったとしても止まる場所がない。そのため、隆起柱を有するエッチング領域において選択成長が促進されるのである。
【００２０】
この保護膜２の平面形状としては、保護膜の開口部にエッチング領域を形成できるものである。このエッチング領域より窒化物半導体を選択的に成長させ、横方向成長させることで窒化物半導体基板を平坦化できるものであればよい。例えば、ストライプ形状や格子状、その他に島状、円形、又は多角形の開口部を有するものがある。また、多角形の開口部の具体的なパターン形状としては六角形状が挙げられる。
【００２１】
保護膜２の開口部（エッチング領域の幅）としては、後工程において、保護膜を除去後に第２の窒化物半導体同士が接合することが可能な幅であればよい。例えば保護膜をストライプ形状とする場合の開口部の幅としては１〜１００μｍ、好ましくは２〜１５μｍである。これに対して保護膜の幅も同様に１〜１００μｍ、好ましくは２〜１５μｍである。
【００２２】
また、保護膜２をストライプ状に形成する場合に、基板１をサファイア基板とすれば、オリフラ面をサファイアのＡ面とし、このオリフラ面の垂直軸に対して左右どちらかにずらして形成してもよい。これにより、窒化物半導体を成長させた後の表面を平坦で得ることができる。具体的には、このオリフラ面の垂直軸に対して左右にθ＝０°〜５°の範囲であればよい。
【００２３】
保護膜に開口部を形成するエッチング方法、エッチング領域を形成するエッチング方法としては、ドライエッチング法がある。ドライエッチングには、例えば反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、その他に電子サイクロトロンエッチングやアッシャー等の装置がある。ここに示すいずれの方法もエッチングガスを適宜選択することにより、保護膜に開口部を形成することやエッチング領域を形成するエッチングとすることができる。
【００２４】
上記に示すエッチングにおいて、反応性イオンエッチング（ＲＩＥ）、誘導結合型プラズマ（ＩＣＰ）を用いたエッチングが保護膜とのエッチングレート差が大きいため好ましい。ＲＩＥを用いた場合は、基板を露出した状態からのエッチング条件を圧力を３０Ｐａ以下とする。ＩＣＰを用いた場合も同様である。また、エッチング雰囲気は酸素及び、又はフッ化物（ＣＦ_４、ＣＨＦ_３）、アルゴン雰囲気とする。このエッチングにより基板表面にエッチング領域を形成する。このエッチング領域は基板表面に部分的に隆起柱を有し、ここに選択的に窒化物半導体が成長するものである。隆起柱は局所的に形成された凸部形状である。ＲＩＥ（反応性イオンエッチング）装置とは、エッチング反応槽内におかれた上下平行平板電極間に高周波放電でプラズマを発生させ負の電位によって加速された反応性イオンが基板表面にほぼ垂直の方向から入射、衝突し異方性エッチングを行う装置である。
【００２５】
次に、図１（ｃ）に示すように、保護膜２を除去する。この保護膜の除去方法としては、基板に物理的ダメージを与えないウェットエッチングが好ましい。保護膜２を除去した後に横方向成長をするため、成長時にＳｉＯ_２等の保護膜が分解拡散する問題がなくなる。このため窒化物半導体に異常成長や結晶性の低下等が発生するのを抑制することができる。
【００２６】
次に、開口部より図１（ｄ）に示すように、第１の窒化物半導体３を成長させる。この第１の窒化物半導体３としては、基板表面のエッチング領域を成長起点として成長させる。最初に低温バッファ層（図示されていない）を成長させる。その後、第１の窒化物半導体３を成長させる。バッファ層としては、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等が用いられる。バッファ層は、３００℃以上９００℃以下の温度で、膜厚１０オングストローム以上０．５μｍ以下で成長される。これは基板１と第１の窒化物半導体３との格子定数不整を緩和するためであり、結晶欠陥を低減させる点で好ましい。次に、基板１上に成長する第１の窒化物半導体３としては、アンドープの窒化物半導体、及びＳｉ、Ｇｅ、ＳｎおよびＳ等のｎ型不純物をドープした窒化物半導体を用いることができ、第１の窒化物半導体は、成長温度を９００℃〜１１００℃で基板上に成長する。また、第１の窒化物半導体の膜厚は、特に限定されないが、１．５μｍ以上であると表面上にピットの少ない、鏡面を形成することができるため好ましい。
【００２７】
さらに、図１（ｅ）に示すように、第１の窒化物半導体を核として第２の窒化物半導体４を成長させるものである。ここで、第１の窒化物半導体を３μｍ以上で成長させれば、第２の窒化物半導体４を成長後に第１の窒化物半導体３の両隣には空洞を形成することもできる。この空洞により窒化物半導体基板に発生する応力（反り）を抑制させることができる。
【００２８】
第２の窒化物半導体４としては、アンドープの窒化物半導体、およびＳｉ、Ｇｅ、Ｓｎ、Ｓ等のｎ型不純物をドープした窒化物半導体、またはＭｇ、Ｚｎ等のｐ型不純物をドープした窒化物半導体、その他にｎ型不純物とｐ型不純物とを同時ドープさせた窒化物半導体を用いることができる。また、第２の窒化物半導体４の成長温度としては、９００〜１１００℃とする。この第２の窒化物半導体４の膜厚としては、窒化物半導体基板を形成するために、窒化物半導体同志が接合できる膜厚であればよく、３μｍ以上、好ましくは５〜３０μｍとする。以上により転位欠陥を低減させた単位面積あたりの転位数が５×１０^６個／ｃｍ^２以下の窒化物半導体基板を得ることができる。なお、本発明ではエッチング領域とはドライエッチングを行った領域とし、ウェットエッチングのみを行った領域はエッチング領域以外と表現する。
【００２９】
本発明において、バッファ層（図示されていない）、第１の窒化物半導体３、第２の窒化物半導体４は、いずれも一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）によって表される組成を有する。但し、これらは互いに異なる組成であってもよい。また、本発明の窒化物半導体の成長方法としては、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等の気相成長方法を適用することができる。
【００３０】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
［実施例１］
Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板１を用い、この基板１の表面上にＣＶＤ法によりＳｉＯ_２よりなる保護膜２を０．５μｍの膜厚で成膜し、ストライプ状のフォトマスクを形成し、ＲＩＥによりストライプ幅１０μｍ、開口部幅１０μｍのＳｉＯ_２よりなる保護膜２を形成する。なお、この保護膜２のストライプ方向はサファイアＡ面に対して垂直な方向とする。保護膜２に開口部を形成した後、さらにエッチングを続けて基板表面にエッチング領域を形成する。このエッチング条件はＲＩＥで圧力を２０Ｐａでエッチング時間を４５０秒で行う。この反応雰囲気はＣＦ_４及び酸素雰囲気である。その後、ウェットエッチング（ＮＨ_４Ｆ）で保護膜を除去する。
【００３１】
次に、ＭＯＣＶＤ装置を用い、温度を５００℃、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板１上にＧａＮよりなるバッファ層を２００オングストロームの膜厚でエッチング領域に選択成長させる。
【００３２】
さらに、基板をＭＯＣＶＤ装置において、常圧条件で温度を１０１０℃にして、原料ガスにＴＭＧ（トリメチルガリウム）を１６０μｍｏｌ／ｍｉｎ（Ｖ／III比＝２２００）、アンモニアを０．３６ｍｏｌ／ｍｉｎ用い、アンドープＧａＮよりなる第１の窒化物半導体３を２．５μｍの膜厚で成長させる（図１（ｄ））。これにより第２の窒化物半導体を成長させる核形成ができる。
【００３３】
その後、ＭＯＣＶＤ装置において、上記第１の窒化物半導体３を成長起点として第２の窒化物半導体４を成長させる。このＭＯＣＶＤ装置内での反応は連続反応とする。この第２の窒化物半導体４は窒化物半導体基板の表面を平坦化できればよく、膜厚としては８μｍで成長させる。成長条件としては、常圧で温度を１０５０℃にして、原料ガスにＴＭＧ２３０μｍｏｌ／ｍｉｎ（Ｖ／III比＝７９０）、アンモニアを０．２ｍｏｌ／ｍｉｎ用い、アンドープＧａＮを成長させる。以上より、隣り合う第２の窒化物半導体４同士が接合することで平坦である転位欠陥が１×１０^７個／ｃｍ^２以下の窒化物半導体基板となる。
【００３４】
［実施例２］
実施例１において、基板表面を露出した後、さらにエッチングを続け基板の断面に凹凸段差を形成する（図２（ｂ））。この段差は０．３μｍとする。その他の条件は実施例１と同様にして窒化物半導体基板を形成する。ここで得られる窒化物半導体基板も実施例１とほぼ同等の転位欠陥となる。
【００３５】
［実施例３］
実施例１において、第２の窒化物半導体の成長条件にシランガスを加える他は、実施例１と同様に成長させる。得られる窒化物半導体基板はＳｉドープのｎ型窒化物半導体基板を得ることができる。
【００３６】
【発明の効果】
上記に示すように、本発明の窒化物半導体基板の成長方法によれば、保護膜を用いること無く窒化物半導体を選択的に縦方向及び横方向に成長させ、低転位欠陥の窒化物半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明において得られる窒化物半導体基板の各工程を示す模式的断面図である。
【図２】本発明において得られる窒化物半導体基板の各工程を示す模式的断面図である。
【図３】本発明において得られたサファイア基板におけるエッチング領域のＡＦＭ写真である。
【図４】本発明において得られたサファイア基板におけるエッチング領域以外のＡＦＭ写真である。
【図５】本発明において得られたサファイア基板におけるエッチング領域の断面ＡＦＭ解析図である。
【図６】本発明において得られたサファイア基板におけるエッチング領域以外の断面ＡＦＭ解析図である。
【符号の説明】
１・・・基板
２・・・保護膜
３・・・第１の窒化物半導体
４・・・第２の窒化物半導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for growing a nitride semiconductor (In _x Al _y Ga _1-xy N, 0 ≦ X, 0 ≦ Y, 0 ≦ X + Y ≦ 1), and particularly to a light emitting element, a light receiving element, an electronic device, and the like. The present invention relates to a nitride semiconductor substrate growth method that can be used.
[0002]
[Prior art]
In recent years, various studies on growing a nitride semiconductor on a different substrate from a nitride semiconductor such as sapphire, spinel, and silicon carbide have been studied. This is because it is difficult to obtain a nitride semiconductor bulk single crystal having good crystallinity that can be used for a light emitting device or the like at a practical level.
In order to form a nitride semiconductor substrate by growing a nitride semiconductor on a heterogeneous substrate, there is no heterogeneous substrate having a lattice constant difference or a thermal expansion coefficient difference that matches that of the nitride semiconductor (for example, GaN). When a nitride semiconductor is grown directly on the substrate, many dislocation defects are generated in the nitride semiconductor. Therefore, the following methods have been reported to solve such problems.
[0003]
As a method for reducing dislocation defects as described above, a nitride semiconductor substrate is formed by utilizing lateral growth. JPN. J. et al. Appl. Phys. Vol. 37 (1998) p. In L309-L312, a protective film such as SiO ₂ is partially formed on the nitride semiconductor grown on the C-plane of sapphire, and the nitride semiconductor is laterally grown on the protective film, thereby dislocations. It is disclosed to obtain a nitride semiconductor with few defects.
According to this method, dislocation defects can be bent in the lateral direction, which is the growth direction of the nitride semiconductor, by growing the nitride semiconductor laterally on the protective film. Furthermore, by continuing the growth of the nitride semiconductor, the nitride semiconductors are bonded to each other on the protective film, and the surface is flattened. As described above, according to this method, dislocation defects are generated in a range not having a protective film, but a nitride semiconductor substrate having a region with reduced dislocation defects can be formed on the protective film.
[0004]
[Problems to be solved by the invention]
However, in the growth method described above, although a low dislocation defect region can be formed on the protective film, it is protected during the lateral growth of the nitride semiconductor on the protective film or the growth of a nitride semiconductor element such as a light emitting element. Contamination due to membrane degradation occurred. Therefore, the deterioration of the characteristics of the semiconductor element is a problem.
An object of the present invention is a nitride semiconductor substrate having no protective film not only after the formation of the nitride semiconductor substrate but also during the growth of the nitride semiconductor,
An object is to provide a method for growing a nitride semiconductor substrate having low dislocation defects and good crystallinity.
[0005]
[Means for Solving the Problems]
The method for manufacturing a nitride semiconductor substrate according to the present invention is a method for manufacturing a nitride semiconductor substrate in which a nitride semiconductor is selectively grown on the substrate, wherein a protective film is formed on the substrate and partially opened in the protective film. A first step of forming a portion, a second step of etching the surface of the substrate exposed from the opening of the protective film, and a first nitridation from an etching region formed on the substrate after removing the protective film It is selectively grown objects semiconductor, characterized in that the nitride semiconductor of said first and a third step of Ru grown second nitride semiconductor as a nucleus.
[0006]
In the etching region of the substrate, there is a raised column formed by etching the surface of the substrate. By forming this raised column, a nitride semiconductor can be selectively grown from the raised column. This is presumably because the nitride semiconductor material migrates on the substrate surface and stops at the raised pillars. Therefore, nitride semiconductor nuclei are formed on the raised pillars. Since the raised pillars are partially formed in the etched region, the nitride semiconductor nuclei are joined together if the growth of the nitride semiconductor is continued. As a result, the first nitride semiconductor shown in FIG. 1D is formed. Further, by continuing the growth, the second nitride semiconductor is grown from the first nitride semiconductor as a growth starting point and is planarized, thereby forming a nitride semiconductor substrate. Since the region under the protective film in the second step is not affected by the etching, the surface does not have a raised column. Therefore, even if the raw material that has caused migration stops in this region, it is easily decomposed because there is convection during the growth (reaction) of the nitride semiconductor. This is because there are no pillars that can stop. Therefore, the nitride semiconductor can be selectively grown from the etched region having the raised pillars.
[0007]
The raised column preferably has a height of 100 nm or less. This is because the raw material needs to be high enough to stop. The width of the raised column is preferably 100 nm or less . The width of this raised column may be referred to as the lower bottom width below . In order to stop the raw material, this lower width is also required for the above width. Further, if the interval between the raised columns partially formed in the etching region can be set to 100 nm or more, the height and the bottom width of the raised columns may be set to 100 nm or more. This is because dislocation defects can be scattered laterally when the first nitride semiconductor is formed from the nuclei of the formed nitride semiconductor if the spacing between the raised pillars is 100 nm or more.
[0008]
The etching region formed by the etching is formed by dry etching. Preferably, reactive ion etching (RIE) or reactive ion etching using inductively coupled plasma (IPC) is used. With these methods, a raised portion can be partially formed on the surface of the substrate in the order of nanometers (nm). Since the step substrate is a stepped step, it does not have a raised portion as in the present invention, and a nitride semiconductor nucleus cannot be formed.
[0009]
The etching region of the substrate is characterized in that the cross-sectional shape with the substrate surface is formed to be uneven. Moreover, it is preferable that the etching area | region of the said board | substrate is a recessed part, and the height difference of an unevenness | corrugation is 0.02 micrometer or more. A sectional view of the unevenness is shown in FIG. By forming such irregularities, migration occurs over the entire surface of the substrate, but migration of the raw material that has entered the recesses can be limited to the recesses. Therefore, although the growth is from the bottom, the selectivity for growing the nitride semiconductor is improved, so that the growth time for forming the first nitride semiconductor can be the same or shortened, and FIG. As shown in FIG. 1, the first nitride semiconductor grown from the recess has improved adhesion to the substrate, and the yield can be expected to be improved by removing the substrate during growth of the light emitting element and the light receiving element and in the device process.
[0010]
The first step and the second step are performed continuously. In order to form an opening in the protective film, the protective film is partially removed by etching. As a result, the substrate surface is exposed. By further continuing this etching, the exposed substrate surface is etched to form an etching region. Thereby, the process efficiency can be improved. For this purpose, an etching method that forms a raised column in an etching region on the substrate surface is used instead of continuously performing an etching method that can only remove the protective film.
[0011]
In the third step, a first nitride semiconductor grown from the raised pillar is formed in the etching region. Thereafter, a second nitride semiconductor is grown using the first nitride semiconductor as a nucleus. A nitride semiconductor substrate in which the nitride semiconductors grown from the adjacent first nitride semiconductors are joined to each other and the surface thereof is planarized is obtained. In the present invention, the nitride semiconductor substrate can be formed by one continuous reaction in the reaction apparatus after the substrate processing. Further, lateral growth can be performed without a protective film. Since there is no protective film, the nitride semiconductor substrate can be obtained as a thin film.
[0012]
The second nitride semiconductor is formed at a higher temperature than the first nitride semiconductor. The first nitride semiconductor gives priority to growth in the vertical direction and forms nuclei as shown in FIG. As the condition, the reaction temperature is set to 950 ° C. or higher in the MOCVD apparatus. In order to planarize the second nitride semiconductor, priority is given to lateral growth. Thereby, it is possible to reduce the thickness of the nitride semiconductor substrate. The growth condition of the second nitride semiconductor is higher than that of the first nitride semiconductor. Preferably it shall be 1000 degreeC or more. Further, the ratio of the group V source to the group III source (V / III ratio) is set so that the first nitride semiconductor is larger than the second nitride semiconductor. Preferably, the V / III ratio is at least twice. Higher ratios promote vertical growth.
[0013]
In ELO (Epitaxial Lateral Overgrowth) growth, stress is generated when a nitride semiconductor is grown laterally on a protective film, and steps and tilts are generated at the junction formed by joining the nitride semiconductors together. Was. If a laser element, a high-power LED element, a light receiving element, or the like is formed on such a nitride semiconductor substrate, problems of optical characteristics and life characteristics occur. However, in the growth method according to the present invention, the growth of the nitride semiconductor is not forcibly laterally grown, but the first nitride semiconductor grown from the raised pillar is laterally grown as a growth nucleus, so that there is no stress. . Therefore, the surface shape is flat and a mirror surface. As described above, the second nitride semiconductor grown using the adjacent first nitride semiconductor as a nucleus has a dislocation defect on the first nitride semiconductor, but a laterally grown region becomes a low dislocation defect. . According to the CL measurement, the number of dislocation defects per unit area can be 5 × 10 ⁶ pieces / cm ² or less.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 and FIG. 2 are schematic views showing an embodiment of the method for growing a nitride semiconductor substrate according to the present invention step by step.
[0015]
As a first embodiment, a protective film 2 is first formed on a substrate 1 as shown in FIG. Next, as shown in FIG. 1B, an opening is formed in the protective film 2 by etching, and an etching region is formed on the exposed substrate surface by further etching. Thereafter, as shown in FIG. 1C, the protective film 2 on the substrate is removed. Next, as shown in FIG. 1D, the first nitride semiconductor 3 is selectively grown on the etching region. Further, as shown in FIG. 1 (e), the second nitride semiconductor 4 is grown in the horizontal direction and the vertical direction by using the first nitride semiconductor 3 as a nucleus, so that the second nitride semiconductors 4 are Bonding results in a nitride semiconductor substrate having a flat and mirror surface. As a second embodiment, as shown in FIGS. 2A to 2E, after forming an opening in the protective film 2, further etching is continued to form an uneven step on the substrate 1. The bottom surface on which the step is formed becomes an etching surface, and the first nitride semiconductor 3 is selectively grown as shown in FIG. Thereafter, the second nitride semiconductor grows to obtain a nitride semiconductor substrate having the same effect as the nitride semiconductor substrate obtained in the first embodiment.
[0016]
Below, it demonstrates in detail for every said process.
FIG. 1A shows a case where a protective film 2 is formed on a substrate 1. As this substrate 1, an insulating substrate such as sapphire or spinel (MgAl ₂ O ₄ ) having any one of the C-plane, R-plane, and A-plane as its main surface, SiC (6H, 4H, 3C), ZnS, An oxide substrate or the like that lattice-joins with ZnO, GaAs, Si, and a nitride semiconductor can be used. A nitride semiconductor that is the same type of substrate can also be used.
[0017]
Examples of the protective film include silicon oxide (SiO _x ), silicon nitride (Si _x N _y ), silicon nitride oxide (SiO _x N _y ), titanium oxide (TiO _x ), oxides such as zirconium oxide (ZrO _x ), Examples thereof include nitrides, multilayer films thereof, and metals having a melting point of 1200 ° C. or higher. As a method for forming the protective film 2, for example, CVD, sputtering, vapor deposition, or the like is used. The thickness of the protective film is not particularly limited as long as it does not form a rough region on the substrate surface under the protective film, but is preferably in the range of 0.2 μm or more.
[0018]
FIG. 1B is a schematic cross-sectional view in which an opening is formed in the protective film after the protective film 2 is formed on the substrate 1. An opening is formed in the protective film, and the exposed substrate surface is further etched to form an etching region having a raised column on the surface.
[0019]
The surface shape of the sapphire substrate is shown in FIG. 3 (AFM photograph). An analysis diagram of the cross-sectional shape is shown in FIG. This shows an etching region, and a raised column is locally formed on the substrate surface. A nitride semiconductor grows selectively on the raised pillars. The same applies to a buffer layer grown at a low temperature. FIG. 4 shows an AFM photograph of the substrate surface under the protective film. There are no raised columns on the surface of the substrate shown in FIG. FIG. 6 shows an analysis diagram of the cross-sectional shape of the substrate surface under the protective film. As is clear from this cross-sectional photograph, there are steps on the surface, but no raised columns. For this reason, there is no place to stop even if raw material migration occurs. Therefore, selective growth is promoted in the etching region having the raised pillars.
[0020]
As the planar shape of the protective film 2, an etching region can be formed in the opening of the protective film. Any nitride semiconductor substrate may be used as long as the nitride semiconductor substrate can be planarized by selectively growing the nitride semiconductor from the etched region and laterally growing the nitride semiconductor substrate. For example, there are a stripe shape, a lattice shape, and other island-like, circular, or polygonal openings. Moreover, hexagonal shape is mentioned as a concrete pattern shape of a polygonal opening part.
[0021]
The opening of the protective film 2 (the width of the etching region) may be any width that allows the second nitride semiconductors to be joined to each other after the protective film is removed in a later step. For example, when the protective film has a stripe shape, the width of the opening is 1 to 100 μm, preferably 2 to 15 μm. On the other hand, the width of the protective film is similarly 1 to 100 μm, preferably 2 to 15 μm.
[0022]
Further, when the protective film 2 is formed in a stripe shape, if the substrate 1 is a sapphire substrate, the orientation flat surface is the A surface of sapphire, and is shifted to the left or right with respect to the vertical axis of the orientation flat surface. Also good. Thereby, the surface after growing the nitride semiconductor can be obtained flat. Specifically, it may be in a range of θ = 0 ° to 5 ° to the left and right with respect to the vertical axis of the orientation flat surface.
[0023]
As an etching method for forming an opening in a protective film and an etching method for forming an etching region, there are dry etching methods. Examples of dry etching include reactive ion etching (RIE), reactive ion beam etching (RIBE), and other devices such as electron cyclotron etching and asher. In any of the methods shown here, by appropriately selecting an etching gas, an opening can be formed in the protective film or etching for forming an etching region.
[0024]
In the etching described above, etching using reactive ion etching (RIE) or inductively coupled plasma (ICP) is preferable because of a large etching rate difference from the protective film. When RIE is used, the etching conditions from the state where the substrate is exposed are set to a pressure of 30 Pa or less. The same applies when using ICP. The etching atmosphere is oxygen and / or fluoride (CF ₄ , CHF ₃ ) and argon. By this etching, an etching region is formed on the substrate surface. This etching region has a raised column partially on the substrate surface, and a nitride semiconductor is selectively grown there. The raised pillar has a locally-formed convex shape. The RIE (reactive ion etching) apparatus is a direction in which reactive ions accelerated by a negative potential are generated by high-frequency discharge between upper and lower parallel plate electrodes placed in an etching reaction tank and are almost perpendicular to the substrate surface. This is an apparatus for performing anisotropic etching by being incident and colliding with each other.
[0025]
Next, as shown in FIG. 1C, the protective film 2 is removed. As a method for removing the protective film, wet etching that does not physically damage the substrate is preferable. Since the lateral growth is performed after the protective film 2 is removed, there is no problem that the protective film such as SiO ₂ decomposes and diffuses during the growth. For this reason, it is possible to suppress the occurrence of abnormal growth, decrease in crystallinity, or the like in the nitride semiconductor.
[0026]
Next, as shown in FIG. 1D, the first nitride semiconductor 3 is grown from the opening. The first nitride semiconductor 3 is grown using an etching region on the substrate surface as a growth starting point. First, a low temperature buffer layer (not shown) is grown. Thereafter, the first nitride semiconductor 3 is grown. As the buffer layer, AlN, GaN, AlGaN, InGaN or the like is used. The buffer layer is grown at a temperature of 300 ° C. or more and 900 ° C. or less and with a film thickness of 10 Å or more and 0.5 μm or less. This is to alleviate the lattice constant irregularity between the substrate 1 and the first nitride semiconductor 3, which is preferable in terms of reducing crystal defects. Next, as the first nitride semiconductor 3 grown on the substrate 1, an undoped nitride semiconductor and a nitride semiconductor doped with n-type impurities such as Si, Ge, Sn, and S can be used. The first nitride semiconductor is grown on the substrate at a growth temperature of 900 ° C. to 1100 ° C. The film thickness of the first nitride semiconductor is not particularly limited, but is preferably 1.5 μm or more because a mirror surface with few pits can be formed on the surface.
[0027]
Further, as shown in FIG. 1E, the second nitride semiconductor 4 is grown with the first nitride semiconductor as a nucleus. Here, if the first nitride semiconductor is grown at 3 μm or more, cavities can be formed on both sides of the first nitride semiconductor 3 after the growth of the second nitride semiconductor 4. This cavity can suppress the stress (warpage) generated in the nitride semiconductor substrate.
[0028]
The second nitride semiconductor 4 includes an undoped nitride semiconductor, a nitride semiconductor doped with n-type impurities such as Si, Ge, Sn, and S, or a nitride doped with p-type impurities such as Mg and Zn A semiconductor or a nitride semiconductor in which an n-type impurity and a p-type impurity are simultaneously doped can be used. The growth temperature of the second nitride semiconductor 4 is set to 900 to 1100 ° C. The film thickness of the second nitride semiconductor 4 may be any film thickness that allows the nitride semiconductors to be joined to form a nitride semiconductor substrate, and is 3 μm or more, preferably 5 to 30 μm. Thus, a nitride semiconductor substrate having a number of dislocations per unit area of 5 × 10 ⁶ / cm ² or less with reduced dislocation defects can be obtained. In the present invention, the etching region is a region where dry etching is performed, and a region where only wet etching is performed is expressed as a region other than the etching region.
[0029]
In the present invention, the buffer layer (not shown), the first nitride semiconductor 3, and the second nitride semiconductor 4 are all represented by the general formula In _x Al _y Ga _1-xy N (0 ≦ x, 0 ≦ y, x + y ≦ 1). However, these may have different compositions. The nitride semiconductor growth method of the present invention includes MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition). Or the like can be applied.
[0030]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
A sapphire substrate 1 having a C surface as a main surface and an orientation flat surface as an A surface is formed, and a protective film 2 made of SiO ₂ is formed on the surface of the substrate 1 by a CVD method to a thickness of 0.5 μm. Then, a protective film 2 made of SiO _{2 having a} stripe width of 10 μm and an opening width of 10 μm is formed by RIE. The stripe direction of the protective film 2 is a direction perpendicular to the sapphire A plane. After the opening is formed in the protective film 2, the etching is further continued to form an etching region on the substrate surface. The etching conditions are RIE, a pressure of 20 Pa, and an etching time of 450 seconds. The reaction atmosphere is CF ₄ and oxygen atmosphere. Thereafter, the protective film is removed by wet etching (NH ₄ F).
[0031]
Next, using a MOCVD apparatus, the temperature is 500 ° C., the carrier gas is hydrogen, the source gas is ammonia and TMG (trimethylgallium), and the GaN buffer layer is etched on the sapphire substrate 1 to a thickness of 200 Å. Selective growth in the area.
[0032]
Further, the substrate is MOCVD apparatus, the temperature is set to 1010 ° C. under normal pressure conditions, TMG (trimethylgallium) is used as a raw material gas at 160 μmol / min (V / III ratio = 2200), and ammonia is used at 0.36 mol / min. A first nitride semiconductor 3 made of GaN is grown to a thickness of 2.5 μm (FIG. 1D). Thereby, nucleation for growing the second nitride semiconductor can be performed.
[0033]
Thereafter, in the MOCVD apparatus, the second nitride semiconductor 4 is grown using the first nitride semiconductor 3 as a growth starting point. The reaction in the MOCVD apparatus is a continuous reaction. The second nitride semiconductor 4 only needs to flatten the surface of the nitride semiconductor substrate, and is grown to a thickness of 8 μm. As growth conditions, the temperature is 1050 ° C. at normal pressure, TMG 230 μmol / min (V / III ratio = 790) is used as a source gas, and ammonia is 0.2 mol / min, and undoped GaN is grown. As described above, the adjacent second nitride semiconductors 4 are joined to each other to form a nitride semiconductor substrate having flat dislocation defects of 1 × 10 ⁷ / cm ² or less.
[0034]
[Example 2]
In Example 1, after exposing the substrate surface, the etching is further continued to form uneven steps on the cross section of the substrate (FIG. 2B). This step is 0.3 μm. The other conditions are the same as in Example 1 to form a nitride semiconductor substrate. The nitride semiconductor substrate obtained here also has dislocation defects substantially the same as in Example 1.
[0035]
[Example 3]
In Example 1, growth is performed in the same manner as in Example 1 except that silane gas is added to the growth conditions of the second nitride semiconductor. The resulting nitride semiconductor substrate can be a Si-doped n-type nitride semiconductor substrate.
[0036]
【The invention's effect】
As described above, according to the method for growing a nitride semiconductor substrate of the present invention, a nitride semiconductor is selectively grown in a vertical direction and a horizontal direction without using a protective film, and a nitride semiconductor substrate having a low dislocation defect is obtained. Can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing each step of a nitride semiconductor substrate obtained in the present invention.
FIG. 2 is a schematic cross-sectional view showing each step of the nitride semiconductor substrate obtained in the present invention.
FIG. 3 is an AFM photograph of an etching region in a sapphire substrate obtained in the present invention.
FIG. 4 is an AFM photograph of an area other than an etching region in a sapphire substrate obtained in the present invention.
FIG. 5 is a cross-sectional AFM analysis view of an etching region in a sapphire substrate obtained in the present invention.
FIG. 6 is a cross-sectional AFM analysis view other than an etching region in a sapphire substrate obtained in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Protective film 3 ... 1st nitride semiconductor 4 ... 2nd nitride semiconductor

Claims

A method of manufacturing a nitride semiconductor substrate by selectively growing a nitride semiconductor on the substrate,
A first step of forming a protective film on the substrate and partially forming an opening in the protective film; a second step of etching the substrate surface exposed from the opening of the protective film; and A third step of selectively growing a first nitride semiconductor from an etching region formed on the substrate after the removal, and growing a second nitride semiconductor using the first nitride semiconductor as a nucleus; A method for manufacturing a nitride semiconductor substrate, comprising:

The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the etching region of the substrate has a raised column formed by etching the surface of the substrate.

The method for manufacturing a nitride semiconductor substrate according to claim 2, wherein the raised pillar has a height of 100 nm or less.

The method for manufacturing a nitride semiconductor substrate according to claim 2, wherein the raised pillar has a width of 100 nm or less.

Method for manufacturing a nitride semiconductor substrate according to any one of claims 1 to 4 etching region formed by the etching is characterized by being formed by dry etching.

6. The method of manufacturing a nitride semiconductor substrate according to claim 5, wherein the dry etching is a reactive ion etching method or a reactive ion etching method using inductively coupled plasma.

Method for manufacturing a nitride semiconductor substrate according to any one of claims 1 to 6 etched region of the substrate is characterized in that the cross-sectional shape of the substrate surface is formed on the irregularities.

The method for manufacturing a nitride semiconductor substrate according to claim 7, wherein the etching region of the substrate is a recess, and the height difference of the unevenness is 0.02 μm or more.

The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the first step and the second step are continuously performed.

The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the second nitride semiconductor is grown to flatten the surface.

The method of manufacturing a nitride semiconductor substrate according to claim 10, wherein the second nitride semiconductor is formed at a higher temperature than the first nitride semiconductor.