JP3695732B2 - Ｃｄｍａ受信装置のサーチ装置 - Google Patents
Ｃｄｍａ受信装置のサーチ装置 Download PDFInfo
- Publication number
- JP3695732B2 JP3695732B2 JP24815298A JP24815298A JP3695732B2 JP 3695732 B2 JP3695732 B2 JP 3695732B2 JP 24815298 A JP24815298 A JP 24815298A JP 24815298 A JP24815298 A JP 24815298A JP 3695732 B2 JP3695732 B2 JP 3695732B2
- Authority
- JP
- Japan
- Prior art keywords
- code sequence
- received signal
- value
- spreading code
- synchronization timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70755—Setting of lock conditions, e.g. threshold
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＤＭＡ受信装置において受信信号中の拡散コード系列との同期タイミングをサーチするサーチ装置（サーチャー）に関する。
【０００２】
直接拡散符号分割多元接続（ＤＳ−ＣＤＭＡ）方式等のＣＤＭＡ方式を移動通信に適用した場合、パス検出を行って逆拡散コードのタイミングを検出するためのサーチャー機能は、受信装置において必須の機能である。このサーチャー機能を実現するにあたっては、相関器出力から得られる相関値情報のビット数の削減を図るとともに、そのダイナミックレンジを従来と同様もしくはそれ以上に拡大しつつできることが必要とされている。
【０００３】
【従来の技術】
図１７には移動体通信等で用いられる符号分割多元接続（ＣＤＭＡ）方式の構成概念が示される。図示するように、送信側では、情報データ（例えば１０ｋbps のレート）を変調器８１を用いて拡散コード系列（例えば１Ｍcps のレート）で変調してスペクトル拡散を行い、送信機８２で無線送信する。受信側では、スペクトル拡散された無線波を受信機８５で受信し、拡散コード発生器８７で発生した送信側と同じパターンの拡散コード系列を、逆変調器８６により受信波に乗じることで逆拡散を行って元の情報データを復調する。この逆拡散を行う際、拡散コード発生器８７で発生した拡散コード系列と受信波中の拡散コード系列との同期をとるために、サーチ装置８８は受信波中の拡散コード系列の入力タイミングを検出し、拡散コード発生器８７に対してその発生する拡散コード系列が受信波中の拡散コード系列と同期するようその発生タイミングを指示する。
【０００４】
図１８にはこのサーチ装置８８の構成例が示される。図示するように、入力信号（例えば８ビット並列信号）はまず相関器９０に入力される。相関器９０は、入力信号が逐次に入力される多段のシフトレジスタ９１と、拡散コード系列の一部（例えばパイロット信号）を記憶するメモリ９２と、シフトレジスタ９１の出力系列とメモリ９２の出力系列とを各チップ毎に比較（具体的には排他的論理和演算）して両者が一致した時に“Ｈ”レベル信号を出力する比較器９３と、各比較器９３の出力を加算する加算器９４とからなる。この相関器９０は、逐次に入力される受信波中の拡散コード系列がメモリ９２にセットされている拡散コード系列（一部）と一致した時にその出力として最大振幅を出力するものであり、それにより受信波中の拡散コード系列の入力タイミングを検知する。
【０００５】
相関器９０の出力値（例えば１０ビット）は次に乗算器９５により２乗計算されて電力値（例えば２０ビット）に変換され、加算器９６を介して遅延プロファイルメモリ９７に遅延プロファイルとして格納される。この遅延プロファイルデータは、逐次に入力される電力値が加算器９６で巡回積分により累積加算されることで生成される。
【０００６】
【発明が解決しようとする課題】
従来のサーチ装置においては、相関器９０の出力以降、データは真値で扱われている。このため、例えば１０ビットの相関値を電力のディメンジョンに変換（２乗演算）すると、２０ビットにデータ幅が拡大することになる。この結果、演算の回路規模が増大すると共に、演算速度が低下する。また遅延プロファィルを格納しておくためのメモリ量も増大する。
【０００７】
このため、従来は、例えば２０ビットに拡大したデータ幅の下位１０ビットを削除して上位１０ビットだけで処理を行うなどしてデータ幅を縮小していたが、この場合には必然的にデータのダイナミックレンジが小さくなってしまうという問題がある。
【０００８】
また、たとえ２０ビットのデータ幅においても、データのダイナミックレンジは６０デシベル（dB）しかなく，さらにダイナミックレンジを拡大できる手法が望まれる。
【０００９】
また、同様の問題は、相関器出力値を電力変換して処理する場合だけでなく、相関器出力値をそのまま利用してサーチ動作を行うような場合についても言えるものであり、相関器出力値を、少ないデータ幅でかつダイナミックレンジを広くとれるようにしてサーチ動作に利用できることが必要とされている。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、サーチ動作において用いる相関値の情報を非線形処理するという着想に基づき、真値としてデータを扱うのと同等もしくはそれ以上に相関値のダイナミックレンジを拡大すると共にそのビット数の削減を図ることを目的とする。
【００１１】
【課題を解決するための手段および作用】
上述の課題を解決するために、本発明においては、第１の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値もしくはそれに相応する値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、このデータを用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１２】
また本発明においては、第２の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、このデータを用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１３】
また本発明においては、第３の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１４】
また本発明においては、第４の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値を電力値に変換する電力値変換手段と、該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変化手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１５】
また本発明においては、第５の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、該相関器出力値をより小さいデータ幅の値に非線形処理する非線形処理手段と、該非線形処理された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ処理に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１６】
上述の各形態において、非線形変換手段による非線形変換は、入力信号値をその入力信号値よりも小さいデータ幅の値に対数化する処理であるように構成できる。
このように対数やＸ1/n （ｎ乗根）等による処理をする。対数については底は限定しないが、底によりダイナミックレンジが変わる。代表的な底として１０．ｅ（２．７１８２）等があり、値が大きい程ダイナミックレンジが広くなる。
【００１７】
また上述の各形態において、該非線形変換手段による非線形変換は、入力信号値をその入力信号値よりも小さいデータ幅の値に常用対数化する処理であり、該電力値変換手段は真値の２乗演算を対数値のビットシフトにより実現するように構成できる。
これにより、相関器出力値の電力変換には真値では２乗演算が必要となるところを、対数化することによりこの２乗演算が対数値での２倍演算だけとなり、この２倍演算はビットシフトで実現できるので、演算が簡単となり回路構成および回路規模の点で有利となる。
【００１８】
また上述の各形態において、該相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅合成または絶対値合成して相関器出力値とするように構成できる。
【００１９】
また上述の第３〜５の形態において、受信信号の信号フォーマットは、既知データである複数シンボルのパイロット信号が情報データ中に周期的に挿入されているものであり、該相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅加算または絶対値加算して相関器出力値とするように構成したものであり、該相関器における振幅合成または絶対値合成により受信信号中の隣り合うパイロット信号に対しては真値において加算し、情報データを挟んだパイロット信号のブロック同士においては２乗演算による電力変換を施して、対数加算手段で電力加算による巡回積分を行わせるように構成できる。
この連続するパイロット信号の振幅または絶対値合成により大幅にＳ／Ｎ比の向上が図れ、巡回積分の回数の削減や受信レベルの低着信状態でのサーチ動作の可能化を図れる。また、巡回積分を電力加算により行って位相回転等の影響をなくすことができる。
【００２０】
また上述の各形態において、適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするように構成できる。
このように、対数化することによりゲインのキャンセルを加減算で行うことが可能となり、回路規模、消費電力の削減が図られる。
【００２１】
また上述の各形態において、前記の非線形変換および／または電力値変換の演算をメモリテーブルを用いて処理するように構成できる。
対数変換および対数加算等の対数における演算は一般に複雑な回路となるが、これをメモリテーブルを用いた簡単な回路で処理できる。
【００２２】
また上述の各形態において、該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成するようにできる。
この回路では、真値による入力信号の値に応じてその値に応じた比較器（例えば閾値がその値以下の全ての比較器）から出力信号が出され、その出力信号を加算することで対数化された信号を得ることができる。このようなロジックによる対数変換を行うようにすることで、上述のメモリテーブルを用いて対数変換を行うものに比べて、回路規模の点で有利となる。
さらに、この非線形変換手段は、真値による入力信号をＮ分割して、入力された入力信号がそのいずれの範囲に属するかを判断する判断手段と、その判断結果に応じて各比較器に入力する閾値を切り換える切換え手段と、その判断結果に応じて加算器の出力信号に所定の対数値を加算する加算手段とを更に備える形に構成できる。
このように判断手段により入力信号がＮ分割した何れの範囲に属するかを判定し、その範囲に応じて比較器の閾値を変えてやることで、閾値を前述の場合に比べてほぼ１／Ｎにすることができる。
このように、前述のロジックによる対数変換の構成は、対数化の精度を上げるに従い比較器の数が増え回路規模が大きくなっていく問題点があるが、この構成とすることで比較器の数を減らし回路規模の削減を図ることができる。
【００２３】
また上述の各形態において、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うように構成できる。
対数変換および対数加算等の対数における演算は一般に複雑な回路となるが、かかる対数加算アルゴリズムに従い対数加算を行わせると、回路規模を削減することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の種々の実施形態を説明する。
〔実施形態１〕
図１に本発明の実施形態１としてのサーチ装置の構成例を示す。相関器１には受信機で受信された受信信号（入力信号）が逐次に入力され、前述したように、その入力信号中の拡散コード系列と相関器１に予めセットされている拡散コード系列（一部）との相関が演算されて、その演算結果の相関値が出力される。
【００２５】
通常、この相関器出力値は真値である。なおここでは、真値とはそれが取りうる最大値／最小値の間のいずれの箇所においても同じ数値幅を単位として増減する値をいうものとする。かかる真値である相関器出力値を、広いダイナミックレンジに対応させる場合には、非常に多くのビット数を必要とする。そのため、遅延プロファィルメモリ３のビット数が増え回路規模の増大が起こる。
【００２６】
そこで図１に示すように、相関器出力値を非線形処理部２で非線形処理して相関器出力値のビット数よりも少ないビット数からなる非線形値に変換し、データのビット数の削減を図っている。この非線形値とは、例えば対数値などのようなもので、その取りうる最大値／最小値の間の各箇所に応じて増減の単位である数値幅（ステップ幅）が異なるような値である。対数値の場合には例えば０．４dB／ステップなどのようにして、その値が小さい時は増減の単位である数値幅が小さく（狭く）、その値が大きい時にはその数値幅も大きく（広く）なる。
【００２７】
〔実施形態２〕
実施形態２は、実施形態１における非線形処理方法の具体例として、相関器出力値（真値）に対して対数化およびｎ乗根による処理を行うよう構成したものであり、実施形態１における非線形処理部２が対数変換部に置き換えられる（図示しない）。その他の構成は図１に示した実施形態１と同様とする。
【００２８】
この実施形態２の対数変換部における対数化にあたっては、対数の底の値は何でも良いが、底が大きい程ダイナミックレンジが大きくなる。但し、あまり大きな底での変換を行うと、真値の値が大きい時に分解能によっては、真値同士の比較にあたって、その大小の区別ができなくなる場合があるので、注意が必要である。
【００２９】
〔実施形態３〕
図２には本発明の実施形態３としてのサーチ装置の構成例が示される。この実施形態２は、実施形態１における非線形処理方法の具体例として、相関器出力（真値）に対して対数化およびｎ乗根による処理を行うよう構成すると共に、対数変換後の相関器出力値（対数値）を巡回積分することで遅延プロファイルを生成するようにしたものである。
【００３０】
この実施形態３では、相関器として１シンボル長のタップ数を持つ整合フィルタ（ＭＦ）４を使用しており、この整合フィルタ４は真値により相関値を出力する。また、実施形態１における非線形処理部２が対数変換部５に置き換えられている。整合フィルタ４の相関器出力値（真値）はこの対数変換部５で対数値に対数変換され、その後、この相関器出力値（対数値）は対数加算部６により遅延プロファイルメモリ７の格納データと対数加算（対数同士の加算）されることで、決められた回数分の巡回積分が行われて、遅延プロファイルメモリ７において遅延プロファイルが生成される。
【００３１】
かかる構成とすることにより、遅延プロファイルメモリ７に格納する相関値データ（遅延プロファイル）等として、相関器出力値を真値で扱う場合と同等のダイナミックレンジを必要とする場合でも、対数変換後の相関器出力値（対数値）のビット数を減らすことができ、よって回路規模が小さくなる。
【００３２】
〔実施形態４〕
図４には本発明の実施形態４としてのサーチ装置の構成が示される。この実施形態４は、図３に示すようにパイロット信号（既知データ）が情報データの間に等間隔で挿入されている信号フォーマットの入力信号に対して拡散コード系列の入力タイミングのサーチを行うものである。
【００３３】
図３において、この信号フォーマットでは、４つのパイロット信号Ｐ１〜Ｐ４で１つのパイロットブロックが構成されており、このパイロットブロックが情報データを挟んで等間隔に連続して配置されているものであり、例えば各パイロット信号Ｐ１、Ｐ２、Ｐ３、Ｐ４間の時間間隔は１２５μＳ、各パイロットブロック間の時間間隔は６２５μＳとなっている。かかる信号フォーマットでは、１つのパイロットブロック内の各パイロット信号Ｐ１、Ｐ２、Ｐ３、Ｐ４では時間間隔が小さいため位相回転等の影響が少ないのでこれらを電圧加算（振幅合成）して１つの相関値データとすることができるが、各パイロットブロック間では時間間隔が大きいため位相回転等の影響を受ける可能性があるので、各パイロットブロック同士のデータは電圧加算することは適当でなく、そのため２乗演算して電力値に変換して電力加算とすることが必要である。
【００３４】
すなわち、サーチ装置は、このような信号フォーマットの入力信号に対して、連続するパイロット信号Ｐ１〜Ｐ４から相関値を検出し電圧加算を行って相関器出力値（真値）とする。そして、情報データを挟んだパイロットブロック同士では、各パイロットブロックの相関器出力値（真値）に対して２乗演算を施して電力値に変換した後に、それら各パイロットブロックの相関器出力値の２乗値同士を加算（電力加算）する。このように、連続するパイロット信号の相関値の電圧加算（振幅合成）を行うことにより大幅にＳ／Ｎの向上が図れ、そのため、巡回積分の回数を減らすことや、受信レベルがより低着信の状態においてサーチ動作が可能となる。
【００３５】
図４に示した実施形態４の構成は、上述のサーチ動作を実現するものある。図３の信号フォーマットの例では４シンボルのパイロット信号Ｐ１〜Ｐ４が連続しているので、実施形態４の相関器である整合フィルタ８では４シンボルの電圧加算（振幅合成）を行って相関器出力値として出力するよう構成してある。
【００３６】
その後、この整合フィルタ８からの相関器出力値に対して、連続しないパイロットブロックとの電力加算のために、乗算器９で２乗演算を施して電力値に変換する。この２乗演算により電力値データのビット数が増大することになるが、本発明では、この電力値に対してさらに対数変換部５で常用対数変換処理を行って常用対数化を行い、それにより電力値データのビット数の削減を実行している。
【００３７】
例えば、整合フィルタ８の相関器出力値が１６ビット幅であった場合は、２乗演算によリ３２ビットになり、このビット数の増大による回路規模の増大や処理速度の低下などその後の回路部分におけるインパクトはかなり大きいと言える。しかし、この実施形態４のように常用対数化を行うと、３２ビットと同じダイナミックレンジをわずか８ビット（但し、分解能を０．３７５dBとした場合）で実現することができる。
【００３８】
常用対数化した電力値は、前述の実施形態３と同様に、対数加算部７と遅延プロファイルメモリ７を用いて巡回積分し、その結果として得られる遅延プロファイルは遅延プロファイルメモリ７に格納する。
【００３９】
〔実施形態５〕
図５には本発明の実施形態５としてのサーチ装置の構成が示される。
実施形態４においては、１つのパイロットブロックにおける連続するパイロット信号Ｐ１〜Ｐ４から相関値を検出して電圧加算を行い、さらに情報データを挟んだパイロットブロック同士では２乗演算を施してそれらの２乗演算データ同士は電力加算としているが、この実施形態５（図５）は連続するパイロット信号Ｐ１〜Ｐ４に対して、実施形態４での電圧加算に換えて、絶対値加算（各パイロット信号Ｐ１〜Ｐ４の相関値の絶対値を求めて加算）を行い、情報データを挟んだパイロットブロック同士では、実施形態４と同様に、２乗演算を施して電力加算とするものである。
【００４０】
この実施形態５では、絶対値加算した相関器出力値を、実施形態４と同様に、電力値に変換した後で、対数変換部５により対数化を行い、データのビット数の削減を実行している。
【００４１】
〔実施形態６〕
図６には本発明の実施形態６としてのサーチ装置が示される。
実施形態４の構成では、相関器出力値を２乗演算後に対数化しているが、図６に示すように、この実施形態６の構成では、整合フィルタ８の相関器出力値をまず対数変換部１０で対数変換し、その変換された相関器出力値（対数値）に対してビットシフトを行うことで電力値に変換している。このように、整合フィルタ８での電圧加算（振幅合成）後すぐにその相関器出力値の対数化を行うと、真値の２乗演算は対数では単純な２倍演算となりこの２倍演算はビットシフトのみで実現できるので、電力値の演算をビットシフトで実現可能となる。よって、本構成により真値の２乗演算という回路規模や動作速度的にも非常に不利な演算を、ビットシフトのみを行う単純な回路で実現できるため、回路規模の大幅な削減が可能となる。
【００４２】
〔実施形態７〕
図７には本発明の実施形態７としてのサーチャ装置の構成が示される。図８はこの実施形態７のサーチャ装置が適用されるＣＤＭＡ線形受信装置を示すものであり、ＡＧＣ（自動利得制御）機能を備えている。
【００４３】
図８において、５１は無線受信波の雑音周波数を除く帯域フィルタ、５２は無線受信波を線形増幅する線形増幅器、５３は無線受信波を中間周波数帯へ変換する周波数変換器、５４は中間周波数帯におけるＡＧＣ（自動利得制御）を行うための可変減衰器、５５は受信波をＩチャネルとＱチャネルに復調する直交復調器、５６と５７はＩチャネルデータとＱチャネルデータとをそれぞれＡ／Ｄ変換して逆拡散部に出力するＡ／Ｄ変換器、５８はＩチャネルデータとＱチャネルデータとの振幅値に基づいて可変減衰器５４のゲイン（減衰率）を制御するための制御電圧を発生するＡＧＣ制御部、５９はＩチャネルデータとＱチャネルデータを入力信号として受信波の拡散コード系列の同期をとるためのタイミング検出をするサーチ装置である。
【００４４】
この図７に示す線形受信装置においては、Ａ／Ｄ変換器５６、５７のダイナミックレンジを十分生かすために、Ａ／Ｄ変換器５６、５７への入力を一定にする目的でＡＧＣ機能を有しており、この構成例では中間周波数（ｌＦ）帯においてＩＦ−ＡＧＣを有している構成としている。すなわち、このＡＧＣ機能では、Ａ／Ｄ変換器５６、５７の出力値のレベルをＡＧＣ制御部５８で検出し、この出力レベルが無線受信波の受信レベルの大小にかかわりなくほぼ一定になるように、可変減衰器５４のゲインを調整している。
【００４５】
一方、サーチ装置５９に入力される入力信号は、ＡＧＣ機能のゲインを可変することで一定レベルとなったものが入力されている。この結果、ＡＧＣを持つ受信装置におけるサーチ装置５９の相関器出力値は、仮に相関値が同じ値であったとしても、その相関値を検出した時の可変減衰器５４のゲインが異なっている場合には、実質的には同じ大きさの相関値とはいえないことになる。
【００４６】
特に、これまで示してきた構成では、Ｓ／Ｎ比の向上を目的として巡回積分を行っているが、この積分動作を行う際の相関値を求めた時のＡＧＣのゲインがそれぞれ違っている可能性があり、よってこの積分動作を行う際には、ＡＧＣのゲインの違いをキャンセルする必要がある。すなわち、可変減衰器５４で受信波に乗じたゲイン値で相関値を除算することで、相関値からＡＧＣの影響をなくしている。このように、このゲインのキャンセル動作のためには、相関値を真値で扱う場合には、通常、乗算および除算が必要となる。一方、このキャンセル動作のための乗算および除算演算は、相関値を対数化することで加減算にすることができる。
【００４７】
図８に示す実施形態７は、かかるＡＧＣのゲインのキャンセル機構を備えたサーチ装置である。図８において、入力信号は前述した４シンボル分の整合フィルタ８に入力され、その相関器出力値は対数変換＆２乗演算部１０で対数変換され更に２乗演算されて、ＡＧＣゲインのキャンセルを行うキャンセル部１２に入力される。このキャンセル部では、相関器出力値の２乗値（対数）に対してＡＧＣのゲイン（対数）を加減算することで、前述した真値における乗除算を実現して、相関値におけるＡＧＣゲインの影響をキャンセルしている。このキャンセル部１２の出力は対数加算部６に入力されて、遅延プロファイルメモリ７の格納データと巡回積分されて遅延プロファイルが生成され、これが遅延プロファイルメモリ７に格納される。１３は制御電圧／ゲイン変換部であり、この変換部１３はＡＧＣ制御部５８からのＩＦ−ＡＧＣ制御電圧をＩＦ−ＡＧＣゲインに変換してキャンセル部１２に入力する。
【００４８】
このように、この実施形態７では、相関値におけるＡＧＣゲインの影響を除去したうえで相関値の巡回積分を行うようにしているので、受信装置の持つＡＧＣ機能のためにサーチ装置の動作が望ましくない影響を受けることを防止できる。さらに、相関器出力値を対数化してからＡＧＣゲインのキャンセル演算を行っているので、その演算を単純な加減算で実現でき、よって回路規模、消費電力の削減が図られている。
【００４９】
〔実施形態８〕
図９には本発明の実施形態８としてのサーチ装置が示される。
前述してきた本発明によるサーチ装置の構成では、相関器出力値の対数変換回路および対数加算回路が必要となる．これら変換および演算動作は通常の加減算や乗除算で実現しにくいものである。そこで図９に示す実施形態８では、メモリテーブルを用いてこれらの演算処理を行うようにしている。
【００５０】
すなわち、図９において、整合フィルタ８からの相関器出力値（真値）を変換テーブル１４に入力する。この変換テーブル１４は、相関器出力値（真値）の各値に対してその値を対数変換かつ２乗演算した値を対応テーブルの形で予め対応づけて記憶したメモリからなり、整合フィルタ８からの相関器出力値（真値）をアドレス入力として、その相関器出力値に対応した変換値（対数）を対数加算テーブル１５に出力する。この対数加算テーブル１５もまた、変換テーブル１４からの相関値（対数）と遅延プロファイルメモリ７からの出力（対数）との各組合せに対して、その両者の対数加算値を対応テーブルの形で予め対応づけて記憶したメモリからなり、変換テーブル１４からの相関値（対数）と遅延プロファイルメモリ７からの出力（対数）とをアドレス入力として、その対数加算値をデータ出力するようになっている。
【００５１】
〔実施形態９〕
図１０には本発明の実施形態９として、上述した各サーチ装置に用いられる対数変換＆２乗演算を行う変換部分の構成例が示される。
上述の実施形態８のメモリテーブルを用いて対数変換を行う方法は、装置を比較的簡単に実現できる方法として有用ではあるが、一方、メモリの回路規模および動作速度の点においては不利である。そこで、この実施形態９では図１０に示す構成でロジックによる対数変換を行わせている。
【００５２】
この実施形態９は、１６ビットの整合フィルタ出力（真値の振幅値）を８ビットの電力値（対数）に変換する回路の構成例であり、２５６個の比較器３２1 〜３２256 と２５６個の定数テーブル（図示しない）により構成されている。
【００５３】
整合フィルタからの相関器出力値（８ビットの真値データ）を絶対値変換部３１に入力してその絶対値を求め、その絶対値出力を比較器３２1 〜３２256 のＡ入力端子に入力する。各比較器３２1 〜３２256 のＢ入力端子には、定数テーブル（図示しない）からそれぞれ定数Ｘ1 〜Ｘ256 が入力されている。各比較器３２1 〜３２256 はＡ入力とＢ入力の大小比較を行って、Ａ入力がＢ入力よりも大きいときに“１”を加算器３３に出力する。加算器３３は各比較器３２1 〜３２256 からの“１”出力を加算して、２乗演算した相関値を対数値として出力する。
【００５４】
各定数Ｘ1 〜Ｘ256 は、相関器出力値（１６ビットの真値）を２乗演算した値を、対数変換後のデータ幅である８ビットに対応する２５６ステップの対数値に変換する際における、各ステップに対応する真値の閾値（ステップの上限値）に対応するものであり、このステップは相関器出力値が小さい時はステップ幅（真値）が小さく、相関器出力値が大きくなるに従って対数関数的にステップ幅（真値）が大きくなっている。具体的には、この実施形態９の構成では、０．４dB／ステップとして１０２dBのダイナミックレンジを持つようにしている。
【００５５】
〔実施形態１０〕
図１１には本発明の実施形態１０として、上述したサーチ装置に用いられる対数変換＆２乗演算を行う変換部分の他の構成例が示される。上述の実施形態９の構成では、対数化の精度を上げるためには、対数化したデータのビット数分の数だけ比較器が必要となる。そこで、図１１に示すように、比較器の数をほぼ半分の（１２８＋１）個にし、最上段の比較器３４により、入力された相関器出力値（真値）が対数値の半分（Ｙ128 ）より上か下かの判断を行わせ、その結果により各比較器３２1 〜３２256 のＢ入力端子に入力する定数Ｘ1 〜Ｘ128 を選択器３６により選択する。また、比較器３４により対数値の上半分と判断された場合には、選択器３５で対数値１２８を選択して加算器３８により加算器３７の出力（対数値）に加算し、一方、対数値の下半分と判断された場合には加算する対数値を０とすることで、０〜２５５の数値範囲の対数値出力を実現している。
【００５６】
この各定数切換えは、相関器出力値（真値）を対数幅の間隔（例えば０．４dB／ステップ）でＹ0 〜Ｙ255 の２５６ステップに分け、入力された相関器出力値（真値）が対数値の下半分であった場合にはＹ0 〜Ｙ127 を、また上半分であった場合にはＹ128 〜Ｙ255 をそれぞれ定数Ｘ1 〜Ｘ128 として用いるものである。
【００５７】
この実施形態１０の構成により、前述の実施形態９に比べて比較器の数がほぼ半分になる。
【００５８】
図１２の実施形態の構成も同様な考え方に基づくものであり、相関器出力値（真値）を４分割して比較する定数を選択するようにし、比較器の数を前述の実施形態９に比べてほぼ１／４にしたものである。
【００５９】
すなわち、３つの比較器３４1 〜３４3 で相関器出力値が４分割した範囲の何れに属するかを判断し、その判断結果に応じて、比較器３２1 〜３２63に入力する定数Ｘ１〜Ｘ63の値を切り換えるとともに、加算器３９の出力値に加算する対数値を選択器４１で０、６４、１２８、１９２の中から選択する。また４分割した各範囲での相関器出力値を比較器３２1 〜３２63で検出して、加算器３９で加算して対数値とし、それに前述の対数値０、６４、１２８または１９２を加算することで、最終的な０〜２５５の範囲の対数値出力を得る。
【００６０】
〔実施形態１１〕
図１３、図１４は本発明の実施形態１１を説明するための図であり、図１３は対数加算アルゴリズムの例を示し、図１４はこの対数加算アルゴリズムの原理を説明するためのテーブルである。
【００６１】
前述の実施形態８のメモリテーブルを用いて対数加算を行う方式では、メモリの回路規模および動作速度の点において不利である。そこで、この実施形態１１では、図１３に示すアルゴリズムに従い対数加算を行わせるものである。
【００６２】
例えば、対数値を０．４dB／ステップとして対数化を行っている場合（０．４dBの分解能の場合）、対数加算では、ある値Ａ（dB）とある値Ｂ（dB）を加算した場合、ＡとＢとの値の差が１２．８dBより大きかった場合、加算結果はほぼ大きい方の値と同じになってしまう。よってＡとＢとの値の差Δが１２．８dB（３２）より小さい時のみ、その差Δがいくつかを計算し、その差Δに応じて決められる定数δを大きい値の方に加算してやれば良い。
【００６３】
図１４はかかる関係を表に示したものであり、この図１４の表によれば、Ａ（dB）とＢ（dB）の差Δ（dB）の大きさに応じて、所定の定数δをＡとＢのうちの大きい方に加算することで、Ａ＋Ｂ（dB）の値を求めることができることが分かる。なお、この表中の括弧（ ）中の値はハードウェア上の値を表しており、１ステップ＝０．４dBである。
【００６４】
図１３の対数加算アルゴリズムでは、ＡとＢの大小比較を行い（ステップＳ１）、例えばＡ＞Ｂの時には、その差Ｙ（＝ΔdB）をＹ＝Ａ−Ｂで求め（ステップＳ２）、この差Ｙが３２以上であれば、大きい方の値Ａを加算結果の対数値Ｃ（＝Ａ＋Ｂ）とし、３２以下であれば、その値に応じて、大きい方の値Ａに所定の定数δを加算して、加算結果の対数値Ｃとする（ステップＳ７〜Ｓ１４）。また、Ａ＝Ｂの時には、ＡまたはＢに８を加算して、加算結果の対数値Ｃとする（ステップＳ３）。また、Ａ＜Ｂの時には、大きい方の値としてＢを用いることを除いては上述のステップＳ２、Ｓ５〜Ｓ１４と同様のことを行って、加算結果の対数値Ｃを求める（ステップＳ４、Ｓ１５〜Ｓ２４）。
【００６５】
〔実施形態１２〕
図１５、図１６にはそれぞれ本発明の実施形態１２として、上述したサーチ装置に用いられる対数加算を行う回路部分を、ロジック回路による対数加算で行う回路で構成する場合の例が示される。これらの回路は、図１３のアルゴリズムを実際のハードウェア構成にしたものである。図１５と図１６の回路は基本的には同じものであるが、図１５の構成の方が若干複雑な構成となるが、持つメモリの量（２５６ビット）が少なく、図１６の方が構成が単純であるが図１５の構成より若干メモリ量（２０４８ビット）が増える構成となっている。いずれの構成にしても回路規模は小規模ですむものである。
【００６６】
具体的には、図１５に示す対数加算回路では、図１３におけるステップＳ１の大小比較を比較器６１で行い、その比較結果に応じて、スイッチ部６２で、入力信号ＡとＢがＡ＞ＢであればＡ＝Ｘ、Ｂ＝Ｙに、Ａ＜ＢであればＡ＝Ｙ、Ｂ＝Ｘとなるように、その出力を切り換えることで、ステップＳ５〜Ｓ１４とステップＳ１５〜Ｓ２４との流れの切り換えに相当する処理を行っている。そして、減算器６３で入力ＡとＢの差をとる（ステップＳ５、Ｓ４に相当する処理）。この差が３２より大きければ、ＡとＢのうちの大きい方（＝Ｘ）を加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６５、６９を切り換える。この差が３２以下であればその差の値（０〜３１）に応じてＲＯＭ６７から定数δを読み出し、これを入力ＡとＢのうちの大きい方（＝Ｘ）に加算器６０で加算して加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６５、６９を切り換える。また、Ａ＝Ｂである時には入力Ａに加算器６８で８を加算した値を選択して加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６９を切り換える。
【００６７】
さらに図１６に示す対数加算回路では、上述の減算器６３以降の処理を行う回路部分をＲＯＭテーブル７１に置き換えて処理を行っているものである。
【００６８】
【発明の効果】
以上説明した様に、本発明によりサーチャー機能においてそのダイナミックレンジを犠牲にすることなくビット数を減らすことが可能となり、回路規模、動作速度および消費電力の点で有利なサーチャーを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１としてのサーチ装置の構成例を示す図である。
【図２】本発明の実施形態３としてのサーチ装置の構成例を示す図であり、相関器として整合フィルタを用い巡回積分を行わせた時の構成例である。
【図３】パイロット信号を用いて電力合成を行う方式で用いる信号フォーマット例を示す図である。
【図４】本発明の実施形態４としてのサーチ装置の構成例を示す図であり、パイロット信号相関値の電圧加算を行う構成例である。
【図５】本発明の実施形態５としてのサーチ装置の構成例を示す図であり、パイロット信号相関値の絶対値合成を行う構成例である。
【図６】本発明の実施形態６としてのサーチ装置の構成例を示す図であり、ビットシフトによる電力値変換を行う構成例である。
【図７】本発明の実施形態７としてのサーチ装置の構成例を示す図であり、ＩＦ−ＡＧＣゲインのキャンセル機能付きサーチ装置の構成例である。
【図８】ＩＦ−ＡＧＣ機能を備えた受信機の構成例を示す図である。
【図９】本発明の実施形態８としてのサーチ装置の構成例を示す図であり、対数変換部分をメモリテーブルとした構成倒である。
【図１０】本発明の実施形態９としてのサーチ装置における対数変換部分の構成例を示す部分であり、ロジックによる対数変換を行う構成例１である。
【図１１】本発明の実施形態１０としてのサーチ装置における対数変換部分の他の構成例を示す部分であり、ロジックによる対数変換を行う構成例２である。
【図１２】本発明の実施形態１０としてのサーチ装置における対数変換部分のまた他の構成例を示す部分であり、ロジックによる対数変換を行う構成例３である。
【図１３】本発明の実施形態１１としてのサーチ装置における対数加算処理のアルゴリズム例を示す図である。
【図１４】本発明の実施形態１１としてのサーチ装置における対数加算処理のアルゴリズムを説明するためのテーブルであり、０．４dBステップでの対数加算例（ＡdB＋ＢdB）を示している。
【図１５】本発明の実施形態１２としてのサーチ装置における対数加算器の構成例を示すものであり、図１３の対数加算アルゴリズムをハードウェア・ロジック回路で実現した場合の構成例１である。
【図１６】本発明の実施形態１２としてのサーチ装置における対数加算器の他の構成例を示すものであり、図１３の対数加算アルゴリズムをハードウェア・ロジック回路で実現した場合の構成例２である。
【図１７】ＣＤＭＡ方式の基本的な構成概念を説明するための図である。
【図１８】サーチ装置の従来例を示す図である。
【符号の説明】
１ 相関器
２ 非線形処理部
３、７ 遅延プロファイルメモリ
４ １シンボル分の整合フィルタ（マッチド・フィルタ）
５ 対数変換部
６ 対数加算部
８ ４シンボル分の整合フィルタ
９ 電力変換部
１１ ビットシフト回路
１２ ＡＧＣゲインのキャンセル部
１３ ＩＦ−ＡＧＣの制御電圧／ゲイン変換部
１４ 対数変換・電力変換テーブル
１５ 対数加算テーブル
３１ 絶対値変換部
３２、３４ 比較器
３３、３７、３８、３９、４０ 加算器
３５、３６、４１、４２ 選択器
５１ 帯域フィルタ
５２ 線形増幅器
５３ ミキサ（周波数変換器）
５４ ＡＧＣ用の可変減衰器
５５ 直交復調器
５６、５７ Ａ／Ｄ変換器
５８ ＡＧＣ制御部
５９ サーチャー（サーチ装置）
６０、６８ 加算器
６１、６４ 比較器
６２ スイッチ部
６３ 減算器
６６ 符号反転器
６７ ＲＯＭ
６５、６９ セレクタスイッチ
７１ ＲＯＭ
【発明の属する技術分野】
本発明は、ＣＤＭＡ受信装置において受信信号中の拡散コード系列との同期タイミングをサーチするサーチ装置（サーチャー）に関する。
【０００２】
直接拡散符号分割多元接続（ＤＳ−ＣＤＭＡ）方式等のＣＤＭＡ方式を移動通信に適用した場合、パス検出を行って逆拡散コードのタイミングを検出するためのサーチャー機能は、受信装置において必須の機能である。このサーチャー機能を実現するにあたっては、相関器出力から得られる相関値情報のビット数の削減を図るとともに、そのダイナミックレンジを従来と同様もしくはそれ以上に拡大しつつできることが必要とされている。
【０００３】
【従来の技術】
図１７には移動体通信等で用いられる符号分割多元接続（ＣＤＭＡ）方式の構成概念が示される。図示するように、送信側では、情報データ（例えば１０ｋbps のレート）を変調器８１を用いて拡散コード系列（例えば１Ｍcps のレート）で変調してスペクトル拡散を行い、送信機８２で無線送信する。受信側では、スペクトル拡散された無線波を受信機８５で受信し、拡散コード発生器８７で発生した送信側と同じパターンの拡散コード系列を、逆変調器８６により受信波に乗じることで逆拡散を行って元の情報データを復調する。この逆拡散を行う際、拡散コード発生器８７で発生した拡散コード系列と受信波中の拡散コード系列との同期をとるために、サーチ装置８８は受信波中の拡散コード系列の入力タイミングを検出し、拡散コード発生器８７に対してその発生する拡散コード系列が受信波中の拡散コード系列と同期するようその発生タイミングを指示する。
【０００４】
図１８にはこのサーチ装置８８の構成例が示される。図示するように、入力信号（例えば８ビット並列信号）はまず相関器９０に入力される。相関器９０は、入力信号が逐次に入力される多段のシフトレジスタ９１と、拡散コード系列の一部（例えばパイロット信号）を記憶するメモリ９２と、シフトレジスタ９１の出力系列とメモリ９２の出力系列とを各チップ毎に比較（具体的には排他的論理和演算）して両者が一致した時に“Ｈ”レベル信号を出力する比較器９３と、各比較器９３の出力を加算する加算器９４とからなる。この相関器９０は、逐次に入力される受信波中の拡散コード系列がメモリ９２にセットされている拡散コード系列（一部）と一致した時にその出力として最大振幅を出力するものであり、それにより受信波中の拡散コード系列の入力タイミングを検知する。
【０００５】
相関器９０の出力値（例えば１０ビット）は次に乗算器９５により２乗計算されて電力値（例えば２０ビット）に変換され、加算器９６を介して遅延プロファイルメモリ９７に遅延プロファイルとして格納される。この遅延プロファイルデータは、逐次に入力される電力値が加算器９６で巡回積分により累積加算されることで生成される。
【０００６】
【発明が解決しようとする課題】
従来のサーチ装置においては、相関器９０の出力以降、データは真値で扱われている。このため、例えば１０ビットの相関値を電力のディメンジョンに変換（２乗演算）すると、２０ビットにデータ幅が拡大することになる。この結果、演算の回路規模が増大すると共に、演算速度が低下する。また遅延プロファィルを格納しておくためのメモリ量も増大する。
【０００７】
このため、従来は、例えば２０ビットに拡大したデータ幅の下位１０ビットを削除して上位１０ビットだけで処理を行うなどしてデータ幅を縮小していたが、この場合には必然的にデータのダイナミックレンジが小さくなってしまうという問題がある。
【０００８】
また、たとえ２０ビットのデータ幅においても、データのダイナミックレンジは６０デシベル（dB）しかなく，さらにダイナミックレンジを拡大できる手法が望まれる。
【０００９】
また、同様の問題は、相関器出力値を電力変換して処理する場合だけでなく、相関器出力値をそのまま利用してサーチ動作を行うような場合についても言えるものであり、相関器出力値を、少ないデータ幅でかつダイナミックレンジを広くとれるようにしてサーチ動作に利用できることが必要とされている。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、サーチ動作において用いる相関値の情報を非線形処理するという着想に基づき、真値としてデータを扱うのと同等もしくはそれ以上に相関値のダイナミックレンジを拡大すると共にそのビット数の削減を図ることを目的とする。
【００１１】
【課題を解決するための手段および作用】
上述の課題を解決するために、本発明においては、第１の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値もしくはそれに相応する値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、このデータを用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１２】
また本発明においては、第２の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、このデータを用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１３】
また本発明においては、第３の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする変換手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１４】
また本発明においては、第４の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、この相関器出力値を電力値に変換する電力値変換手段と、該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変化手段とを備え、該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ動作に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１５】
また本発明においては、第５の形態として、拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、該相関器出力値をより小さいデータ幅の値に非線形処理する非線形処理手段と、該非線形処理された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置が提供される。
このサーチ装置によれば、サーチ処理に用いる相関値情報を、真値としてデータを扱うのと同等もしくはそれ以上にダイナミックレンジを拡大しつつ、データ幅（ビット数）の削減を図ることができ、この相関値情報を用いてサーチ処理を行うことで、回路規模の削減や演算速度の向上が可能となる。
【００１６】
上述の各形態において、非線形変換手段による非線形変換は、入力信号値をその入力信号値よりも小さいデータ幅の値に対数化する処理であるように構成できる。
このように対数やＸ1/n （ｎ乗根）等による処理をする。対数については底は限定しないが、底によりダイナミックレンジが変わる。代表的な底として１０．ｅ（２．７１８２）等があり、値が大きい程ダイナミックレンジが広くなる。
【００１７】
また上述の各形態において、該非線形変換手段による非線形変換は、入力信号値をその入力信号値よりも小さいデータ幅の値に常用対数化する処理であり、該電力値変換手段は真値の２乗演算を対数値のビットシフトにより実現するように構成できる。
これにより、相関器出力値の電力変換には真値では２乗演算が必要となるところを、対数化することによりこの２乗演算が対数値での２倍演算だけとなり、この２倍演算はビットシフトで実現できるので、演算が簡単となり回路構成および回路規模の点で有利となる。
【００１８】
また上述の各形態において、該相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅合成または絶対値合成して相関器出力値とするように構成できる。
【００１９】
また上述の第３〜５の形態において、受信信号の信号フォーマットは、既知データである複数シンボルのパイロット信号が情報データ中に周期的に挿入されているものであり、該相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅加算または絶対値加算して相関器出力値とするように構成したものであり、該相関器における振幅合成または絶対値合成により受信信号中の隣り合うパイロット信号に対しては真値において加算し、情報データを挟んだパイロット信号のブロック同士においては２乗演算による電力変換を施して、対数加算手段で電力加算による巡回積分を行わせるように構成できる。
この連続するパイロット信号の振幅または絶対値合成により大幅にＳ／Ｎ比の向上が図れ、巡回積分の回数の削減や受信レベルの低着信状態でのサーチ動作の可能化を図れる。また、巡回積分を電力加算により行って位相回転等の影響をなくすことができる。
【００２０】
また上述の各形態において、適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするように構成できる。
このように、対数化することによりゲインのキャンセルを加減算で行うことが可能となり、回路規模、消費電力の削減が図られる。
【００２１】
また上述の各形態において、前記の非線形変換および／または電力値変換の演算をメモリテーブルを用いて処理するように構成できる。
対数変換および対数加算等の対数における演算は一般に複雑な回路となるが、これをメモリテーブルを用いた簡単な回路で処理できる。
【００２２】
また上述の各形態において、該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成するようにできる。
この回路では、真値による入力信号の値に応じてその値に応じた比較器（例えば閾値がその値以下の全ての比較器）から出力信号が出され、その出力信号を加算することで対数化された信号を得ることができる。このようなロジックによる対数変換を行うようにすることで、上述のメモリテーブルを用いて対数変換を行うものに比べて、回路規模の点で有利となる。
さらに、この非線形変換手段は、真値による入力信号をＮ分割して、入力された入力信号がそのいずれの範囲に属するかを判断する判断手段と、その判断結果に応じて各比較器に入力する閾値を切り換える切換え手段と、その判断結果に応じて加算器の出力信号に所定の対数値を加算する加算手段とを更に備える形に構成できる。
このように判断手段により入力信号がＮ分割した何れの範囲に属するかを判定し、その範囲に応じて比較器の閾値を変えてやることで、閾値を前述の場合に比べてほぼ１／Ｎにすることができる。
このように、前述のロジックによる対数変換の構成は、対数化の精度を上げるに従い比較器の数が増え回路規模が大きくなっていく問題点があるが、この構成とすることで比較器の数を減らし回路規模の削減を図ることができる。
【００２３】
また上述の各形態において、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うように構成できる。
対数変換および対数加算等の対数における演算は一般に複雑な回路となるが、かかる対数加算アルゴリズムに従い対数加算を行わせると、回路規模を削減することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の種々の実施形態を説明する。
〔実施形態１〕
図１に本発明の実施形態１としてのサーチ装置の構成例を示す。相関器１には受信機で受信された受信信号（入力信号）が逐次に入力され、前述したように、その入力信号中の拡散コード系列と相関器１に予めセットされている拡散コード系列（一部）との相関が演算されて、その演算結果の相関値が出力される。
【００２５】
通常、この相関器出力値は真値である。なおここでは、真値とはそれが取りうる最大値／最小値の間のいずれの箇所においても同じ数値幅を単位として増減する値をいうものとする。かかる真値である相関器出力値を、広いダイナミックレンジに対応させる場合には、非常に多くのビット数を必要とする。そのため、遅延プロファィルメモリ３のビット数が増え回路規模の増大が起こる。
【００２６】
そこで図１に示すように、相関器出力値を非線形処理部２で非線形処理して相関器出力値のビット数よりも少ないビット数からなる非線形値に変換し、データのビット数の削減を図っている。この非線形値とは、例えば対数値などのようなもので、その取りうる最大値／最小値の間の各箇所に応じて増減の単位である数値幅（ステップ幅）が異なるような値である。対数値の場合には例えば０．４dB／ステップなどのようにして、その値が小さい時は増減の単位である数値幅が小さく（狭く）、その値が大きい時にはその数値幅も大きく（広く）なる。
【００２７】
〔実施形態２〕
実施形態２は、実施形態１における非線形処理方法の具体例として、相関器出力値（真値）に対して対数化およびｎ乗根による処理を行うよう構成したものであり、実施形態１における非線形処理部２が対数変換部に置き換えられる（図示しない）。その他の構成は図１に示した実施形態１と同様とする。
【００２８】
この実施形態２の対数変換部における対数化にあたっては、対数の底の値は何でも良いが、底が大きい程ダイナミックレンジが大きくなる。但し、あまり大きな底での変換を行うと、真値の値が大きい時に分解能によっては、真値同士の比較にあたって、その大小の区別ができなくなる場合があるので、注意が必要である。
【００２９】
〔実施形態３〕
図２には本発明の実施形態３としてのサーチ装置の構成例が示される。この実施形態２は、実施形態１における非線形処理方法の具体例として、相関器出力（真値）に対して対数化およびｎ乗根による処理を行うよう構成すると共に、対数変換後の相関器出力値（対数値）を巡回積分することで遅延プロファイルを生成するようにしたものである。
【００３０】
この実施形態３では、相関器として１シンボル長のタップ数を持つ整合フィルタ（ＭＦ）４を使用しており、この整合フィルタ４は真値により相関値を出力する。また、実施形態１における非線形処理部２が対数変換部５に置き換えられている。整合フィルタ４の相関器出力値（真値）はこの対数変換部５で対数値に対数変換され、その後、この相関器出力値（対数値）は対数加算部６により遅延プロファイルメモリ７の格納データと対数加算（対数同士の加算）されることで、決められた回数分の巡回積分が行われて、遅延プロファイルメモリ７において遅延プロファイルが生成される。
【００３１】
かかる構成とすることにより、遅延プロファイルメモリ７に格納する相関値データ（遅延プロファイル）等として、相関器出力値を真値で扱う場合と同等のダイナミックレンジを必要とする場合でも、対数変換後の相関器出力値（対数値）のビット数を減らすことができ、よって回路規模が小さくなる。
【００３２】
〔実施形態４〕
図４には本発明の実施形態４としてのサーチ装置の構成が示される。この実施形態４は、図３に示すようにパイロット信号（既知データ）が情報データの間に等間隔で挿入されている信号フォーマットの入力信号に対して拡散コード系列の入力タイミングのサーチを行うものである。
【００３３】
図３において、この信号フォーマットでは、４つのパイロット信号Ｐ１〜Ｐ４で１つのパイロットブロックが構成されており、このパイロットブロックが情報データを挟んで等間隔に連続して配置されているものであり、例えば各パイロット信号Ｐ１、Ｐ２、Ｐ３、Ｐ４間の時間間隔は１２５μＳ、各パイロットブロック間の時間間隔は６２５μＳとなっている。かかる信号フォーマットでは、１つのパイロットブロック内の各パイロット信号Ｐ１、Ｐ２、Ｐ３、Ｐ４では時間間隔が小さいため位相回転等の影響が少ないのでこれらを電圧加算（振幅合成）して１つの相関値データとすることができるが、各パイロットブロック間では時間間隔が大きいため位相回転等の影響を受ける可能性があるので、各パイロットブロック同士のデータは電圧加算することは適当でなく、そのため２乗演算して電力値に変換して電力加算とすることが必要である。
【００３４】
すなわち、サーチ装置は、このような信号フォーマットの入力信号に対して、連続するパイロット信号Ｐ１〜Ｐ４から相関値を検出し電圧加算を行って相関器出力値（真値）とする。そして、情報データを挟んだパイロットブロック同士では、各パイロットブロックの相関器出力値（真値）に対して２乗演算を施して電力値に変換した後に、それら各パイロットブロックの相関器出力値の２乗値同士を加算（電力加算）する。このように、連続するパイロット信号の相関値の電圧加算（振幅合成）を行うことにより大幅にＳ／Ｎの向上が図れ、そのため、巡回積分の回数を減らすことや、受信レベルがより低着信の状態においてサーチ動作が可能となる。
【００３５】
図４に示した実施形態４の構成は、上述のサーチ動作を実現するものある。図３の信号フォーマットの例では４シンボルのパイロット信号Ｐ１〜Ｐ４が連続しているので、実施形態４の相関器である整合フィルタ８では４シンボルの電圧加算（振幅合成）を行って相関器出力値として出力するよう構成してある。
【００３６】
その後、この整合フィルタ８からの相関器出力値に対して、連続しないパイロットブロックとの電力加算のために、乗算器９で２乗演算を施して電力値に変換する。この２乗演算により電力値データのビット数が増大することになるが、本発明では、この電力値に対してさらに対数変換部５で常用対数変換処理を行って常用対数化を行い、それにより電力値データのビット数の削減を実行している。
【００３７】
例えば、整合フィルタ８の相関器出力値が１６ビット幅であった場合は、２乗演算によリ３２ビットになり、このビット数の増大による回路規模の増大や処理速度の低下などその後の回路部分におけるインパクトはかなり大きいと言える。しかし、この実施形態４のように常用対数化を行うと、３２ビットと同じダイナミックレンジをわずか８ビット（但し、分解能を０．３７５dBとした場合）で実現することができる。
【００３８】
常用対数化した電力値は、前述の実施形態３と同様に、対数加算部７と遅延プロファイルメモリ７を用いて巡回積分し、その結果として得られる遅延プロファイルは遅延プロファイルメモリ７に格納する。
【００３９】
〔実施形態５〕
図５には本発明の実施形態５としてのサーチ装置の構成が示される。
実施形態４においては、１つのパイロットブロックにおける連続するパイロット信号Ｐ１〜Ｐ４から相関値を検出して電圧加算を行い、さらに情報データを挟んだパイロットブロック同士では２乗演算を施してそれらの２乗演算データ同士は電力加算としているが、この実施形態５（図５）は連続するパイロット信号Ｐ１〜Ｐ４に対して、実施形態４での電圧加算に換えて、絶対値加算（各パイロット信号Ｐ１〜Ｐ４の相関値の絶対値を求めて加算）を行い、情報データを挟んだパイロットブロック同士では、実施形態４と同様に、２乗演算を施して電力加算とするものである。
【００４０】
この実施形態５では、絶対値加算した相関器出力値を、実施形態４と同様に、電力値に変換した後で、対数変換部５により対数化を行い、データのビット数の削減を実行している。
【００４１】
〔実施形態６〕
図６には本発明の実施形態６としてのサーチ装置が示される。
実施形態４の構成では、相関器出力値を２乗演算後に対数化しているが、図６に示すように、この実施形態６の構成では、整合フィルタ８の相関器出力値をまず対数変換部１０で対数変換し、その変換された相関器出力値（対数値）に対してビットシフトを行うことで電力値に変換している。このように、整合フィルタ８での電圧加算（振幅合成）後すぐにその相関器出力値の対数化を行うと、真値の２乗演算は対数では単純な２倍演算となりこの２倍演算はビットシフトのみで実現できるので、電力値の演算をビットシフトで実現可能となる。よって、本構成により真値の２乗演算という回路規模や動作速度的にも非常に不利な演算を、ビットシフトのみを行う単純な回路で実現できるため、回路規模の大幅な削減が可能となる。
【００４２】
〔実施形態７〕
図７には本発明の実施形態７としてのサーチャ装置の構成が示される。図８はこの実施形態７のサーチャ装置が適用されるＣＤＭＡ線形受信装置を示すものであり、ＡＧＣ（自動利得制御）機能を備えている。
【００４３】
図８において、５１は無線受信波の雑音周波数を除く帯域フィルタ、５２は無線受信波を線形増幅する線形増幅器、５３は無線受信波を中間周波数帯へ変換する周波数変換器、５４は中間周波数帯におけるＡＧＣ（自動利得制御）を行うための可変減衰器、５５は受信波をＩチャネルとＱチャネルに復調する直交復調器、５６と５７はＩチャネルデータとＱチャネルデータとをそれぞれＡ／Ｄ変換して逆拡散部に出力するＡ／Ｄ変換器、５８はＩチャネルデータとＱチャネルデータとの振幅値に基づいて可変減衰器５４のゲイン（減衰率）を制御するための制御電圧を発生するＡＧＣ制御部、５９はＩチャネルデータとＱチャネルデータを入力信号として受信波の拡散コード系列の同期をとるためのタイミング検出をするサーチ装置である。
【００４４】
この図７に示す線形受信装置においては、Ａ／Ｄ変換器５６、５７のダイナミックレンジを十分生かすために、Ａ／Ｄ変換器５６、５７への入力を一定にする目的でＡＧＣ機能を有しており、この構成例では中間周波数（ｌＦ）帯においてＩＦ−ＡＧＣを有している構成としている。すなわち、このＡＧＣ機能では、Ａ／Ｄ変換器５６、５７の出力値のレベルをＡＧＣ制御部５８で検出し、この出力レベルが無線受信波の受信レベルの大小にかかわりなくほぼ一定になるように、可変減衰器５４のゲインを調整している。
【００４５】
一方、サーチ装置５９に入力される入力信号は、ＡＧＣ機能のゲインを可変することで一定レベルとなったものが入力されている。この結果、ＡＧＣを持つ受信装置におけるサーチ装置５９の相関器出力値は、仮に相関値が同じ値であったとしても、その相関値を検出した時の可変減衰器５４のゲインが異なっている場合には、実質的には同じ大きさの相関値とはいえないことになる。
【００４６】
特に、これまで示してきた構成では、Ｓ／Ｎ比の向上を目的として巡回積分を行っているが、この積分動作を行う際の相関値を求めた時のＡＧＣのゲインがそれぞれ違っている可能性があり、よってこの積分動作を行う際には、ＡＧＣのゲインの違いをキャンセルする必要がある。すなわち、可変減衰器５４で受信波に乗じたゲイン値で相関値を除算することで、相関値からＡＧＣの影響をなくしている。このように、このゲインのキャンセル動作のためには、相関値を真値で扱う場合には、通常、乗算および除算が必要となる。一方、このキャンセル動作のための乗算および除算演算は、相関値を対数化することで加減算にすることができる。
【００４７】
図８に示す実施形態７は、かかるＡＧＣのゲインのキャンセル機構を備えたサーチ装置である。図８において、入力信号は前述した４シンボル分の整合フィルタ８に入力され、その相関器出力値は対数変換＆２乗演算部１０で対数変換され更に２乗演算されて、ＡＧＣゲインのキャンセルを行うキャンセル部１２に入力される。このキャンセル部では、相関器出力値の２乗値（対数）に対してＡＧＣのゲイン（対数）を加減算することで、前述した真値における乗除算を実現して、相関値におけるＡＧＣゲインの影響をキャンセルしている。このキャンセル部１２の出力は対数加算部６に入力されて、遅延プロファイルメモリ７の格納データと巡回積分されて遅延プロファイルが生成され、これが遅延プロファイルメモリ７に格納される。１３は制御電圧／ゲイン変換部であり、この変換部１３はＡＧＣ制御部５８からのＩＦ−ＡＧＣ制御電圧をＩＦ−ＡＧＣゲインに変換してキャンセル部１２に入力する。
【００４８】
このように、この実施形態７では、相関値におけるＡＧＣゲインの影響を除去したうえで相関値の巡回積分を行うようにしているので、受信装置の持つＡＧＣ機能のためにサーチ装置の動作が望ましくない影響を受けることを防止できる。さらに、相関器出力値を対数化してからＡＧＣゲインのキャンセル演算を行っているので、その演算を単純な加減算で実現でき、よって回路規模、消費電力の削減が図られている。
【００４９】
〔実施形態８〕
図９には本発明の実施形態８としてのサーチ装置が示される。
前述してきた本発明によるサーチ装置の構成では、相関器出力値の対数変換回路および対数加算回路が必要となる．これら変換および演算動作は通常の加減算や乗除算で実現しにくいものである。そこで図９に示す実施形態８では、メモリテーブルを用いてこれらの演算処理を行うようにしている。
【００５０】
すなわち、図９において、整合フィルタ８からの相関器出力値（真値）を変換テーブル１４に入力する。この変換テーブル１４は、相関器出力値（真値）の各値に対してその値を対数変換かつ２乗演算した値を対応テーブルの形で予め対応づけて記憶したメモリからなり、整合フィルタ８からの相関器出力値（真値）をアドレス入力として、その相関器出力値に対応した変換値（対数）を対数加算テーブル１５に出力する。この対数加算テーブル１５もまた、変換テーブル１４からの相関値（対数）と遅延プロファイルメモリ７からの出力（対数）との各組合せに対して、その両者の対数加算値を対応テーブルの形で予め対応づけて記憶したメモリからなり、変換テーブル１４からの相関値（対数）と遅延プロファイルメモリ７からの出力（対数）とをアドレス入力として、その対数加算値をデータ出力するようになっている。
【００５１】
〔実施形態９〕
図１０には本発明の実施形態９として、上述した各サーチ装置に用いられる対数変換＆２乗演算を行う変換部分の構成例が示される。
上述の実施形態８のメモリテーブルを用いて対数変換を行う方法は、装置を比較的簡単に実現できる方法として有用ではあるが、一方、メモリの回路規模および動作速度の点においては不利である。そこで、この実施形態９では図１０に示す構成でロジックによる対数変換を行わせている。
【００５２】
この実施形態９は、１６ビットの整合フィルタ出力（真値の振幅値）を８ビットの電力値（対数）に変換する回路の構成例であり、２５６個の比較器３２1 〜３２256 と２５６個の定数テーブル（図示しない）により構成されている。
【００５３】
整合フィルタからの相関器出力値（８ビットの真値データ）を絶対値変換部３１に入力してその絶対値を求め、その絶対値出力を比較器３２1 〜３２256 のＡ入力端子に入力する。各比較器３２1 〜３２256 のＢ入力端子には、定数テーブル（図示しない）からそれぞれ定数Ｘ1 〜Ｘ256 が入力されている。各比較器３２1 〜３２256 はＡ入力とＢ入力の大小比較を行って、Ａ入力がＢ入力よりも大きいときに“１”を加算器３３に出力する。加算器３３は各比較器３２1 〜３２256 からの“１”出力を加算して、２乗演算した相関値を対数値として出力する。
【００５４】
各定数Ｘ1 〜Ｘ256 は、相関器出力値（１６ビットの真値）を２乗演算した値を、対数変換後のデータ幅である８ビットに対応する２５６ステップの対数値に変換する際における、各ステップに対応する真値の閾値（ステップの上限値）に対応するものであり、このステップは相関器出力値が小さい時はステップ幅（真値）が小さく、相関器出力値が大きくなるに従って対数関数的にステップ幅（真値）が大きくなっている。具体的には、この実施形態９の構成では、０．４dB／ステップとして１０２dBのダイナミックレンジを持つようにしている。
【００５５】
〔実施形態１０〕
図１１には本発明の実施形態１０として、上述したサーチ装置に用いられる対数変換＆２乗演算を行う変換部分の他の構成例が示される。上述の実施形態９の構成では、対数化の精度を上げるためには、対数化したデータのビット数分の数だけ比較器が必要となる。そこで、図１１に示すように、比較器の数をほぼ半分の（１２８＋１）個にし、最上段の比較器３４により、入力された相関器出力値（真値）が対数値の半分（Ｙ128 ）より上か下かの判断を行わせ、その結果により各比較器３２1 〜３２256 のＢ入力端子に入力する定数Ｘ1 〜Ｘ128 を選択器３６により選択する。また、比較器３４により対数値の上半分と判断された場合には、選択器３５で対数値１２８を選択して加算器３８により加算器３７の出力（対数値）に加算し、一方、対数値の下半分と判断された場合には加算する対数値を０とすることで、０〜２５５の数値範囲の対数値出力を実現している。
【００５６】
この各定数切換えは、相関器出力値（真値）を対数幅の間隔（例えば０．４dB／ステップ）でＹ0 〜Ｙ255 の２５６ステップに分け、入力された相関器出力値（真値）が対数値の下半分であった場合にはＹ0 〜Ｙ127 を、また上半分であった場合にはＹ128 〜Ｙ255 をそれぞれ定数Ｘ1 〜Ｘ128 として用いるものである。
【００５７】
この実施形態１０の構成により、前述の実施形態９に比べて比較器の数がほぼ半分になる。
【００５８】
図１２の実施形態の構成も同様な考え方に基づくものであり、相関器出力値（真値）を４分割して比較する定数を選択するようにし、比較器の数を前述の実施形態９に比べてほぼ１／４にしたものである。
【００５９】
すなわち、３つの比較器３４1 〜３４3 で相関器出力値が４分割した範囲の何れに属するかを判断し、その判断結果に応じて、比較器３２1 〜３２63に入力する定数Ｘ１〜Ｘ63の値を切り換えるとともに、加算器３９の出力値に加算する対数値を選択器４１で０、６４、１２８、１９２の中から選択する。また４分割した各範囲での相関器出力値を比較器３２1 〜３２63で検出して、加算器３９で加算して対数値とし、それに前述の対数値０、６４、１２８または１９２を加算することで、最終的な０〜２５５の範囲の対数値出力を得る。
【００６０】
〔実施形態１１〕
図１３、図１４は本発明の実施形態１１を説明するための図であり、図１３は対数加算アルゴリズムの例を示し、図１４はこの対数加算アルゴリズムの原理を説明するためのテーブルである。
【００６１】
前述の実施形態８のメモリテーブルを用いて対数加算を行う方式では、メモリの回路規模および動作速度の点において不利である。そこで、この実施形態１１では、図１３に示すアルゴリズムに従い対数加算を行わせるものである。
【００６２】
例えば、対数値を０．４dB／ステップとして対数化を行っている場合（０．４dBの分解能の場合）、対数加算では、ある値Ａ（dB）とある値Ｂ（dB）を加算した場合、ＡとＢとの値の差が１２．８dBより大きかった場合、加算結果はほぼ大きい方の値と同じになってしまう。よってＡとＢとの値の差Δが１２．８dB（３２）より小さい時のみ、その差Δがいくつかを計算し、その差Δに応じて決められる定数δを大きい値の方に加算してやれば良い。
【００６３】
図１４はかかる関係を表に示したものであり、この図１４の表によれば、Ａ（dB）とＢ（dB）の差Δ（dB）の大きさに応じて、所定の定数δをＡとＢのうちの大きい方に加算することで、Ａ＋Ｂ（dB）の値を求めることができることが分かる。なお、この表中の括弧（ ）中の値はハードウェア上の値を表しており、１ステップ＝０．４dBである。
【００６４】
図１３の対数加算アルゴリズムでは、ＡとＢの大小比較を行い（ステップＳ１）、例えばＡ＞Ｂの時には、その差Ｙ（＝ΔdB）をＹ＝Ａ−Ｂで求め（ステップＳ２）、この差Ｙが３２以上であれば、大きい方の値Ａを加算結果の対数値Ｃ（＝Ａ＋Ｂ）とし、３２以下であれば、その値に応じて、大きい方の値Ａに所定の定数δを加算して、加算結果の対数値Ｃとする（ステップＳ７〜Ｓ１４）。また、Ａ＝Ｂの時には、ＡまたはＢに８を加算して、加算結果の対数値Ｃとする（ステップＳ３）。また、Ａ＜Ｂの時には、大きい方の値としてＢを用いることを除いては上述のステップＳ２、Ｓ５〜Ｓ１４と同様のことを行って、加算結果の対数値Ｃを求める（ステップＳ４、Ｓ１５〜Ｓ２４）。
【００６５】
〔実施形態１２〕
図１５、図１６にはそれぞれ本発明の実施形態１２として、上述したサーチ装置に用いられる対数加算を行う回路部分を、ロジック回路による対数加算で行う回路で構成する場合の例が示される。これらの回路は、図１３のアルゴリズムを実際のハードウェア構成にしたものである。図１５と図１６の回路は基本的には同じものであるが、図１５の構成の方が若干複雑な構成となるが、持つメモリの量（２５６ビット）が少なく、図１６の方が構成が単純であるが図１５の構成より若干メモリ量（２０４８ビット）が増える構成となっている。いずれの構成にしても回路規模は小規模ですむものである。
【００６６】
具体的には、図１５に示す対数加算回路では、図１３におけるステップＳ１の大小比較を比較器６１で行い、その比較結果に応じて、スイッチ部６２で、入力信号ＡとＢがＡ＞ＢであればＡ＝Ｘ、Ｂ＝Ｙに、Ａ＜ＢであればＡ＝Ｙ、Ｂ＝Ｘとなるように、その出力を切り換えることで、ステップＳ５〜Ｓ１４とステップＳ１５〜Ｓ２４との流れの切り換えに相当する処理を行っている。そして、減算器６３で入力ＡとＢの差をとる（ステップＳ５、Ｓ４に相当する処理）。この差が３２より大きければ、ＡとＢのうちの大きい方（＝Ｘ）を加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６５、６９を切り換える。この差が３２以下であればその差の値（０〜３１）に応じてＲＯＭ６７から定数δを読み出し、これを入力ＡとＢのうちの大きい方（＝Ｘ）に加算器６０で加算して加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６５、６９を切り換える。また、Ａ＝Ｂである時には入力Ａに加算器６８で８を加算した値を選択して加算結果（Ａ＋Ｂ）dBとして出力するようスイッチ６９を切り換える。
【００６７】
さらに図１６に示す対数加算回路では、上述の減算器６３以降の処理を行う回路部分をＲＯＭテーブル７１に置き換えて処理を行っているものである。
【００６８】
【発明の効果】
以上説明した様に、本発明によりサーチャー機能においてそのダイナミックレンジを犠牲にすることなくビット数を減らすことが可能となり、回路規模、動作速度および消費電力の点で有利なサーチャーを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１としてのサーチ装置の構成例を示す図である。
【図２】本発明の実施形態３としてのサーチ装置の構成例を示す図であり、相関器として整合フィルタを用い巡回積分を行わせた時の構成例である。
【図３】パイロット信号を用いて電力合成を行う方式で用いる信号フォーマット例を示す図である。
【図４】本発明の実施形態４としてのサーチ装置の構成例を示す図であり、パイロット信号相関値の電圧加算を行う構成例である。
【図５】本発明の実施形態５としてのサーチ装置の構成例を示す図であり、パイロット信号相関値の絶対値合成を行う構成例である。
【図６】本発明の実施形態６としてのサーチ装置の構成例を示す図であり、ビットシフトによる電力値変換を行う構成例である。
【図７】本発明の実施形態７としてのサーチ装置の構成例を示す図であり、ＩＦ−ＡＧＣゲインのキャンセル機能付きサーチ装置の構成例である。
【図８】ＩＦ−ＡＧＣ機能を備えた受信機の構成例を示す図である。
【図９】本発明の実施形態８としてのサーチ装置の構成例を示す図であり、対数変換部分をメモリテーブルとした構成倒である。
【図１０】本発明の実施形態９としてのサーチ装置における対数変換部分の構成例を示す部分であり、ロジックによる対数変換を行う構成例１である。
【図１１】本発明の実施形態１０としてのサーチ装置における対数変換部分の他の構成例を示す部分であり、ロジックによる対数変換を行う構成例２である。
【図１２】本発明の実施形態１０としてのサーチ装置における対数変換部分のまた他の構成例を示す部分であり、ロジックによる対数変換を行う構成例３である。
【図１３】本発明の実施形態１１としてのサーチ装置における対数加算処理のアルゴリズム例を示す図である。
【図１４】本発明の実施形態１１としてのサーチ装置における対数加算処理のアルゴリズムを説明するためのテーブルであり、０．４dBステップでの対数加算例（ＡdB＋ＢdB）を示している。
【図１５】本発明の実施形態１２としてのサーチ装置における対数加算器の構成例を示すものであり、図１３の対数加算アルゴリズムをハードウェア・ロジック回路で実現した場合の構成例１である。
【図１６】本発明の実施形態１２としてのサーチ装置における対数加算器の他の構成例を示すものであり、図１３の対数加算アルゴリズムをハードウェア・ロジック回路で実現した場合の構成例２である。
【図１７】ＣＤＭＡ方式の基本的な構成概念を説明するための図である。
【図１８】サーチ装置の従来例を示す図である。
【符号の説明】
１ 相関器
２ 非線形処理部
３、７ 遅延プロファイルメモリ
４ １シンボル分の整合フィルタ（マッチド・フィルタ）
５ 対数変換部
６ 対数加算部
８ ４シンボル分の整合フィルタ
９ 電力変換部
１１ ビットシフト回路
１２ ＡＧＣゲインのキャンセル部
１３ ＩＦ−ＡＧＣの制御電圧／ゲイン変換部
１４ 対数変換・電力変換テーブル
１５ 対数加算テーブル
３１ 絶対値変換部
３２、３４ 比較器
３３、３７、３８、３９、４０ 加算器
３５、３６、４１、４２ 選択器
５１ 帯域フィルタ
５２ 線形増幅器
５３ ミキサ（周波数変換器）
５４ ＡＧＣ用の可変減衰器
５５ 直交復調器
５６、５７ Ａ／Ｄ変換器
５８ ＡＧＣ制御部
５９ サーチャー（サーチ装置）
６０、６８ 加算器
６１、６４ 比較器
６２ スイッチ部
６３ 減算器
６６ 符号反転器
６７ ＲＯＭ
６５、６９ セレクタスイッチ
７１ ＲＯＭ
Claims (19)
- 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
受信信号の信号フォーマットは、既知データである複数シンボルのパイロット信号が情報データ中に周期的に挿入されているものであり、
前記相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅加算または絶対値加算して相関器出力値とするように構成したものであり、該相関器における振幅合成または絶対値合成により受信信号中の隣り合うパイロット信号に対しては真値において加算し、情報データを挟んだパイロット信号のブロック同士においては２乗演算による電力変換を施して、対数加算手段で電力加算による巡回積分を行わせるように構成し、
この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
受信信号の信号フォーマットは、既知データである複数シンボルのパイロット信号が情報データ中に周期的に挿入されているものであり、
前記相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅加算または絶対値加算して相関器出力値とするように構成したものであり、該相関器における振幅合成または絶対値合成により受信信号中の隣り合うパイロット信号に対しては真値において加算し、情報データを挟んだパイロット信号のブロック同士においては２乗演算による電力変換を施して、対数加算手段で電力加算による巡回積分を行わせるように構成し、
この相関器出力値を電力値に変換する電力値変換手段と、
該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
受信信号の信号フォーマットは、既知データである複数シンボルのパイロット信号が情報データ中に周期的に挿入されているものであり、
前記相関器は複数シンボル分の整合フィルタを使用してそれら複数シンボルの相関値を振幅加算または絶対値加算して相関器出力値とするように構成したものであり、該相関器における振幅合成または絶対値合成により受信信号中の隣り合うパイロット信号に対しては真値において加算し、情報データを挟んだパイロット信号のブロック同士においては２ 乗演算による電力変換を施して、対数加算手段で電力加算による巡回積分を行わせるように構成し、
該相関器出力値をより小さいデータ幅の値に非線形処理する非線形処理手段と、
該非線形処理された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、
該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値もしくはそれに相応する値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を 用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値を電力値に変換する電力値変換手段と、
該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
該相関器出力値をより小さいデータ幅の値に非線形処理する非線形処理手段と、
該非線形処理された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、
該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
適用されるＣＤＭＡ受信機が受信信号の自動利得制御機能を備えており、相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって、Ｓ／Ｎ比の向上を図るために相関値情報の巡回積分を行うように構成されており、この巡回積分の際に受信信号を自動利得制御したゲインを用いて、相関値情報に対して対数による加減算をすることで、相関値情報における自動利得制御の影響をキャンセルするようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値もしくはそれに相応する値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成され、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成され、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする非線形変換手段とを備え、
該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成され、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値を電力値に変換する電力値変換手段と、
該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成され、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
該相関器出力値をより小さいデータ幅の値に非線形変換する非線形変換手段と、
該非線形変換手段は、複数の比較器であって対数値のステップ幅で段階分けされた閾値 がそれぞれ入力されて、入力信号を該閾値と比較するものと、それら比較器の出力信号を加算する加算器とを含み構成され、
該非線形変換された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、
該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成されたＣＤＭＡ受信装置のサーチ装置。 - 該非線形変換手段は、真値による入力信号をＮ分割して、入力された入力信号がそのいずれの範囲に属するかを判断する判断手段と、その判断結果に応じて各比較器に入力する閾値を切り換える切換え手段と、その判断結果に応じて加算器の出力信号に所定の対数値を加算する加算手段とを更に備えた請求項９〜１３記載のＣＤＭＡ受信装置のサーチ装置。
- 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値もしくはそれに相応する値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値をより小さいデータ幅に非線形変換された値による電力値へ変換して相関値情報とする変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行 うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
この相関器出力値を電力値に変換する電力値変換手段と、
該電力値に変換された相関器出力値をより小さいデータ幅の値に非線形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うようにしたＣＤＭＡ受信装置のサーチ装置。 - 拡散コード系列でスペクトル拡散された受信信号をデジタル的に処理をして前記受信信号中の拡散コード系列の同期タイミングを求め、当該同期タイミングで前記受信信号を復調する拡散コード系列の発生タイミングを制御するＣＤＭＡ受信装置のサーチ装置において、
拡散コード系列でスペクトル拡散された受信信号について該拡散コード系列の相関をとる相関器と、
該相関器出力値をより小さいデータ幅の値に非線形処理する非線形処理手段と、
該非線形処理された相関器出力値を電力値に変換して相関値情報とする電力値変換手段とを備え、
該電力変換された相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うように構成され、
相関値情報を用いて受信信号中の拡散コード系列との同期タイミングのサーチ処理を行うにあたって相関値情報の巡回積分を行う場合に用いる対数加算を、加算される２つの対数値の差を求め、その差の値に相応する値を該２つの対数値のうちの大きい方に加算して加算結果とすることで行うようにしたＣＤＭＡ受信装置のサーチ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24815298A JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Ｃｄｍａ受信装置のサーチ装置 |
| US09/387,675 US6754256B1 (en) | 1998-09-02 | 1999-08-31 | Searcher for CDMA receiver apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24815298A JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Ｃｄｍａ受信装置のサーチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078057A JP2000078057A (ja) | 2000-03-14 |
| JP3695732B2 true JP3695732B2 (ja) | 2005-09-14 |
Family
ID=17174003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24815298A Expired - Fee Related JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Ｃｄｍａ受信装置のサーチ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6754256B1 (ja) |
| JP (1) | JP3695732B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704348B2 (en) * | 2001-05-18 | 2004-03-09 | Global Locate, Inc. | Method and apparatus for computing signal correlation at multiple resolutions |
| JP3884896B2 (ja) | 2000-04-06 | 2007-02-21 | 株式会社エヌ・ティ・ティ・ドコモ | 通信品質取得装置および通信品質取得方法 |
| US7035285B2 (en) * | 2000-04-07 | 2006-04-25 | Broadcom Corporation | Transceiver method and signal therefor embodied in a carrier wave for a frame-based communications network |
| EP1195914B1 (en) * | 2000-07-03 | 2007-03-14 | Mitsubishi Denki Kabushiki Kaisha | Timing correcting device and timing correcting method |
| US7006556B2 (en) | 2001-05-18 | 2006-02-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation at multiple resolutions to mitigate multipath interference |
| US7567636B2 (en) * | 2001-05-18 | 2009-07-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation using historical correlation data |
| US7769076B2 (en) | 2001-05-18 | 2010-08-03 | Broadcom Corporation | Method and apparatus for performing frequency synchronization |
| US7995682B2 (en) * | 2001-05-18 | 2011-08-09 | Broadcom Corporation | Method and apparatus for performing signal processing using historical correlation data |
| US7190712B2 (en) * | 2001-05-18 | 2007-03-13 | Global Locate, Inc | Method and apparatus for performing signal correlation |
| JP4020253B2 (ja) * | 2003-02-07 | 2007-12-12 | 日本電信電話株式会社 | 伝送モード選択方法および無線通信装置 |
| KR101056365B1 (ko) * | 2004-02-28 | 2011-08-11 | 삼성전자주식회사 | 비트 다운 스케일링 방법 및 장치, 지피에스 동기포착방법및 지피에스 수신장치 |
| JP4478119B2 (ja) | 2005-05-25 | 2010-06-09 | パナソニック株式会社 | 受信装置 |
| JP6361433B2 (ja) * | 2014-10-02 | 2018-07-25 | 富士通株式会社 | 周波数検出回路及び受信回路 |
| JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Ｃｄｒ回路及び受信回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608722A (en) * | 1995-04-03 | 1997-03-04 | Qualcomm Incorporated | Multi-user communication system architecture with distributed receivers |
| CA2197342C (en) * | 1995-06-13 | 2001-11-06 | Mamoru Sawahashi | Cdma demodulating apparatus |
| JPH10209919A (ja) * | 1997-01-21 | 1998-08-07 | Sony Corp | 受信装置及び受信方法、並びに携帯電話システムの端末装置 |
| US6249542B1 (en) * | 1997-03-28 | 2001-06-19 | Sirf Technology, Inc. | Multipath processing for GPS receivers |
| JPH1141141A (ja) * | 1997-05-21 | 1999-02-12 | Mitsubishi Electric Corp | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 |
| ATE450084T1 (de) * | 1997-10-10 | 2009-12-15 | Qualcomm Inc | Mehrlagige pn-kodespreizung in einem mehrbenutzerkommunikationssystem |
| US6363105B1 (en) * | 1998-02-17 | 2002-03-26 | Ericsson Inc. | Flexible sliding correlator for direct sequence spread spectrum systems |
| US6421371B1 (en) * | 1998-11-17 | 2002-07-16 | Ericsson Inc. | Modulation sequence synchronization methods and apparatus employing partial sequence correlation |
-
1998
- 1998-09-02 JP JP24815298A patent/JP3695732B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-31 US US09/387,675 patent/US6754256B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000078057A (ja) | 2000-03-14 |
| US6754256B1 (en) | 2004-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3695732B2 (ja) | Ｃｄｍａ受信装置のサーチ装置 | |
| CA2281733C (en) | Rake receiver for direct spreading cdma transmission | |
| US6088583A (en) | Automatic gain control circuit | |
| CN1643788B (zh) | 用于通信设备的增益控制的方法与装置 | |
| KR100270822B1 (ko) | 이동통신시스템 | |
| CA2224684C (en) | Method and apparatus for determining signal strength in a spread spectrum communication system having a variable data rate | |
| US6249682B1 (en) | Apparatus and method for estimating speed in mobile communication | |
| JP2002217871A (ja) | サブトラクティブ干渉キャンセラにおける重み付け係数の設定方法、該重み付け係数を使用した干渉キャンセラユニットおよび干渉キャンセラ | |
| US20010005394A1 (en) | Data transmitter and receiver of a DS-CDMA communication system | |
| JP3891373B2 (ja) | 復調装置及び復調方法 | |
| EP1061643B1 (en) | Receiver and gain control method of the same | |
| US6532252B1 (en) | Device and method for measuring non-orthogonal noise power for CDMA communication system | |
| US6396869B1 (en) | Modulation apparatus and method using zero-crossing detection | |
| EP1011207B1 (en) | Transmission power control of baseband signal depending on the number of transmission codes | |
| JPH10336072A (ja) | 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機 | |
| JP2001203608A (ja) | スペクトル拡散受信装置、およびスペクトル拡散受信方法 | |
| US6738448B1 (en) | Transmitter and receiver for multi-rated delay multiplexing direct spread spectrum communication system, and multi-rated delay multiplexing direct spread spectrum communication system | |
| US10594282B2 (en) | Automatic gain control (AGC) circuit, despreading circuit, and method for reproducing reception data | |
| JP6906966B2 (ja) | 信号検出回路及び信号検出方法 | |
| JP3679015B2 (ja) | Ｃｄｍａ方式の受信装置 | |
| JP4779523B2 (ja) | 受信電界強度検出回路及びその方法並びにそれを用いた受信機 | |
| JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
| KR100640454B1 (ko) | 이동 통신시스템의 기지국의 송신전력 제어장치 및 방법 | |
| JPH10173626A (ja) | 直接拡散ｃｄｍａ伝送方式の受信装置 | |
| US6778616B1 (en) | Radio reception apparatus and received power amplification method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |