JP3695370B2 - 超伝導論理集積回路 - Google Patents
超伝導論理集積回路 Download PDFInfo
- Publication number
- JP3695370B2 JP3695370B2 JP2001247896A JP2001247896A JP3695370B2 JP 3695370 B2 JP3695370 B2 JP 3695370B2 JP 2001247896 A JP2001247896 A JP 2001247896A JP 2001247896 A JP2001247896 A JP 2001247896A JP 3695370 B2 JP3695370 B2 JP 3695370B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- inductance
- standard
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の超伝導回路ブロックから成る超伝導論理集積回路に関し、特に大規模で構成される超伝導論理集積回路に関する。
【０００２】
【従来の技術】
従来、基本的な論理演算を行う超伝導回路ブロックと、それらを相互に接続する超伝導配線と、から構成され、任意の論理演算を実現する超伝導論理集積回路が知られている。
【０００３】
任意の論理演算を実現するために十分な超伝導回路ブロックの構成並びに超伝導配線による接続方法としては、例えば、１９９１年３月、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第１号、第３頁〜第２８頁（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.1,P.3-28,MARCH 1991)に開示されるものがある。
【０００４】
従来の超伝導回路ブロックの相互接続時に生じる問題を図９に基づいて説明する。図９は、従来の超伝導回路ブロックの相互接続例を示す回路図である。図９（ａ）において、超伝導回路ブロック９１と超伝導回路ブロック９２とは、超伝導配線９３により接続されている。また、図９（ｂ）において、超伝導回路ブロック９５と超伝導回路ブロック９６とは、超伝導配線９７により接続されている。図９（ａ）、（ｂ）において、超伝導回路ブロック９１及び超伝導回路ブロック９５は同じ機能を備える超伝導回路ブロックであり、同一の回路構成を具備するものとする。一方、超伝導回路ブロック９２と超伝導回路ブロック９６とは異なる回路構成を備える超伝導回路ブロックとするが、同じ回路構成であってもよい。
【０００５】
図９（ａ）において、例えば、超伝導配線９３を伝わって、超伝導回路ブロック９２から超伝導回路ブロック９１の向きに静的電流９４が流れ込む。その結果、超伝導回路ブロック９１は、超伝導回路ブロック９２との接続により、超伝導回路ブロック９１単体の場合と比較して過剰な電流が静的に供給される。
【０００６】
一方、図９（ｂ）において、例えば、超伝導配線９７を伝わって、超伝導回路ブロック９５から超伝導回路ブロック９６の向きに静的電流９８が流れ込む。その結果、超伝回路ブロック９５は、超伝導回路ブロック９６との接続により、超伝導回路ブロック９５単体の場合と比較して過少な電流が静的に供給される。
【０００７】
図９（ｃ）に、超伝導回路ブロック９１と超伝導回路ブロック９５とに供給される電流量の模式図を示す。超伝導回路ブロック９１または超伝導回路ブロック９５単体の場合における動作可能な電流供給量は、動作可能領域Ａの範囲であり、その中心を動作中心点Ａ1 とする。超伝導回路ブロックの動作マージンを最大にするために、超伝導回路ブロック９１または超伝導回路ブロック９５単体の電流供給量が動作中心点Ａ1 と一致するように設計される。
【０００８】
しかし、超伝導回路ブロック９１は、超伝導回路ブロック９２と接続することによって過剰な電流が供給されるため、超伝導回路ブロック９１への供給電流量は動作中心点Ａ1 の上方へ移動し、供給電流量Ａ2 となる。
【０００９】
一方、超伝導回路ブロック９５は、超伝導回路ブロック９６と接続することによって過少な電流が供給されるため、超伝導回路ブロック９５への供給電流量は動作中心点Ａ1 の下方へ移動し、供給電流量Ａ3 となる。
【００１０】
供給電流量Ａ2 のように、供給電流量が超伝導回路ブロック単体の動作可能領域端に移動することによって、超伝導回路ブロックの動作マージンの低下を引き起こす。あるいは、供給電流量Ａ3 のように、供給電流量が超伝導回路ブロック単体の動作可能領域から外れることによって、超伝導回路ブロックは動作しなくなる。
【００１１】
このような不具合を起こさないように、超伝導論理集積回路内で相互に接続された超伝導回路ブロックへの供給電流量を超伝導回路ブロック単体の動作中心点に一致させるため、超伝導回路ブロックに含まれる素子パラメータを変更する必要がある。但し、前述のように、例え同一の回路構成を備える超伝導回路ブロック同士であっても、被接続回路ブロック毎に動作中心点からの供給電流量の移動方向と移動量とが異なるため、個々の超伝導回路ブロック毎に素子パラメータの調整を行わなければならなかった。
【００１２】
しかし、実現する回路規模が大きくなるにつれて調整すべき素子パラメータ数が増加し、最適な素子パラメータの組を求めるのに時間がかかるため、大規模な超伝導論理集積回路の設計は困難であることが、１９９１年１２月、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第４号、第１５７頁〜第１６３頁（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.4,P.157-163,DECEMBER,1991)に記載されている。
【００１３】
このような問題は、一般に出力信号から入力信号を分離するのが難しい超伝導回路において特有なものである。例えば、半導体回路では、入力信号と出力信号との分離が容易であるため、大規模な集積回路を設計する際に上述するような問題は起こらない。
【００１４】
【発明が解決しようとする課題】
上述のように、従来の回路構成方法では、論理集積回路の規模が大きくなるにつれ、相互接続によって超伝導回路ブロックへの供給電流量が変化しないように調整すべき超伝導回路ブロックの素子パラメータ数が増加し、最適な素子パラメータの組を求めるのに時間を要するため、大規模な超伝導論理集積回路を構成することが困難であるという問題点があった。
【００１５】
本発明は、以上の問題点に鑑みて成されたものであり、相互接続しても超伝導回路ブロックへの供給電流量の変化を実質上ゼロにする超伝導回路ブロックを予め設計しておくことにより、それらを単に接続するだけで、論理集積回路を構成する個々の超伝導回路ブロックの素子パラメータの調整を必要としない大規模な超伝導論理集積回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
かかる目的を達成するために、本発明は以下の特徴を有することとする。
【００１７】
本発明にかかる超伝導論理集積回路は、入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続し、インダクタンス部の入力端側でジョセフソン接合を介してグランドに接続し、インダクタンス部の出力端側に電流供給源を接続して構成し、標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続し、インダクタンス部の出力端側でジョセフソン接合を介してグランドに接続し、インダクタンス部の入力端側に電流供給源を接続して構成し、標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とするものである。
【００１８】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を大きくすること、ジョセフソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、標準入力部の入力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を小さくすること、ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００１９】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を大きくすること、ジョセフ ソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、標準出力部の出力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を小さくすること、ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２０】
また、本発明にかかる超伝導論理集積回路は、入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とするものである。
【００２１】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を大きくすることで、標準入力部の入力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を小さくすることで、標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２２】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を大きくすることで、標準出力部の出力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を小さくすることで、標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２３】
また、本発明にかかる超伝導論理集積回路は、入力部電流評価回路の出力端と出力部電流評価回路の入力端とを接続し、入力部電流評価回路のインダクタンス部と出力部電流評価回路のインダクタンス部とを流れる電流が０となるように、入力部電流評価回路に含まれる素子パラメータと、出力部電流評価回路に含まれる素子パラメータと、を決定し、入力部電流評価回路を標準入力部に接続し、出力部電流評価回路を標準出力部に接続することを特徴とするものである。
【００２４】
また、本発明にかかる超伝導論理集積回路において、出力部電流評価回路は、該出力部電流評価回路の入力端と出力端との間に、出力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、出力部電流評価回路の出力端と第２のインダクタンス部との間にジョセフソン接合を介してグランドに接続し、第１のインダクタンス部と第２のインダクタンス部との間に電流供給源を接続して構成し、出力部電流評価回路に含まれる素子パラメータは、第１のインダクタンス部と第２のインダクタンス部とのインダクタンス値、ジョセフソン接合の臨界電流値、電流供給源の電流値であることを特徴とするものである。
【００２５】
また、本発明にかかる超伝導論理集積回路において、入力部電流評価回路は、該入力部電流評価回路の出力端と入力端との間に、入力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、入力部電流評価回路の入力端と第２のインダ クタンス部との間にジョセフソン接合を介してグランドに接続し、第１のインダクタンス部と第２のインダクタンス部との間に電流供給源を接続して構成し、入力部電流評価回路に含まれる素子パラメータは、第１のインダクタンス部と第２のインダクタンス部とのインダクタンス値、ジョセフソン接合の臨界電流値、電流供給源の電流値であることを特徴とするものである。
【００２６】
〈作用〉
本発明によれば、入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導論理集積回路を相互接続することによって、相互接続された超伝導論理集積回路への供給電流量は超伝導論理集積回路単体の場合とほぼ等しくなり、相互接続された個々の超伝導論理集積回路の素子パラメータの調整を必要とすることなく大規模な論理集積回路を構成することができる。
【００２７】
【発明の実施の形態】
次に、添付図面を参照しながら本発明の実施形態である超伝導論理集積回路を詳細に説明する。図１から図８に、本発明に係る超伝導論理集積回路の実施の形態を示す。
【００２８】
図１は、本発明に係る超伝導論理集積回路の実施形態として、超伝導回路ブロック数を４で相互接続した構成を示すブロック図である。入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導回路ブロック１〜４のそれぞれを相互に接続する。このように、入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導回路ブロックを接続することで、個々の超伝導回路ブロックの素子パラメータの調整を必要とすることなく、規模のより大きな論理集積回路を構成することができる。超伝導回路ブロック間の接続関係、及び、超伝導回路ブロックの数と種類、超伝導回路ブロックの入力数及び出力数は任意である。
【００２９】
図２は、本発明の実施形態である超伝導論理集積回路における超伝導ブロックの接続状況を示すブロック図である。図２において、第１の超伝導回路ブロック２１の出力端と第２の超伝導回路ブロック２２の入力端との接続において、第１の超伝導回路ブロック２１の出力端に標準出力部２３を接続し、第２の超伝導回路ブロック２２の入力端に標準入力部２４を接続する。このことにより、標準出力部２３の出力端における電流の静的な流入または流出を実質上ゼロにし、且つ、標準入力部２４の入力端における電流の静的な流入または流出を実質上ゼロにすることができる。なお、図２に示した、第１の超伝導回路ブロック２１の出力数と第２の超伝導回路ブロック２２の入力数とはどちらも１つの場合であるが、一般に、入力数と出力数は共に任意である。
【００３０】
図３（ａ）は、本発明の実施形態における第１の超伝導回路ブロックの出力端における電流の静的な流入／流出を評価するための回路接続を示すブロック図である。図３（ａ）に示すように、標準出力部を搭載した第１の超伝導回路ブロック３１の出力端に出力部電流評価回路３３を接続する。
【００３１】
図３（ｂ）は、本発明の実施形態における第２の超伝導回路ブロックの入力端における電流の静的な流入／流出を評価するための回路接続を示すブロック図である。標準入力部を搭載した第２の超伝導回路ブロック３２の入力端に入力部電流評価回路３４を接続する。
【００３２】
出力部電流評価回路３３によって、標準出力部を搭載した第１の超伝導回路ブロック３１の出力端における電流の静的な流入または流出の量を評価することがき、電流の静的な流入／流出の量を実質上ゼロとするように標準出力部を構成する素子のパラメータを調整する。同様に、入力部電流評価回路３４によって、標準入力部を搭載した第２の超伝導回路ブロック３２の入力端における電流の静的な流入または流出の量を評価することができ、電流の静的な流入／流出の量を実質上ゼロとするように標準入力部を構成する素子のパラメータを調整する。
【００３３】
図４（ａ）は、本発明における標準出力部の第１の実施形態を示す回路図である。標準出力部４１は、その入力端と出力端との間がインダクタンス４１１で接続され、そのインダクタンス４１１の標準出力部入力端側でジョセフソン接合４１２を介してグランド４１３に接続し、インダクタンス４１１の標準出力部出力端側に電流供給源４１４を接続する。
【００３４】
標準出力部４１を構成する素子パラメータの１つ以上を調整することにより、標準出力部４１の出力端における電流の静的な流入または流出を実質上ゼロにすこるとが可能である。以下、その具体的な方法を説明する。
【００３５】
標準出力部４１の出力端における電流の静的な流入を小さくするためには、当該標準出力部４１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス４１１のインダクタンス値を大きくすること、または、ジョセフソン接合４１２の臨界電流値を小さくすること、の両方もしくは一方を行う。逆に、標準出力部４１の出力端における電流の静的な流出を小さくするためには、当該標準出力部４１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス４１１のインダクタンス値を小さくすること、または、ジョセフソン接合４１２の臨界電流値を大きくすること、の両方もしくは一方を行う。
【００３６】
図４（ｂ）は、本発明における標準入力部の第１の実施形態を示す回路図である。標準入力部４２は、その入力端と出力端との間がインダクタンス４２１で接続され、そのインダクタンス４２１の標準入力部出力端側でジョセフソン接合４２２を介してグランド４２３に接続し、インダクタンス４２１の標準出力部入力端側に電流供給源４２４を接続する。
【００３７】
標準入力部４２を構成する素子パラメータの１つ以上を調整することにより、当該標準入力部４２の入力端における電流の静的な流入または流出を実質上ゼロにすることが可能である。以下、その具体的な方法を説明する。
【００３８】
標準入力部４２の入力端における電流の静的な流入を小さくするためには、当該標準入力部４２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス４２１のインダクタンス値を大きくすること、または、ジョセフソン接合４２２の臨界電流値を小さくすること、の両方もしくは一方を行う。逆に、標準入力部４２の入力端における電流の静的な流出を小さくするためには、当該標準入力部４２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス４２１のインダクタンス値を小さくすること、または、ジョセフソン接合４２２の臨界電流値を大きくすること、の両方もしくは一方を行う。
【００３９】
図５（ａ）は、本発明における標準出力部の第２の実施形態を示す回路図である。標準出力部５１の入力端と出力端との間をインダクタンス５１１を介して接続する。標準出力部５１の出力端における電流の静的な流入を小さくするためには、当該標準出力部５１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス５１１のインダクタンス値を大きくする。逆に、標準出力部５１の出力端における電流静的な流出を小さくするためには、当該標準出力部５１に接続した第１の超伝導回ブロックが動作する範囲内で、インダクタンス５１１のインダクタンス値を小さくする。
【００４０】
本実施形態は、特に図４（ａ）に示した標準出力部４１と同等の回路が第１の超伝導回路ブロックの中に既に存在する場合に特に有効である。
【００４１】
図５（ｂ）は、本発明における標準入力部の第２の実施形態を示す回路図である。標準入力部５２の入力端と出力端との間をインダクタンス５２１を介して接続する。標準入力部５２の入力端における電流の静的な流入を小さくするためには、当該標準入力部５２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス５２１のインダクタンス値を大きくする。逆に、標準入力部５２の入力端における電流静的な流出を小さくするためには、当該標準入力部５２に接続した第２の超伝導回ブロックが動作する範囲内で、インダクタンス５２１のインダクタンス値を小さくする。
【００４２】
本実施形態は、特に図４（ｂ）に示した標準入力部４２と同等の回路が第２の回路ブロックの中に既に存在する場合に特に有効である。
【００４３】
図４（ａ）、図５（ａ）に示した標準出力部に含まれる回路の一部または全てを、図４（ａ）及び図５（ａ）に示した標準入力部に移して新たな標準出力部と標準入力部とを構成する、または、図４（ｂ）、図５（ｂ）に示した標準入力部に含まれる回路の一部または全てを、図４（ａ）、図５（ａ）に示した標準出力部に移して新たな標準出力部と標準入力部とを構成することが可能である。
【００４４】
図６（ａ）は、本発明における出力部電流評価回路の概略構成を示す回路図である。出力部電流評価回路６１は、その入力端と出力端との間に、第１の（出力部電流評価用）インダクタンス６１１と第２のインダクタンス６１２とをこの順序で直列に接続し、出力部電流評価回路６１の出力端と第２のインダクタンス６１２との間をジョセフソン接合６１３を介してグランド６１４に接続し、第１のインダクタンス６１１と第２のインダクタンス６１２との間に電流供給源６１５を接続する。
【００４５】
図６（ｂ）は、本発明における入力部電流評価回路の概略構成を示す回路図である。出力部電流評価回路６２は、その出力端と入力端との間に、第１の（入力部電流評価用）インダクタンス６２１と第２のインダクタンス６２２とをこの順序で直列に接続し、入力部電流評価回路６２の入力端と第２のインダクタンス６２２との間をジョセフソン接合６２３を介してグランド６２４に接続し、第１のインダクタンス６２１と第２のインダクタンス６２２との間に電流供給源６２５を接続する。
【００４６】
以下に、出力部電流評価回路６１と入力部電流評価回路６２とを用いて、超伝導回路ブロックの出力端と入力端とにおける電流の静的な流入または流出を評価する方法を説明する。
【００４７】
まず、出力部電流評価回路６１の入力端６１６と入力部電流評価回路６２の出力端６２６とを接続し、出力部電流評価用のインダクタンス６１１と入力部電流評価用のインタンス６２１とを流れる電流が０になるように、出力部電流評価回路６１及び／または入力部電流評価回路６２に含まれる素子パラメータ、すなわち、出力電流評価回路用の第１のインダクタンス６１１及び第２のインダクタンス６１２のインダクタンス値、入力部電流評価回路用の第１のインダクタンス６２１及び第２のインダクタンス６２２のインダクタンス値、ジョセフソン接合６１３、６２３の臨界電流値、電流供給源６１５、６２５の電流値を決める。ここで決めた出力部電流評価回路６１および入力部電流評価回路６２の素子パラメータは変化させない。
【００４８】
この素子パラメータを使うことにより、出力部電流評価回路６１の入力端６１６と入力部電流評価回路６２の出力端６２６とを接続したときに、出力部電流評価用の第１のインダクタンス６１１と入力部電流評価用の第１のインダクタンス６２１とを流れる電流が０に、出力部電流評価回路６１の入力端６１６および入力部電流評価回路６２の出力端６２６の電圧値は等しいことが保証される。この電圧値をＶ０とする。
【００４９】
次に、既に図３（ａ）に示したように、標準出力部を搭載した第１の超伝導回路ブロックの出力端に、出力部電流評価回路６１を接続する。
【００５０】
出力部電流評価回路６１内の第１のインダクタンス６１１に静的に流れる電流値を観測することにより、標準出力部を搭載した第１の超伝導回路ブロックの出力端における電流の静的な流入または流出を評価することができる。上述した方法で、標準出力部を搭載した第１の超伝導回路ブロックに含まれる標準出力部の素子パラメータ値を調整することにより、第１の超伝導回路ブロックの出力端における電流の静的な流入また流出を実質上ゼロにすることができる。
【００５１】
標準出力部を搭載した第１の超伝導回路ブロックと出力部電流評価回路との間に流れる静的な電流が実質上ゼロであることより、標準出力部を搭載した第１の超伝導回路ブロックの出力端と出力部電流評価回路の入力端との電圧はほぼ等しいと言える。すなわち、標準出力部を搭載した第１の超伝導回路ブロックの出力端の電圧はほぼＶ０である。
【００５２】
同様に、既に図３（ｂ）に示したように、標準入力部を搭載した第２の超伝導回路ブロックの入力端に、入力部電流評価回路６２を接続する。
【００５３】
入力部電流評価回路６２内の第１のインダクタンス６２１に静的に流れる電流値を観測することにより、標準入力部を搭載した第２の超伝導回路ブロックの入力端における電流の静的な流入または流出を評価することができる。上述した方法で、標準入力部を搭載した第２の超伝導回路ブロックに含まれる標準入力部の素子パラメータ値を調整することにより、第２の超伝導回路ブロックの入力端における電流の静的な流入また流出を実質上ゼロにすることができる。
【００５４】
標準入力部を搭載した第２の超伝導回路ブロックと入力部電流評価回路との間に流れる静的な電流が実質上ゼロであることより、標準入力部を搭載した第２の超伝導回路ブロックの入力端と入力部電流評価回路の出力端との電圧はほぼ等しいと言える。すなわち、標準入力部を搭載した第２の超伝導回路ブロックの入力端の電圧はほぼＶ０である。
【００５５】
このようにして、本発明の出力部電流評価回路を用いることにより、標準出力部を搭載した第１の超伝導回路ブロックの出力端の電圧がほぼＶ０であるような超伝導回路ブロックを構成することができる。また、本発明の入力部電流評価回路を用いることにより、標準入力部を搭載した第２の超伝導回路ブロックの入力端の電圧がほぼＶ０であるような超伝導回路ブロックを構成することができる。従って、このように設計された超伝導回路ブロックの出力端と入力端とを接続しても、両者の電圧値がほぼ等しいことから、電流の静的な流入または流出を実質上ゼロにすることが可能である。
【００５６】
比較例として、図７に、従来のＲＳフリップフロップの回路構成の一例を示す。これは、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第１号、第７頁、図７（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.1,P.7,MARCH 1991) に示されるものである。
【００５７】
インダクタンスＬ１、Ｌ２、Ｌ３の値は、すべて５．２ｐＨであり、インダクタンスＬの値は１３ｐＨである。また、ジョセフソン接合Ｊ１、Ｊ２の臨界電流値は共に１４２μＡであり、ジョセフソン接合Ｊ３、Ｊ４の臨界電流値は共に２００μＡである。電流供給源Ｉの値は１４０μＡである。このパラメータを用いてアナログシミュレーションを行うと、従来のＲＳフリップフロップ７１の入力端Ｒ、Ｓにおける静的な電流の流入はそれぞれ１７．９μＡ、２．０３μＡである。また、従来のＲＳフリップフロップ７１の出力端Ｆにおける静的な電流の流出は−２４．２μＡである。すなわち、２４．２μＡが流入していることとなる。つまり、ジョセフソン接合Ｊ４には、その臨界電流値の１割強の電流が余剰に静的に加わっている。
【００５８】
図８に、本発明によるＲＳフリップフロップの回路構成の一例を示す。従来のＲＳフリップフロップ７１の出力端Ｆに標準出力部８３を接続し、従来のＲＳフリップフロップ７１の入力端Ｒと入力端Ｓに、それぞれ標準入力部８１，８２を接続する。
【００５９】
新たなＲＳフリップフロップ８４の入力端と出力端とにおける電流の静的な流入または流出の量を評価するために、図６（ａ）に示した出力部電流評価回路６１と、図６（ｂ）に示した入力部電流評価回路６２と、を用いる。
【００６０】
図６（ａ）、（ｂ）において、上述した方法により、出力部電流評価回路６１の入力端と入力部電流評価回路６２の出力端とを接続する。出力部電流評価回路６１と入力部電流評価回路６２は、接続された部分に関してその回路構造が対称であるので、対応する素子パラメータを同一にすることにより、出力部電流評価用のインダクタンス部と入力部電流評価用のインダクタンス部とを流れる電流を０とすることができる。すなわち、出力部電流評価用の第１のインダクタンス６１１及び入力部電流評価用の第２のインダクタンス６２１の値は共に２．６ｐＨ、出力部電流評価用の第２のインダクタンス６１２及び入力部電流評価用の第２のインダクタンス６２２の値は共に０．０００１ｐＨ、ジョセフソン結合６１３，６２３における臨界電流値は共に２００μＡ、電流供給源６１５，６２５の値は共に１４０μＡとする。
【００６１】
出力部電流評価回路６１を新たなＲＳフリップフロップ８４の出力端Ｆに接続し、入力部電流評価回路６２を新たなＲＳフリップフロップ８４の入力端ＲとＳとにそれぞれ接続する。この状態で、出力部電流評価用のインダクタンス部と入力部電流評価用のインダクタンス部とを流れる電流を実質上ゼロにするように、標準入力部８１，８２と標準出力部８３との素子パラメータを決める。ジョセフソン接合８１２，８２２，８３２の臨界電流値は全て２００μＡとし、電流供給源８１４，８２４，８３４の値は全て１４０μＡとし、インダクタンス８１１，８２１，８３１の値は、それぞれ２．８２ｐＨ、２．５８ｐＨ、２．９５ｐＨとする。
【００６２】
これらの素子パラメータを用いてアナログシミュレーションを行うと、新たなＲフリップフロップ８４の入力端ＲとＳとにおける静的な電流の流入はそれぞれ−０．００８９μＡ、０．０３７μＡ、新たなＲＳフリップフロップ８４の出力端Ｆにおける電流の流出は−０．０５４μＡであり、素子パラメータの調整により、入力端と出力端とにおける静的な電流の流入または流出を実質上ゼロとすることができる。このような素子パラメータを持つ標準出力部及び標準入力部を接続しても、ＲＳフリップフロップの動作そのものに変化はない。
【００６３】
【発明の効果】
以上の説明より明らかなように、本発明によれば、入力端及び出力端における電流の静的な流入または流出が実質上ゼロである超伝導回路ブロックを作成することができ、その超伝導回路ブロックを単に相互に接続するだけで、個々の超伝導回路ブロックのパラメータを調整することなく大規模な論理集積回路を構成することができる。
【図面の簡単な説明】
【図１】 本発明に係る超伝導論理集積回路の実施形態として、超伝導回路ブロック数を４で相互接続した構成を示すブロック図である。
【図２】 本発明の実施形態である超伝導論理集積回路における超伝導ブロックの接続状況を示すブロック図である。
【図３】 本発明の実施形態における超伝導回路ブロックの出力端／入力端における電流の静的なまたは流出を評価するための回路接続を示すブロック図である。
【図４】 本発明における標準出力部／標準入力部の第１の実施形態を示す回路図である。
【図５】 本発明における標準出力部／標準入力部の第２の実施形態を示す回路図である。
【図６】 本発明における出力部電流評価回路／入力部電流評価回路の概略構成を示す回路図である。
【図７】 従来のＲＳフリップフロップの構成を示す回路図である。
【図８】 本発明によるＲＳフリップフロップの構成を示す回路図である。
【図９】 従来の超伝導回路ブロックの相互接続例を示す回路図である。
【符号の説明】
１〜４ 超伝導回路ブロック
２１ 第１の超伝導回路ブロック
２２ 第２の超伝導回路ブロック
２３ 標準出力部
２４ 標準入力部
３１ 標準出力部を搭載した第１の超伝導回路ブロック
３２ 標準入力部を搭載した第２の超伝導回路ブロック
３３ 出力部電流評価回路
３４ 入力部電流評価回路
４１、５１ 標準出力部
４２、５２ 標準入力部
６１ 出力部電流評価回路
６２ 入力部電流評価回路
６１１、６２１ 第１のインダクタンス
６２１、６２２ 第２のインダクタンス
６１３、６２３ ジョセフソン接合
６１４、６２４ グランド
６１５、６２５ 電流供給源
６１６ 入力端
６２６ 出力端
【発明の属する技術分野】
本発明は、複数の超伝導回路ブロックから成る超伝導論理集積回路に関し、特に大規模で構成される超伝導論理集積回路に関する。
【０００２】
【従来の技術】
従来、基本的な論理演算を行う超伝導回路ブロックと、それらを相互に接続する超伝導配線と、から構成され、任意の論理演算を実現する超伝導論理集積回路が知られている。
【０００３】
任意の論理演算を実現するために十分な超伝導回路ブロックの構成並びに超伝導配線による接続方法としては、例えば、１９９１年３月、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第１号、第３頁〜第２８頁（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.1,P.3-28,MARCH 1991)に開示されるものがある。
【０００４】
従来の超伝導回路ブロックの相互接続時に生じる問題を図９に基づいて説明する。図９は、従来の超伝導回路ブロックの相互接続例を示す回路図である。図９（ａ）において、超伝導回路ブロック９１と超伝導回路ブロック９２とは、超伝導配線９３により接続されている。また、図９（ｂ）において、超伝導回路ブロック９５と超伝導回路ブロック９６とは、超伝導配線９７により接続されている。図９（ａ）、（ｂ）において、超伝導回路ブロック９１及び超伝導回路ブロック９５は同じ機能を備える超伝導回路ブロックであり、同一の回路構成を具備するものとする。一方、超伝導回路ブロック９２と超伝導回路ブロック９６とは異なる回路構成を備える超伝導回路ブロックとするが、同じ回路構成であってもよい。
【０００５】
図９（ａ）において、例えば、超伝導配線９３を伝わって、超伝導回路ブロック９２から超伝導回路ブロック９１の向きに静的電流９４が流れ込む。その結果、超伝導回路ブロック９１は、超伝導回路ブロック９２との接続により、超伝導回路ブロック９１単体の場合と比較して過剰な電流が静的に供給される。
【０００６】
一方、図９（ｂ）において、例えば、超伝導配線９７を伝わって、超伝導回路ブロック９５から超伝導回路ブロック９６の向きに静的電流９８が流れ込む。その結果、超伝回路ブロック９５は、超伝導回路ブロック９６との接続により、超伝導回路ブロック９５単体の場合と比較して過少な電流が静的に供給される。
【０００７】
図９（ｃ）に、超伝導回路ブロック９１と超伝導回路ブロック９５とに供給される電流量の模式図を示す。超伝導回路ブロック９１または超伝導回路ブロック９５単体の場合における動作可能な電流供給量は、動作可能領域Ａの範囲であり、その中心を動作中心点Ａ1 とする。超伝導回路ブロックの動作マージンを最大にするために、超伝導回路ブロック９１または超伝導回路ブロック９５単体の電流供給量が動作中心点Ａ1 と一致するように設計される。
【０００８】
しかし、超伝導回路ブロック９１は、超伝導回路ブロック９２と接続することによって過剰な電流が供給されるため、超伝導回路ブロック９１への供給電流量は動作中心点Ａ1 の上方へ移動し、供給電流量Ａ2 となる。
【０００９】
一方、超伝導回路ブロック９５は、超伝導回路ブロック９６と接続することによって過少な電流が供給されるため、超伝導回路ブロック９５への供給電流量は動作中心点Ａ1 の下方へ移動し、供給電流量Ａ3 となる。
【００１０】
供給電流量Ａ2 のように、供給電流量が超伝導回路ブロック単体の動作可能領域端に移動することによって、超伝導回路ブロックの動作マージンの低下を引き起こす。あるいは、供給電流量Ａ3 のように、供給電流量が超伝導回路ブロック単体の動作可能領域から外れることによって、超伝導回路ブロックは動作しなくなる。
【００１１】
このような不具合を起こさないように、超伝導論理集積回路内で相互に接続された超伝導回路ブロックへの供給電流量を超伝導回路ブロック単体の動作中心点に一致させるため、超伝導回路ブロックに含まれる素子パラメータを変更する必要がある。但し、前述のように、例え同一の回路構成を備える超伝導回路ブロック同士であっても、被接続回路ブロック毎に動作中心点からの供給電流量の移動方向と移動量とが異なるため、個々の超伝導回路ブロック毎に素子パラメータの調整を行わなければならなかった。
【００１２】
しかし、実現する回路規模が大きくなるにつれて調整すべき素子パラメータ数が増加し、最適な素子パラメータの組を求めるのに時間がかかるため、大規模な超伝導論理集積回路の設計は困難であることが、１９９１年１２月、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第４号、第１５７頁〜第１６３頁（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.4,P.157-163,DECEMBER,1991)に記載されている。
【００１３】
このような問題は、一般に出力信号から入力信号を分離するのが難しい超伝導回路において特有なものである。例えば、半導体回路では、入力信号と出力信号との分離が容易であるため、大規模な集積回路を設計する際に上述するような問題は起こらない。
【００１４】
【発明が解決しようとする課題】
上述のように、従来の回路構成方法では、論理集積回路の規模が大きくなるにつれ、相互接続によって超伝導回路ブロックへの供給電流量が変化しないように調整すべき超伝導回路ブロックの素子パラメータ数が増加し、最適な素子パラメータの組を求めるのに時間を要するため、大規模な超伝導論理集積回路を構成することが困難であるという問題点があった。
【００１５】
本発明は、以上の問題点に鑑みて成されたものであり、相互接続しても超伝導回路ブロックへの供給電流量の変化を実質上ゼロにする超伝導回路ブロックを予め設計しておくことにより、それらを単に接続するだけで、論理集積回路を構成する個々の超伝導回路ブロックの素子パラメータの調整を必要としない大規模な超伝導論理集積回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
かかる目的を達成するために、本発明は以下の特徴を有することとする。
【００１７】
本発明にかかる超伝導論理集積回路は、入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続し、インダクタンス部の入力端側でジョセフソン接合を介してグランドに接続し、インダクタンス部の出力端側に電流供給源を接続して構成し、標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続し、インダクタンス部の出力端側でジョセフソン接合を介してグランドに接続し、インダクタンス部の入力端側に電流供給源を接続して構成し、標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とするものである。
【００１８】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を大きくすること、ジョセフソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、標準入力部の入力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を小さくすること、ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００１９】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を大きくすること、ジョセフ ソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、標準出力部の出力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を小さくすること、ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２０】
また、本発明にかかる超伝導論理集積回路は、入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とするものである。
【００２１】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を大きくすることで、標準入力部の入力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準入力部のインダクタンス部におけるインダクタンス値を小さくすることで、標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２２】
また、本発明にかかる超伝導論理集積回路は、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を大きくすることで、標準出力部の出力端における電流の静的な流入を実質上ゼロにし、超伝導論理集積回路が動作する範囲内で、標準出力部のインダクタンス部におけるインダクタンス値を小さくすることで、標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とするものである。
【００２３】
また、本発明にかかる超伝導論理集積回路は、入力部電流評価回路の出力端と出力部電流評価回路の入力端とを接続し、入力部電流評価回路のインダクタンス部と出力部電流評価回路のインダクタンス部とを流れる電流が０となるように、入力部電流評価回路に含まれる素子パラメータと、出力部電流評価回路に含まれる素子パラメータと、を決定し、入力部電流評価回路を標準入力部に接続し、出力部電流評価回路を標準出力部に接続することを特徴とするものである。
【００２４】
また、本発明にかかる超伝導論理集積回路において、出力部電流評価回路は、該出力部電流評価回路の入力端と出力端との間に、出力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、出力部電流評価回路の出力端と第２のインダクタンス部との間にジョセフソン接合を介してグランドに接続し、第１のインダクタンス部と第２のインダクタンス部との間に電流供給源を接続して構成し、出力部電流評価回路に含まれる素子パラメータは、第１のインダクタンス部と第２のインダクタンス部とのインダクタンス値、ジョセフソン接合の臨界電流値、電流供給源の電流値であることを特徴とするものである。
【００２５】
また、本発明にかかる超伝導論理集積回路において、入力部電流評価回路は、該入力部電流評価回路の出力端と入力端との間に、入力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、入力部電流評価回路の入力端と第２のインダ クタンス部との間にジョセフソン接合を介してグランドに接続し、第１のインダクタンス部と第２のインダクタンス部との間に電流供給源を接続して構成し、入力部電流評価回路に含まれる素子パラメータは、第１のインダクタンス部と第２のインダクタンス部とのインダクタンス値、ジョセフソン接合の臨界電流値、電流供給源の電流値であることを特徴とするものである。
【００２６】
〈作用〉
本発明によれば、入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導論理集積回路を相互接続することによって、相互接続された超伝導論理集積回路への供給電流量は超伝導論理集積回路単体の場合とほぼ等しくなり、相互接続された個々の超伝導論理集積回路の素子パラメータの調整を必要とすることなく大規模な論理集積回路を構成することができる。
【００２７】
【発明の実施の形態】
次に、添付図面を参照しながら本発明の実施形態である超伝導論理集積回路を詳細に説明する。図１から図８に、本発明に係る超伝導論理集積回路の実施の形態を示す。
【００２８】
図１は、本発明に係る超伝導論理集積回路の実施形態として、超伝導回路ブロック数を４で相互接続した構成を示すブロック図である。入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導回路ブロック１〜４のそれぞれを相互に接続する。このように、入力端と出力端とにおける電流の静的な流入または流出を実質上ゼロにした超伝導回路ブロックを接続することで、個々の超伝導回路ブロックの素子パラメータの調整を必要とすることなく、規模のより大きな論理集積回路を構成することができる。超伝導回路ブロック間の接続関係、及び、超伝導回路ブロックの数と種類、超伝導回路ブロックの入力数及び出力数は任意である。
【００２９】
図２は、本発明の実施形態である超伝導論理集積回路における超伝導ブロックの接続状況を示すブロック図である。図２において、第１の超伝導回路ブロック２１の出力端と第２の超伝導回路ブロック２２の入力端との接続において、第１の超伝導回路ブロック２１の出力端に標準出力部２３を接続し、第２の超伝導回路ブロック２２の入力端に標準入力部２４を接続する。このことにより、標準出力部２３の出力端における電流の静的な流入または流出を実質上ゼロにし、且つ、標準入力部２４の入力端における電流の静的な流入または流出を実質上ゼロにすることができる。なお、図２に示した、第１の超伝導回路ブロック２１の出力数と第２の超伝導回路ブロック２２の入力数とはどちらも１つの場合であるが、一般に、入力数と出力数は共に任意である。
【００３０】
図３（ａ）は、本発明の実施形態における第１の超伝導回路ブロックの出力端における電流の静的な流入／流出を評価するための回路接続を示すブロック図である。図３（ａ）に示すように、標準出力部を搭載した第１の超伝導回路ブロック３１の出力端に出力部電流評価回路３３を接続する。
【００３１】
図３（ｂ）は、本発明の実施形態における第２の超伝導回路ブロックの入力端における電流の静的な流入／流出を評価するための回路接続を示すブロック図である。標準入力部を搭載した第２の超伝導回路ブロック３２の入力端に入力部電流評価回路３４を接続する。
【００３２】
出力部電流評価回路３３によって、標準出力部を搭載した第１の超伝導回路ブロック３１の出力端における電流の静的な流入または流出の量を評価することがき、電流の静的な流入／流出の量を実質上ゼロとするように標準出力部を構成する素子のパラメータを調整する。同様に、入力部電流評価回路３４によって、標準入力部を搭載した第２の超伝導回路ブロック３２の入力端における電流の静的な流入または流出の量を評価することができ、電流の静的な流入／流出の量を実質上ゼロとするように標準入力部を構成する素子のパラメータを調整する。
【００３３】
図４（ａ）は、本発明における標準出力部の第１の実施形態を示す回路図である。標準出力部４１は、その入力端と出力端との間がインダクタンス４１１で接続され、そのインダクタンス４１１の標準出力部入力端側でジョセフソン接合４１２を介してグランド４１３に接続し、インダクタンス４１１の標準出力部出力端側に電流供給源４１４を接続する。
【００３４】
標準出力部４１を構成する素子パラメータの１つ以上を調整することにより、標準出力部４１の出力端における電流の静的な流入または流出を実質上ゼロにすこるとが可能である。以下、その具体的な方法を説明する。
【００３５】
標準出力部４１の出力端における電流の静的な流入を小さくするためには、当該標準出力部４１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス４１１のインダクタンス値を大きくすること、または、ジョセフソン接合４１２の臨界電流値を小さくすること、の両方もしくは一方を行う。逆に、標準出力部４１の出力端における電流の静的な流出を小さくするためには、当該標準出力部４１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス４１１のインダクタンス値を小さくすること、または、ジョセフソン接合４１２の臨界電流値を大きくすること、の両方もしくは一方を行う。
【００３６】
図４（ｂ）は、本発明における標準入力部の第１の実施形態を示す回路図である。標準入力部４２は、その入力端と出力端との間がインダクタンス４２１で接続され、そのインダクタンス４２１の標準入力部出力端側でジョセフソン接合４２２を介してグランド４２３に接続し、インダクタンス４２１の標準出力部入力端側に電流供給源４２４を接続する。
【００３７】
標準入力部４２を構成する素子パラメータの１つ以上を調整することにより、当該標準入力部４２の入力端における電流の静的な流入または流出を実質上ゼロにすることが可能である。以下、その具体的な方法を説明する。
【００３８】
標準入力部４２の入力端における電流の静的な流入を小さくするためには、当該標準入力部４２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス４２１のインダクタンス値を大きくすること、または、ジョセフソン接合４２２の臨界電流値を小さくすること、の両方もしくは一方を行う。逆に、標準入力部４２の入力端における電流の静的な流出を小さくするためには、当該標準入力部４２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス４２１のインダクタンス値を小さくすること、または、ジョセフソン接合４２２の臨界電流値を大きくすること、の両方もしくは一方を行う。
【００３９】
図５（ａ）は、本発明における標準出力部の第２の実施形態を示す回路図である。標準出力部５１の入力端と出力端との間をインダクタンス５１１を介して接続する。標準出力部５１の出力端における電流の静的な流入を小さくするためには、当該標準出力部５１に接続した第１の超伝導回路ブロックが動作する範囲内で、インダクタンス５１１のインダクタンス値を大きくする。逆に、標準出力部５１の出力端における電流静的な流出を小さくするためには、当該標準出力部５１に接続した第１の超伝導回ブロックが動作する範囲内で、インダクタンス５１１のインダクタンス値を小さくする。
【００４０】
本実施形態は、特に図４（ａ）に示した標準出力部４１と同等の回路が第１の超伝導回路ブロックの中に既に存在する場合に特に有効である。
【００４１】
図５（ｂ）は、本発明における標準入力部の第２の実施形態を示す回路図である。標準入力部５２の入力端と出力端との間をインダクタンス５２１を介して接続する。標準入力部５２の入力端における電流の静的な流入を小さくするためには、当該標準入力部５２に接続した第２の超伝導回路ブロックが動作する範囲内で、インダクタンス５２１のインダクタンス値を大きくする。逆に、標準入力部５２の入力端における電流静的な流出を小さくするためには、当該標準入力部５２に接続した第２の超伝導回ブロックが動作する範囲内で、インダクタンス５２１のインダクタンス値を小さくする。
【００４２】
本実施形態は、特に図４（ｂ）に示した標準入力部４２と同等の回路が第２の回路ブロックの中に既に存在する場合に特に有効である。
【００４３】
図４（ａ）、図５（ａ）に示した標準出力部に含まれる回路の一部または全てを、図４（ａ）及び図５（ａ）に示した標準入力部に移して新たな標準出力部と標準入力部とを構成する、または、図４（ｂ）、図５（ｂ）に示した標準入力部に含まれる回路の一部または全てを、図４（ａ）、図５（ａ）に示した標準出力部に移して新たな標準出力部と標準入力部とを構成することが可能である。
【００４４】
図６（ａ）は、本発明における出力部電流評価回路の概略構成を示す回路図である。出力部電流評価回路６１は、その入力端と出力端との間に、第１の（出力部電流評価用）インダクタンス６１１と第２のインダクタンス６１２とをこの順序で直列に接続し、出力部電流評価回路６１の出力端と第２のインダクタンス６１２との間をジョセフソン接合６１３を介してグランド６１４に接続し、第１のインダクタンス６１１と第２のインダクタンス６１２との間に電流供給源６１５を接続する。
【００４５】
図６（ｂ）は、本発明における入力部電流評価回路の概略構成を示す回路図である。出力部電流評価回路６２は、その出力端と入力端との間に、第１の（入力部電流評価用）インダクタンス６２１と第２のインダクタンス６２２とをこの順序で直列に接続し、入力部電流評価回路６２の入力端と第２のインダクタンス６２２との間をジョセフソン接合６２３を介してグランド６２４に接続し、第１のインダクタンス６２１と第２のインダクタンス６２２との間に電流供給源６２５を接続する。
【００４６】
以下に、出力部電流評価回路６１と入力部電流評価回路６２とを用いて、超伝導回路ブロックの出力端と入力端とにおける電流の静的な流入または流出を評価する方法を説明する。
【００４７】
まず、出力部電流評価回路６１の入力端６１６と入力部電流評価回路６２の出力端６２６とを接続し、出力部電流評価用のインダクタンス６１１と入力部電流評価用のインタンス６２１とを流れる電流が０になるように、出力部電流評価回路６１及び／または入力部電流評価回路６２に含まれる素子パラメータ、すなわち、出力電流評価回路用の第１のインダクタンス６１１及び第２のインダクタンス６１２のインダクタンス値、入力部電流評価回路用の第１のインダクタンス６２１及び第２のインダクタンス６２２のインダクタンス値、ジョセフソン接合６１３、６２３の臨界電流値、電流供給源６１５、６２５の電流値を決める。ここで決めた出力部電流評価回路６１および入力部電流評価回路６２の素子パラメータは変化させない。
【００４８】
この素子パラメータを使うことにより、出力部電流評価回路６１の入力端６１６と入力部電流評価回路６２の出力端６２６とを接続したときに、出力部電流評価用の第１のインダクタンス６１１と入力部電流評価用の第１のインダクタンス６２１とを流れる電流が０に、出力部電流評価回路６１の入力端６１６および入力部電流評価回路６２の出力端６２６の電圧値は等しいことが保証される。この電圧値をＶ０とする。
【００４９】
次に、既に図３（ａ）に示したように、標準出力部を搭載した第１の超伝導回路ブロックの出力端に、出力部電流評価回路６１を接続する。
【００５０】
出力部電流評価回路６１内の第１のインダクタンス６１１に静的に流れる電流値を観測することにより、標準出力部を搭載した第１の超伝導回路ブロックの出力端における電流の静的な流入または流出を評価することができる。上述した方法で、標準出力部を搭載した第１の超伝導回路ブロックに含まれる標準出力部の素子パラメータ値を調整することにより、第１の超伝導回路ブロックの出力端における電流の静的な流入また流出を実質上ゼロにすることができる。
【００５１】
標準出力部を搭載した第１の超伝導回路ブロックと出力部電流評価回路との間に流れる静的な電流が実質上ゼロであることより、標準出力部を搭載した第１の超伝導回路ブロックの出力端と出力部電流評価回路の入力端との電圧はほぼ等しいと言える。すなわち、標準出力部を搭載した第１の超伝導回路ブロックの出力端の電圧はほぼＶ０である。
【００５２】
同様に、既に図３（ｂ）に示したように、標準入力部を搭載した第２の超伝導回路ブロックの入力端に、入力部電流評価回路６２を接続する。
【００５３】
入力部電流評価回路６２内の第１のインダクタンス６２１に静的に流れる電流値を観測することにより、標準入力部を搭載した第２の超伝導回路ブロックの入力端における電流の静的な流入または流出を評価することができる。上述した方法で、標準入力部を搭載した第２の超伝導回路ブロックに含まれる標準入力部の素子パラメータ値を調整することにより、第２の超伝導回路ブロックの入力端における電流の静的な流入また流出を実質上ゼロにすることができる。
【００５４】
標準入力部を搭載した第２の超伝導回路ブロックと入力部電流評価回路との間に流れる静的な電流が実質上ゼロであることより、標準入力部を搭載した第２の超伝導回路ブロックの入力端と入力部電流評価回路の出力端との電圧はほぼ等しいと言える。すなわち、標準入力部を搭載した第２の超伝導回路ブロックの入力端の電圧はほぼＶ０である。
【００５５】
このようにして、本発明の出力部電流評価回路を用いることにより、標準出力部を搭載した第１の超伝導回路ブロックの出力端の電圧がほぼＶ０であるような超伝導回路ブロックを構成することができる。また、本発明の入力部電流評価回路を用いることにより、標準入力部を搭載した第２の超伝導回路ブロックの入力端の電圧がほぼＶ０であるような超伝導回路ブロックを構成することができる。従って、このように設計された超伝導回路ブロックの出力端と入力端とを接続しても、両者の電圧値がほぼ等しいことから、電流の静的な流入または流出を実質上ゼロにすることが可能である。
【００５６】
比較例として、図７に、従来のＲＳフリップフロップの回路構成の一例を示す。これは、アイ・イー・イー・イー・トランザクションズ・オン・アプライド・スーパーコンダクティビティ、第１巻、第１号、第７頁、図７（IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.1,NO.1,P.7,MARCH 1991) に示されるものである。
【００５７】
インダクタンスＬ１、Ｌ２、Ｌ３の値は、すべて５．２ｐＨであり、インダクタンスＬの値は１３ｐＨである。また、ジョセフソン接合Ｊ１、Ｊ２の臨界電流値は共に１４２μＡであり、ジョセフソン接合Ｊ３、Ｊ４の臨界電流値は共に２００μＡである。電流供給源Ｉの値は１４０μＡである。このパラメータを用いてアナログシミュレーションを行うと、従来のＲＳフリップフロップ７１の入力端Ｒ、Ｓにおける静的な電流の流入はそれぞれ１７．９μＡ、２．０３μＡである。また、従来のＲＳフリップフロップ７１の出力端Ｆにおける静的な電流の流出は−２４．２μＡである。すなわち、２４．２μＡが流入していることとなる。つまり、ジョセフソン接合Ｊ４には、その臨界電流値の１割強の電流が余剰に静的に加わっている。
【００５８】
図８に、本発明によるＲＳフリップフロップの回路構成の一例を示す。従来のＲＳフリップフロップ７１の出力端Ｆに標準出力部８３を接続し、従来のＲＳフリップフロップ７１の入力端Ｒと入力端Ｓに、それぞれ標準入力部８１，８２を接続する。
【００５９】
新たなＲＳフリップフロップ８４の入力端と出力端とにおける電流の静的な流入または流出の量を評価するために、図６（ａ）に示した出力部電流評価回路６１と、図６（ｂ）に示した入力部電流評価回路６２と、を用いる。
【００６０】
図６（ａ）、（ｂ）において、上述した方法により、出力部電流評価回路６１の入力端と入力部電流評価回路６２の出力端とを接続する。出力部電流評価回路６１と入力部電流評価回路６２は、接続された部分に関してその回路構造が対称であるので、対応する素子パラメータを同一にすることにより、出力部電流評価用のインダクタンス部と入力部電流評価用のインダクタンス部とを流れる電流を０とすることができる。すなわち、出力部電流評価用の第１のインダクタンス６１１及び入力部電流評価用の第２のインダクタンス６２１の値は共に２．６ｐＨ、出力部電流評価用の第２のインダクタンス６１２及び入力部電流評価用の第２のインダクタンス６２２の値は共に０．０００１ｐＨ、ジョセフソン結合６１３，６２３における臨界電流値は共に２００μＡ、電流供給源６１５，６２５の値は共に１４０μＡとする。
【００６１】
出力部電流評価回路６１を新たなＲＳフリップフロップ８４の出力端Ｆに接続し、入力部電流評価回路６２を新たなＲＳフリップフロップ８４の入力端ＲとＳとにそれぞれ接続する。この状態で、出力部電流評価用のインダクタンス部と入力部電流評価用のインダクタンス部とを流れる電流を実質上ゼロにするように、標準入力部８１，８２と標準出力部８３との素子パラメータを決める。ジョセフソン接合８１２，８２２，８３２の臨界電流値は全て２００μＡとし、電流供給源８１４，８２４，８３４の値は全て１４０μＡとし、インダクタンス８１１，８２１，８３１の値は、それぞれ２．８２ｐＨ、２．５８ｐＨ、２．９５ｐＨとする。
【００６２】
これらの素子パラメータを用いてアナログシミュレーションを行うと、新たなＲフリップフロップ８４の入力端ＲとＳとにおける静的な電流の流入はそれぞれ−０．００８９μＡ、０．０３７μＡ、新たなＲＳフリップフロップ８４の出力端Ｆにおける電流の流出は−０．０５４μＡであり、素子パラメータの調整により、入力端と出力端とにおける静的な電流の流入または流出を実質上ゼロとすることができる。このような素子パラメータを持つ標準出力部及び標準入力部を接続しても、ＲＳフリップフロップの動作そのものに変化はない。
【００６３】
【発明の効果】
以上の説明より明らかなように、本発明によれば、入力端及び出力端における電流の静的な流入または流出が実質上ゼロである超伝導回路ブロックを作成することができ、その超伝導回路ブロックを単に相互に接続するだけで、個々の超伝導回路ブロックのパラメータを調整することなく大規模な論理集積回路を構成することができる。
【図面の簡単な説明】
【図１】 本発明に係る超伝導論理集積回路の実施形態として、超伝導回路ブロック数を４で相互接続した構成を示すブロック図である。
【図２】 本発明の実施形態である超伝導論理集積回路における超伝導ブロックの接続状況を示すブロック図である。
【図３】 本発明の実施形態における超伝導回路ブロックの出力端／入力端における電流の静的なまたは流出を評価するための回路接続を示すブロック図である。
【図４】 本発明における標準出力部／標準入力部の第１の実施形態を示す回路図である。
【図５】 本発明における標準出力部／標準入力部の第２の実施形態を示す回路図である。
【図６】 本発明における出力部電流評価回路／入力部電流評価回路の概略構成を示す回路図である。
【図７】 従来のＲＳフリップフロップの構成を示す回路図である。
【図８】 本発明によるＲＳフリップフロップの構成を示す回路図である。
【図９】 従来の超伝導回路ブロックの相互接続例を示す回路図である。
【符号の説明】
１〜４ 超伝導回路ブロック
２１ 第１の超伝導回路ブロック
２２ 第２の超伝導回路ブロック
２３ 標準出力部
２４ 標準入力部
３１ 標準出力部を搭載した第１の超伝導回路ブロック
３２ 標準入力部を搭載した第２の超伝導回路ブロック
３３ 出力部電流評価回路
３４ 入力部電流評価回路
４１、５１ 標準出力部
４２、５２ 標準入力部
６１ 出力部電流評価回路
６２ 入力部電流評価回路
６１１、６２１ 第１のインダクタンス
６２１、６２２ 第２のインダクタンス
６１３、６２３ ジョセフソン接合
６１４、６２４ グランド
６１５、６２５ 電流供給源
６１６ 入力端
６２６ 出力端
Claims (9)
- 入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、
前記標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続し、前記インダクタンス部の入力端側でジョセフソン接合を介してグランドに接続し、前記インダクタンス部の出力端側に電流供給源を接続して構成し、
前記標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続し、前記インダクタンス部の出力端側でジョセフソン接合を介してグランドに接続し、前記インダクタンス部の入力端側に電流供給源を接続して構成し、
前記標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、前記標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、
前記標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、前記標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とする超伝導論理集積回路。 - 前記超伝導論理集積回路が動作する範囲内で、前記標準入力部のインダクタンス部におけるインダクタンス値を大きくすること、前記ジョセフソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、前記標準入力部の入力端における電流の静的な流入を実質上ゼロにし、
前記超伝導論理集積回路が動作する範囲内で、前記標準入力部のインダクタンス部におけるインダクタンス値を小さくすること、前記ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、前記標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とする請求項１記載の超伝導論理集積回路。 - 前記超伝導論理集積回路が動作する範囲内で、前記標準出力部のインダクタンス部におけるインダクタンス値を大きくすること、前記ジョセフソン接合の臨界電流値を小さくすること、の少なくとも１つを行うことで、前記標準出力部の出力端における電流の静的な流入を実質上ゼロにし、
前記超伝導論理集積回路が動作する範囲内で、前記標準出力部のインダクタンス部におけるインダクタンス値を小さくすること、前記ジョセフソン接合の臨界電流値を大きくすること、の少なくとも１つを行うことで、前記標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とする請求項１記載の超伝導論理集積回路。 - 入力端における電流の静的な流入または流出を実質上ゼロにする標準入力部と、出力端における電流の静的な流入または流出を実質上ゼロにする標準出力部と、を有する超伝導論理集積回路であって、
前記標準出力部は、該標準出力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、
前記標準入力部は、該標準入力部の入力端と出力端との間を、インダクタンス部を介して接続して構成し、
前記標準出力部に、該標準出力部の出力端における電流の静的な流入または流出の量を評価する出力部電流評価回路を接続し、前記標準出力部の出力端における電流の静的な流入または流出を実質上ゼロにし、
前記標準入力部に、該標準入力部の入力端における電流の静的な流入または流出の量を評価する入力部電流評価回路を接続し、前記標準入力部の入力端における電流の静的な流入または流出を実質上ゼロにすることを特徴とする超伝導論理集積回路。 - 前記超伝導論理集積回路が動作する範囲内で、前記標準入力部のインダクタンス部におけるインダクタンス値を大きくすることで、前記標準入力部の入力端における電流の静的な流入を実質上ゼロにし、
前記超伝導論理集積回路が動作する範囲内で、前記標準入力部のインダクタンス部におけるインダクタンス値を小さくすることで、前記標準入力部の入力端における電流の静的な流出を実質上ゼロにすることを特徴とする請求項４記載の超伝導論理集積回路。 - 前記超伝導論理集積回路が動作する範囲内で、前記標準出力部のインダクタンス部におけるインダクタンス値を大きくすることで、前記標準出力部の出力端における電流の静的な流入を実質上ゼロにし、
前記超伝導論理集積回路が動作する範囲内で、前記標準出力部のインダクタンス部におけるインダクタンス値を小さくすることで、前記標準出力部の出力端における電流の静的な流出を実質上ゼロにすることを特徴とする請求項４記載の超伝導論理集積回路。 - 前記入力部電流評価回路の出力端と前記出力部電流評価回路の入力端とを接続し、
前記入力部電流評価回路のインダクタンス部と前記出力部電流評価回路のインダクタンス部とを流れる電流が０となるように、前記入力部電流評価回路に含まれる素子パラメータと、前記出力部電流評価回路に含まれる素子パラメータと、を決定し、
前記入力部電流評価回路を前記標準入力部に接続し、前記出力部電流評価回路を前記標準出力部に接続することを特徴とする請求項１または４記載の超伝導論理集積回路。 - 前記出力部電流評価回路は、該出力部電流評価回路の入力端と出力端との間に、出力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、
前記出力部電流評価回路の出力端と前記第２のインダクタンス部との間にジョセフソン接合を介してグランドに接続し、
前記第１のインダクタンス部と前記第２のインダクタンス部との間に電流供給源を接続して構成し、
前記出力部電流評価回路に含まれる素子パラメータは、前記第１のインダクタンス部と前記第２のインダクタンス部とのインダクタンス値、前記ジョセフソン接合の臨界電流値、前記電流供給源の電流値であることを特徴とする請求項７記載の超伝導論理集積回路。 - 前記入力部電流評価回路は、該入力部電流評価回路の出力端と入力端との間に、入力部電流評価用の第１のインダクタンス部と第２のインダクタンス部とを直列に接続し、
前記入力部電流評価回路の入力端と前記第２のインダクタンス部との間にジョセフソン接合を介してグランドに接続し、
前記第１のインダクタンス部と前記第２のインダクタンス部との間に電流供給源を接続して構成し、
前記入力部電流評価回路に含まれる素子パラメータは、前記第１のインダクタンス部と前記第２のインダクタンス部とのインダクタンス値、前記ジョセフソン接合の臨界電流値、前記電流供給源の電流値であることを特徴とする請求項７記載の超伝導論理集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247896A JP3695370B2 (ja) | 2001-08-17 | 2001-08-17 | 超伝導論理集積回路 |
| US10/201,965 US6703857B2 (en) | 2001-08-17 | 2002-07-25 | Integrated circuit of superconducting circuit blocks and method of designing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247896A JP3695370B2 (ja) | 2001-08-17 | 2001-08-17 | 超伝導論理集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060499A JP2003060499A (ja) | 2003-02-28 |
| JP3695370B2 true JP3695370B2 (ja) | 2005-09-14 |
Family
ID=19077137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001247896A Expired - Fee Related JP3695370B2 (ja) | 2001-08-17 | 2001-08-17 | 超伝導論理集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6703857B2 (ja) |
| JP (1) | JP3695370B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050092981A1 (en) * | 2003-11-04 | 2005-05-05 | Hunt Jeffrey H. | Superconducting integrated circuit and methods of forming same |
| CN112116094B (zh) * | 2020-08-27 | 2022-08-30 | 中国科学院计算技术研究所 | 一种超导流水线电路及处理器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712574A (en) * | 1980-06-27 | 1982-01-22 | Hitachi Ltd | Superconductive integrated circuit chip |
| US6242939B1 (en) * | 1999-03-05 | 2001-06-05 | Nec Corporation | Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein |
-
2001
- 2001-08-17 JP JP2001247896A patent/JP3695370B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-25 US US10/201,965 patent/US6703857B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6703857B2 (en) | 2004-03-09 |
| JP2003060499A (ja) | 2003-02-28 |
| US20030034794A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA3088259C (en) | Four-input josephson gates | |
| JPS62107519A (ja) | 論理回路の設計方法 | |
| JP3695370B2 (ja) | 超伝導論理集積回路 | |
| JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
| US4482821A (en) | Superconductive logic circuit | |
| JPS58108830A (ja) | ジヨセフソン論理集積回路 | |
| US20070164783A1 (en) | Reconfigurable integrated circuits with scalable architecture including one or more adders | |
| JP2913029B1 (ja) | ジョセフソン論理集積回路の構成方法 | |
| US7683674B2 (en) | T-switch buffer, in particular for FPGA architectures | |
| Sinha et al. | Current-sensing for crossbars | |
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| US5502404A (en) | Gate array cell with predefined connection patterns | |
| JPH0472755A (ja) | 化合物半導体集積装置 | |
| JPS6012751A (ja) | 半導体集積回路 | |
| JP2004072219A (ja) | 超電導分周回路 | |
| JP2660042B2 (ja) | 半導体論理集積回路 | |
| JPS6037820A (ja) | 論理ｌｓｉにおける入出力回路 | |
| JPH0419807Y2 (ja) | ||
| JPH0221150B2 (ja) | ||
| JP2802452B2 (ja) | 超伝導しきい値論理回路 | |
| JPS6346748A (ja) | 論理回路 | |
| JPH0217971B2 (ja) | ||
| JPS61100024A (ja) | マスタスライス型半導体集積回路 | |
| JPS60208844A (ja) | 半導体装置の製造方法 | |
| JPH043131B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |