JP3694601B2 - Multilayer wiring board - Google Patents

Multilayer wiring board Download PDF

Info

Publication number
JP3694601B2
JP3694601B2 JP37116598A JP37116598A JP3694601B2 JP 3694601 B2 JP3694601 B2 JP 3694601B2 JP 37116598 A JP37116598 A JP 37116598A JP 37116598 A JP37116598 A JP 37116598A JP 3694601 B2 JP3694601 B2 JP 3694601B2
Authority
JP
Japan
Prior art keywords
layer
multilayer wiring
resin
core substrate
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37116598A
Other languages
Japanese (ja)
Other versions
JP2000196234A (en
Inventor
昭哉 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP37116598A priority Critical patent/JP3694601B2/en
Publication of JP2000196234A publication Critical patent/JP2000196234A/en
Application granted granted Critical
Publication of JP3694601B2 publication Critical patent/JP3694601B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線基板及び半導体素子収納用パッケージ等に好適な、特にビルドアップ法により形成された多層配線基板に関するものである。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化には目ざましいものがあり、携帯情報端末の発達や、コンピューターを持ち運んで操作するいわゆるモバイルコンピューティングの普及によって、このような電子機器に用いられる多層配線基板には、更に小型化、薄型化かつ高精細化等が要求されている。
【0003】
一方、通信機器に代表されるような高速動作が求められる電子機器では、その普及に伴って高い周波数の信号に対して正確なスイッチングが可能であること等の要求を満足する多層配線基板が求められている。
【0004】
このような諸要求に応えるためには、多層配線基板の配線を高密度化することが必要とされるが、従来の銅張積層板にドリルを用いて穿孔し、バイアホール導体並びに配線パターンを形成して積層するという多層プリント配線基板では、小径のスルーホールを加工するドリル径に限界があること、及び多層化による高アスペクト比のスルーホールの信頼性に限界があること、絶縁層を薄く形成するために製造コストが増大すること等から、高密度化と製造コストの低減に限界があった。
【0005】
そこで、前記欠点を解消して配線の高密度化と、製造コストの低減を図る一つの手段として、絶縁基板上に配線回路層と絶縁層を交互に形成するという工程を繰り返して多層配線基板を製造するビルドアップ法が知られている。
【0006】
かかるビルドアップ法は、例えば、銅箔をエッチングして形成した配線回路層を有する両面銅張ガラスエポキシ基板をコア基板とし、この両面銅張ガラスエポキシ基板の表面に絶縁層として感光性エポキシ樹脂を塗布し、バイアホールを形成する部分の感光性エポキシ樹脂を露光、現像して除去した後、得られた絶縁層上に無電解メッキ法や電解メッキ法により銅の被覆層を形成し、該被覆層をエッチングすることによりバイアホール導体及び配線回路層を形成する。その後、前記感光性エポキシ樹脂による絶縁層の形成と、銅の被覆層によるバイアホール導体及び配線回路層の形成を繰り返して多層化し、最後に、ドリル等によりスルーホール用の貫通孔を設け、該貫通孔内にめっき層を形成して層間の配線回路層間を電気的に接続することにより多層配線基板とするものである(特開平9−64514号公報参照)。
【0007】
【発明が解決しようとする課題】
しかしながら、前記ビルドアップ法もその普及に伴って以下のような課題が明かとなってきた。即ち、前記ビルドアップ法で形成した多層配線基板は、コア基板の両面銅張ガラスエポキシ基板とビルドアップ法で形成した絶縁層や配線回路層との密着性が劣るという課題があり、特にアラミド不織布に樹脂を含浸させて成る絶縁基板をコア基板とすると、このコア基板の熱膨張率が一般的に用いられているエポキシ系樹脂に比較して低いため、このコア基板表面に形成したエポキシ系樹脂などの絶縁層を成す樹脂との熱膨張差が大きくなる結果、ビルドアップ法で形成した前記絶縁層や配線回路層がコア基板から剥離し易いという問題があった。
【0008】
従って、本発明は、ビルドアップ法で形成した多層配線層とコア基板との密着力が向上した高密度配線化が可能な多層配線基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明者は前記課題に鑑み鋭意検討した結果、コア基板を形成する絶縁材料として、1分間半減期温度が異なる2種以上の重合開始剤を熱硬化性樹脂中に混合して用いることにより、硬化時にその表面に微小な凹凸が形成され、コア基板の表面の表面粗さを大きくすることができる結果、このコア基板表面にビルドアップ法によって絶縁層や配線回路層を有する多層配線層を形成すると、コア基板と多層配線層との密着力が向上することを見いだし、本発明に至った。
【0010】
即ち、本発明の多層配線基板は、熱硬化性樹脂と、1分間半減期温度が異なる少なくとも2種の重合開始剤を混合した混合物を硬化してなる絶縁基板の少なくとも表面に配線回路層が被着形成され、且つ前記絶縁基板の表面粗さ(Ra)が0.1μm以上のコア基板の表面に、絶縁層と配線回路層とからなる多層配線層を形成してなることを特徴とするものであり、特に、前記少なくとも2つの重合開始剤の開始温度が10℃以上異なること、さらには、前記コア基板における絶縁基板中に、0.2〜10μmの平均粒径を有するセラミック粉末を10〜70体積%の割合で含有することが望ましい。
【0011】
また、前記配線基板の表面の配線回路層は、樹脂フィルム上に作製した配線導体層を転写して形成されて成ることが望ましい。
【0012】
本発明の多層配線基板によれば、コア基板の絶縁基板を、熱硬化性樹脂と重合開始剤との反応によって硬化させて形成する場合、1分間半減期温度が異なる少なくとも2種の重合開始剤を混合した組成物を用いることにより、硬化過程で、低い1分間半減期温度にて一部の樹脂の硬化が進行する結果、樹脂は一部硬化した樹脂と未硬化の軟質状態の樹脂との混合物状態となり、さらにこの状態で昇温して高い1分間半減期温度に達すると、残存していた未硬化の樹脂の硬化が進行する。この時、硬化する樹脂成分に押されるようにして先に硬化していた樹脂成分が表面にせりあがり基板表面に凹凸が形成されることになる。このような現象は、前記樹脂中にセラミック粉末を配合している場合、さらに顕著となる。
【0013】
その結果、コア基板の表面に形成された凹凸が、ビルドアップ法で形成される感光性樹脂による絶縁層や、メッキによる配線回路層を有する多層配線層のコア基板との密着力を向上させる作用をなす。
【0014】
【発明の実施の形態】
以下、本発明の多層配線基板について一実施例を図面に基づき詳述する。図1は、本発明の多層配線基板の一実施例を示す断面図である。
図1によれば、本発明の多層配線基板は、絶縁基板1の表面に配線回路層2が被着形成されたコア基板3の表面に、ビルドアップ法によって形成された絶縁層4、配線回路層5とから成る多層配線層6を具備するものである。なお、コア基板3の内部には、配線回路層7やビアホール導体8が形成されていてもよい。
【0015】
(コア基板)
本発明によれば、上記コア基板3における絶縁基板1が、熱硬化性樹脂と、1分間半減期温度が異なる少なくとも2種の重合開始剤を混合した混合物を硬化してなる絶縁材料からなることが重要である。
【0016】
ここで、用いられる1分間半減期温度が異なる重合開始剤としては、表1に示すように、主として過酸化物などの種々のものが挙げられる。
【0017】
【表1】

Figure 0003694601
【0018】
1分間半減期温度が異なる少なくとも2種の重合開始剤としては、その1分間半減期温度差が10℃未満の場合には、樹脂の硬化はほぼ同時に進行するために、前述のような基板表面に凹凸が形成されにくい。また、1分間半減期温度の差が100℃を超えると、硬化温度の差が大きくなり過ぎ、高い硬化温度がでの硬化中に先に硬化した樹脂にクラックや分解を生じたりする恐れがある。従って、本発明における1分間半減期温度差、言い換えれば1分間半減期温度差が10〜100℃が望ましく、特に絶縁基板の変形や樹脂の偏析を防止する点からは20〜100℃が望ましく、更には30〜60℃が最適である。
【0019】
前記重合開始剤によって硬化される熱硬化性樹脂としては、ポリフェニレンエーテル(PPE)、ビスマレイミドトリアジン(BTレジン)、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂等の熱硬化性樹脂が使用でき、特に耐熱性に優れ、吸湿性が低く、高周波領域での電気特性に優れるという点からはPPEやポリイミド樹脂が最適である。
【0020】
また、この樹脂中には、無機質フィラーを配合させることによって効率的に且つ均一な凹凸面を形成することができる。用いられる無機質フィラーとしては、シリカ(SiO2 )、アルミナ(Al2 3 )、窒化アルミニウム(AlN)、炭化珪素(SiC)等のセラミック粉末が使用でき、該セラミック粉末は、その粒径が大きすぎると配線回路層の断線を招くおそれがあることから、その平均粒径が0.2〜10μmであることが望ましく、その含有量は10〜70体積%の範囲内がより好適である。更に、この絶縁基板材料中には、ガラスクロスやアラミド不織布の補強剤を含んでいてもよい。また、これらのフィラーに対しては、樹脂との濡れ性を向上させるためにフィラー表面をカップリング処理を施してもよい。
【0021】
本発明によれば、上記絶縁材料を用いてコア基板を作製するには、前記未硬化状態の熱硬化性樹脂と、1分間半減期温度が2種以上の重合開始剤、場合によって無機質フィラーを含む組成物を混練した後、この混練物をドクターブレード法、カレンダーロール法、圧延法などによって所定の厚みにシート成形する。また、他の方法としては、上記混練物をガラスクロス、アラミド樹脂による織布、不織布中に含浸させてシート化することも可能である。
【0022】
次に、このシートを少なくとも2段階の熱処理によって硬化させる。まず、低温重合開始剤による1分間半減期温度よりも高く、高温重合開始剤による1分間半減期温度よりも低い温度で5分以上保持して、熱硬化性樹脂の一部を熱硬化させる。その後、昇温して高温重合開始剤による1分間半減期温度以上の温度に5分以上保持して、残存した未硬化の熱硬化性樹脂を熱硬化させて、シート中の全ての熱硬化性樹脂を完全硬化させる。
【0023】
この高温での硬化時、硬化した樹脂と未硬化の軟質状態の樹脂との混合物状態から残存していた未硬化の樹脂の硬化が進行する過程で、後に硬化する樹脂成分に押されるようにして先に硬化していた樹脂成分が表面にせりあがり基板表面に凹凸を形成することができる。この時に形成される凹凸によって、最終的に絶縁基板表面の表面粗さ(Ra)が0.1μm以上となることが重要である。
【0024】
これは、絶縁基板の上記表面粗さが0.1μm未満では、その表面に形成される多層配線層が、加熱冷却の繰り返しによってコア基板から剥離し易くなるためである。前記表面粗さが粗くなればなる程、多層配線層のコア基板への密着力は高くなるが、あまり粗くなると多層配線層とコア基板との間に気泡が入り易くなって逆に密着力を低下させる虞があることから表面粗さ(Ra)は0.5〜3μm程度がより良好である。
【0025】
コア基板の表面、あるいは表面と内部には、配線回路層あるいは配線回路層間を電気的に接続するためのビアホール導体を配設することができる。表面の配線回路層の形成は、上記のように絶縁基板全体の完全硬化後に、金属箔を接着剤を用いて密着させた後、レジスト塗布、露光、現像、エッチング、レジスト除去によって回路パターンを形成することができるが、本発明によれば、前記コア基板を硬化処理する前に、軟質状態のコア基板に対して、転写法によって配線回路層を転写した後に前記熱硬化処理を施すことにより、表面の配線回路層をコア基板表面に埋め込むことができるために、配線回路層の厚さ分の突起がなくなり、ビルドアップ法による多層配線層間への気泡の巻き込みを防止するとともに、多層配線基板全体の平滑性を高めることができる。
【0026】
具体的には、図2の工程図に示すように、前記未硬化状態の熱硬化性樹脂と、1分間半減期温度が2種以上の重合開始剤、場合によって無機質フィラーを含む組成物を混練してなる絶縁シート11に対して、図2(a)に示すように、パンチングあるいはレーザー等により100〜200μmの径のスルーホール12を形成する。
【0027】
次に、図2(b)に示すように、前記スルーホール12内に金属ペーストを充填して乾燥し、スルーホール導体13を形成する。
【0028】
金属ペーストは、金属粉末、有機樹脂及び溶剤から成り、金属粉末としては、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)から選ばれる少なくとも1種又はそれらの合金によって構成するのが望ましい。
【0029】
また、前記金属ペースト中の有機樹脂としては、前述した熱硬化性樹脂の他、セルロース等の樹脂も使用でき、また、溶剤としては使用する有機樹脂が溶解可能な溶剤であればいずれでも良く、例えば、イソプロピルアルコールやテルピネオール、2−オクタノール、ブチルカルビトールアセテート(BCA)等が挙げられる。
【0030】
次いで、スルーホール導体13が形成された絶縁シート11の表面の少なくとも一方の露出端部に金属箔から成る配線回路層を転写法によって形成する。具体的には、図2(c)に示すように、表面に銅箔からなる逆パターンの配線回路層14が形成された転写フィルム15を絶縁シート11に積層圧着した後、転写フィルム15を引き剥がすことによって、配線回路層14を絶縁シート11表面に埋め込むことができる。この時に印加する圧力は密着性と界面の気泡を除去する点から、1〜200kg/cm2 の加圧力が好ましく、より望ましくは20〜70kg/cm2 の範囲となる。
【0031】
このようにして、配線回路層14およびスルーホール導体13を有する絶縁シート11を前述したように、少なくとも2段階の熱硬化処理を施すことにより、図2(d)に示すような、表面に凹凸が形成されたコア基板16を作製することができる。この時、熱硬化処理のうち1段目の熱処理を配線回路層14を転写する際の圧力印加とともに行うことによって工程の簡略化を行うこともできる。
【0032】
また、コア基板を多層構造にする場合には、前記配線回路層14およびスルーホール導体13を有する絶縁シート11を複数層形成し、これらを積層一体化した後、前述した少なくとも2段階の熱硬化処理を施すことにより、図1に示すような多層構造のコア基板を作製することができる。
【0033】
さらに、上記のようにして作製したコア基板に対しては、所望により表面の配線回路層14に対して硫酸あるいは塩酸、所望により過酸化水素を含んだエッチング液を前記配線基板にスプレーすることにより、配線回路層14表面にも凹凸を形成することができる。これにより、前記配線回路層14表面を0.1μm以上の表面粗さ(Ra)に粗くすることが可能となり、さらに後述するビルドアップ法による多層配線層との密着性を高めることができる。
【0034】
次に、上記のようにして作製されたコア基板の表面に、ビルドアップ法により絶縁層と配線回路層を順次形成する。ビルドアップ法としては、周知の方法を採用でき、具体的には、コア基板の表面全面に感光性樹脂からなる絶縁層を塗布した後、バイアホールを形成する部分の感光性エポキシ樹脂を露光、現像して取り除く。その後、その絶縁層表面に無電解メッキ法や電解メッキ法によって銅などの金属層を一面に形成した後、非配線回路部分をエッチング除去することにより配線回路層およびビアホール導体を形成することができる。
【0035】
その後、上記感光性樹脂からなる絶縁層の塗布、バイアホールの形成、金属層形成、エッチングによる配線回路層形成を繰り返すことにより、多層配線層を形成することができる。
【0036】
また、他の方法としては、コア基板の表面に、樹脂付き銅箔を積層した後、フォトレジストで露光現像を行って配線回路層の形成を行い、さらにレーザーでバイアホールを形成後、メッキによってバイアホール導体を形成する。その後、上記樹脂付き銅箔の積層、配線回路層の形成、バイアホール導体の形成を繰り返すことにより多層配線層を形成することができる。
【0037】
本発明によれば、上述したように、表面に微細な突起による凹凸が形成されたコア基板を用いることにより、ビルドアップ法による多層配線層形成時に感光性樹脂を凹凸によるアンカー効果によってコア基板表面に感光性樹脂からなる絶縁層を強固に密着させ、コア基板とビルドアップ法により形成した絶縁層や配線回路層からなる多層配線層とを強固に接続し信頼性を向上させることができる。
【0038】
【実施例】
先ず、コア基板の絶縁基板を構成する絶縁材料として、前記表1の重合開始剤のうちから、1種または2種を選択し、これをイミド樹脂中に1重量%の割合で添加混合し、更に、平均粒径が5μmのSiO2 粉末を30体積%の割合で配合し、それに有機溶剤を添加混合しドクターブレード法でグリーンシートを成形した。
【0039】
次に、得られたグリーンシートに炭酸ガスレーザーにより直径0.1mmのバイアホールを形成し、該バイアホール内に粒径約5μmの銀をメッキした銅粉末から成る銅ペーストを充填した。
【0040】
一方、ポリエチレンテレフタレート(PET)樹脂から成る転写シートの表面に接着剤を塗布して粘着性を付与し、厚さ18μmの銅箔を一面に接着した後、フォトレジスト(ドライフィルム)を塗布して露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去し、線幅が40μm、配線間の間隔が40μmの逆パターンの配線回路層を形成した。
【0041】
そして、前記グリーンシートに上記配線回路層を形成した転写シートを位置決めして密着させ、該転写シートのみを剥離して配線回路層をグリーンシート表面に転写した。また、前記同様にしてバイホール導体および配線回路層を形成したグリーンシートを積層して20kg/cm2 の圧力で圧着するとともに、2種の重合開始剤を含む場合には、低温重合開始剤の1分間半減期温度よりも高く、高温重合開始剤の1分間半減期温度よりも低い温度で加熱した。また、1種の重合開始剤しか含まない場合もそれぞれ表2に示す温度で3分間加熱処理した。
【0042】
その後、高温重合開始剤の1分間半減期温度よりも高い温度に60分間保持して完全硬化させてコア基板を作製した。
【0043】
かくして得られた配線基板について、その表面の絶縁基板の表面粗さ(Ra)を測定しその結果を表2に示した。
【0044】
続いて、コア基板の表面に感光性エポキシ樹脂をスピンコート法により塗布した後、所定温度で加熱して絶縁層を形成し、バイアホールを形成する部分の感光性エポキシ樹脂を露光、現像して取り除いた。
【0045】
その後、前記絶縁膜の表面及びバイアホール内に無電解メッキ法や電解メッキ法により銅被覆層を形成し、該銅被覆層をエツチングすることにより配線回路層とバイアホール導体を形成した。
【0046】
そして、前記同様の工程を4回繰り返して感光性樹脂による絶縁層と、配線回路層及びバイアホール導体から成る多層配線層を形成した後、最外層に配線回路層を保護するエポキシ樹脂から成るソルダーレジストを被覆して評価用の多層配線基板を作製した。
【0047】
かくして得られた評価用の多層配線基板について、多層配線層の銅配線回路層に金具を取り付け、該銅配線回路層を引き剥がすときに必要な力を測定して、配線の密着強度を求めて密着性を評価した。
【0048】
一方、前記評価用の多層配線基板を−55℃と+125℃の温度でヒートサイクル試験を200サイクル行った後、試験後の多層配線層の剥離の有無を確認した。
【0049】
なお、前記評価用の多層配線基板を切断し、断面における配線回路層やバイアホール導体の形成付近を観察したところ、コアの配線基板の変形や、配線回路層、バイアホール導体等の接続不良、配線の断線等の不良はいずれも認められなかった。
【0050】
また、前記評価用の多層配線基板を湿度85%、温度85℃の高温多湿雰囲気に100時間放置したが、本発明の多層配線基板ではいずれも目視で判別できる程度の変化は生じておらず、1000時間放置後に周辺部にわずかな層の剥離が認められたが、動作には全く影響のないことを確認した。
【0051】
【表2】
Figure 0003694601
【0052】
表2から明らかなように、1種類の重合開始剤のみを使用した試料No.1、7では表面粗さが0.07μm以下と小さく、ビルドアップ法による多層配線層の密着力が弱く、いずれもヒートサイクル試験で剥離したり、クラックを生じた。これに対して、2種の重合開始剤を用いた本発明の多層配線基板においては、コア基板の絶縁基板の表面粗さが0.1μm以上と大きく、その結果、多層配線層の密着力が改善されてヒートサイクル試験でも不良は発生していないことが確認できた。
【0053】
また、試料No.5と試料No.6との比較から、2種の重合開始剤の1分間半減期温度差が10℃以上であることが効果的であることも理解された。
【0054】
【発明の効果】
以上詳述したように、本発明によれば、コア基板を構成する絶縁基板として、1分間半減期温度の異なる少なくとも2種の重合開始剤を含む絶縁材料を用いることにより、コア基板表面に凹凸を形成することができるために、ビルドアップ法で形成した多層配線層のコア基板との密着力を向上させ、配線の高密度化と低コスト化を実現した多層配線基板を得ることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一実施例を示す概略断面図である。
【図2】本発明におけるコア基板の製造方法を説明するための工程図である。
【符号の説明】
1 絶縁基板
2 配線回路層
3 コア基板
4 絶縁層
5 配線回路層
6 多層配線層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board suitable for a multilayer wiring board, a package for housing a semiconductor element, and the like, particularly formed by a build-up method.
[0002]
[Prior art]
In recent years, there has been a remarkable increase in performance and miniaturization of electronic devices, and multilayer wiring boards used in such electronic devices due to the development of portable information terminals and the spread of so-called mobile computing that carries and operates computers. Therefore, further miniaturization, thinning and high definition are required.
[0003]
On the other hand, for electronic devices that are required to operate at high speed as represented by communication devices, a multilayer wiring board that satisfies requirements such as being capable of accurate switching with respect to high-frequency signals is required with the spread of electronic devices. It has been.
[0004]
In order to meet such demands, it is necessary to increase the density of the wiring of the multilayer wiring board. However, a conventional copper-clad laminate is drilled with a drill, and via-hole conductors and wiring patterns are formed. In multilayer printed wiring boards that are formed and stacked, there is a limit to the drill diameter for processing small through-holes, and there is a limit to the reliability of through-holes with high aspect ratios due to multilayering, and the insulating layer is made thin. Since the manufacturing cost increases for the formation, etc., there is a limit to increasing the density and reducing the manufacturing cost.
[0005]
Therefore, as one means for eliminating the drawbacks and increasing the wiring density and reducing the manufacturing cost, the multilayer wiring board is formed by repeating the process of alternately forming the wiring circuit layer and the insulating layer on the insulating board. Build-up methods to manufacture are known.
[0006]
This build-up method uses, for example, a double-sided copper-clad glass epoxy substrate having a wiring circuit layer formed by etching a copper foil as a core substrate, and a photosensitive epoxy resin as an insulating layer on the surface of the double-sided copper-clad glass epoxy substrate. After applying and removing the photosensitive epoxy resin where the via hole is formed by exposure and development, a copper coating layer is formed on the obtained insulating layer by electroless plating or electrolytic plating, and the coating is formed. Via-hole conductors and wiring circuit layers are formed by etching the layers. Thereafter, the formation of the insulating layer with the photosensitive epoxy resin and the formation of the via hole conductor and the wiring circuit layer with the copper coating layer are repeated to form a multilayer, and finally a through hole for a through hole is provided by a drill or the like, A multilayer wiring board is formed by forming a plating layer in the through hole and electrically connecting the wiring circuit layers between the layers (see Japanese Patent Application Laid-Open No. 9-64514).
[0007]
[Problems to be solved by the invention]
However, with the spread of the build-up method, the following problems have been revealed. That is, the multilayer wiring board formed by the build-up method has a problem that the adhesion between the double-sided copper-clad glass epoxy substrate of the core substrate and the insulating layer and the wiring circuit layer formed by the build-up method is inferior. If the insulating substrate made by impregnating the resin with the core substrate is the core substrate, the thermal expansion coefficient of the core substrate is lower than that of the epoxy resin generally used. As a result of a large difference in thermal expansion from the resin forming the insulating layer, there has been a problem that the insulating layer and the wiring circuit layer formed by the build-up method are easily peeled off from the core substrate.
[0008]
Accordingly, it is an object of the present invention to provide a multilayer wiring board capable of high density wiring with improved adhesion between a multilayer wiring layer formed by a build-up method and a core substrate.
[0009]
[Means for Solving the Problems]
As a result of intensive studies in view of the above problems, the present inventor mixed and used two or more polymerization initiators having different half-life temperatures of 1 minute as the insulating material for forming the core substrate in the thermosetting resin, As a result of forming minute irregularities on the surface during curing and increasing the surface roughness of the core substrate surface, a multilayer wiring layer having an insulating layer and a wiring circuit layer is formed on the core substrate surface by a build-up method. Then, it discovered that the adhesive force of a core board | substrate and a multilayer wiring layer improved, and came to this invention.
[0010]
That is, the multilayer wiring board of the present invention has a wiring circuit layer on at least the surface of an insulating substrate obtained by curing a mixture of a thermosetting resin and at least two kinds of polymerization initiators having different half-life temperatures for 1 minute. A multilayer wiring layer composed of an insulating layer and a wiring circuit layer is formed on the surface of a core substrate having a surface roughness (Ra) of 0.1 μm or more. In particular, the starting temperature of the at least two polymerization initiators is different by 10 ° C. or more, and further, ceramic powder having an average particle size of 0.2 to 10 μm is 10 to 10 in the insulating substrate of the core substrate. It is desirable to contain in the ratio of 70 volume%.
[0011]
The wiring circuit layer on the surface of the wiring board is preferably formed by transferring a wiring conductor layer produced on a resin film.
[0012]
According to the multilayer wiring board of the present invention, when the insulating substrate of the core substrate is formed by curing by reaction of a thermosetting resin and a polymerization initiator, at least two kinds of polymerization initiators having different half-life temperatures for 1 minute are used. As a result of the curing of a part of the resin proceeding at a low half-life temperature of 1 minute in the curing process, the resin is composed of a partially cured resin and an uncured soft resin. When a mixture state is reached and the temperature is further raised in this state to reach a high half-life temperature of 1 minute, curing of the remaining uncured resin proceeds. At this time, the resin component that has been cured first as it is pushed by the resin component to be cured rises on the surface, and irregularities are formed on the substrate surface. Such a phenomenon becomes more prominent when ceramic powder is blended in the resin.
[0013]
As a result, the unevenness formed on the surface of the core substrate improves the adhesion of the multilayer wiring layer having a photosensitive resin insulating layer formed by the build-up method and a wiring circuit layer by plating to the core substrate. Make.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, one embodiment of the multilayer wiring board of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing an embodiment of a multilayer wiring board according to the present invention.
Referring to FIG. 1, the multilayer wiring board of the present invention includes an insulating layer 4 formed by a build-up method on a surface of a core substrate 3 having a wiring circuit layer 2 deposited on the surface of the insulating substrate 1, a wiring circuit. A multilayer wiring layer 6 composed of the layer 5 is provided. Note that a wiring circuit layer 7 and a via-hole conductor 8 may be formed inside the core substrate 3.
[0015]
(Core substrate)
According to the present invention, the insulating substrate 1 in the core substrate 3 is made of an insulating material obtained by curing a mixture of a thermosetting resin and at least two kinds of polymerization initiators having different half-life temperatures for 1 minute. is important.
[0016]
Here, as shown in Table 1, various polymerization initiators such as peroxides are mainly used as the polymerization initiator having a different one-minute half-life temperature.
[0017]
[Table 1]
Figure 0003694601
[0018]
As at least two kinds of polymerization initiators having different half-life temperatures for 1 minute, when the difference in half-life temperature for 1 minute is less than 10 ° C., the curing of the resin proceeds almost simultaneously. Unevenness is difficult to form on the surface. Also, if the difference in half-life temperature for 1 minute exceeds 100 ° C., the difference in curing temperature becomes too large, and there is a risk of cracking or decomposing in the previously cured resin during curing at a high curing temperature. . Therefore, the 1-minute half-life temperature difference in the present invention, in other words, the 1-minute half-life temperature difference is preferably 10 to 100 ° C., and particularly preferably 20 to 100 ° C. from the viewpoint of preventing deformation of the insulating substrate and segregation of the resin. Furthermore, 30-60 degreeC is optimal.
[0019]
As the thermosetting resin cured by the polymerization initiator, a thermosetting resin such as polyphenylene ether (PPE), bismaleimide triazine (BT resin), epoxy resin, polyimide resin, fluorine resin, phenol resin can be used, In particular, PPE and polyimide resin are optimal from the viewpoints of excellent heat resistance, low hygroscopicity, and excellent electrical characteristics in a high frequency region.
[0020]
Moreover, in this resin, an uneven surface can be efficiently and uniformly formed by blending an inorganic filler. As the inorganic filler used, ceramic powder such as silica (SiO 2 ), alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon carbide (SiC) can be used, and the ceramic powder has a large particle size. If the amount is too large, the wiring circuit layer may be disconnected. Therefore, the average particle size is desirably 0.2 to 10 μm, and the content is more preferably in the range of 10 to 70% by volume. Further, the insulating substrate material may contain a glass cloth or an aramid nonwoven fabric reinforcing agent. Further, for these fillers, the filler surface may be subjected to a coupling treatment in order to improve wettability with the resin.
[0021]
According to the present invention, in order to produce a core substrate using the insulating material, the uncured thermosetting resin, a polymerization initiator having a half-life temperature of 1 minute or more, and optionally an inorganic filler are used. After kneading the composition, the kneaded material is formed into a sheet having a predetermined thickness by a doctor blade method, a calender roll method, a rolling method, or the like. As another method, the kneaded material can be impregnated into a glass cloth, a woven fabric or a non-woven fabric made of an aramid resin to form a sheet.
[0022]
The sheet is then cured by at least two stages of heat treatment. First, a part of the thermosetting resin is thermally cured by holding for 5 minutes or more at a temperature higher than the one-minute half-life temperature by the low-temperature polymerization initiator and lower than the one-minute half-life temperature by the high-temperature polymerization initiator. Thereafter, the temperature is raised and held for 5 minutes or longer at a temperature equal to or higher than the half-life temperature of 1 minute by the high-temperature polymerization initiator, and the remaining uncured thermosetting resin is thermally cured, so that all thermosetting in the sheet. The resin is completely cured.
[0023]
At the time of curing at this high temperature, in the process of curing the uncured resin remaining from the mixture state of the cured resin and the uncured soft resin, it is pushed by the resin component to be cured later. The resin component that has been cured first is raised on the surface, and irregularities can be formed on the substrate surface. It is important that the surface roughness (Ra) of the surface of the insulating substrate is finally 0.1 μm or more due to the unevenness formed at this time.
[0024]
This is because if the surface roughness of the insulating substrate is less than 0.1 μm, the multilayer wiring layer formed on the surface easily peels from the core substrate by repeated heating and cooling. As the surface roughness increases, the adhesion of the multilayer wiring layer to the core substrate increases. However, if the surface roughness becomes too rough, air bubbles easily enter between the multilayer wiring layer and the core substrate. Since there exists a possibility of making it fall, surface roughness (Ra) is more preferable about 0.5-3 micrometers.
[0025]
A wiring circuit layer or a via-hole conductor for electrically connecting the wiring circuit layers can be disposed on the surface of the core substrate, or on the surface and the inside. For the formation of the wiring circuit layer on the surface, after the entire insulating substrate is completely cured as described above, the metal foil is brought into close contact with an adhesive, and then a circuit pattern is formed by resist application, exposure, development, etching, and resist removal. However, according to the present invention, before the core substrate is cured, the core substrate in a soft state is subjected to the thermosetting treatment after transferring the wiring circuit layer by a transfer method. Since the wiring circuit layer on the surface can be embedded in the core substrate surface, there are no protrusions for the thickness of the wiring circuit layer, preventing air bubbles from being caught between the multilayer wiring layers by the build-up method, and the entire multilayer wiring board Can improve the smoothness.
[0026]
Specifically, as shown in the process diagram of FIG. 2, the uncured thermosetting resin, a composition containing two or more polymerization initiators having a half-life temperature of 1 minute, and optionally an inorganic filler are kneaded. As shown in FIG. 2A, a through hole 12 having a diameter of 100 to 200 μm is formed on the insulating sheet 11 formed by punching or laser.
[0027]
Next, as shown in FIG. 2B, the through hole 12 is filled with a metal paste and dried to form a through hole conductor 13.
[0028]
The metal paste is composed of a metal powder, an organic resin, and a solvent. The metal powder is composed of at least one selected from copper (Cu), aluminum (Al), gold (Au), and silver (Ag) or an alloy thereof. It is desirable to do.
[0029]
Further, as the organic resin in the metal paste, in addition to the thermosetting resin described above, a resin such as cellulose can also be used, and any solvent can be used as long as the organic resin to be used can be dissolved. Examples include isopropyl alcohol, terpineol, 2-octanol, butyl carbitol acetate (BCA) and the like.
[0030]
Next, a wiring circuit layer made of a metal foil is formed on at least one exposed end of the surface of the insulating sheet 11 on which the through-hole conductors 13 are formed by a transfer method. Specifically, as shown in FIG. 2C, a transfer film 15 having a reverse circuit wiring circuit layer 14 formed of copper foil on the surface is laminated and pressure-bonded to an insulating sheet 11, and then the transfer film 15 is pulled. By peeling off, the wiring circuit layer 14 can be embedded in the surface of the insulating sheet 11. From the viewpoint pressure applied at this time to remove bubbles of adhesion and interface pressure of 1~200kg / cm 2, more preferably in the range of 20~70kg / cm 2.
[0031]
In this way, as described above, the insulating sheet 11 having the wiring circuit layer 14 and the through-hole conductor 13 is subjected to at least two stages of thermosetting treatment, whereby unevenness is formed on the surface as shown in FIG. The core substrate 16 on which is formed can be manufactured. At this time, it is possible to simplify the process by performing the first heat treatment in the thermosetting process together with the application of pressure when transferring the wiring circuit layer 14.
[0032]
When the core substrate has a multi-layer structure, a plurality of insulating sheets 11 having the wiring circuit layer 14 and the through-hole conductors 13 are formed, laminated and integrated, and then the above-described at least two-stage thermosetting. By performing the treatment, a core substrate having a multilayer structure as shown in FIG. 1 can be manufactured.
[0033]
Further, for the core substrate manufactured as described above, an etching solution containing sulfuric acid or hydrochloric acid, and optionally hydrogen peroxide is sprayed onto the wiring substrate 14 on the surface, if desired. Unevenness can also be formed on the surface of the wiring circuit layer 14. As a result, the surface of the wiring circuit layer 14 can be roughened to a surface roughness (Ra) of 0.1 μm or more, and the adhesion to a multilayer wiring layer by a build-up method to be described later can be enhanced.
[0034]
Next, an insulating layer and a wiring circuit layer are sequentially formed on the surface of the core substrate manufactured as described above by a build-up method. As a build-up method, a well-known method can be adopted, and specifically, after an insulating layer made of a photosensitive resin is applied to the entire surface of the core substrate, a photosensitive epoxy resin in a portion where a via hole is formed is exposed, Develop and remove. After that, a metal layer such as copper is formed on one surface by electroless plating or electrolytic plating on the surface of the insulating layer, and then the wiring circuit layer and the via hole conductor can be formed by etching away the non-wiring circuit portion. .
[0035]
Thereafter, a multilayer wiring layer can be formed by repeating application of the insulating layer made of the photosensitive resin, formation of a via hole, formation of a metal layer, and formation of a wiring circuit layer by etching.
[0036]
As another method, after laminating a resin-coated copper foil on the surface of the core substrate, exposure and development is performed with a photoresist to form a wiring circuit layer, and a via hole is further formed with a laser, followed by plating. Form via-hole conductors. Thereafter, a multilayer wiring layer can be formed by repeating the lamination of the resin-coated copper foil, the formation of the wiring circuit layer, and the formation of the via-hole conductor.
[0037]
According to the present invention, as described above, by using a core substrate having irregularities due to fine protrusions formed on the surface, the surface of the core substrate is affected by the anchor effect due to irregularities when forming a multilayer wiring layer by the build-up method. The insulating layer made of a photosensitive resin can be firmly adhered to the core substrate, and the core substrate can be firmly connected to the multilayer wiring layer made of the insulating layer and the wiring circuit layer formed by the build-up method, thereby improving the reliability.
[0038]
【Example】
First, as an insulating material constituting the insulating substrate of the core substrate, one or two kinds of polymerization initiators shown in Table 1 are selected, and this is added and mixed in a ratio of 1% by weight in the imide resin. Further, SiO 2 powder having an average particle diameter of 5 μm was blended at a ratio of 30% by volume, and an organic solvent was added and mixed therewith to form a green sheet by a doctor blade method.
[0039]
Next, a via hole having a diameter of 0.1 mm was formed on the obtained green sheet by a carbon dioxide laser, and a copper paste made of copper powder plated with silver having a particle diameter of about 5 μm was filled in the via hole.
[0040]
On the other hand, an adhesive is applied to the surface of a transfer sheet made of polyethylene terephthalate (PET) resin to give tackiness, and a copper foil having a thickness of 18 μm is adhered to one surface, and then a photoresist (dry film) is applied. After exposure and development, this was immersed in a ferric chloride solution to remove the non-patterned portion by etching to form a wiring circuit layer having a reverse pattern with a line width of 40 μm and an interval between wirings of 40 μm.
[0041]
Then, the transfer sheet on which the wiring circuit layer was formed was positioned and adhered to the green sheet, and only the transfer sheet was peeled off to transfer the wiring circuit layer to the green sheet surface. In the same manner as described above, a green sheet on which a bi-hole conductor and a wiring circuit layer are formed is laminated and pressure-bonded at a pressure of 20 kg / cm 2 , and when two kinds of polymerization initiators are included, Heating was performed at a temperature higher than the half-life temperature of the minute and lower than the half-life temperature of 1 minute of the high temperature polymerization initiator. Also, when only one polymerization initiator was included, each was heat-treated at the temperature shown in Table 2 for 3 minutes.
[0042]
Thereafter, the core substrate was produced by maintaining the temperature at a temperature higher than the half-life temperature for 1 minute of the high-temperature polymerization initiator for 60 minutes for complete curing.
[0043]
The surface roughness (Ra) of the insulating substrate on the surface of the wiring board thus obtained was measured, and the results are shown in Table 2.
[0044]
Subsequently, after applying a photosensitive epoxy resin to the surface of the core substrate by a spin coating method, heating at a predetermined temperature to form an insulating layer, exposing and developing the photosensitive epoxy resin in the portion forming the via hole Removed.
[0045]
Thereafter, a copper coating layer was formed on the surface of the insulating film and in the via hole by an electroless plating method or an electrolytic plating method, and the copper coating layer was etched to form a wiring circuit layer and a via hole conductor.
[0046]
Then, after repeating the same process four times to form an insulating layer made of a photosensitive resin and a multilayer wiring layer composed of a wiring circuit layer and a via-hole conductor, a solder composed of an epoxy resin that protects the wiring circuit layer on the outermost layer. A resist was coated to produce a multilayer wiring board for evaluation.
[0047]
For the multilayer wiring board for evaluation thus obtained, a metal fitting is attached to the copper wiring circuit layer of the multilayer wiring layer, and the force required when the copper wiring circuit layer is peeled off is measured to determine the adhesion strength of the wiring. Adhesion was evaluated.
[0048]
On the other hand, the multilayer wiring board for evaluation was subjected to 200 heat cycle tests at temperatures of −55 ° C. and + 125 ° C., and then the presence or absence of peeling of the multilayer wiring layer after the test was confirmed.
[0049]
In addition, when the multilayer wiring board for evaluation was cut and the vicinity of the formation of the wiring circuit layer and the via hole conductor in the cross section was observed, the deformation of the core wiring board, the connection failure of the wiring circuit layer, the via hole conductor, etc. There were no defects such as wire breakage.
[0050]
Further, the multilayer wiring board for evaluation was left in a high-humidity atmosphere with a humidity of 85% and a temperature of 85 ° C. for 100 hours. After leaving for 1000 hours, slight peeling of the layer was observed in the peripheral part, but it was confirmed that there was no influence on the operation.
[0051]
[Table 2]
Figure 0003694601
[0052]
As is clear from Table 2, samples No. 1 and 7 using only one type of polymerization initiator have a surface roughness as small as 0.07 μm or less, and the adhesion of the multilayer wiring layer by the build-up method is weak. Also peeled off or cracked in the heat cycle test. In contrast, in the multilayer wiring board of the present invention using two kinds of polymerization initiators, the surface roughness of the insulating substrate of the core substrate is as large as 0.1 μm or more, and as a result, the adhesion of the multilayer wiring layer is increased. It was confirmed that no defects occurred in the heat cycle test.
[0053]
It was also understood from comparison between sample No. 5 and sample No. 6 that the one-minute half-life temperature difference between the two polymerization initiators was 10 ° C. or more.
[0054]
【The invention's effect】
As described above in detail, according to the present invention, as the insulating substrate constituting the core substrate, an insulating material containing at least two kinds of polymerization initiators having different half-life temperatures for 1 minute is used, whereby the surface of the core substrate is uneven. Therefore, the adhesion between the multilayer wiring layer formed by the build-up method and the core substrate can be improved, and a multilayer wiring board in which the wiring density is increased and the cost is reduced can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing an embodiment of a multilayer wiring board according to the present invention.
FIG. 2 is a process diagram for explaining a method of manufacturing a core substrate in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Insulating board 2 Wiring circuit layer 3 Core board 4 Insulating layer 5 Wiring circuit layer 6 Multilayer wiring layer

Claims (4)

熱硬化性樹脂と、1分間半減期温度が異なる少なくとも2種の重合開始剤を混合した混合物を硬化してなる絶縁基板の少なくとも表面に配線回路層が被着形成され、且つ前記絶縁基板の表面粗さ(Ra)が0.1μm以上のコア基板の表面に、絶縁層と配線回路層とからなる多層配線層を形成してなることを特徴とする多層配線基板。A wiring circuit layer is deposited on at least the surface of an insulating substrate formed by curing a mixture of a thermosetting resin and at least two kinds of polymerization initiators having different half-life temperatures for 1 minute, and the surface of the insulating substrate A multilayer wiring board comprising a multilayer wiring layer comprising an insulating layer and a wiring circuit layer formed on a surface of a core substrate having a roughness (Ra) of 0.1 μm or more. 前記少なくとも2種の重合開始剤の1分間半減期温度が10℃以上異なることを特徴とする請求項1記載の多層配線基板。The multilayer wiring board according to claim 1, wherein the one-minute half-life temperature of the at least two kinds of polymerization initiators differs by 10 ° C or more. 前記コア基板における絶縁基板中に、0.2〜10μmの平均粒径を有するセラミック粉末を10〜70体積%の割合で含有することを特徴とする請求項1記載の多層配線基板。2. The multilayer wiring board according to claim 1, wherein the insulating substrate in the core substrate contains ceramic powder having an average particle size of 0.2 to 10 [mu] m in a proportion of 10 to 70% by volume. 前記配線基板の少なくとも表面の配線回路層が樹脂フィルム上に作製した配線導体層を転写して形成されて成ることを特徴とする請求項1に記
載の多層配線基板。
2. The multilayer wiring board according to claim 1, wherein the wiring circuit layer on at least the surface of the wiring board is formed by transferring a wiring conductor layer produced on a resin film.
JP37116598A 1998-12-25 1998-12-25 Multilayer wiring board Expired - Fee Related JP3694601B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37116598A JP3694601B2 (en) 1998-12-25 1998-12-25 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37116598A JP3694601B2 (en) 1998-12-25 1998-12-25 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2000196234A JP2000196234A (en) 2000-07-14
JP3694601B2 true JP3694601B2 (en) 2005-09-14

Family

ID=18498257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37116598A Expired - Fee Related JP3694601B2 (en) 1998-12-25 1998-12-25 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3694601B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4905749B2 (en) * 2001-03-02 2012-03-28 日立化成工業株式会社 WIRING BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR MOUNTING BOARD USING THE WIRING BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR PACKAGE AND ITS MANUFACTURING METHOD
JP4488684B2 (en) * 2002-08-09 2010-06-23 イビデン株式会社 Multilayer printed wiring board
JP4789443B2 (en) * 2004-08-26 2011-10-12 京セラ株式会社 Composite sheet manufacturing method, laminated body manufacturing method, and laminated part manufacturing method
JP5083894B2 (en) * 2008-01-31 2012-11-28 京セラSlcテクノロジー株式会社 Wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000196234A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
JP2005072328A (en) Multilayer wiring board
JP3619421B2 (en) Manufacturing method of multilayer wiring board
JP4129166B2 (en) Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
JP3786512B2 (en) Manufacturing method of multilayer wiring board
JP3728068B2 (en) Multilayer wiring board
JP3694601B2 (en) Multilayer wiring board
JP3940617B2 (en) Wiring board and manufacturing method thereof
JP4587576B2 (en) Multilayer wiring board
JP2000165052A (en) Multilayer wiring board
JP2000138457A (en) Multilayer interconnection board and its manufacture
JP4159136B2 (en) Multilayer printed wiring board
JPH1174641A (en) Multilayer wiring board
JPH10107445A (en) Multi-layered wiring board and manufacture thereof
JP4666830B2 (en) Multilayer wiring board and manufacturing method thereof
JP3236812B2 (en) Multilayer wiring board
JP3981314B2 (en) Manufacturing method of multilayer wiring board
JP4693258B2 (en) Manufacturing method of multilayer wiring board
JP2002252459A (en) Multilayer wiring board and its manufacturing method
JP2001044638A (en) Multi-layer wiring board and manufacture thereof
JP2006173650A (en) Multilayer wiring substrate
JP2004119734A (en) Circuit transferring insulating sheet and method of manufacturing multilayer wiring substrate using the same
JP2002290036A (en) Method of manufacturing wiring board
JP4570225B2 (en) Film with metal foil and method for producing multilayer wiring board using the same
JP2003017854A (en) Multilayer interconnection board and manufacturing method therefor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees