JP3685446B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP3685446B2
JP3685446B2 JP2000099009A JP2000099009A JP3685446B2 JP 3685446 B2 JP3685446 B2 JP 3685446B2 JP 2000099009 A JP2000099009 A JP 2000099009A JP 2000099009 A JP2000099009 A JP 2000099009A JP 3685446 B2 JP3685446 B2 JP 3685446B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
electrode
tft
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000099009A
Other languages
English (en)
Other versions
JP2000323699A (ja
Inventor
紀之 海部
功 小林
慎市 竹田
英正 水谷
哲 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000099009A priority Critical patent/JP3685446B2/ja
Publication of JP2000323699A publication Critical patent/JP2000323699A/ja
Application granted granted Critical
Publication of JP3685446B2 publication Critical patent/JP3685446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/30—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換装置に係わり、たとえばファクシミリ、デジタル複写機あるいはＸ線撮像装置等の等倍読み取りを行うことの可能な一次元もしくは二次元の光電変換装置に関する。
【０００２】
【従来の技術】
［関連技術］
従来、ファクシミリ、デジタル複写機あるいはＸ線撮像装置等の読み取り系としては縮小光学系とＣＣＤ型センサを用いた読み取り系が用いられていた。しかしながら近年、水素化アモルファスシリコン（以下、ａ−Ｓｉと記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取るいわゆる密着型センサの開発が進み実用化され又はされつつある。特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下ＴＦＴと記す）の半導体材料としても用いることができるので光電変換半導体層とＴＦＴの半導体層とを同時に形成することができ都合がよい。
【０００３】
図４（ａ），図４（ｂ）は夫々従来の光センサの構成の一例を説明するための模式的断面図であり、図４（ａ），図４（ｂ）は夫々光センサの層構成の一例を示し、図４（ｃ）は駆動方法を説明するための概略的回路図であり、図４（ａ）及び図４（ｂ）に共通した代表的な駆動方法の一例を示している。図４（ａ），図４（ｂ）共にフォト・ダイオード型の光センサであり、図４（ａ）はＰＩＮ型、図４（ｂ）はショットキー型と称されている。図４（ａ），図４（ｂ）中１は絶縁基板、２は下部電極、３はｐ型半導体層（以下ｐ層と記す）、４は真性半導体層（以下ｉ層と記す）、５はｎ型半導体層（以下ｎ層と記す）、６は透明電極である。図４（ｂ）のショットキー型では下部電極２の材料を適宜選択して、下部電極２からｉ層４に不要な電子が注入されないようショットキーバリア層が形成されている。
【０００４】
図４（ｃ）において、１０は上記光センサを記号化して表わした光センサを示し、１１は電源、１２は電流アンプ等の検出部を示している。光センサ１０中Ｃで示された方向は図４（ａ），図４（ｂ）中の透明電極６側、Ａで示された方向が下部電極２側であり電源１１はＡ側に対しＣ側に正の電圧が加わるように設定されている。ここで動作を簡単に説明する。
【０００５】
図４（ａ），図４（ｂ）に示されるように、矢印で示された方向から光が入射され、ｉ層４に達すると、光は吸収され電子とホールが発生する。ｉ層４には電源１１により電界が印加されているため電子はＣ側、つまりｎ層５を通過して透明電極６に移動し、ホールはＡ側、つまり下部電極２に移動する。よって光センサ１０に光電流が流れたことになる。また、光が入射しない場合ｉ層４で電子もホールも発生せず、また、透明電極内６のホールはｎ層５がホールの注入阻止層として働き、下部電極２内の電子は図４（ａ）のＰＩＮ型ではｐ層３が、図４（ｂ）のショットキー型ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。このように光の入射の有無で回路を流れる電流が変化する。これを図４（ｃ）の検出部１２で検出すれば光センサとして動作する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の光センサでＳＮ比が高く、かつ低コストの光電変換装置を生産するのは難しい。以下その理由について説明する。
【０００７】
第一の理由は、図４（ａ）のＰＩＮ型、図４（ｂ）のショットキー型は共に２カ所に注入阻止層が必要なところにある。
【０００８】
図４（ａ）のＰＩＮ型において注入阻止層であるｎ層５は電子を透明電極６に導くと同時にホールがｉ層４に注入するのを阻止する特性が必要である。どちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流（以下暗電流と記す）が発生、増加することになりＳＮ比の低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおりたとえ検出部１２で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。
【０００９】
通常この特性を向上させるためｉ層４やｎ層５の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるｐ層３についても電子、ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。通常、前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは困難である。
【００１０】
つまり、同一光センサ内に二カ所の注入阻止層が必要なことは高ＳＮ比の光センサの形成を難しくする。
【００１１】
これは図４（ｂ）のショットキー型においても同様である。また図４（ｂ）のショットキー型においては片方の注入阻止層にショットキーバリア層を用いているが、これは下部電極２とｉ層４の仕事関数の差を利用するもので、下部電極２の材料が限定されたり、界面の局在準位の影響が特性に大きく影響し、条件を満足させるのはさらに難しい。
【００１２】
また、さらにショットキーバリア層の特性を向上させるために、下部電極２とｉ層４の間に１００オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されているが、これはトンネル効果を利用し、ホールを下部電極２に導き、電子のｉ層４への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用しているため下部電極２の材料の限定は必要である。加えて電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため酸化膜や窒化膜は１００オングストローム前後と非常に薄くすることが要求される。そしてその厚さや膜質の制御は難しく生産性は低下する。
【００１３】
また、注入阻止層が２カ所必要なことは生産性を低下させるだけでなくコストもアップする要因となる。これは注入阻止層が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が生じた場合、光センサとしての所望の特性が得られないからである。
【００１４】
第二の理由を図２を用いて説明する。図２は薄膜の半導体膜で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装置を形成するうえで制御部の一部として利用することがある。図中図４と同一なものは同番号で示してある。図２において、７はゲート絶縁膜であり、６０は上部電極である。形成法を順を追って説明する。絶縁基板１上にゲート電極（Ｇ）として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、Ｄ）として働く上部電極６０を順次成膜し、上部電極６０をエッチングしてソース、ドレイン電極を形成し、その後ｎ層５をエッチングしてチャネル部を構成している。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続に堆積する。
【００１５】
従来の光センサをこのＴＦＴと同一基板上に形成する場合、この層構成が問題となりコストアップや特性の低下を招く。この理由は図４に示した従来の光センサの構成が、図４（ａ）のＰＩＮ型が電極／ｐ層／ｉ層／ｎ層／電極、図４（ｂ）のショットキー型が電極／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者の層構成が異なるからである。これは同一プロセスで光センサ、ＴＦＴを同時に形成できないことを示し、必要な場所に必要な層を形成するためフォトリソ工程などが繰り返されるプロセスの複雑化による歩留まりの低下、コストアップを招く。また、ｉ層／ｎ層を共通化するにはゲート絶縁層７やｐ層３のエッチング工程が必要となり、先に述べた光センサの重要な層である注入阻止層のｐ層３とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜のエッチングにより汚染され、特性の劣化やＳＮ比の低下の原因になる。
【００１６】
また、前述した図４（ｂ）のショットキー型の特性を改善するため下部電極２とｉ層４の間に酸化膜や窒化膜を形成したものは膜構成の順は同一であるが先に述べたように酸化膜や窒化膜は１００オングストローム前後である必要がありゲート絶縁膜と共用することは困難である。図３にゲート絶縁膜とＴＦＴの歩留まりについて、我々が実験した結果を示す。ゲート絶縁膜厚が１０００オングストローム以下で歩留まりは急激に低下し、８００オングストロームで歩留まりは約３０％、５００オングストロームで歩留まりは０％、２５０オングストロームではＴＦＴの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないＴＦＴのゲート絶縁膜を共用化することは明らかに困難であり、これをデータが示している。
【００１７】
またさらに、図示していないが電荷や電流の積分値を得るのに必要となる素子である容量素子（以下コンデンサと記す）を従来の光センサと同一の構成でリークが少ない良好な特性ものを作るのは難しい。コンデンサは２つの電極間に電荷を蓄積するのが目的なため電極間の中間層には必ず電子とホールの移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ利用しているため熱的にリークの少ない良好な特性の中間層を得るのは難しいからである。
【００１８】
このように光電変換装置を構成するうえで重要な素子であるＴＦＴやコンデンサとプロセス的にまたは特性的にマッチングが良くないことは複数の光センサを一次元もしくは二次元に多数配置し、この光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりが非常に悪く、低コストで高性能多機能な装置を作るうえで重大な問題になる場合がある。
【００１９】
［発明の目的］
本発明の目的はＳＮ比が高く、特性が安定している光電変換装置を提供することを目的とする。
【００２０】
又、本発明は歩留りが高く、生産が容易な光電変換装置を提供することを目的とする。
【００２１】
加えて本発明は、ＴＦＴと同一プロセスで形成することが可能で、生産プロセスの複雑化を生じることなく、低コストで作製可能な光電変換装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明は、上記課題を解決するための手段として、基体の表面上に、光電変換素子とスイッチ素子とを含む画素が行方向及び列方向に複数配置された光電変換部と、
行方向の複数の前記スイッチ素子に接続された制御配線の複数と、
列方向の複数の前記スイッチ素子に接続された信号配線の複数と、
前記基体の裏面側に設けられ、前記制御配線に接続された制御用集積回路素子の複数と、
前記基体の裏面側に設けられ、前記信号配線に接続された検出用集積回路素子の複数と、
を有する光電変換装置であって、
複数の前記制御配線のうち、第１の制御配線は前記基体の第１辺側において複数の前記制御用集積回路素子のうちの第１の制御用集積回路素子と接続され、第２の制御配線は前記基体の前記第１辺側と前記光電変換部を挟んで対向する第２辺側において前記第１の制御用集積回路素子と異なる第２の制御用集積回路素子と接続されており、
複数の前記信号配線のうち、第１の信号配線は前記基体の第３辺側において複数の前記検出用集積回路素子のうちの第１の検出用集積回路素子と接続され、第２の信号配線は前記基体の前記第３辺側と前記光電変換部を挟んで対向する第４辺側において前記第１の検出用集積回路素子と異なる第２の検出用集積回路素子と接続されている、
ことを特徴とする光電変換装置を提供するものである。
【００２３】
【実施例】
以下、本発明を必要に応じて図面を参照しながら説明する。
【００２４】
［実施例１］
図１（ａ）および図１（ｂ）は、それぞれ順に、本発明の第１の実施例に係る光電変換装置の光電変換部を説明するための模式的層構成図、光電変換装置の概略的回路図である。
【００２５】
図１（ａ）においては、１はガラスなどで形成される絶縁基板、２はＡｌやＣｒなどで形成される下部電極である。７０は電子、ホール共に通過を阻止する窒化シリコンＳｉＮなどで形成される絶縁層であり、その厚さはトンネル効果により電子、ホールが通過できないほどの厚さである５００オングストローム以上に設定される。４は水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半導体層、５は光電変換半導体層４に透明電極６側からのホールの注入を阻止するａ−Ｓｉのｎ＋層で形成される注入阻止層、透明電極６はＩＴＯのようなインジウム又はスズを含む化合物、酸化物などで形成される。
【００２６】
図１（ｂ）において１００は図１（ａ）で示した光電変換部を記号化したものでＤが透明電極６側、Ｇが下部電極２側の電極を示している。１２０は検出部、１１０は電源部であり、電源部１１０はＤ電極に正の電位を与える正電源１１１、負の電位を与える負電源１１２の両者を切り換えるスイッチ１１３で構成される。スイッチ１１３はリフレッシュモードではｒｅｆｒｅｓｈ側、光電変換モードではｒｅａｄ側に接続されるよう制御される。
【００２７】
ここで本実施例で使用している光電変換部１００の動作について説明する。図５（ａ），図５（ｂ）はそれぞれ本実施例のリフレッシュモードおよび光電変換モードの動作を示す光電変換部のエネルギーバンド図で、光電変換部の各層の厚さ方向の状態を表している。
【００２８】
リフレッシュモード（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。この時一部のホールと電子はｎ層５，ｉ層４において再結合して消滅する。充分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される（図５（ａ））。
【００２９】
この状態で光電変換モード（ｂ）になると、Ｄ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホールはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導びかれ、ホールはｉ層４内を移動し絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。この時電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため、電流がＧ電極から検出部１２０に流れる。この電流は光により発生した電子・ホール対に対応するため入射した光に比例する（図５（ｂ））。
【００３０】
ある期間光電変換モード（ｂ）を保った後、再びリフレッシュモード（ａ）の状態になると、ｉ層４内に留まっていたホールは前述のようにＤ電極に導びかれ、同時にこのホールに対応した電荷が検出部１２０に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、検出部１２０に流れる電荷は光の総量に対応する。この時ｉ層４内に注入される電子の量に対応した電荷も流れるが、この量はおよそ一定なため差し引いて検出すればよい。
【００３１】
つまり、本実施例においての光電変換部１００は、リアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施例の大きな特徴といえる。検出部１２０は目的に応じてどちらか一方、もしくは両方を検出すればよい。
【００３２】
ここで図６を用いて本実施例の動作について説明する。
【００３３】
図６は図１の光電変換装置における動作のタイミングチャートである。図中Ｖｄｇは光電変換部１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入射がない。つまりダーク状態を示している。Ｉｓは検出部１２０に流れ込む電流を示し、横軸方向は時間の経過を示す。
【００３４】
始めにスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されるとリフレッシュモードに入り、Ｖｄｇは負電圧となり、図５（ａ）のようにホールが掃き出され、また電子がｉ層４に注入されるにともない検出部１２０には図６のＥで示される負の突入電流Ｅが流れる。その後リフレッシュモードは終了し、スイッチ１１３がｒｅａｄ方向に接続されるとｉ層４内の電子が掃き出され正の突入電流Ｅ′が流れ光電変換モードに入る。この時光が入射されているとＡで示される光電流Ａが流れる。もし同様な動作でダーク状態であればＡ′で示されるように電流は流れない。よって光電流Ａを直接、もしくは一定の期間、光電流Ａを積分すれば光の入射を検出できる。
【００３５】
また、Ａの状態からスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分もしくは積分相当の値を得ればよい。直前の光電変換モードで光が入射していなければ突入電流はＢ′のように小さくなり、その差を検出すれば、光の入射を検出できる。また前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂからこれらを差し引いてもよい。
【００３６】
また、さらに、同じ光電変換モード期間であっても光の入射の状態が変化すれば、Ｃ，Ｃ′のようにＩＳは変化する。これを検出しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。
【００３７】
しかしながら、何らかの理由により、光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図５（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導びかれなくなり、ｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され、次の光電変換モードではＡ″のようにＡと等しい電流が得られる。
【００３８】
以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに連続的に変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることはいうまでもない。
【００３９】
また、前述の説明において、リフレッシュモードで、ｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図５（ｃ）の状態にならなければよく、リフレッシュモードのＶｄｇの電圧、リフレッシュモードの期間、および、ｎ層５の注入阻止層の特性を決めればよい。
【００４０】
また、さらに、リフレッシュモードにおいて、ｉ層４への電子の注入は必要条件でなく、Ｖｄｇの電圧は負に限定されるものでもない。ホールの一部がｉ層４から掃き出されればよい。ホールが多数ｉ層４に留まっている場合には、たとえＶｄｇが正の電圧であってもｉ層４内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。
【００４１】
図７（ａ），図７（ｂ），図７（ｃ），図７（ｄ）は、それぞれ検出部の構成例を示したものである。１２１は電流Ａｍｐで代表される電流計、１２２は電圧計、１２３は抵抗器、１２４はコンデンサ、１２５はスイッチ素子、１２６はオペアンプである。
【００４２】
図７（ａ）は直接電流を検出するもので、電流計１２１の出力は電圧や、増幅された電流である。図７（ｂ）は電流を抵抗器１２３に流して電圧を電圧計１２２で検出している。図７（ｃ）は電荷をコンデンサ１２４に蓄積し、その電圧を電圧計１２２で検出している。図７（ｄ）はオペアンプ１２６により電流の積分値を電圧として検出している。図７（ｃ），図７（ｄ）においてスイッチ素子１２５は毎回の検出に対して初期値を与える役割をし、検出の方法によって高抵抗の抵抗器に置き換えることも可能である。
【００４３】
電流計や電圧計は、トランジスタやこれを組み合せたオペアンプ、抵抗、コンデンサ等で構成し、高速で動作するものを使用することができる。検出部はこれら４種に限定するものでなく、電流もしくは電荷を直接もしくは積分値を検出できればよく、電流もしくは電圧値を検出する検出器と、抵抗器、コンデンサ、スイッチ素子を組合せ、複数の光電変換部を同時もしくは順次出力するよう構成することもできる。
【００４４】
ラインセンサやエリアセンサを構成する場合は、電源部の配線やスイッチ素子と組合せてマトリックスで１０００ケ以上の光電変換部の電位を制御し、また検出する。この場合、スイッチ素子やコンデンサ、抵抗の一部は光電変換部と同一基板上に構成するとＳＮ比や、コスト面で有利である。この場合、本実施例の光電変換部は代表的なスイッチ素子であるＴＦＴと同一膜構成のため同一プロセスで同時に形成することが可能であり低コストの高ＳＮ比の光電変換装置が実現できる。
【００４５】
［実施例２］
図８は、本発明の光電変換装置の第２の実施例を示す回路図である。なお先に説明した図と同一部分には同一符号を付している。光電変換部１００の層構成については図３（ａ）と同一である。１１４はＤ電極に正の電位を与える電源、１１５は光電変換部のリフレッシュモードにおいてＧ電極に正の電位を与える電源、および１１６は各モードを切り換える切り換えスイッチ素子である。このとき電源１１５は電源１１４と同等もしくは高電圧に設定されている。
【００４６】
本実施例では、細く４つのモードを持ち、それぞれ、（１）光電変換部リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換部リフレッシュモードは前記実施例のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記実施例の光電変換モードと光電変換部１００各層に同じ方向に電界が加っており、光電変換部１００の動作は基本的に同じである。以下各モードについて順次説明する。
【００４７】
光電変換部リフレッシュモード（１）ではスイッチ素子１１６は図中のｒｅｆｒｅｓｈの位置に接続され、電源１１５によってＧ電極には正の電位が与えられる。Ｄ電極には電源１１４により正の電位が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇはおよそ０もしくは負の電圧が与えられたことになる。すると光電変換部１００内のホールは掃き出されリフレッシュされる。
【００４８】
次にスイッチ素子１１６は、ＧＮＤの位置に接続されＧ電源初期化モード（２）に移行しＧ電極はＧＮＤ電位が与えられる。このときＶｄｇは正の電圧になり、光電変換部１００は突入電流が流れた後光電変換モードになる。
【００４９】
次にスイッチ素子１１６はｏｐｅｎの位置になり、蓄積モード（３）に移行し、Ｇ電極は直流的にオープンになる。しかし、実際には点線で示された光電変換部１００の等価的な容量成分ＣＳや浮遊容量ＣＯ により電位は保たれる。ここで光電変換部１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、ＣＳ やＣＯ に光の入射情報が電荷として蓄積される。一定の蓄積時間後スイッチ素子１１６がｓｅｎｓｅの位置に接続されると検出モード（４）に移行しＧ電極の電位はＧＮＤ電位に再び戻される。この時同時にＣＳ，ＣＯ に蓄積された電荷は検出部１２０に流れるが、この電荷は蓄積モードで光電変換部１００から流れ出た電流の積分と等しく、つまり光の入射の総量として検出部１２０により検出される。
【００５０】
さらに、スイッチ素子１１６は再びｒｅｆｒｅｓｈ位置に接続され以下動作が繰り返される。
【００５１】
以上本実施例の特徴は、簡単な素子の組合せで、一定な長期間の蓄積時間に流れた電流の積分値が、検出モードの短期間に得られるところにありこのことは複数の光電変換部をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。
【００５２】
本実施例の光電変換部の動作は基本的に第１の実施例と等しいが、異なる点は光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下することである。このことは少ない光の入射量で図５の（ｃ）で示す状態になりやすいと言え、正常動作における入射光量の制限に成り得るが、これは浮遊容量ＣＯと並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。
【００５３】
また検出部１２０は、コンデンサ１２４，スイッチ素子１２５，オペアンプ１２６で構成され、検出モード時に流れ込んだ電荷をコンデンサ１２４に蓄え、電圧に変換し、バッファーアンプを介して出力しており、このため検出モード時にＧ電極は完全なＧＮＤ電位にならないが、基本的な動作に影響を与えるものでない。なおコンデンサ１２４は他のモード時に、スイッチ素子１２５により初期化される。また、切り換えスイッチ素子１１６は多極性である必要もなく、たとえばＴＦＴのようなスイッチ素子を３ケで構成することもできる。
【００５４】
［実施例３］
図９（ａ），図９（ｂ），図９（ｃ）は夫々光電変換部１００の別の実施例を示す層構成図である。なお、先に説明した図と同一部分には同一符号を付している。
【００５５】
図９（ａ）において、１０１は透明な絶縁基板であり、２１は透明な導電層を用いた下部透明電極である。６１は上部電極であり、必ずしも透明である必要はなく、Ａｌ等の金属でよい。入射光は透明絶縁基板１０１，透明電極２１，絶縁層７０を通過してｉ層４に入射する。
【００５６】
図９（ｂ）において、６２は上部電極であり、この電極はｎ層５を完全に覆っていない。よって、光はｎ層５を通過させてｉ層４に入射することができる。つまり電極６２はＡｌ等の金属でよく透明である必要はない。キャリアは上部電極６２を通って外部に出力される。
【００５７】
図９（ｃ）は、電極６１を直接ｉ層４上に堆積している。この構成では電極６１からｉ層４へのホールの注入を電極６１とｉ層４の仕事関数の差からできる、ショットキーバリア層で阻止している。したがって、先に述べたｎ層５は堆積する必要はなく、さらに低コストの光電変換装置が構成できる。
【００５８】
以上の説明から明らかなように、光電変換部は実施例で示したものに限定するものではない。つまり第一の電極層、ホールおよび電子の移動を阻止する絶縁層、光電変換半導体層、第二の電極層があり、第二の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入を阻止する注入阻止層があればよい。
【００５９】
また、以上の説明において、キャリアであるホールと電子との関係を逆にして構成してもよい。たとえば注入阻止層はｐ層でもよい。この場合、上述の説明において、電圧や電界の印加を逆にし他の構成部を構成すれば同様の動作となる。
【００６０】
さらに光電変換半導体はｉ層に限定するものでない。光が入射して電子、ホール対を発生する光電変換機能をもっていればよい。層構成も一層でなく多層で構成してもよく、また、組成などを層厚方向に連続的に変化させて連続的に特性を変化させたものでもよい。
【００６１】
またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。また絶縁基板上への各層の堆積順も第一の電極、絶縁層…に限定されず、逆に第二の電極、注入阻止層…の順、つまり逆の順に積層した構成でもよい。
【００６２】
もちろん図９（ａ）〜図９（ｃ）で説明した構成の光電変換部を有する場合も、上述した駆動方法を適用できるのはいうまでもない。
【００６３】
［実施例４］
図１０（ａ）は本実施例に係る光電変換装置内の光電変換素子１００、スイッチ素子であるＴＦＴ２００および配線層４００の模式的層構成図、図１０（ｂ）は光電変換装置の概略的回路図である。図１０（ａ）において、図３と同じ番号で示される部分は同じものを示す。
【００６４】
本実施例においては下部電極２および上部電極６を不透明電極で形成し、上部電極６は注入阻止層５を完全に覆わない構成にし上部より注入阻止層５を通して光の入射を可能にしている。しかし例えばＩＴＯ等の透明電極で上部もしくは下部電極を形成すれば上部電極６は注入阻止層５を覆う構成でも光の入射は可能である。
【００６５】
また、２０２はＡｌやＣｒ等で形成されるゲート電極、２０７は窒化シリコンＳｉＮで形成されるゲート絶縁層、２０４は水素化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層で形成された半導体層、２０５は半導体層２０４とソース電極２０６およびドレイン電極２０８との間で電子の移動をさせるａ−Ｓｉのｎ層で形成されるオーミックコンタクト層である。
【００６６】
ソース電極２０６およびドレイン電極２０８はＡｌやＣｒなどの金属やポリシリコンで形成される。また光電変換素子１００の上部電極１０６とＴＦＴ２００のソース電極２０６はＡｌやＣｒの配線４０６で接続している。
【００６７】
図から明らかなように光電変換部とＴＦＴの層構成は同一であり同一絶縁基板１上に同一材料で同時に成膜することができ、また配線層も光電変換部とＴＦＴの各電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。
【００６８】
尚、図１０（ａ）においてはスイッチ素子であるＴＦＴ２００は１つが接続された例が示されているが、これは１つに限られるわけではない。
【００６９】
図１０（ｂ）において、１００は図１０（ａ）で示した光電変換素子を記号化したもので、Ｄが上部電極６側、Ｇが下部電極２側の電極を示している。１２０は検出部、１１０は電源部であり、電源部１１０はＤ電極に正の電位を与える正電源１１１、負の電位を与える負電源１１２で構成される。また、図中２１０および２１１は図１０（ａ）で示したＴＦＴを記号化したものでｇ，ｓおよびｄがそれぞれゲート電極２０２、ソース電極２０６およびドレイン電極２０８を示している。図１０（ａ）では前述したように代表してＴＦＴ２００とし１個のみ示しているが実際には図１０（ｂ）に示したようにＴＦＴ２１０と２１１共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部１３０に接続されており、この制御部１３０によりリフレッシュモードではｒｅｆｒｅｓｈ−ＴＦＴ２１０、光電変換モードではｒｅａｄ−ＴＦＴ２１１がｏｎするように制御されている。
【００７０】
尚、本実施例においては、実施例１において説明したスイッチ１１３をｒｅａｄ−ＴＦＴ２１１とｒｅｆｒｅｓｈ−ＴＦＴ２１０とに具体的に示してあり、実施例１でのｒｅａｄとｒｅｆｒｅｓｈの選択を制御部１３０からの信号によることが図１０（ｂ）に明記されているが、光電変換部の駆動方法については実施例１においての説明を適用することができる。
【００７１】
本実施例においては光電変換部と代表的なスイッチ素子であるＴＦＴとを少なくとも一部が同一の層構成で形成できるため同一プロセスで同時に必要な層を堆積、パターンニングでき高歩留り、低コスト、高ＳＮ比の優れた光電変換装置を提供することができる。
【００７２】
［実施例５］
図１１（ａ）は本発明の第５の実施例に係る光電変換装置内の光電変換部１００、スイッチ素子であるＴＦＴ２００、容量素子であるコンデンサ３００、および配線層４００の層の模式的構成図、図１１（ｂ）は図１１（ａ）に適用可能な光電変換装置の概略的回路図である。図１１（ａ）及び図１１（ｂ）において、図１０（ａ）及び図１０（ｂ）と同じ番号のものは同じ部材を示すのでここでは説明を省略する。
【００７３】
尚、図１１（ａ）において、３０２はＡｌやＣｒ等で形成されるコンデンサの下部電極、３０７は窒化シリコンＳｉＮで形成される絶縁層、３０４は水素化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層で形成された半導体層、３０５は半導体層３０４とコンデンサ上部電極３０６との間で電子の移動をさせるａ−Ｓｉのｎ層で形成されるオーミックコンタクト層である。コンデンサの上部電極３０６はＡｌやＣｒで形成される。ここで絶縁層３０７／半導体層３０４／オーミックコンタクト層３０５はコンデンサ３００の中間層として働き、絶縁層３０７を含んでいるためリークの少ない良好なコンデンサが形成されている。また光電変換素子１００の下部電極１０２とコンデンサの下部電極３０２はＡｌやＣｒの配線４０２で接続している。
【００７４】
図から明らかなように各素子の層構成は同一であり同一絶縁基板１上に各層は同一材料で同時に成膜することができ、また配線層も各素子の電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。
【００７５】
図１１（ｂ）では、図１０（ｂ）と較べて制御部１３０からの信号で駆動されるＤＥＴＥＣＴ ＴＦＴ（検出用ＴＦＴ）２１２を光電変換部１００と検出部１２０との間に介挿されている点と、光電変換部１００の一方の電極がコンデンサ３００を介して接地されている点が異なっている。
【００７６】
又、本実施例においても図１１（ａ）においては１つのＴＦＴがしめされているだけであるが、実施例４と同様に代表的な一例を示してあるにすぎず、図１１（ｂ）に示されるｒｅａｄ ＴＦＴ２１１，ｒｅｆｒｅｓｈ ＴＦＴ２１０及びＤＥＴＥＣＴ ＴＦＴ２１２を同一基板上に形成できるのは云うまでもないことである。
【００７７】
図１１（ｂ）に示したようにＴＦＴ２１０〜２１２共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部１３０に接続されており、この制御部１３０によりフレッシュモードではｒｅｆｒｅｓｈ−ＴＦＴ２１０、光電変換モードではｒｅａｄ−ＴＦＴ２１１がｏｎするように制御されている。また、ｄｅｔｅｃｔ−ＴＦＴ２１２はコンデンサ３００に蓄積された光電変換素子の出力の積分値を検出するタイミングで適宜ｏｎ／ｏｆｆするように制御されている。
【００７８】
本実施例の光電変換装置の駆動については実施例４と同様に実施例１で説明した駆動方法を適用できる。しかしながら、本実施例においてはコンデンサ３００に電荷を蓄積しているので、図５及び図６を用いてあらためて説明する。
【００７９】
本実施例ではＤ電極はｎ層を完全には覆っていないがＤ電極とｎ層との間は電子の移動が自由に行われるためＤ電極とｎ層の電位は常に同電位であり以下の説明ではそれを前提としている。また、Ｇ電極は検出期間において検出部を介してＧＮＤ電位を与えられ、蓄積期間においてもコンデンサ３００によっておよそＧＮＤ電位に保たれる。
【００８０】
リフレッシュモードの図５（ａ）においてＤ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。このとき一部のホールと電子はｎ層５，ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。
【００８１】
この状態で光電変換モードの図５（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるため、ｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホールはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。このとき電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため電流がＧ電極からコンデンサ３００に流れる。この電流は光により発生した電子・ホール対に対応するため、入射した光に比例する。ある期間光電変換モードの図５（ｂ）を保った後、再びリフレッシュモードの図５（ａ）の状態になると、ｉ層４に留まっていたホールは前述のようにＤ電極に導かれ、同時にこのホールに対応した電流がコンデンサ３００に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、電流は光の総量に対応する。この時ｉ層４内に注入される電子の量に対応した電流も流れるが、この量はおよそ一定なため差し引いて検出すればよい。つまり、本実施例においての光電変換素子１００はリアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施例の大きな特徴といえる。コンデンサ３００はこれらの出力のうち目的の出力を蓄積しその積分値をｄｅｔｅｃｔ−ＴＦＴをｏｎすることにより検出部１２０で検出すればよい。
【００８２】
次に本実施例の動作について説明する。図６は図１１（ａ）の光電変換装置における動作のタイミングチャートである。図中Ｖｄｇは光電変換素子１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入射がない、つまりダーク状態を示している。ＩＳ はコンデンサ３００に流れ込む電流を示し、横軸方向は時間の経過を示す。始めに制御部１３０によりｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｎになるとリフレッシュモードに入りＶｄｇは負電圧となり図２（ａ）のようにホールが掃き出され、また電子がｉ層４に注入されるにともないコンデンサ３００には図６Ｅで示される負の突入電流Ｅが流れる。その後リフレッシュモードは終了しｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｆｆと同時にｒｅａｄ−ＴＦＴ２１１がｏｎに制御されるとＶｄｇは正電圧となりｉ層４内の電子が掃き出され、正の突入電流Ｅ′が流れ光電変換モードにはいる。この時光が入射されているとＡで示される光電流が流れる。もし同様な動作でダーク状態であればＡ′で示されるように電流は流れない。よって一定の期間光電流Ａを積分すれば光の入射を検出できる。また、Ａの状態からｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｎに制御されると突入電流Ｂが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分すれば光の入射を検出できる。直前の光電変換モードで光が入射していなければ突入電流はＢ′のように小さくなり、その差を検出すれば光の入射を検出できる。また前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂからこれを差し引いてもよい。つまり、突入電流Ｂの直前から突入電流Ｅ″の直後までコンデンサ３００によって積分すればよい。これは本実施例の特徴でもあり特別な引き算器なしに、
（突入電流Ｂ−突入電流Ｅ″）
が得られる。
【００８３】
また、さらに同じ光電変換モード期間であっても光の入射の状態が変化すれば、Ｃ，Ｃ′のようにＩＳ は変化する。これを積分しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。
【００８４】
しかしながら、何らかの理由により光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図５（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導かれなくなりｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され次の光電変換モードではＡ″のようにＡと等しい電流が得られる。
【００８５】
ここでコンデンサ３００による積分値を得る方法について説明する。まずｄｅｔｅｃｔ−ＴＦＴ２１２を制御部１３０によりｏｎし検出部を介してコンデンサ３００にＧＮＤ電位を与える。この時検出部１２０では流れる電荷を検出する必要はない。次にｄｅｔｅｃｔ−ＴＦＴ２１２をｏｆｆし積分が開始する。積分期間中はコンデンサ３００に流れた電流はコンデンサ３００に電荷として蓄えられる。このとき若干ではあるがコンデンサ３００の電位は上昇するがこれは光電変換素子１００の動作にはほとんど影響しない。ある一定期間積分した後ｄｅｔｅｃｔ−ＴＦＴ２１２をｏｎするとコンデンサ３００に蓄えられた電荷はｄｅｔｅｃｔ−ＴＦＴ２１２を通して検出部１２０に流れる。この電流は一定期間積分された積分値に対応するためこれを検出部１２０で検知すればよい。
【００８６】
以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流は共に連続で変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることは言うまでもない。
【００８７】
また、前述の説明において、リフレッシュモードでｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図５の（ｃ）の状態になっていなければよく、リフレッシュモードでのＶｄｇの電圧、リフレッシュモードの期間およびｎ層５の注入阻止層の特性を決めればよい。また、さらにリフレッシュモードにおいてｉ層４への電子の注入は必要条件ではなく、Ｖｄｇの電圧は負に限定されるものでもない。ホールが多数ｉ層４に留まっている場合には例えＶｄｇが正の電圧であってもｉ層内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。
【００８８】
尚、検出部としては図７に一例を挙げて説明した多くのタイプを使用し得るものである。
【００８９】
本実施例においてはコンデンサ３００を有しているので所望の期間の光電変換した信号を蓄積することができ、より一層高感度、高ＳＮ比化をはかることができる。
【００９０】
［実施例６］
図１２は本発明の光電変換装置の第６の実施例を示す回路図である。なお、先に説明した図と同一部分には同一符号を付している。光電変換素子１００、及びスイッチ素子であるＴＦＴ２２０〜２２２の層構成については図１０（ａ）の光電変換素子１００、ＴＦＴ２００を適用可能である。１１４はＤ電極に正の電位を与える電源Ｖｄ 、１１５は光電変換素子のリフレッシュモードにおいてＧ電極に正の電位を与える電源Ｖｇ である。この時電源１１５は電源１１４と同等もしくは高電圧に設定されている。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制御部１３１〜１３３でｏｎ／ｏｆｆを制御されている。破線で囲まれている部分１２０が検出部であり、以下述べるように光電変換素子１００に入射する光を検出している。
【００９１】
本実施例では細かく４つのモードを持ち、それぞれ（１）光電変換素子リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換素子リフレッシュモードは前記の実施例のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記の実施例の光電変換モードと対応し、光電変換素子１００の各層には同じ方向に電界が加わっており、光電変換素子１００の動作は基本的に同じである。以下各モードについて順次説明する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変換素子リフレッシュモード（１）では制御部１３１によりＴＦＴ２２０がｏｎし、電源１１５によってＧ電極には正の電位Ｖｇ が与えられる。Ｄ電極には電源１１４により正の電位Ｖｄ が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇは（Ｖｄ −Ｖｇ ）が与えられたことになる。すると光電変換素子１００内のホールは掃き出されリフレッシュされる。次にＴＦＴ２２０がｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、Ｇ電極初期化モード（２）に移行し、Ｇ電極はＧＮＤ電位が与えられる。この時Ｖｄｇは正の電圧になり、光電変換素子１００は突入電流が流れた後光電変換モードになる。次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープンになる。しかし実際には点線で示された光電変換素子１００の等価的な容量成分ＣＳ や浮遊容量ＣＯ により電位は保たれる。ここで光電変換素子１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、ＣＳ やＣＯ に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部１３３によりＴＦＴ２２２がｏｎし、検出モード（４）に移行する。この時ＣＳ やＣＯ に蓄積された電荷はＴＦＴ２２２を通してオペアンプ１２６側に流れるが、この電荷は蓄積モードで光電変換素子１００から流れ出た電流の積分値に対応し、つまり光の入射の総量としてオペアンプ１２６、コンデンサ１２４およびスイッチ素子１２５で構成された積分器により検出される。この積分器は検出モード（４）に移行する前に図示していない制御部によりスイッチ素子１２５をｏｎしコンデンサ１２４を放電し初期化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部１３１によりＴＦＴ２２０が再びｏｎし、以下動作が繰り返される。
【００９２】
以上、本実施例の特徴は素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。本実施例の光電変換素子の動作は基本的に第１の実施例と等しいが、異なる点は光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下することである。このことは少ない光の入射量で図５（ｃ）で示す状態になりやすく、正常動作における入射光量の制限になり得るが、これは浮遊容量ＣＯ と並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。
【００９３】
図１３（ａ）に図１２で示した光電変換装置の模式的平面図、図１３（ｂ）に図１３（ａ）の模式的平面図で図示したＡ−Ｂ間の模式的断面図を示す。図１３（ａ）において詳細に図示できない部分は図１２と同じ記号で示している。１００は光電変換素子、２２０〜２２２はＴＦＴ、４０２並びに４０６は各素子を電気的に結ぶ配線でありコンタクトホール４０８を介して接続されている。図１３（ｂ）において４１２並びに４１６は他の構成部と結ぶ配線である。ここで図１３により各素子の形成方法について順に説明する。
【００９４】
まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子１００の下部電極、ＴＦＴ２２０〜２２２のゲート電極、および下部配線４０２と４１２が形成される。
【００９５】
次に、ＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これらの各層は光電変換素子１００の絶縁層／光電変換半導体層／ホール注入阻止層、およびＴＦＴ２２０〜２２２のゲート絶縁膜／半導体層／オーミックコンタクト層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。
【００９６】
各層堆積後、コンタクトホール４０８になるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリングラフィによりパターニングし不必要なエリアをエッチングし光電変換素子１００の上部電極、ＴＦＴ２２０〜２２２の主電極であるソース電極並びにドレイン電極、および上部配線４０６と４１６が形成される。同時にコンタクトホール４０８では、下部配線４０２と上部配線４０６が接続されている。
【００９７】
さらにＴＦＴ２２０〜２２２のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングして各素子が分離される。これで光電変換素子１００、ＴＦＴ２２０〜２２２、下部配線４０２，４１２、上部配線４０６，４１６、およびコンタクトホール４０８が完成する。また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆う。
【００９８】
以上の説明の通り本実施例では光電変換素子１００、ＴＦＴ２２０〜２２２、及び配線部３００とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができ、また光電変換素子１００内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成でき、さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成でき、総合的に高歩留りでかつ低コストで高性能の光電変換装置の生産を可能としている。
【００９９】
［実施例７］
図１４は本発明の光電変換装置の第７の実施例を示す回路図である。なお、先に説明した図と同一機能の部分には、同一符号を付している。光電変換素子１００、ＴＦＴ２２０〜２２２、およびコンデンサ３００の層構成については図１１（ａ）と同一である。１１４はＤ電極に正の電位を与える電源Ｖｄ 、１１５は光電変換素子のリフレッシュモードにおいてＧ電極に正の電位を与える電源Ｖｇ である。この時電源１１５は電源１１４と同等もしくは高電圧に設定されている。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制御部１３１〜１３３でｏｎ／ｏｆｆを制御されている。破線で囲まれている部分１２０が検出部であり、以下述べるように光電変換素子１００に入射する光を検出している。
【０１００】
本実施例では細かく４つのモードを持ち、それぞれ（１）光電変換素子リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換素子リフレッシュモードは前記の実施例のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記の実施例の光電変換モードと対応し、光電変換素子１００の各層には同じ方向に電界が加わっており、光電変換素子１００の動作は基本的に同じである。以下各モードについて順次説明する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変換素子リフレッシュモード（１）では制御部１３１によりＴＦＴ２２０がｏｎし、電源１１５によってＧ電極には正の電位Ｖｇ が与えられる。Ｄ電極には電源１１４により正の電位Ｖｄ が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇは（Ｖｄ −Ｖｇ ）が与えられたことになる。すると光電変換素子１００内のホールは掃き出されリフレッシュされる。次にＴＦＴ２２０がｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、Ｇ電極初期化モード（２）に移行し、Ｇ電極はＧＮＤ電位が与えられる。この時Ｖｄｇは正の電圧になり、光電変換素子１００は突入電流が流れた後光電変換モードになる。次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープンになる。しかしコンデンサ３００により電位は保たれる。ここで光電変換素子１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、コンデンサ３００に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部１３３によりＴＦＴ２２２がｏｎし、検出モード（４）に移行する。この時コンデンサ３００に蓄積された電荷はＴＦＴ２２２を通してオペアンプ１２６側に流れるが、この電荷は蓄積モードで光電変換素子１００から流れ出た電流の積分値に対応し、つまり光の入射の総量としてオペアンプ１２６、コンデンサ１２４およびスイッチ素子１２５で構成された積分器により検出される。この積分器は検出モード（４）に移行する前に図示していない制御部によりスイッチ素子１２５をｏｎしコンデンサ１２４を放電し初期化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部１３１によりＴＦＴ２２０が再びｏｎし以下動作が繰り返される。
【０１０１】
以上本実施例の特徴は簡単な素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。本実施例の光電変換装置の動作において第１の実施例と同様に光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下する。このことは少ない光の入射量で図５（ｃ）で示す状態になりやすく、正常動作における入射光量の制限に成り得るが、これはコンデンサ３００を十分に大きくすることで改善できる。逆に少ない光の検出でよい場合は積極的な素子としてコンデンサ３００を構成しなくとも点線で示した光電変換素子１００の持つ浮遊容量ＣＳ が容量素子として働き動作可能である。この浮遊容量ＣＳ は光電変換素子１００の上部電極１０６の面積により調整することができる。
【０１０２】
図１５（ａ）に図１４で示した光電変換装置の平面図、図１５（ｂ）に図１５（ａ）の平面図で図示したＡ−Ｂ間の断面図を示す。図１５（ａ）において詳細に図示できない部分は図１４と同じ記号で示している。１００は光電変換素子、２２０〜２２２はＴＦＴ、３００はコンデンサ、４０２並びに４０６は各素子を電気的に結ぶ配線でありコンタクトホール４０８を介して接続されている。図１５（ｂ）において４１２並びに４１６は他の構成部と結ぶ配線である。ここで図１５により各素子の形成方法について順に説明する。
【０１０３】
まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子１００の下部電極、ＴＦＴ２２０〜２２２のゲート電極、コンデンサ３００の下部電極、および下部配線４０２と４１２が形成される。
【０１０４】
次にＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これらの各層は光電変換素子１００の絶縁層／光電変換半導体層／ホール注入阻止層、ＴＦＴ２２０〜２２２のゲート絶縁膜／半導体層／オーミックコンタクト層、およびコンデンサ３００の中間層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。
【０１０５】
各層堆積後、コンタクトホール４０８になるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリソグラフィによりパターニングし不必要なエリアをエッチングし光電変換素子１００の上部電極、ＴＦＴ２２０〜２２２の主電極であるソース電極並びにドレイン電極、コンデンサ３００の上部電極、および上部配線４０６と４１６が形成される。同時にコンタクトホール４０８では、下部配線４０２と上部配線４０６が接続されている。
【０１０６】
さらにＴＦＴ２２０〜２２２のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングして各素子が分離される。これで光電変換素子１００、ＴＦＴ２２０〜２２２、下部配線４０２，４１２、上部配線４０６，４１６、およびコンタクトホール４０８が完成する。
【０１０７】
また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆う。
【０１０８】
以上の説明の通り本実施例では光電変換素子１００、ＴＦＴ２２０〜２２２、コンデンサ３００、および配線部４００とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。また光電変換素子１００内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成できる。さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成できる。またさらにコンデンサ３００の中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。このように本実施例は低コストで高性能の光電変換装置の生産を可能としている。
【０１０９】
［実施例８］
図１６は本発明の第８の実施例に係る光電変換装置の概略的全体回路図、図１７（ａ）は本実施例中の１画素に相当する各構成素子の模式的平面図、図１７（ｂ）は図１７（ａ）の模式的Ａ−Ｂ断面図である。図１６において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。
【０１１０】
この９個の光電変換素子Ｓ１１〜Ｓ３３は同一の絶縁基板であるガラス基板上に一次元的に一列に、つまりライン状に配置されラインセンサとしてのセンサ部として機能する。Ｃ１１〜Ｃ３３は容量素子である蓄積用コンデンサ、Ｒｅ１１〜Ｒｅ３３は初期化用ＴＦＴ、Ｒｆ１１〜Ｒｆ３３はリフレッシュ用ＴＦＴ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。転送用ＴＦＴ・Ｔ１１に示したｇ，ｄ，ｓはそれぞれゲート電極、ドレイン電極、ソース電極を示し、ゲート電極の電位を低電圧（以下Ｌｏと記す）にするとドレイン電極・ソース電極間は非導通（ｏｆｆ）、高電圧（以下Ｈｉと記す）にすると導通（ｏｎ）の状態になりスイッチ素子として機能する。図中の他のＴＦＴについても同様である。
【０１１１】
ｇ１〜ｇ５は各ＴＦＴを制御するための配線であり、シフトレジスタＳＲ１で作られる制御パルスＨｉ／Ｌｏによって各ＴＦＴは制御される。Ｖｄ は光電変換素子Ｓ１１〜Ｓ３３のＤ電極に共通に接続された読み出し用電源、Ｖｇ はリフレッシュ用ＴＦＴ・Ｒｆ１１〜Ｒｆ３３のドレイン電極に共通に接続されたリフレッシュ用電源である。１画素は１個の光電変換素子とコンデンサ、３個のＴＦＴで構成され、その信号出力はマトリクス信号配線ＭＴＸにより検出用集積回路ＩＣに接続されている。本実施例の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に処理しこのマトリクス信号配線ＭＴＸを通して検出用集積回路ＩＣによって順次出力に変換され出力される。検出用集積回路ＩＣ内のＭ１〜Ｍ３は読み取りスイッチでありシフトレジスタＳＲ２で作られた制御パルスのＨｉ／Ｌｏにより制御線ｓｇ１〜ｓｇ３を介して制御され、その出力は積分検出器Ａｍｐに接続されている。積分検出器Ａｍｐは読み取りスイッチＭ１〜Ｍ３を介して流れ込んできた電荷を積分してＶｏｕｔとして出力する。
【０１１２】
図中破線で囲んだ部分は大面積の同一ガラス基板上に形成されているが、このうち第１画素目に相当する部分の平面図を図１６（ａ）に示す。また図中破線Ａ−Ｂで示した部分の断面図を図１７（ｂ）に示す。図１７において図１６と同一な部分は同じ記号で示している。
【０１１３】
図１７（ａ），（ｂ）において、Ｓ１１は光電変換素子、Ｒｅ１１，Ｒｆ１１，Ｔ１１はＴＦＴ，Ｃ１１はコンデンサ、およびＭＴＸはマトリクス信号配線である。ここで図１７により各素子の形成方法について順に説明する。
【０１１４】
まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子Ｓ１１の下部電極、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のゲート電極、コンデンサＣ１１の下部電極、およびマトリクス信号配線ＭＴＸの下部配線が形成される。
【０１１５】
次にＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これら各層は光電変換素子Ｓ１１の絶縁層／光電変換半導体層／ホール注入阻止層、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のゲート絶縁膜／半導体層／オーミックコンタクト層、およびコンデンサＣ１１の中間層となる。また、マトリクス信号配線ＭＴＸのクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できる、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。
【０１１６】
各層堆積後、コンタクトホールになるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリソグラフィによりパターニングし不必要なエリアをエッチングし光電変換素子Ｓ１１の上部電極、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１の主電極であるソース電極並びにドレイン電極、コンデンサＣ１１の上部電極、およびマトリクス信号配線ＭＴＸの上部配線が形成される。同時にコンタクトホールでは、下部配線と上部配線とが接続されている。
【０１１７】
またさらにＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングし各素子が分離される。これで光電変換素子Ｓ１１，ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１，マトリクス信号配線ＭＴＸ、およびコンタクトホールが完成する。以上、第一画素目について説明したが他の画素についても同時に形成されることは言うまでもない。
【０１１８】
また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆い、さらに５０ミクロン程度の薄板ガラスを接着する。
【０１１９】
以上の説明の通り本実施例では光電変換素子、ＴＦＴ、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。また光電変換素子内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成できる。さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成できる。またさらにコンデンサの中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。
【０１２０】
次に図１６乃至図１８を用いて本実施例の光電変換装置の動作について説明する。図１８は本実施例の動作を示すタイミングチャートである。前述の説明のように本実施例においての光電変換素子は定期的にリフレッシュすれば光電変換モードにおいては入射した光に比例した光電流を出力する光センサとして動作する。ここでまず本光電変換装置内の第１ブロック目の画素の動作について説明する。
【０１２１】
図１６の光電変換素子Ｓ１１〜Ｓ１３はリフレッシュ後一定の蓄積期間が経過したとする。するとコンデンサＣ１１〜Ｃ１３にはこの期間に入射した光情報の積分値に比例した電荷が蓄積している。ここで配線ｇ１に図１８に示したようにシフトレジスタＳＲ１によりＨｉの制御パルスが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ１３はｏｎし導通状態になる。同時にシフトレジスタＳＲ２により制御線ｓｇ１〜ｓｇ３に順次制御パルスが印加されるとコンデンサＣ１１〜Ｃ１３の電荷は転送用ＴＦＴ・Ｔ１１〜Ｔ１３、マトリクス信号配線ＭＴＸ、読み取りスイッチＭ１〜Ｍ３を通して積分検出器Ａｍｐに転送されＶｏｕｔにｖ１〜ｖ３に順次出力される（図示していないが積分検出器Ａｍｐは各電荷の転送の前に初期化されている）。この出力は一定の蓄積期間に光電変換素子Ｓ１１〜Ｓ１３に入射された光情報の積分値に比例している。次に図１８に示したように配線ｇ２に制御パルスが印加されるとリフレッシュ用ＴＦＴ・Ｒｆ１１〜Ｒｆ１３が導通し光電変換素子Ｓ１１〜Ｓ１３のＧ電極はリフレッシュ用電源Ｖｇ によって上昇する。すると光電変換素子内のホールは掃き出されリフレッシュされる。つぎに配線ｇ３に制御パルスが印加されると初期化用ＴＦＴ・Ｒｅ１１〜Ｒｅ１３が導通し光電変換素子Ｓ１１〜Ｓ１３のリフレッシュが終了すると共にコンデンサＣ１１〜Ｃ１３が初期化される。配線ｇ３がＬｏになると光電変換素子Ｓ１１〜Ｓ１３のＧ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ１３によって電位は保持される。ここからつぎの周期の蓄積期間が開始され光電変換素子Ｓ１１〜Ｓ１３に入射された光情報がつぎに配線ｇ１に制御パルス印加されるまでコンデンサＣ１１〜Ｃ１３に蓄積され、以下動作が繰り返される。
【０１２２】
ここまでは第１ブロック目の動作を説明したが第２ブロックには制御配線ｇ２〜ｇ４、第３ブロックには制御配線ｇ３〜ｇ５が配線されており、図１８のようにそれぞれ制御パルスが印加されており各ブロック時間をずらしながら同時に動作する。ただし動作は１パルスずつずらして動作しているためマトリクス信号配線ＭＴＸには同時に複数のブロックの信号が流れることなくＶｏｕｔには図示したようにｖ１〜ｖ９として光電変換素子Ｓ１１〜Ｓ３３に入射した光情報が光信号として出力される。
【０１２３】
図１７（ｂ）中、破線で示した箇所は本実施例で構成された光電変換装置を用いて原稿を読み取る場合の光の経路（矢印）と原稿１０００である。ＬＥＤ等でガラス基板１の裏面より光電変換素子の脇にある窓を通して原稿１０００を照明する。原稿１０００に書かれた文字や絵の情報を含んだ反射光がライン状に並んだ光電変換素子Ｓ１１〜Ｓ３３に入射し本光電変換装置が順次出力する。１ライン出力後、原稿を適当な量ずらし、さらに１ライン読み取る。これを繰り返し原稿全体の画像情報を電気信号に変換できる。本実施例では９個の画素で１ラインを構成しているが、これに限らず例えば１ｍｍあたり８個の画素で１７２８個の画素をライン状に並べ、３６ブロックに分割し４８画素単位で処理すればＡ４ファクシミリ用の光電変換装置が構成できる。
【０１２４】
このように本実施例の光電変換装置は複数の光電変換素子をｎブロックに分割し各ブロック毎にｍ個のＴＦＴを１本の制御線で同時に制御することによりｎ×ｍ個の光電変換素子の光信号をマトリクス信号配線に出力することにより少ない制御配線と少ない検出回路で光信号を出力することを可能としている。また１本の制御配線により１つのブロックのｍ個のＴＦＴのゲートを制御すると共に他のブロックの他の機能のｍ個のＴＦＴのゲートも同時に制御させることによりさらに制御配線の本数を少なく構成している。
【０１２５】
以上の説明の通り本実施例では光電変換素子、ＴＦＴ、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。このように各層の形成工程が少ないということは工程中で不良ができにくく、特に上記説明のような多数の画素の光電変換装置を作る場合歩留まりの向上が可能になる。このように本実施例は低コストで大面積・高性能の光電変換装置の生産を可能としている。
【０１２６】
［実施例９］
図２０は本発明の光電変換装置の第９の実施例を示す全体回路図、図２０（ａ）は本実施例中の１画素に相当する各構成素子の平面図、図２０（ｂ）は図２０（ａ）のＡ−Ｂ線断面図である。なお、図１６、図１７と同一機能の部分には同一符号を付している。図１９において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。ＶＳ は読み出し用電源、Ｖｇ はリフレッシュ用電源であり、それぞれスイッチＳＷｓ，ＳＷｇを介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続されている。スイッチＳＷｓはインバータを介して、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続されており、リフレッシュ期間はＳＷｇがｏｎ、その他の期間はＳＷｓがｏｎするよう制御されている。１画素は１個の光電変換素子とコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施例の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖｏｕｔ）。また１ブロック内の３画素を横方向に配置し、３ブロックを順に縦に配置することにより各画素を二次元的に配置している。
【０１２７】
図中破線で囲んだ部分は大面積の同一絶縁基板上に形成されているが、このうち第１画素に相当する部分の平面図を図２０（ａ）に示す。また図中破線Ａ−Ｂで示した部分の断面図を図２０（ｂ）に示す。Ｓ１１は光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、およびＳＩＧは信号配線である。本実施例においてはコンデンサＣ１１と光電変換素子Ｓ１１とは特別に素子を分離しておらず、光電変換素子Ｓ１１の電極の面積を大きくすることによりコンデンサＣ１１を形成している。これは本実施例の光電変換素子とコンデンサが同じ層構成であるから可能なことで本実施例の特徴でもある。各層の形成法は第１の実施例におよそ等しいがコンタクトホールがないためその形成用のエッチングはない。また、画素上部にはパッシベーション用窒化シリコン膜ＳｉＮとヨウ化セシウム等の蛍光体ＣｓＩが形成されている。上方よりＸ線（Ｘ−ｒａｙ）が入射すると蛍光体ＣｓＩにより光（破線矢印）に変換され、この光が光電変換素子に入射される。
【０１２８】
次に図１９乃至図２１を用いて本実施例の光電変換装置の動作について説明する。図２１は本実施例の動作を示すタイミングチャートである。
【０１２９】
はじめにシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がｏｎし導通し、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にリフレッシュ制御回路ＲＦがＨｉを出力しスイッチＳＷｇがｏｎし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖｇ により正電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３はリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路ＲＦがＬｏを出力しスイッチＳＷｓがｏｎし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源ＶＳ により負電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。この状態でシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＬｏが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３がｏｆｆし、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３３によって電位は保持される。しかしこの時点ではＸ線は入射されていないため全光電変換素子Ｓ１１〜Ｓ３３には光は入射されず光電流は流れない。この状態でＸ線がパルス的に出射され人体等を通過し蛍光体ＣｓＩに入射すると光に変換され、その光がそれぞれの光電変換素子Ｓ１１〜Ｓ３３に入射する。この光は人体等の内部構造の情報が含まれている。この光により流れた光電流は電荷としてそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積されＸ線の入射終了後も保持される。つぎにシフトレジスタＳＲ１により制御配線ｇ１にＨｉの制御パルスが印加され、シフトレジスタＳＲ２の制御配線ｓｇ１〜ｓｇ３への制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ１３、スイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力される。同様にシフトレジスタＳＲ１，ＳＲ２の制御により他の光信号も順次出力される。これにより人体等の内部構造の二次元情報がｖ１〜ｖ９として得られる。静止画像を得る場合はここまでの動作であるが動画像を得る場合はここまでの動作を繰り返す。
【０１３０】
本実施例では光電変換素子のＧ電極が共通に接続され、この共通の配線をスイッチＳＷｇとスイッチＳＷｓを介してリフレッシュ用電源Ｖｇ と読み取り用電源ＶＳ電位に制御しているため、全光電変換素子を同時にリフレッシュモードと光電変換モードとに切り換えることができる。このため複雑な制御なくして１画素あたり１個のＴＦＴで光出力を得ることができる。
【０１３１】
本実施例では９個の画素を３×３に二次元配置し３画素ずつ同時に、３回に分割して転送・出力したがこれに限らず、例えば縦横１ｍｍあたり５×５個の画素を２０００×２０００個の画素として二次元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。これをＸ線フィルムの代わりにＸ線発生器と組み合わせＸ線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴで映し出すことが可能で、さらに出力をディジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。
【０１３２】
図２２，図２３に２０００×２０００個の画素を持つ検出器の実装を示す概念図を示す。２０００×２０００個の検出器を構成する場合図１９で示した破線内の素子を縦・横に数を増せばよいが、この場合制御配線もｇ１〜ｇ２０００と２０００本になり信号配線ＳＩＧもｓｉｇ１〜ｓｉｇ２０００と２０００本になる。またシフトレジスタＳＲ１や検出用集積回路ＩＣも２０００本の制御・処理をしなければならず大規模となる。これをそれぞれ１チップの素子で行なうことは１チップが非常に大きくなり製造時の歩留りや価格等で不利である。そこで、シフトレジスタＳＲ１は例えば１００段ごと１個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１−２０）を使用すればよい。また検出用集積回路も１００個の処理回路ごと１個のチップに形成し、２０個（ＩＣ１〜ＩＣ２０）を使用する。
【０１３３】
図２２には左側（Ｌ）に２０チップ（ＳＲ１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装し、１チップあたり１００本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接線している。図２２中破線部は図１９の破線部に相当する。また外部への接続は省略している。また、ＳＷｇ，ＳＷｓ，Ｖｇ ，ＶＳ ，ＲＦ等も省略している。検出集積回路ＩＣ１〜ＩＣ２０からは２０本の出力（Ｖｏｕｔ）があるが、これらはスイッチ等を介して１本にまとめたり、２０本をそのまま出力し並列処理すればよい。
【０１３４】
あるいは図２３に示すように左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してもよい。この構成は上・下・左・右側（Ｕ，Ｄ，Ｌ，Ｒ）にそれぞれ各配線を１０００本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、歩留りが向上する。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，…，ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…，ｇ２０００とし、つまり奇数番目の制御線を左側（Ｌ）、偶数番目の制御を右側（Ｒ）に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく一層歩留りが向上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。また、図示していないが別の実施例として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップごと連続な制御線を振り分け、これを左・右側（Ｌ，Ｒ）交互に振り分ける。こうすると、１チップ内は連続に制御でき、駆動タイミングが楽で回路を複雑にしなくてよく安価なものが使用できる。上側（Ｕ）、下側（Ｄ）についても同様で、連続な処理が可能で安価な回路が使用できる。
【０１３５】
また図２２，図２３に示される例は共に１枚の基板上に破線部の回路を形成した後、その基板上にチップを実装してもよいし、別の大きな基板上に破線部の回路基板とチップを実装してもよい。また、チップをフレキシブル基板上に実装して破線部の回路基板に張り付け接線してもよい。
【０１３６】
またこのような非常に多くの画素をもつ大面積の光電変換装置は従来の光センサを用いた複雑な工程では不可能であったが、本発明の光電変換装置の工程は各素子を共通な膜で同時に形成しているため工程数が少なく、簡易的な工程で済むため高歩留まりが可能で低コストで大面積・高性能の光電変換装置の生産を可能としている。また、コンデンサと光電変換素子とが同じ素子内で構成でき、実質上素子を半減することが可能でさらに歩留まりを向上できる。
【０１３７】
次に本発明の理解のためにあらためて突入電流の説明及びＴＦＴによるリフレッシュ動作の説明を行う。図２４はＴＦＴ１７００及び電源１１１５で構成される光電変換装置の１ビット等価回路図であり、図２５がその動作を示すタイミングチャートである。
【０１３８】
ここでは説明を簡単にする為に、ＴＦＴ１７００を介して光電変換素子のＧ電極に正の電位を与える場合である図２４に示した光電変換装置の１ビット等価回路図を用いて説明を行う。そして光電変換素子のＤ電極の電位は電源１１４によりＶＤに設計され、リフレッシュ動作時のＧ電極の電位は電源１１１５によりＶｒＧに設定されるものとする。
【０１３９】
ここで光電変換素子１００は前述した実施例１に示す光電変換素子１００と同じ構成である為、図１（ａ）と参照しながら以下で説明する。
【０１４０】
図１（ａ）に示すように光電変換素子１００のＧ電極の電位（ＶＯ ）をＤ電極の電位（ＶＤ ）以上にリフレッシュすると（ＶＯ ＝ＶｒＧ≧ＶＤ ）、光電変換素子１１００のｉ層４内に留まっていたホール及びｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされていたホールの全てがＤ電極に完全に掃き出される。逆に電子はこの時Ｄ電極からｉ層４内へ流れ込み、その一部はｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされる。以下この電流を負の突入電流という。そしてリフレッシュ動作終了後、光電変換素子１００のＧ電極の電位をＧＮＤ電位等に初期化する時、ｉ層４内及び界面欠陥にトラップされていた電子が全てＤ電極へ掃き出される。以下この電流を正の突入電流という。ｉ層４と絶縁層７０との界面に存在する界面欠陥は一般にエネルギー準位が深い為、界面欠陥位置に存在する電子及びホールを移動させるエネルギー、及び他の位置から界面欠陥位置へ電子及びホールを移動させるエネルギーは相対的に高く、見かけ上の移動度も低くなる。その為、正の突入電流がゼロになるまで即ち界面欠陥にトラップされていた電子の全てがＤ電極へ掃き出されるまで数十マイクロ秒から数秒かかることになり、Ｇ電極リセット動作が終了しても大きな突入電流が流れる。その結果、Ｇ電極が持つ容量に蓄積された電荷の中にはノイズ成分である突入電流による電荷が含まれ、結果的にその電荷分ＳＮ比が低下してしまうのである。
【０１４１】
上記の理由について、更に図２４と図２５と用いて詳細に説明する。
【０１４２】
図２５のＰａ，Ｐｂ，Ｐｃ，Ｐｄは各々図２４におけるスイッチ素子１１２５、転送用ＴＦＴ１３００、リフレッシュ用ＴＦＴ１７００、リセット用ＴＦＴ１４００を駆動するハイレベルパルスのタイミングを示している。ここでＨは各駆動素子をオン状態にするハイレベルを示しており、一般に結晶シリコン半導体スイッチ素子では＋５Ｖ〜＋１２Ｖ、ａ−ＳｉＴＦＴでは＋８〜＋１５Ｖ位が用いられる。又、Ｌは一般的に０Ｖが多く用いられる。ＩＳ とＶＯ は、図２４中の矢印で示すように、各々光電変換素子１００に一定の信号光が照射された状態において、矢印の方向へ流れる電流とＧ電極の電位を示している。ここでＰａ〜Ｐｄのパルス幅が２０マイクロ秒の動作時におけるＩＳ とＶＯ を図２５に示している。
【０１４３】
図２５において、ＶＯ はＰｃのリフレッシュ用パルス立ち上がりから、Ｐｄのリセット用パルス立ち上がりまで一定の高い電位に保たれている。その為正の突入電流は、その間に発生せず、Ｐｄのパルス立ち上がり時に初めて、前述した界面欠陥にトラップされていた電子の掃き出しによると考えられる正の突入電流が発生している。この正の突入電流が減衰しほぼゼロになるまで我々の作製した装置では約８０〜１００マイクロ秒かかる為、Ｇ電極が持つ容量に信号電荷を蓄積しはじめるＰｄのパルスの立ち下がり時には、正の突入電流が多く発生しており、図中の斜線で示した部分の電荷及び電圧値がノイズ成分として蓄積されてしまうのである。その結果その蓄積分ＳＮ比が低下してしまうのである。正の突入電流を低減する方法としては、Ｐｄのリセット用パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。
【０１４４】
次に図２６を用いて光電変換素子１００をリフレッシュさせる時の印加電圧の条件について説明する。
【０１４５】
図２６は光電変換素子１００のエネルギーバンド図であり、両端の各々の電極（Ｄ電極及びＧ電極）は開放（オープン）状態である。光電変換素子１００は一般にいわれているＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造であり両端の電極に加わる電圧条件により全容量が相対的に小さい状態（デプレッション状態）と全容量が相対的に大きい状態（アキュムレーション状態）が現れる。
【０１４６】
図２６における各デバイスの両端はオープンであるが、エネルギーバンド図については図２６（ｂ）の場合が上記デプレッション状態のエネルギーバンド図と同じであり、図２６（ｃ）の場合がアキュムレーション状態のエネルギーバンド図と同じである。
【０１４７】
一般にＭＩＳコンデンサは、作製直後において図２６（ａ）の状態即ちｉ層のバンドがフラットな状態（フラットバンド電圧ＶＦＢ＝０Ｖ）又は図２６（ｂ）の状態即ち若干デプレッション状態（３Ｖ≧ＶＦＢ＞０Ｖ）である事が多い。又、ＭＩＳコンデンサの両端に電圧を加える事によりＶＦＢはある程度任意の正及び負の値にする事も可能である。
【０１４８】
以上のことにより、正の突入電流（減衰時間が長く、且つ電流値が大であること）をもたらす電圧値の条件を以下においてまとめる。
【０１４９】
まず、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロの時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ ）より高ければ、即ちＶｒＧ＞ＶＤ であれば、正の突入電流が流れる。
【０１５０】
又、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロでない時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ ）からＶＦＢを差し引いた電圧値よりも高いもしくは同等であれば即ちＶｒＧ≧ＶＤ −ＶＦＢであれば正の突入電流が流れるのである。
【０１５１】
上記のメカニズムを図２７を用いて説明する。
【０１５２】
図２７はＶｒＧ≧ＶＤ −ＶＦＢの場合の光電変換素子１１００のエネルギーバンド図で図２７（ａ）の下部電極層２から透明電極層６までの各層の厚さ方向の状態を表している。リフレッシュ動作の図２７（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。又、ｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはある程度の時間を費しＤ電極に導かれ、ｉ層４に注入された電子のうち一部は逆に、ある程度の時間を費してｉ層４と絶縁層７０の界面欠陥にトラップされる。この時一部のホールと電子はｎ層５、ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。この状態で光電変換動作の図２７（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。そしてｉ層４と絶縁層７０の界面欠陥にトラップされていた電子は、ある程度時間を費してＤ電極へ導かれる。この界面欠陥にトラップされていた電子が前述した問題の突入電流の原因である。ここでホールはｎ層５が注入阻止層として働く為、ｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できない為、ｉ層４内に留まることになる。そして一部のホールは界面欠陥にトラップされる。そしてある期間光電変換動作の図２７（ｂ）を保った後の状態が図２７（ｃ）である。
【０１５３】
以下、本発明の他の実施例を図面に基づいて詳細に説明する。
【０１５４】
［実施例１０］
図２８は、本発明の第１０の実施例に係る光電変換装置の１ビットの概略的等価回路図である。図２９は図２８の光電変換装置を実際に駆動した時のタイミングチャートである。
【０１５５】
図２８において図２４と同じ番号で示される部分については同じものを示しているので説明は省略する。図２４に示される概略的等価回路と本実施例との違いはＴＦＴ１７００に接続される電源の大きさである。
【０１５６】
尚、ここで光電変換部１００は、図４（ａ）と同一の構造をしているので、ｉ層と第２の電極層との間の注入阻止層はｎ型の半導体層であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合はｑ＞０となる。
【０１５７】
なお、本実施例において信号検出部は図２８の点線内の検出手段とＴＦＴ１３００、及びハイレベルパルスＰｂを印加する手段を含む。
【０１５８】
図２８において図２４と異なる点は、光電変換素子１００のリフレッシュ動作においてＧ電極に正の電位を与える電源１１１５の電位ＶｒＧを、Ｄ電極に正の電位を与える電源１１４の電位ＶＤ に比べて低くしている点のみである。詳細にいえば、光電変換素子１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶＦＢ）が存在するので、実際には、図２４の例ではＶｒＧ≧ＶＤ −ＶＦＢの状態で駆動していたのに対し、図２８の本実施例ではＶｒＧ＜ＶＤ −ＶＦＢの状態で駆動するのである。
【０１５９】
次に図２９において本実施例の光電変換装置の動作を説明する。
【０１６０】
図２９において図２５と異なる点は、光電変換素子１００の電流ＩＳ と電流ＩＳ によるＧ電極の電位ＶＯ の振舞いである。
【０１６１】
図２９において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換部１００のＧ電極に電圧ＶｒＧ（ＶｒＧ＜ＶＤ −ＶＦＢ）が印加されると光電変換部１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。この時、ｉ層と絶縁層の界面欠陥にトラップされていたホールのほぼ全てはそのままの状態であると考えられる。又、この時電子はＤ電極に掃き出された一部のホールに相当する量もしくはそれ以下の数量がＤ電極からｉ層内へ流れ込むが、ｉ層内における電界はＧ電極側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラップされる電子はほぼゼロであると考えられる。よって図２９におけるＩＳ はＰｃのリフレッシュパルス立ち上がり時において小さな負の突入電流しか生じることなく、又減衰時間も短くなっている。又、Ｐｃのリフレッシュパルス立ち上がりからＰｄのＧ電極リセットパルス立ち上がりまでのＧ電極の電圧ＶＯ はＶｒＧにほぼ一致しており、その電位はＶＤ −ＶＦＢより下がっていることを図２９は示している。
【０１６２】
次にＧ電極リセットパルスが立ち上がり、光電変換部１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出すことになる。この時、ｉ層と絶縁層との界面欠陥には電子は存在しない為、電子は少量で且つ瞬時に流れ出ると考えられる。又、この時界面欠陥に存在するホールはほとんど移動しないと思われる。よってＰｄのＧ電極リセットパルス立ち上がり時において、ＩＳ は小さな正の突入電流しか生じることなく、又減衰時間も短くなっている。ＰｄのＧ電極リセットパルスの立ち上がりから立ち下がりまでを約２０マイクロ秒で動作させると、図のように光電変換動作開始となるＰｄのパルスの立ち下がり時には、ほぼ突入電流はゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。ここで図２８に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略可能であるが、このことは先の説明で述べたことと同じである。
【０１６３】
以下、本発明の第１０の実施例における基本的なメカニズムについて図を用いてさらに詳細に説明する。
【０１６４】
図３０（ａ）〜図３０（ｃ）はＶｒＧ＜ＶＤ−ＶＦＢの場合の光電変換部１００の動作を示すエネルギーバンド図であり、図２７（ａ）〜図２７（ｃ）に示したエネルギーバンド図に対応している。
【０１６５】
リフレッシュ動作の図３０（ａ）においてＤ電極はＧ電極に対して正の電位が与えられている為、ｉ層４中の黒丸で示されたホールの一部が電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。ここでｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはほとんど移動せず、又電子が界面欠陥にトラップされることもない。
【０１６６】
この状態で光電変換動作の図３０（ｂ）になるとＧ電極はＤ電極に対して更に大きな負の電位が与えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれるが、界面欠陥にトラップされた電子はほとんど存在しない為、先に説明した図２４の光電変換装置で問題となる突入電流はほとんど存在しなくなる。
【０１６７】
そしてある期間光電変換動作の図３０（ｂ）を保った後の状態の図３０（ｃ）になる。
【０１６８】
このように本実施例においては、ｉ層４と絶縁層７０との界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。
【０１６９】
［実施例１１］
図３１から図３２を用いて第１１の実施例を説明する。図３１は本発明の第１１の実施例を示す光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。
【０１７０】
図３２は長尺方向に複数個の画素のある光電変換部１００、リフレッシュ用ＴＦＴ部１７００、転送用ＴＦＴ部１３００、リセット用ＴＦＴ部１４００、配線部１５００の組のうち、１画素分を示す模式的平面図である。
【０１７１】
図３２において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換素子１００に入射する。ここで発生したキャリアによる光電流は光電変換素子１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ３００により信号線用マトリクス配線部５００へ転送され、信号処理部（不図示）により電圧として読み取られる。
【０１７２】
ここで第２の電極層は特に透明電極にしていない。又、実施例においては、ｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合もｑ＞０となる。
【０１７３】
次に本第１１の実施例である光電変換装置の駆動方法について回路図を用いて説明する。
【０１７４】
図３１において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続されているリフレッシュ用ＴＦＴ−Ｆ１〜Ｆ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。
【０１７５】
又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。
【０１７６】
又、図３において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図２９で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電位の初期化を行う。なお、本実施例においてリフレッシュ手段はＴＦＴ−Ｆ１〜Ｆ９、シフトレジスタ１１０８、電源１１１５、電源１１４を有し、信号検出部は図３１の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０６を含む。
【０１７７】
次に本第１１の実施例の動作を時系列的に説明する。
【０１７８】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。
【０１７９】
転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。この時、電源１１１５の電位ＶｒＧは、電源１１４の電位ＶＤ 及び全光電変換素子Ｓ１〜Ｓ９の最大のフラットバンド電圧ＶＦＢを用いるとＶｒＧ＜ＶＤ −ＶＦＢの関係に設定する。そして、光電変換素子Ｓ１〜Ｓ３内のホールの一部が共通電源線１４０３に掃き出される。
【０１８０】
次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力され、リセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。
【０１８１】
第３のブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。
【０１８２】
このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりすなわち入射光量の大小によりアナログ的に出力される。
【０１８３】
又、上記第１０及び第１１の実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はｐ層でもよい。この場合上記の第１０及び第１１の実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。
【０１８４】
又、上記第１１の実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば二次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。
【０１８５】
以上説明したように第１１の実施例は第１０の実施例に加えて光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。
【０１８６】
［実施例１２］
図３３は本実施例の光電変換装置の１ビットの概略的等価回路図であり、図３４は図３３の光電変換装置を駆動する場合の例を説明するタイミングチャートである。
【０１８７】
図３３において図２８と同じ番号のものは同じ部材を示す。図３３では図２８のＴＦＴ１７００の代わりにコンデンサ１２００の一方の電極が光電変換部１００に電気的に接続され、コンデンサ１２００の他方の電極はリフレッシュ用パルス発生手段Ｐｃに接続されている。
【０１８８】
コンデンサ１２００は光電変換部１００のリフレッシュ動作においてＧ電極に正の電位を与えるパルス印加用容量手段として機能する。
【０１８９】
また、１３００は検出動作において信号電荷を転送するＴＦＴであり、１４００はＧ電極の電位を初期化する初期化用ＴＦＴである。また、四角の点線内は信号検出部を表しており、ＩＣ等によって構成されるのが一般的であり、図３３においては１つの例として示している。ここで１１２４は読み出し用コンデンサ、１１２５は読み出し用コンデンサ１１２４を初期化するスイッチ素子、１１２６はオペアンプである。信号検出部はこの一例に限定するものでなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略できる。
【０１９０】
以下、本実施例の光電変換装置の動作の一例を図３４を用いて説明する。
【０１９１】
光電変換素子のリフレッシュ動作において、図３４に示すようにリフレッシュ用ハイレベルパルスＰｃをコンデンサ１２００のＧ電極と対向する電極側に加えることによって、Ｐｃのハイレベルパルスを加えた時のみＧ電極の電位が上昇するように構成している。その為光電変換部１００内に留まっていたホールはＤ電極に掃き出され、光電変換部１００はリフレッシュされる。その後、Ｐｃのリフレッシュパルスが立ち下がると同時にコンデンサ１２００の対向電極であるＧ電極の電位も瞬時に下がるため、光電変換部１１００中に留まっていたホールのＤ電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部１１００には図３４に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめる。次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによりオフ状態となりＧ電極は直流的にオープンになる。しかし実際にはコンデンサ１２００の容量及び光電変換部１１００の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部１１００の光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出部により検出される。またこの転送動作の前にはコンデンサ１１２４の電位はＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されていることが望ましい。そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施例においてリフレッシュ手段はコンデンサ１２００，ハイレベルパルスＰｃを印加する手段，及び電源１１４を含み、信号検出部は図３０の点線内の検出手段，ＴＦＴ１３００，及びハイレベルパルスＰｂを印加する手段を含む。
【０１９２】
本実施例では、リフレッシュ動作においてコンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与え信号電荷の蓄積時の正の突入電流を防いでいる。
【０１９３】
正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。
【０１９４】
そこで、本実施例においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばＰｃのパルスの立ち下がりから、ＰｄのＧ電極電位初期化パルスの立ち下がりまでを約１００μ秒で動作させると、図３４に示すようにＶＯ として蓄積される突入電流はほぼゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。また、Ｐｃのハイレベルパルス（Ｖｒｅｓ）を印加した時のＧ電極の電位ＶＯ（ｒｅｆｒｅｓｈ）を計算する。Ｇ電極に接続されている浮遊容量及び光電変換素子１１００の等価的な容量成分の和をＣＯ 、コンデンサ１２００の容量をＣＸ とすると、ＶＯ（ｒｅｆｒｅｓｈ）は次式で表される。
【０１９５】
ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
よって作り込むコンデンサＣＸの大きさによってＶＯ（ｒｅｆｒｅｓｈ）を自由に変えられることになり、実際に設計する時の自由度も増す。
【０１９６】
以上述べたことから明らかなように、コンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与えることで、正の突入電流がほぼ０になった状態で信号電荷の蓄積を行うことができる。
【０１９７】
ここで第２の電極層は透明電極にしていない。又、光電変換部１００のｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア１個の電荷をｑとするとこの場合はｑ＞０となる。
【０１９８】
又、本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。
【０１９９】
［実施例１３］
図３５から図３７を用いて本発明の第１３の実施例を説明する。
【０２００】
図３５は本発明の第１３の実施例を説明するための光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図３６は長尺方向に複数個の画素のある光電変換素子部、リフレッシュ用コンデンサ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す模式的平面図である。図３７は１画素の断面図である。なお図３７は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図３６と一致していない。またリセット用ＴＦＴ部１４００は図示されていない。又図３５から図３７において、図３３と同一部分には同一符号を付している。
【０２０１】
図３６において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極層２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。
【０２０２】
図３７において各部の層構成を簡単に説明する。
【０２０３】
図中１００は光電変換部、１２００はリフレッシュ用コンデンサ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３，２−４、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にしていない。
【０２０４】
また本実施例においても、光電変換部１００は第１実施例と同一の構造をしているので、ｉ層４と第２の電極層６−１との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合もｑ＞０となる。
【０２０５】
次に本実施例の光電変換装置の駆動方法について図３５を用いて説明する。
【０２０６】
図３５において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続しているリフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。
【０２０７】
又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。
【０２０８】
又、図３５において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図３４で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電位の初期化を行う。
【０２０９】
なお、本実施例においてリフレッシュ手段はコンデンサＣ１〜Ｃ９、シフトレジスタ１１０８、及び電源１１１４を含み、信号検出部は図３５中の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ１１０６を含む。
【０２１０】
次に本実施例の動作を時系列的に説明する。
【０２１１】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて電源１１４からリフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。
【０２１２】
転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。
【０２１３】
次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１〜Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。
【０２１４】
第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。
【０２１５】
このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。
【０２１６】
上記本実施例において図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層を有する全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら同一の層構成は歩留りの向上、低コスト化のために都合がよい。
【０２１７】
又、上記の本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例１と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。
【０２１８】
又、上記本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。
【０２１９】
以上説明したように本実施例は光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。
【０２２０】
以上の説明から明らかな様に、本実施例の光電変換素子は実施例で示したものに限定するものではない。つまり第１の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第２の電極層があり、第２の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。
【０２２１】
同様にＴＦＴにおいてもゲート電極、ゲート絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はｐ層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。
【０２２２】
また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やＴＦＴと特別分離しなくとも各素子の電極部と兼用した構成でもよい。
【０２２３】
またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。
【０２２４】
また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。
【０２２５】
［実施例１４］
実施例１３で説明した図３３に示される概略的等価図の光電変換装置は図３８に示されるタイミングチャートに示されるタイミングで駆動することができる。
【０２２６】
以下、本実施例である光電変換装置の動作を図３８を用いて説明する。
【０２２７】
光電変換素子のリフレッシュ動作において、図３８に示すようにリフレッシュ用ハイレベルパルスＰｃをコンデンサ１２００のＧ電極と対向する電極側に加えることによって、Ｐｃのハイレベルパルスを加えた時のみＧ電極の電位が上昇するように構成している。その為光電変換部１００内に留まっていたホールはＤ電極に掃き出され、光電変換部１００はリフレッシュされる。
【０２２８】
その後、Ｐｃのリフレッシュパルスが立ち下がると同時にコンデンサ１２００の対向電極であるＧ電極の電位も瞬時に下がるため、光電変換部１００中に留まっていたホールのＤ電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部１００には図３８に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめる。
【０２２９】
次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによりオフ状態となりＧ電極は直流的にオープンになる。しかし実際にはコンデンサ１２００の容量及び光電変換部１００の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部１００の光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。
【０２３０】
つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出部により検出される。またこの転送動作の前にはコンデンサ１１２４の電位はＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されていることが望ましい。
【０２３１】
そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施例においてリフレッシュ手段はコンデンサ１２００、ハイレベルパルスＰｃを印加する手段、及び電源１１４を含み、信号検出部は図３３中の点線内の検出手段、ＴＦＴ１３００、及びハイレベルパルスＰｂを印加する手段を含んでよい。
【０２３２】
本実施例では、リフレッシュ動作においてコンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与え、そしてその正の電位を所定の電位より小さい電位とすることで図３８のＩＳ において実線で示されるごとくにない信号電荷の蓄積時の正の突入電流を防いでいる。（尚、所定の電位より大きいと破線のごとくになる。）
正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。
【０２３３】
そこで、本発明においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばＰｃのパルスの立ち下がりから、ＰｄのＧ電極電位初期化パルスの立ち下がりまでを約１００μ秒で動作させると、図３８に示すようにＶＯ として蓄積される突入電流はほぼゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。また、Ｐｃのハイレベルパルス（Ｖｒｅｓ）を印加した時のＧ電極の電位ＶＯ（ｒｅｆｒｅｓｈ）を計算する。Ｇ電極に接続されている浮遊容量及び光電変換部１００の等価的な容量成分の和をＣＯ 、コンデンサ１２００の容量をＣＸ とすると、ＶＯ（ｒｅｆｒｅｓｈ）は次式で表される。
【０２３４】
ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
よって作り込むコンデンサＣＸ の大きさによってＶＯ（ｒｅｆｒｅｓｈ）を自由に変えられることになり、実際に設計する時の自由度も増す。
【０２３５】
以上述べたことから明らかなように、コンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与えることで、正の突入電流がほぼ０になった状態で信号電荷の蓄積を行うことができるが、さらにコンデンサ１２００を介して光電変換素子のＧ電極に与える電位を調整することで正の突入電流の値を小さくし、減衰時間を短くすることができる。
【０２３６】
リフレッシュ動作における光電変換素子のＤ電極及びＧ電極の電位については、実施例９中において図２４乃至図２７を用いて詳細に説明したのでここでの説明については省略する。
【０２３７】
本実施例では以下の条件で駆動することで優れた特性を得ている。
【０２３８】
光電変換部１００のリフレッシュ動作においてＧ電極の正の電位を与える電源１１１５の電位ＶｒＧが、Ｄ電極に正の電位を与える電源１１４の電位ＶＤ に比べて低くするのである。詳細にいえば、光電変換部１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶＦＢ）が存在するので実際には、ＶｒＧ＜ＶＤ −ＶＦＢの状態で駆動するのである。
【０２３９】
具体的な動作については実施例１０において図２９及び図３０で詳細に説明してあるのでここでの説明は省略する。
【０２４０】
本実施例においては、ｉ層４と絶縁層７０の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。
【０２４１】
コンデンサ１２００の容量をＣＸ 、Ｇ電極に接続されている浮遊容量と光電変換部１００の等価的な容量成分の和をＣＯ 、及びＰｃのハイレベルパルスＶｒｅｓ とするとリフレッシュ時のＧ電極電位はＶｒＧは
ＶｒＧ＝ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
となるのであり、｛ＣＸ ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ の値がＶＤ −ＶＦＢより小さい条件で駆動すれば上記の効果を得ることができ、図３８で示したＶｒＧ＝ＶＯ（ｒｅｆｒｅｓｈ）≧（ＶＤ−ＶＦＢ）の条件で得られるＶＯよりも、更に蓄積された突入電流を減らすことができるのである。
【０２４２】
ここで第２の電極層は透明電極にしていない。又、光電変換部１００のｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア１個の電荷をｑとするとこの場合はｑ＞０となる。
【０２４３】
又、本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。
【０２４４】
［実施例１５］
実施例１３において説明した光電変換装置を用い、別の駆動を行なった例を説明する。
【０２４５】
本実施例の動作を時系列的に説明する。
【０２４６】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて電源１１４からリフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。
【０２４７】
転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そしてこの時の光電変換素子Ｓ１〜Ｓ３のＤ電極及びＧ電極の電位は第１の実施例で説明した条件が用いられる。即ち、リフレッシュ動作時のＤ電極電位を各々ＶＤ１〜ＶＤ３、Ｇ電極電位を各々ＶｒＧ１〜ＶｒＧ３ 、各光電変換素子のフラットバンド電圧をＶＦＢ１ 〜ＶＦＢ３ とすると
ＶｒＧ１ ＜ＶＤ１−ＶＦＢ１、ＶｒＧ２ ＜ＶＤ２−ＶＦＢ２ 、ＶｒＧ３ ＜ＶＤ３−ＶＦＢ３
となる。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。
【０２４８】
次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態とすることにより光電変換素子Ｓ１〜Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。リフレッシュ動作時の光電変換素子Ｓ４〜Ｓ６の両電極電位の条件は光電変換素子Ｓ１〜Ｓ３と同様である。
【０２４９】
第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。
【０２５０】
このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。
【０２５１】
本実施例において図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかし、同一な層構成とすることは歩留りの向上及び低コスト化に都合がよい。
【０２５２】
又、上記の本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例１と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。
【０２５３】
又、上記本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。
【０２５４】
以上説明したように本実施例は光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。
【０２５５】
以上の説明から明らかな様に、本発明の光電変換素子は本実施例で示したものに限定するものではない。つまり第１の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第２の電極層があり、第２の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。
【０２５６】
同様にＴＦＴにおいてもゲート電極、ゲート絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はｐ層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。
【０２５７】
また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やＴＦＴと特別分離しなくとも各素子の電極部と兼用した構成でもよい。
【０２５８】
またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。
【０２５９】
また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。
【０２６０】
［実施例１６］
図３９は実施例１６を示す光電変換装置の概略的等価回路図である。ただしここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図４０は図３９の等価回路の動作を示すタイミングチャートである。
【０２６１】
光電変換部の構成については実施例１３の図３６及び図３７に示される構成を適用することができる。
【０２６２】
次に本実施例の光電変換装置の駆動方法について図３９及び図４０を用いて説明する。図３９において、光電変換素子Ｓ１〜Ｓ９及び光電変換素子Ｓ１〜Ｓ９に各々接続しているリフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化する（以下Ｇ電極リセット用ともいう）ＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９は３個で１ブロックを構成し、３ブロックで各アレイを構成している。
【０２６３】
又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。
【０２６４】
又、図３９において共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。
【０２６５】
ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に端子１１１６へ接続され、端子１１１６をハイレベルに設定しスイッチングトランジスタＣＴ１〜ＣＴ３をオン状態とする事により、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。又、図３９において第１ブロックのリフレッシュ用コンデンサＣ１〜Ｃ３のＧ電極の各対向電極は共通に接続され、第２ブロックの転送用ＴＦＴ−Ｔ４〜Ｔ６の共通ゲート電極と接続されており、更に第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６のＧ電極の各対向電極は共通に接続され、第３ブロックの転送用ＴＦＴ−Ｔ７〜Ｔ９の共通ゲート電極及び第１ブロックのＧ電極リセット用ＴＦＴ−Ｒ１〜Ｒ３の共通ゲート電極と接続されている。同様に第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９のＧ電極の各対向電極は共通に接続され、第２ブロックのＧ電極リセット用ＴＦＴ−Ｒ４〜Ｒ６の共通ゲート電極と接続されている。なお、本実施例においてリフレッシュ手段はコンデンサＣ１〜Ｃ９、シフトレジスタ１１０６、及び電源１１１４を含み、信号検出部は図３９点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ１１０６を含んでよい。
【０２６６】
次に本実施例の動作を時系列的に説明する。
【０２６７】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射すると、その強度に応じてリフレッシュ用コンデンサＣ１〜Ｃ９及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され［図４０（ａ）］、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで、リフレッシュ用コンデンサＣ１〜Ｃ３及び浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となった後、続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる［図４０（ｊ）〜図４０（ｌ）］。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。そして次に端子１１１６がハイレベルとなり［図４０（ｍ）］、スイッチングトランジスタＣＴ１〜ＣＴ３がオンする事により共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点で、シフトレジスタ１１０６の第２の並列端子からハイレベルが出力され［図４０（ｄ）］、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。これと同時に第２ブロックの転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり［図４０（ｂ）］、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同時にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態［図４０（ｊ）〜図４０（ｌ）となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２のブロックの光信号が順次読み出され、その後共通コンデンサＣ１００〜Ｃ１２０の電位がスイッチングトランジスタＣＴ１〜ＣＴ３により初期化される［図４０（ｍ）］。
【０２６８】
次に第１ブロックのリフレッシュ用コンデンサＣ１〜Ｃ３の共通電極電位がローレベルになった後シフトレジスタ１１０６の第３の並列端子からハイレベルが出力され［図４０（ｇ）］、Ｇ電極リセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にする事により光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。これと同時に第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６の両端の電位が上昇する［図４０（ｅ）］。又、第３ブロックの転送用ＴＦＴ−Ｔ７〜Ｔ９も同時にオン状態になり［図４０（ｃ）］、第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロック及び第２ブロックの場合と同様に、シフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態［図４０（ｊ）〜図４０（ｌ）］となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第３ブロックの光信号が順次読み出される。その後共通コンデンサＣ１００〜Ｃ１２０の電位がスイッチングトランジスタＣＴ１〜ＣＴ３により初期化される［図４０（ｍ）］。
【０２６９】
以下同様にシフトレジスタ１１０６の第４の並列端子からハイレベルが出力される事により、第２ブロックのＧ電極リセット用ＴＦＴ−Ｒ４〜Ｒ６をオン状態へ移行させる［図４０（ｈ）］。同時に第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９の両端の電位を上昇させる［図４０（ｆ）］。その後、シフトレジスタ１１０６の第５の並列端子からハイレベルが出力される事により、第３ブロックのＧ電極リセット用ＴＦＴ−Ｒ７〜Ｒ９をオン状態へ移行させる［図４０（ｉ）］。
【０２７０】
このように、あるラインにおいて第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取る事が終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。
【０２７１】
以上９個の光電変換素子を３ブロックに分割して１ライン分のセンサアレイを構成する光電変換装置の動作を説明したが、その他のラインを読み取る場合も同様に、電荷転送動作と光信号の読み出し動作が連続して行われる。
【０２７２】
上記本実施例において、図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、ＴＦＴ、マトリクス配線部が第１の電極層、絶縁層、半導体層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしもすべての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通の構成とすることは歩留りの向上とそれによる一層の低コスト化を達成することができる。
【０２７３】
又、以上の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施例において、電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。
【０２７４】
又、上記本実施例では、一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も、上記実施例で示したブロック分割駆動を用いる事により、構成が可能となる事は言うまでもない。
【０２７５】
以上説明したように本実施例は光電変換素子、コンデンサ、ＴＦＴ、マトリクス配線部が同一膜構成の為、同一プロセスで同時に形成する事が可能な為、小型化・高歩留りが可能となり、低コストで高ＳＮ比の光電変換装置が実現できる。又、従来用いられていたリフレッシュ用電源を１つ削減でき、ＳＮ比の高い低コストの光電変換装置を作製できる効果がある。又、複数個の光電変換素子をブロックに分割して、且つ別のブロックにおける２つ以上の動作（例えば、信号転送動作及びセンサリフレッシュ動作及び電位リセット動作）を同一駆動線により同時に駆動可能な為、高速に動作ができ、又装置を小型化できる事により、更に高歩留り、低コストな光電変換装置が実現できる。
【０２７６】
［実施例１７］
図４１は本発明の第１７の実施例を説明するための光電変換装置の１ビットの概略的等価回路図である。
【０２７７】
図４１において１００は光電変換部である。光電変換部の層構成は図４（ａ）において説明されたものと同じであり従って、Ｄが透明電極６側、Ｇが下部電極２側の電極を示している。又、１１１４はＤ電極に正の電位（ＶＤ ）を与える電源、１１１５は光電変換素子１１００のリフレッシュ動作においてＧ電極の正の電位（ＶｒＧ）を与える電源であり、１７００がリフレッシュ用のＴＦＴである。このとき、電源１１１５は電源１１１４に比べて低電圧に設定されているのが望ましい。又、１８００は信号電荷蓄積用コンデンサであり、光電変換部１００と同じ積層構造である。そして蓄積コンデンサのＧ電極をＧＮＤに接地し、Ｄ電極を光電変換部１００のＧ電極と接続してある。更に、１３００は検出動作において信号電荷を転送するＴＦＴであり、１４００はＧ電極の電位を初期化するＧ電極初期化用ＴＦＴ（以下Ｇ電極リセット用ＴＦＴともいう）である。又、四角の点線内は検出手段を表わしており、ＩＣ等によって構成されるのが一般的であり図４１に１つの例を示している。ここで、１１２４は読み出し用コンデンサ、１１２５は読み出し用コンデンサを初期化するスイッチ素子、１１２６はオペアンプである。検出手段はこの１例に限定するものではなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略できる。
【０２７８】
以下、上記光電変換装置の動作を図４１を用いて説明する。
【０２７９】
光電変換素子のリフレッシュ動作において、ＴＦＴ１７００はＰｃの高電位（以下ハイレベルともいう）パルスによってオフ状態からオン状態になり、電源１１１５によってＧ電極には正の電位が与えられる。Ｄ電極には電源１１４により正の電位が与えられており、Ｄ電極のＧ電極に対しての電位ＶＤＧは正の電位が与えられたことになる。すると光電変換部１００内のホールの一部はＤ電極に掃き出されリフレッシュされる。次にＴＦＴ１４００はＰｄのハイレベルパルスによってオフ状態からオン状態になりＧ電極はＧＮＤ電位が与えられる。このときＶＤＧは更に大きな正の電位になり、光電変換部１００は突入電流が流された後、光電変換動作を始める。次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによってオフ状態となりＧ電極は電荷蓄積コンデンサ１８００を介して接地された状態になる。ここで光電変換部１００に光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出手段により検出される。また、この転送動作の前には、コンデンサ１１２４の電位は、ＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されている事が望ましい。そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。
【０２８０】
これによってＳＮ比が高く、優れた特性で光電変換することができる。
【０２８１】
［実施例１８］
図４２は、本発明の第１８の実施例に係る光電変換装置の１ビットの概略的等価回路図である。図４３は図４２の光電変換装置を実際に駆動した時のタイミングチャートである。
【０２８２】
ここで図４２は前述した図４１に示した構成と対応しており同様の各部については対応箇所に同一符号を付してある。又、図４１と同様の部分については説明を簡略化もしくは省略する。
【０２８３】
なお、本実施例において、リフレッシュ手段はＴＦＴ１７００、ハイレベルパルスＰｃを印加する手段、電源１１１５、及び電源１１１４を含んでよい。
【０２８４】
さらに、信号検出部は図４２中の点線内の検出手段、ＴＦＴ１３００、ハイレベルパルスＰｂを印加する手段、及び蓄積コンデンサ１８００を含んでよい。
【０２８５】
図４２において図４１と異なる点は、光電変換部１００のＧ電極に接続される蓄積コンデンサ１８００の端子がＤ電極でなく、Ｇ電極である点である。
【０２８６】
次に図４３において動作を説明する。図４３において光電変換部１００の電流ＩＳ と電流ＩＳ によるＧ電極の電位ＶＯ の振舞いに注目する。
【０２８７】
図４３において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換部１００のＧ電極に電圧が印加されると光電変換部１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。
【０２８８】
次にＰｄのＧ電極リセットパルスが立ち上がり、光電変換部１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出す。そして、ＰｄのＧ電極リセットパルスが立ち下がる。Ｐｄのパルスの立ち下がりから信号電荷は蓄積されはじめるが、この時蓄積コンデンサ１８００の電荷蓄積電極はＧ電極であり、接地電極がＤ電極である為、蓄積コンデンサ１８００内のｉ層４のエネルギーバンドはほぼフラットな状態いわゆるフラットバンド状態である。一般にＭＩＳ型コンデンサのフラットバンド状態にする為の絶縁層側へ印加する電圧いわゆるフラットバンド電圧はゼロ又は若干の正の電圧である。よってフラットバンド電圧がゼロの場合は前述したようにコンデンサ１８００は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態になることはない。又、フラットバンド電圧が若干の正の電圧である場合は図４２のＧ電極リセット用ＴＦＴ１４００とＧＮＤとの間に正のフラットバンドと同等もしくはそれ以上の電圧を有する電源を挿入すれば蓄積コンデンサ１８００は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態でなくアキュムレーション状態で使用する事ができる。即ち図４１を用いて説明した光電変換装置における蓄積コンデンサ１８００を介して流れるリーク電流は生じない。よって蓄積コンデンサ及びその他の浮遊容量に蓄積された電荷は、ほぼすべて光電変換部１００内に入射した信号光による電荷であり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。ここで図４２に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略可能であるが、このことは図４１の光電変換装置の説明で述べたことと同じである。
【０２８９】
このように本実施例においては信号蓄積用コンデンサの絶縁層７０側のＧ電極へ信号電荷を蓄積し、信号蓄積用コンデンサを常にアキュムレーション状態で用いる事が可能な為、見かけ上信号電荷蓄積用コンデンサを介して信号電荷がリークして生じるリーク電流はほとんどない為、結果的により一層ＳＮ比の高い光電変換装置を提供することが可能となる。
【０２９０】
［実施例１９］
図４４から図４６を用いて本発明の第１９の実施例を説明する。
【０２９１】
図４４は本実施例の光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図４５は長尺方向に複数個の画素のある光電変換素子部、蓄積用コンデンサ部、リフレッシュ用ＴＦＴ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す平面図である。図４６は１画素の断面図である。なお図４６は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図４５と一致していない。また図４６においてリセット用ＴＦＴ部１４００は示されていない。又図４４から図４６において、図４２と同一部分には同一符号を付している。
【０２９２】
図４５において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は蓄積コンデンサ１８００及び光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。
【０２９３】
図４６において各部の層構成を簡単に説明する。
【０２９４】
図中１００は光電変換部、１８００は蓄積コンデンサ、１７００はリフレッシュ用ＴＦＴ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４，６−５からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にはしていない。
【０２９５】
次に第１９の実施例である光電変換装置の駆動方法について回路図を用いて説明する。
【０２９６】
図４４において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続している蓄積コンデンサＤ１〜Ｄ９、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。
【０２９７】
又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。
【０２９８】
又、図４４において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図４３で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。
【０２９９】
なお、本実施例において光電変換手段はＴＦＴ−Ｒ１〜Ｒ９、シフトレジスタ１１０９、電源１１４をいう。またリフレッシュ手段はＴＦＴ−Ｆ１〜Ｆ９、シフトレジスタ１１０８、電源１１１５、電源１１１４をいう。さらに信号検出部は図４４の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０６、蓄積コンデンサＤ１〜Ｄ９をいう。
【０３００】
次に第１９の実施例の動作を時系列的に説明する。
【０３０１】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各蓄積コンデンサＤ１〜Ｄ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施例１８でも説明したように蓄積コンデンサＤ１〜Ｄ９は、絶縁層側のＧ電極が電荷蓄積電極になっている為、蓄積コンデンサＤ１〜Ｄ９の各ｉ層中の電子及びホールは、Ｇ電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで蓄積コンデンサＤ１〜Ｄ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。
【０３０２】
転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。そして、光電変換素子Ｓ１〜Ｓ３内のホールの一部が共通電源線１４０３に掃き出される。
【０３０３】
次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの蓄積コンデンサＤ４〜Ｄ６及び光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同時にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。
【０３０４】
第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。
【０３０５】
このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。
【０３０６】
本実施例において図４６で説明したように、光電変換素子、蓄積コンデンサ、リフレッシュ用ＴＦＴ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積コンデンサがこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら全素子の層構成が共通であることはより一層の歩留りの向上と低コスト化につながる。
【０３０７】
又、実施例１８又は１９の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合実施例１８又は１９において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば、上記実施例と同様の動作結果が得られる。
【０３０８】
又、実施例１９では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。
【０３０９】
以上説明したように実施例１９は実施例１８の効果に加えて光電変換素子、蓄積コンデンサ、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。
【０３１０】
［実施例２０］
図４７〜図４９を用いて実施例２０を説明する。
【０３１１】
図４７は本発明の実施例２０の光電変換装置の概略的等価回路図である。但しここでは実施例１９と同様に９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。
【０３１２】
図４８は長尺方向に複数個の画素のある光電変換素子部、蓄積コンデンサ兼リフレッシュ用コンデンサ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す平面図である。
【０３１３】
図４９は１画素の断面図である。なお図４９は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図４９と一致していない。また図４９においてリセット用ＴＦＴ部１４００は示されていない。尚図４７から図４９において、図４２及び図４４〜図４６と同一部分には同一符号を付している。
【０３１４】
図４８において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は蓄積用兼リフレッシュコンデンサ１２００及び光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。
【０３１５】
図４９において各部の層構成を簡単に説明する。
【０３１６】
図中１００は光電変換部、１２００は蓄積用兼リフレッシュ用コンデンサ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にはしていないことは実施例１９と同様である。
【０３１７】
次に本実施例の光電変換装置の駆動方法について回路図を用いて説明する。
【０３１８】
図４７において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続している蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。
【０３１９】
又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。
【０３２０】
又、図４７において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図４３で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。
【０３２１】
なお、本実施例において光電変換手段はＴＦＴ−Ｒ１〜Ｒ９，シフトレジスタ１１０９，電源１１４をいう。またリフレッシュ手段はコンデンサＣ１〜Ｃ９，シフトレジスタ１１０８，電源１１１４をいう。さらに信号検出部は図４７の点線内の検出手段，ＴＦＴ−Ｔ１〜Ｔ９，シフトレジスタ１１０６，コンデンサＣ１〜Ｃ９をいう。つまり、本実施例においてはコンデンサＣ１〜Ｃ９は信号電荷を蓄積するとともに、リフレッシュ手段の一部を構成している。
【０３２２】
次に本実施例の動作を時系列的に説明する。
【０３２３】
まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施例１８でも説明したように蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９は、絶縁層側のＧ電極が電荷蓄積電極になっている為、蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９の各ｉ層中の電子及びホールは、Ｇ電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。
【０３２４】
転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇、即ち光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。そして、光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。
【０３２５】
次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されたリセット用ＴＦＴ−Ｒ１〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの蓄積用兼リフレッシュ用コンデンサＣ４〜Ｃ６及び光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。
【０３２６】
第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。
【０３２７】
このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。
【０３２８】
本実施例において、光電変換素子、蓄積用兼リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積用兼リフレッシュ用コンデンサがこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通な構成は歩留りの向上、低コスト化等に都合がよい。
【０３２９】
又、本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは実施例１９と同様である。
【０３３０】
以上説明したように本実施例は実施例１８、１９の効果に加えて、蓄積コンデンサにリフレッシュ機能を持たせることが可能となり、小型化・高歩留りが達成でき、更なる低コストの光電変換装置が実現できる。
【０３３１】
［実施例２１］
図５０は本実施例の光電変換装置の概略的回路図である。
【０３３２】
図５０においてＳ１１〜Ｓｍｎはマトリクス上に配された光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃｍｎは蓄積用コンデンサ、Ｔ１１〜Ｔｍｎは転送用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレッシュ用電源であり、それぞれのスイッチＳＷｓ、ＳＷｇを介して全光電変換素子Ｓ１１〜ＳｍｎのＧ電極に接続されている。スイッチＳＷｓはインバータを介して、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続されており、リフレッシュ期間はＳＷｇがｏｎ、その他の期間はＳＷｓがｏｎするよう制御されている。１画素は１個の光電変換素子とそれに並列に接続されたコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施例の光電変換装置は計ｍ×ｎ個の画素をｍ個のブロックに分け１ブロックあたりｎ画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖｏｕｔ）。また１ブロック内のｎ画素を横方向に配置し、ｍ個のブロックを順に縦に配置することにより各画素の二次元的に配置している。
【０３３３】
尚、図５０に示される光電変換装置は図１９のものと同様な動作をするが本実施例の場合、Ｖｇの極性とＶｓの大きさが異なっている。
【０３３４】
動作について説明する。
【０３３５】
はじめにシフトシレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇｍ、ｓｇ１〜ｓｇｎにＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜ＴｍｎとスイッチＭ１〜Ｍｎがｏｎし導通し、全光電変換素子Ｓ１１〜ＳｍｎのＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にリフレッシュ制御回路ＲＦがＨｉを出力しスイッチＳＷｇがｏｎし全光電変換素子Ｓ１１〜ＳｍｎのＧ電極はリフレッシュ用電源Ｖｇにより絶対値の小さな負電位になる。すると全光電変換素子Ｓ１１〜Ｓｍｎはリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路ＲＦがＬｏを出力しスイッチＳＷｓがｏｎし全光電変換素子Ｓ１１〜ＳｍｎのＧ電極は読み取り用電源Ｖｓにより絶対値の大きな負電位になる。すると全光電変換素子Ｓ１１〜Ｓｍｎは光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。
【０３３６】
上記説明のように本実施例においてのリフレッシュモードにおいて、Ｇ電極の電位はＤ電極の電位に対して負電位となっており、Ｇ電極の電位がフラットバンド電圧ＶＦＢに達していない。従って先の実施例中に説明したようにリフレッシュモードにおいて電子が絶縁層と光電変換半導体層の界面に達せず、リフレッシュモード、光電変換モードの違いによる界面欠陥への電子の出入りをさせなくすることが可能となり、突入電流を減らすことができ、ＳＮ比の高い光電変換装置を実現している。本実施例では光電変換素子のＤ電極とＴＦＴとを接続し、各光電変換素子のＧ電極と共通に接続しているが、逆にＧ電極をＴＦＴと接続し、Ｄ電極を共通に接続してもよい。このときのＶｇとＶｓの極性を逆にすれば同様の動作となる。
【０３３７】
本実施例において全画素をｎ×ｍ個としているが具体的な数は構成するシステムで最適に選べばよいが、例えば、１基板を２０ｃｍ×２０ｃｍで構成する場合、ｎを２，０００、ｍを２，０００とし、ｍ×ｎ個、つまり４，０００，０００個の光電変換素子を１００μｍピッチの密度で構成することができる。
【０３３８】
図５０においてシフトレジスタＳＲ１や検出用集積回路ＩＣはそれぞれ１個で表現しているが実際にはｍ、ｎの数により、適当な数で構成する。
【０３３９】
図５１はシステム全体を表す模式的ブロック図である。６００１はａ−Ｓｉセンサ基板であるこの図では複数のシフトレジスタＳＲ１を直列に、また検出用集積回路ＩＣも複数で駆動している。検出用集積回路ＩＣの出力は処理回路６００８内のアナログ−デジタル変換器６００２に入力されデジタル化される。この出力は固定パターン補正用の引き算器６００３を介してメモリ６００４に記憶される。メモリの中の情報はコントローラ６００５により制御されバッファ６００６を介し信号処理手段としてのイメージプロセッサに転送され、そこで画像処理される。
【０３４０】
図５２（ａ），図５２（ｂ）は本発明をＸ線検出用の光電変換装置に適用した場合の模式的構成図及び模式断面図である。
【０３４１】
光電変換素子とＴＦＴはａ−Ｓｉセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視光に変換するための蛍光体６０３０たとえばＣｓＩが、塗布または貼り付けされている。前述の図１９、図２０で説明したＸ線検出方法と同じ原理に基き、Ｘ線を検出することができる。本実施例では図５２（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【０３４２】
図５３は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。
【０３４３】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得るこの情報はディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【０３４４】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【０３４５】
【発明の効果】
以上詳述したように、本発明によればＳＮ比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。
【０３４６】
又、本発明によれば歩留りが高く、生産が容易な光電変換装置を提供することができる。
【０３４７】
加えて、本発明によれば、ＴＦＴと同一プロセスで形成することが可能で、作製プロセスの複雑化を生じさせることがなく、低コストで作製可能な光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。
【０３４８】
本発明によれば、光電変換装置内の光電変換部（光電変換素子）は注入阻止層が一カ所のみで光の入射量を検出することができ、プロセスの最適化が容易で、歩留まりの向上が図れ、製造コストの低減が可能で、ＳＮ比の高い低コストの光電変換装置を提供することができる。更に、第一の電極層／絶縁層／光電変換半導体層においてトンネル効果や、ショットキーバリアを利用していないため、電極材料は自由に選択でき、絶縁層の厚さやその他の制御も自由度が高い。また同時に形成する薄膜電界効果トランジスタ（ＴＦＴ）等のスイッチ素子および容量素子とはマッチングが良く、同一膜構成のため共通な膜として同時に形成可能でかつ光電変換素子、ＴＦＴ共に重要な膜構成は同一真空内で同時に形成可能であり、さらに光電変換装置を高ＳＮ化、低コスト化することができる。
【０３４９】
また光電変換素子自身に光情報をキャリアとして蓄え、同時にリアルタイムに電流を流す性質を持つため簡単な構成で複合的な機能を持つ光電変換装置を提供できる。またコンデンサも中間層に絶縁層を含んでおり良好な特性で形成でき光電変換素子で得られた光情報の積分値を簡単な構成で出力できる高機能の光電変換装置が提供できる。
【０３５０】
また本発明では光電変換素子のリフレッシュ動作において、コンデンサ等の容量を介して行うことも可能で、印加電圧を下げた瞬間に突入電流を発生させることが可能となる。結果的にＴＦＴを用いてリフレッシュを行う場合に比べて、蓄積される突入電流が大幅に削減されよりＳＮ比の高い低コストの光電変換装置を提供することができる。
【０３５１】
また光電変換素子のリフレッシュ動作において、例えば光電変換素子の半導体注入阻止層がｎ型の場合即ち注入が阻止されるキャリアの電荷ｑが正の場合、Ｄ電極の電位をＧ電極の電位より高くする｛（ＶｒＧ・ｑ）＜（ＶＤ ・ｑ−ＶＦＢ・ｑ）｝ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となり、逆に光電変換素子の半導体注入阻止層ｐ型の場合即ち注入が阻止されるキャリアの電荷ｑが負の場合、Ｄ電極の電位をＧ電極の電位より低くする｛（ＶｒＧ・ｑ）＜（ＶＤ ・ｑ−ＶＦＢ・ｑ）｝ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となるため、突入電流を減らすことができ、更にＳＮ比の高い低コストの光電変換装置を提供することができる。
【０３５２】
また信号電荷蓄積用容量素子の積層構造を光電変換素子と同一にし、更にこの信号電荷蓄積用容量素子の絶縁層側の電極に蓄積することにより、信号電荷蓄積用容量素子を常にアキュムレーション状態で用いる事が可能となり、見かけ上信号電荷蓄積用容量素子を介して信号電荷がリークして生じるリーク電流を減らすことができ、ＳＮ比の高い低コストの光電変換装置を提供できる。
【０３５３】
又、複数個の光電変換素子をブロックに分割して、且つ別のブロックにおける信号転送動作とリフレッシュ動作を同一駆動線により同時に駆動することが可能な為、読み取り動作を高速に行うことができ、更に装置が小型化できる為、高歩留り、低コストな光電変換装置を提供することが可能となる。
【０３５４】
また上記したような優れた特性を有する光電変換装置を利用することでより低コストで大面積・高機能・高特性のファクシミリやＸ線レントゲン装置を提供できる。
【０３５５】
尚、本発明は上記説明した構成や上記実施例に限定されるものではなく、本発明の主旨の範囲において適宜、変形組合せが可能であることはいうまでもない。
【図面の簡単な説明】
【図１】 本発明の光電変換部の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。
【図２】 ＴＦＴの構成例を説明するための模式的断面図である。
【図３】 ＴＦＴのゲート絶縁膜の厚さと歩留りの関係の一例を説明するための図である。
【図４】 光センサの構成の一例を説明するための模式的断面図である。
【図５】 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図６】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図７】 検出部の構成例を説明するための概略的回路図である。
【図８】 本発明の光電変換装置を説明するための概略的回路図である。
【図９】 本発明の光電変換部の一例を説明するための模式的断面図である。
【図１０】 本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。
【図１１】 本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。
【図１２】 本発明の光電変換装置を説明するための概略的回路図である。
【図１３】 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図１４】 本発明の光電変換装置を説明するための概略的回路図である。
【図１５】 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図１６】 本発明の光電変換装置を説明するための概略的回路図である。
【図１７】 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図１８】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図１９】 本発明の光電変換装置を説明するための概略的回路図である。
【図２０】 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図２１】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図２２】 光電変換装置の実装例を説明するための模式的配置構成図である。
【図２３】 光電変換装置の実装例を説明するための模式的配置構成図である。
【図２４】 本発明の光電変換装置を説明するための概略的回路図である。
【図２５】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図２６】 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図２７】 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図２８】 本発明の光電変換装置を説明するための概略的回路図である。
【図２９】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図３０】 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図３１】 本発明の光電変換装置を説明するための概略的回路図である。
【図３２】 本発明の光電変換装置の一例を説明するための模式的平面図である。
【図３３】 本発明の光電変換装置を説明するための概略的回路図である。
【図３４】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図３５】 本発明の光電変換装置を説明するための概略的回路図である。
【図３６】 本発明の光電変換装置の一例を説明するための模式的平面図である。
【図３７】 本発明の光電変換装置の一例を説明するための模式的断面図である。
【図３８】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図３９】 本発明の光電変換装置を説明するための概略的回路図である。
【図４０】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図４１】 本発明の光電変換装置を説明するための概略的回路図である。
【図４２】 本発明の光電変換装置を説明するための概略的回路図である。
【図４３】 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図４４】 本発明の光電変換装置を説明するための概略的回路図である。
【図４５】 本発明の光電変換装置の一例を説明するための模式的平面図である。
【図４６】 本発明の光電変換装置の一例を説明するための模式的断面図である。
【図４７】 本発明の光電変換装置を説明するための概略的回路図である。
【図４８】 本発明の光電変換装置の一例を説明するための模式的平面図である。
【図４９】 本発明の光電変換装置の一例を説明するための模式的断面図である。
【図５０】 本発明の光電変換装置を説明するための概略的回路図である。
【図５１】 本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。
【図５２】 Ｘ線検出用装置に適用した場合の一例を説明する模式的構成図（ａ）、模式的断面図（ｂ）である。
【図５３】 本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。
【符号の説明】
Ｓ１１〜Ｓ３３ 光電変換素子
Ｃ１１〜Ｃ３３ 蓄積用コンデンサ
Ｔ１１〜Ｔ３３ 転送用ＴＦＴ
６０１０ フレキシブル回路基板
６０１１ ａ−Ｓｉセンサ基板
６０１２ 基台
６０１３ 鉛板
６０１４ メモリ
６０１８ 処理回路
６０２０ ケース
６０３０ 蛍光体

Claims (3)

  1. 基体の表面上に、光電変換素子とスイッチ素子とを含む画素が行方向及び列方向に複数配置された光電変換部と、
    行方向の複数の前記スイッチ素子に接続された制御配線の複数と、
    列方向の複数の前記スイッチ素子に接続された信号配線の複数と、
    前記基体の裏面側に設けられ、前記制御配線に接続された制御用集積回路素子の複数と、
    前記基体の裏面側に設けられ、前記信号配線に接続された検出用集積回路素子の複数と、
    を有する光電変換装置であって、
    複数の前記制御配線のうち、第１の制御配線は前記基体の第１辺側において複数の前記制御用集積回路素子のうちの第１の制御用集積回路素子と接続され、第２の制御配線は前記基体の前記第１辺側と前記光電変換部を挟んで対向する第２辺側において前記第１の制御用集積回路素子と異なる第２の制御用集積回路素子と接続されており、
    複数の前記信号配線のうち、第１の信号配線は前記基体の第３辺側において複数の前記検出用集積回路素子のうちの第１の検出用集積回路素子と接続され、第２の信号配線は前記基体の前記第３辺側と前記光電変換部を挟んで対向する第４辺側において前記第１の検出用集積回路素子と異なる第２の検出用集積回路素子と接続されている、
    ことを特徴とする光電変換装置。
  2. 前記基体の表面の少なくとも前記光電変換部上にＸ線を可視光に変換する蛍光体を有する請求項１に記載の光電変換装置。
  3. 前記基体と、前記制御用集積回路素子もしくは前記検出用集積回路素子との間に設けられた鉛板を有する請求項１又は２に記載の光電変換装置。
JP2000099009A 1993-12-27 2000-03-31 光電変換装置 Expired - Fee Related JP3685446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000099009A JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP33169093 1993-12-27
JP5-331690 1993-12-27
JP6-196644 1994-08-22
JP19664594 1994-08-22
JP6-196642 1994-08-22
JP19664494 1994-08-22
JP6-196645 1994-08-22
JP19667094 1994-08-22
JP6-196643 1994-08-22
JP6-196670 1994-08-22
JP6-196648 1994-08-22
JP19664294 1994-08-22
JP19664194 1994-08-22
JP6-196640 1994-08-22
JP6-196641 1994-08-22
JP19664894 1994-08-22
JP19664394 1994-08-22
JP19664094 1994-08-22
JP2000099009A JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6313392A Division JP3066944B2 (ja) 1993-12-16 1994-12-16 光電変換装置、その駆動方法及びそれを有するシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005127977A Division JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Publications (2)

Publication Number Publication Date
JP2000323699A JP2000323699A (ja) 2000-11-24
JP3685446B2 true JP3685446B2 (ja) 2005-08-17

Family

ID=27577588

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000099009A Expired - Fee Related JP3685446B2 (ja) 1993-12-27 2000-03-31 光電変換装置
JP2005127977A Pending JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005127977A Pending JP2005326403A (ja) 1993-12-27 2005-04-26 変換装置

Country Status (1)

Country Link
JP (2) JP3685446B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307138B2 (ja) 2003-04-22 2009-08-05 キヤノン株式会社 光電変換装置、及び光電変換装置の制御方法
EP1716434B1 (en) * 2004-02-11 2012-05-30 Philips Intellectual Property & Standards GmbH X-ray detector with photogates and dose control
JP4441294B2 (ja) 2004-03-12 2010-03-31 キヤノン株式会社 放射線撮像装置及びその制御方法
JP4307322B2 (ja) 2004-05-18 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
WO2008146602A1 (ja) * 2007-05-24 2008-12-04 Konica Minolta Holdings, Inc. 放射線検出器、放射線検出器の製造方法及び支持基板の製造方法
JP4546560B2 (ja) * 2008-05-23 2010-09-15 キヤノン株式会社 放射線撮像装置、その駆動方法及び放射線撮像システム
JP5466082B2 (ja) * 2010-05-25 2014-04-09 富士フイルム株式会社 放射線画像撮影装置、放射線画像撮影システム、及び、放射線画像撮影装置における放射線変換パネルの固定方法
CN102870008A (zh) 2010-04-30 2013-01-09 富士胶片株式会社 辐射成像装置、辐射成像系统和用于将辐射转换板固定在辐射成像装置中的方法
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5660991B2 (ja) * 2010-09-16 2015-01-28 三菱電機株式会社 光電変換素子およびイメージセンサ
JP6081697B2 (ja) 2011-12-07 2017-02-15 浜松ホトニクス株式会社 センサユニット及び固体撮像装置
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム
JP7020770B2 (ja) * 2015-12-04 2022-02-16 キヤノン株式会社 撮像装置、および、撮像システム
JP6808317B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム

Also Published As

Publication number Publication date
JP2005326403A (ja) 2005-11-24
JP2000323699A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
JP3066944B2 (ja) 光電変換装置、その駆動方法及びそれを有するシステム
JP3636579B2 (ja) 光電変換装置、光電変換装置の駆動方法及びその光電変換装置を有するシステム
JP2005326403A (ja) 変換装置
JP4100739B2 (ja) 光電変換装置
JP4147094B2 (ja) 放射線撮像装置及び放射線撮像システム
US5929449A (en) Flat panel detector for radiation imaging with reduced electronic noise
JP3416351B2 (ja) 光電変換装置及びその駆動方法、それを用いたｘ線撮像装置及びその駆動方法
US9357143B2 (en) Image pickup unit and image pickup display system
US20060033033A1 (en) Radiation detection apparatus and system
JPH09297181A (ja) 放射線撮像装置
JP4314255B2 (ja) 変換装置およびｘ線検出システム
JP3544075B2 (ja) 光電変換装置の製造方法
JP3560298B2 (ja) 光電変換装置とその駆動方法及びそれを有するシステム
JP3372783B2 (ja) 光電変換装置及びその駆動方法及びそれを有するシステム
JP2001320038A (ja) 光電変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees