JP3685179B2 - 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 - Google Patents
画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 Download PDFInfo
- Publication number
- JP3685179B2 JP3685179B2 JP2003042941A JP2003042941A JP3685179B2 JP 3685179 B2 JP3685179 B2 JP 3685179B2 JP 2003042941 A JP2003042941 A JP 2003042941A JP 2003042941 A JP2003042941 A JP 2003042941A JP 3685179 B2 JP3685179 B2 JP 3685179B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- interpolation
- image
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばＰＤＰ(Plasma Display Panel)等の表示素子の焼き付きを防止するための画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置に関する。
【０００２】
詳しくは、この発明は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得るものにあって、この出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させることによって、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減するようにした画像信号処理装置等に係るものである。
【０００３】
【従来の技術】
従来、フラットディスプレイパネルとして例えばＰＤＰが知られている。このＰＤＰは、ネオンを主体とする希ガスを封入した２枚のガラス基板の間に一対の放電電極を規則的に配列させ、両電極の交点に形成した微小な放電セルに電圧を印加して発生させた放電発光現象を利用し、放電で生じた紫外線で３原色信号Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各蛍光体を発光させてカラー画像を得る表示パネルである。
【０００４】
このＰＤＰは、構造と駆動方法の違いからＤＣ型とＡＣ型とに分類される。ＤＣ型は、電極が放電空間に露出し、電圧を加えた期間だけ発光する。そして、放電によって生じた励起状態の粒子が次の放電を容易にする現象を利用したパルスメモリ方式と呼ばれる駆動法によりメモリ機能が付加されている。ＡＣ型は、電極が誘電体（ガラス層）に覆われ、この誘電体がキャパシタとして働くため、発光が瞬時に止まる。このパルス発光を繰り返すために、極性を反転させた交流電圧を電極に印加している。また、放電によって誘電体表面に蓄積される電荷の有無がセル内の実効的な電圧に影響するが、この現象によりメモリ機能が得られる。
【０００５】
このＰＤＰを用いた画像表示装置は、高輝度、高視野角、大容量比という利点を有することから、パーソナルコンピュータ等の表示素子として広く使用されている。
【０００６】
ところで、このＰＤＰに、長時間に亘って静止画を表示させると、いわゆる画面の焼き付きが生じることがあり、表示画像の劣化を招く。
【０００７】
そこで、画像が静止画であってその表示状態が一定時間続く場合には、画像の表示位置を移動させることによって、画面の焼き付きを防止することが行われている（特許文献１参照）。
【０００８】
【特許文献１】
特開２０００−３３８９４７号公報
【０００９】
【発明が解決しようとする課題】
画面の焼き付きを防止するために、上述したように画像の表示位置を移動させるものにあっては、その移動は画素単位で行われている。そのため、画像の移動が視覚的に気になるという問題点があった。
この発明は、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減することを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る画像信号処理装置は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、該補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段とを備えるものである。
【００１１】
また、この発明に係る画像信号処理方法は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得る画素数変換ステップと、出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、画素数変換ステップにおける全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御ステップとを備えるものである。
【００１２】
また、この発明に係る画像表示装置は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、この画素数変換手段で得られる出力画像信号による画像を表示する表示素子と、この表示素子に表示される画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらす表示位置制御手段と、画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段とを備えるものである。
【００１３】
この発明においては、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データが生成され、この補間方向の画素数を変換した出力画像信号が得られる。表示素子には、この出力画像信号による画像が表示される。例えば、画像の表示位置は、第２の時間毎に、補間方向に、１画素ずつずらされる。
【００１４】
各補間位置の位相は一律に、第１の時間毎に、変化するようにされる。この場合、変化単位は、補間位置間を３６０゜として、この３６０゜より小さくされる。上述したように、画像の表示位置が、第２の時間毎にずらされるとき、例えば第１の時間は第２の時間の１／Ｎ（Ｎは２以上の整数）とされ、各補間位置の位相の変化単位は３６０゜の１／Ｎとされる。補間位置の情報および変化単位の情報は、入力画像信号のフォーマットに基づいて、取得される。
【００１５】
表示素子に表示される画像は所定時間毎に移動するので、画面の焼き付きを防止できる。この場合、一回の移動における画像の移動距離は、表示素子の画素間隔より短かく、例えば表示素子の画素間隔の１／Ｎとなる。そのため、画面の焼き付きを防止するための画像の移動が視覚的に気になることが軽減される。
【００１６】
例えば、変化単位は、入力画像信号の補間方向の画素数をｎ、出力画像信号の補間方向の画素数をｍとし、変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程小さくされる。変換比率ｍ／ｎが小さい程画像の移動が目に付きやすくなるが、上述したように変化単位を小さくすることで、画像の移動が目につくことが良好に軽減される。
【００１７】
また例えば、出力画像信号として入力画像信号と同じ画素数の画像信号を出力する場合には、各補間位置の位相を変化させないようにしてもよい。この場合、表示素子にはいわゆるリアル表示が行われるものであり、位相を変化させることによる画像のボケ等を防止できる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して説明する。
図１は、実施の形態としての画像表示装置１００の構成を示している。
この画像表示装置１００は、装置全体の動作を制御するシステムコントローラ１０１と、リモートコントロール信号を受信するリモコン信号受信部１０２とを有している。リモコン信号受信部１０２は、リモコン送信機２００からユーザの操作に応じて出力されるリモートコントロール信号ＲＭを受信し、その信号ＲＭに対応する操作信号をシステムコントローラ１０１に供給する。
【００１９】
また、画像表示装置１００は、ＴＶ入力としての画像信号ＶTVを入力する入力端子１０３と、ＰＣ入力としての画像信号ＶPCを入力する入力端子１０４とを有している。
【００２０】
本実施の形態において、画像信号ＶTVとして、４８０ｉ信号（ＳＤＴＶ信号）、７２０ｐ信号または１０８０ｉ信号（ＨＤＴＶ信号）が入力される。ここで、数値はライン数を表し、「ｉ」はインタレース方式を表し、「ｐ」はプログレッシブ方式を表している。因みに、４８０ｉ信号は、７２０×４８０ドットの解像度を持ち、７２０ｐ信号は１０２４×７２０ドットの解像度を持ち、１０８０ｉ信号は１９２０×１０８０ドットの解像度を持っている。
【００２１】
また、本実施の形態において、画像信号ＶPCとして、ＶＧＡ規格の画像信号（ＶＧＡ信号）、ＳＶＧＡ規格の画像信号（ＳＶＧＡ信号）またはＸＧＡ規格の画像信号（ＸＧＡ信号）が入力される。因に、ＶＧＡ信号は６４０×４８０ドットの解像度を持ち、ＳＶＧＡ信号は８００×６００ドットの解像度を持ち、ＸＧＡ信号は１０２４×７６８ドットの解像度を持っている。
【００２２】
また、画像表示装置１００は、入力端子１０３に入力される画像信号ＶTVまたは入力端子１０４に入力される画像信号ＶPCを選択的に取り出す切換スイッチ１０５を有している。切換スイッチ１０５のａ側の固定端子には入力端子１０３が接続され、そのｂ側の固定端子には入力端子１０４が接続される。
【００２３】
また、画像表示装置１００は、切換スイッチ１０５で取り出される入力画像信号としての画像信号Ｖａの水平方向および垂直方向の画素数を変換して出力画像信号としての画像信号Ｖｂを得る画素数変換部１０６を有している。画素数変換部１０６は、水平方向および垂直方向の画素数を変換することで、画像信号Ｖｂとして画像信号Ｖａとは異なる解像度のものを得ることができる。
【００２４】
本実施の形態において、画像信号Ｖａが画像信号ＶTVであるときは、画像信号Ｖｂとして１０４０×７８４ドットの解像度の画像信号が得られ、画像信号Ｖａが画像信号ＶPCであるときは画像信号Ｖｂとして１００８×７５２ドットの解像度の画像信号が得られる。
【００２５】
画素数変換部１０６の詳細を説明する。図２は、画素数変換部１０６の構成例を示している。
画素数変換部１０６は、画像信号Ｖａを入力する入力端子１２１と、この入力端子１２１に入力される画像信号Ｖａに対してＩＰ(Interlace-Progressive)変換処理を行うＩＰ変換部１２２を有している。ＩＰ変換部１２２は、画像信号Ｖａがインタレース方式の画像信号である場合にそれをプログレッシブ方式の画像信号に変換して出力し、一方画像信号Ｖａがプログレッシブ方式の画像信号である場合にはその画像信号をそのまま出力する。
【００２６】
また、画素数変換部１０６は、水平ローパスフィルタ１２３を有している。この水平ローパスフィルタ１２３には、ＩＰ変換部１２２より出力される画像信号Ｖ１が入力される。この水平ローパスフィルタ１２３は、水平方向の画素数を減らすとき（水平縮小時）には、折り返し歪みの発生を防止するため、画像信号Ｖ１の水平方向の帯域を制限して画像信号Ｖ２として出力し、一方水平方向の画素数を増やすとき（水平拡大時）には、画像信号Ｖ１をそのまま画像信号Ｖ２として出力する。
【００２７】
また、画素数変換部１０６は、補間位置の画素データを生成する補間処理を行って水平方向の画素数を変換する水平補間フィルタ１２４を有している。この水平補間フィルタ１２４には、水平ローパスフィルタ１２３より出力される画像信号Ｖ２が入力されると共に、後述する垂直エンハンサ１２７より出力される画像信号Ｖ６が入力される。
【００２８】
この水平補間フィルタ１２４は、水平縮小時には、画像信号Ｖ２については水平方向の画素数を減らす方向に変換して画像信号Ｖ３として出力し、画像信号Ｖ６についてはそのまま画像信号Ｖ７として出力する。また、この水平補間フィルタ１２４は、水平拡大時には、画像信号Ｖ２についてはそのまま画像信号Ｖ３として出力し、画像信号Ｖ６については水平方向の画素数を増やす方向に変換して画像信号Ｖ７として出力する。
【００２９】
また、画素数変換部１０６は、垂直ローパスフィルタ１２５を有している。この垂直ローパスフィルタ１２５には、水平補間フィルタ１２４より出力される画像信号Ｖ３が入力される。この垂直ローパスフィルタ１２５は、画像信号Ｖ３の垂直方向の画素数を減らすとき（垂直縮小時）には、折り返し歪みの発生を防止するため、その画像信号Ｖ３の垂直方向の帯域を制限して画像信号Ｖ４として出力し、一方画像信号Ｖ３の垂直方向の画素数を増やすとき（垂直拡大時）には、その画像信号Ｖ３をそのまま画像信号Ｖ４として出力する。
【００３０】
また、画素数変換部１０６は、補間位置の画素データを生成する補間処理を行って垂直方向の画素数を変換する垂直補間フィルタ１２６を有している。この垂直補間フィルタ１２６には、垂直ローパスフィルタ１２５より出力される画像信号Ｖ４が入力される。この垂直補間フィルタ１２６は、垂直縮小時には、画像信号Ｖ４の垂直方向の画素数（垂直走査線数）を減らす方向に変換して画像信号Ｖ５として出力する。また、この垂直補間フィルタ１２６は、垂直拡大時には、画像信号Ｖ４の垂直方向の画素数を増やす方向に変換して画像信号Ｖ５として出力する。
【００３１】
また、画素数変換部１０６は、垂直エンハンサ１２７を有している。この垂直エンハンサ１２７には、垂直補間フィルタ１２６より出力される画像信号Ｖ５が入力される。この垂直エンハンサ１２７は、垂直拡大時には、画像のボケを軽減するため、画像信号Ｖ５の垂直方向の高域を強調して画像信号Ｖ６として出力し、一方垂直縮小時には、その画像信号Ｖ５をそのまま画像信号Ｖ６として出力する。
【００３２】
また、画素数変換部１０６は、水平エンハンサ１２８と、この水平エンハンサ１２８より出力される信号を画像信号Ｖｂとして出力する出力端子１２９とを有している。
【００３３】
水平エンハンサ１２８には、水平補間フィルタ１２４より出力される画像信号Ｖ７が入力される。この水平エンハンサ１２８は、水平拡大時には、画像のボケを軽減するため、画像信号Ｖ７の水平方向の高域を強調して画像信号Ｖｂとして出力し、一方水平縮小時には、その画像信号Ｖ７をそのまま画像信号Ｖｂとして出力する。
【００３４】
ここで、水平補間フィルタ１２４における補間処理について説明する。水平補間フィルタ１２４は、例えば補間関数としてsin(ｘ)／ｘを用いた補間処理を行う。図３は、補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を示している。なお、図３では、水平方向の画素間隔を１として示している。
【００３５】
この場合、図３Ｂに示す水平方向の画素データＣ，Ｄの間に位置する、図３Ｃの画素データＸを生成するとき、補間関数は、図３Ａに示すように、画素データＸに対応する位置に頂点が位置するように配置される。
【００３６】
ここで、補間関数の頂点の値を１とし、画素データＢ，Ｃ，Ｄ，Ｅに対応する値を、それぞれの画素データＢ，Ｃ，Ｄ，Ｅに乗算して、その和をとることで、画素データＸが求められる。
【００３７】
図４は、sin(ｘ)／ｘを用いた補間処理を行う水平補間フィルタ１２４の構成例を示している。
【００３８】
入力信号は３個の１画素期間分の遅延時間を持つ遅延回路（ＤＬ）４１１〜４１３の直列回路に入力される。入力信号に乗算器４１４で係数Ｃ４が乗算されて得られた信号および遅延回路４１１の出力信号に乗算器４１５で係数Ｃ３が乗算されて得られた信号は加算器４１６で加算される。
【００３９】
また、この加算器４１６の出力信号および遅延回路４１２の出力信号に乗算器４１７で係数Ｃ２を乗算して得られた信号は加算器４１８で加算される。さらに、加算器４１８の出力信号および遅延回路４１３の出力信号に乗算器４１９で係数Ｃ１を乗算して得られた信号は加算器４２０で加算される。この加算器４２０の出力信号が、水平補間フィルタ１２４の出力信号とされる。
【００４０】
乗算器４１４，４１５，４１７，４１９には、それぞれ補間係数ＲＯＭ４２１，４２２，４２３，４２４より係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が供給される。補間係数ＲＯＭ４２１，４２２，４２３，４２４には、図５に示すように、それぞれ補間関数の１≦ｘ＜２，０≦ｘ＜１，−１≦ｘ＜０，−２≦ｘ＜−１の範囲の値が記憶されている。
【００４１】
これらの補間係数ＲＯＭ４２１，４２２，４２３，４２４に、それぞれ、補間位置の位相ＰＨ（図３の処理例では、画素データＸ，Ｄの水平方向の間隔）に対応した読み出しアドレスＷＡＤを供給することで、この補間位置の位相ＰＨに対応した係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が読み出される。
【００４２】
詳細説明は省略するが、垂直補間フィルタ１２６も、上述した水平補間フィルタ１２４と同様に、例えば補間関数としてsin(ｘ)／ｘを用いた補間処理を行う。この場合、垂直補間フィルタ１２６は、例えば図４に示す水平補間フィルタ１２４における遅延回路４１１〜４１３をそれぞれ１水平期間の遅延時間を有するものとすることで構成できる。
【００４３】
図２に示す画素数変換部１０６の動作を説明する。
まず、水平方向および垂直方向の画素数を減らす場合について説明する。
ＩＰ変換部１２２より出力される画像信号Ｖ１は水平ローパスフィルタ１２３に入力される。この水平ローパスフィルタ１２３は、折り返し歪みの発生を防止するため、画像信号Ｖ１の水平方向の帯域を制限して画像信号Ｖ２として出力する。この画像信号Ｖ２は水平補間フィルタ１２４に入力される。水平補間フィルタ１２４は、画像信号Ｖ２の水平方向の画素数を減らす方向に変換して画像信号Ｖ３として出力する。
【００４４】
水平補間フィルタ１２４より出力される画像信号Ｖ３は垂直ローパスフィルタ１２５に入力される。垂直ローパスフィルタ１２５は、折り返し歪みの発生を防止するため、画像信号Ｖ３の垂直方向の帯域を制限して画像信号Ｖ４として出力する。この画像信号Ｖ４は垂直補間フィルタ１２６に入力される。垂直補間フィルタ１２６は、画像信号Ｖ４の垂直方向の画素数（垂直走査線数）を減らす方向に変換して画像信号Ｖ５として出力する。
【００４５】
垂直補間フィルタ１２６より出力される画像信号Ｖｅは垂直エンハンサ１２７に入力されるが、この垂直エンハンサ１２７からそのまま画像信号Ｖ６として出力される。また、この画像信号Ｖ６は水平補間フィルタ１２４に入力されるが、この水平補間フィルタ１２４からそのまま画像信号Ｖ７として出力される。
【００４６】
さらに、この画像信号Ｖ７は水平エンハンサ１２８に入力されるが、この水平エンハンサ１２８からそのまま画像信号Ｖｂとして出力される。この画像信号Ｖｂは、画像信号Ｖａに対して、水平方向および垂直方向の画素数が減少されたものとなる。
【００４７】
次に、水平方向および垂直方向の画素数を増やす場合について説明する。
ＩＰ変換部１２２より出力される画像信号Ｖ１は水平ローパスフィルタ１２３に入力されるが、この水平ローパスフィルタ１２３からそのまま画像信号Ｖ２として出力される。この画像信号Ｖ２は水平補間フィルタ１２４に入力されるが、この水平補間フィルタ１２４からそのまま画像信号Ｖ３として出力される。さらに、この画像信号Ｖ３は垂直ローパスフィルタ１２５に入力されるが、この垂直ローパスフィルタ１２５からそのまま画像信号Ｖ４として出力される。
【００４８】
垂直ローパスフィルタ１２５より出力される画像信号Ｖ４は垂直補間フィルタ１２６に入力される。垂直補間フィルタ１２６は、画像信号Ｖ４の垂直方向の画素数を増やす方向に変換して画像信号Ｖ５として出力する。この画像信号Ｖ５は垂直エンハンサ１２７に入力される。垂直エンハンサ１２７は、画像のボケを軽減するため、画像信号Ｖ５の垂直方向の高域を強調して画像信号Ｖ６として出力する。
【００４９】
垂直エンハンサ１２７より出力される画像信号Ｖ６は水平補間フィルタ１２４に入力される。水平補間フィルタ１２４は、画像信号Ｖ６の水平方向の画素数を増やす方向に変換して画像信号Ｖ７として出力する。この画像信号Ｖ７は水平エンハンサ１２８に入力される。水平エンハンサ１２８は、画像のボケを軽減するため、画像信号Ｖ７の水平方向の高域を強調して画像信号Ｖｂとして出力する。この画像信号Ｖｂは、画像信号Ｖａに対して、水平方向および垂直方向の画素数が増加されたものとなる。
【００５０】
なお、画像数変換部１０６で水平方向および垂直方向の画素数を変換するためには、水平方向および垂直方向の補間位置の情報が必要である。この補間位置の情報は画像信号Ｖａのフォーマットによって異なる。この補間位置の情報は、システムコントローラ１０１から画素数変換部１０６に供給される。システムコントローラ１０１は、後述する入力フォーマット検出部１０７で検出される画像信号Ｖａのフォーマットに基づき、例えば図示しないＲＯＭテーブルから画像信号Ｖａのフォーマットに対応した補間位置の情報を取得する。
【００５１】
図１に戻って、画像表示装置１００は、切換スイッチ１０５で取り出される画像信号Ｖａのフォーマットを検出する入力フォーマット検出部１０７を有している。この検出部１０７は、画像信号Ｖａの水平周波数等から、当該画像信号Ｖａが４８０ｉ信号であるか、７２０ｐ信号であるか、１０８０ｉ信号であるか、ＶＧＡ信号であるか、ＳＶＧＡ信号であるか、ＸＧＡ信号であるかを検出する。
【００５２】
検出部１０７は、フォーマット検出情報ＦＤＩをシステムコントローラ１０１に供給する。システムコントローラ１０１は、このフォーマット検出情報ＦＤＩに基づき、上述したように、画像信号Ｖａのフォーマットに対応した補間位置の情報を取得し、画素数変換部１０６に供給する。
【００５３】
また、システムコントローラ１０１は、後述するように、画面の焼き付き防止のために焼き付き防止処理の制御を行う。この制御として、画像の表示位置を、水平方向および垂直方向に、時間Ｔ２毎に、１画素ずつずらしていき、また時間Ｔ２の１／Ｎ（Ｎは２以上の整数）の時間Ｔ１毎に、画素数変換部１０６における各補間位置の位相を一律に、補間位置間を３６０゜として、３６０゜の１／Ｎの変化単位で変化させる。
【００５４】
システムコントローラ１０１は、上述したフォーマット検出情報ＦＤＩに基づき、例えばＲＯＭテーブルから画像信号Ｖａのフォーマットに対応したＮの値を取得する。本実施の形態においては、Ｎの値は、２，４，８のいずれかである。すなわち、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときはＮ＝２、画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときはＮ＝４、さらに画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときはＮ＝８とされる。
【００５５】
また、画像表示装置１００は、表示素子としてのＰＤＰ１０９と、画像数変換部１０６で得られる画像信号Ｖｂに基づいてＰＤＰ１０９を駆動し、ＰＤＰ１０９の画面に画像信号Ｖｂによる画像を表示するパネルドライバ１０８とを有している。
【００５６】
本実施の形態において、ＰＤＰ１０９はＸＧＡ規格に適応したものであり、水平方向に１０２４画素、垂直方向に７６８画素を持つ表示画面を備えている。
【００５７】
上述したように、画像信号ＶａがＰＣ入力としての画像信号ＶPCであるとき、画素数変換部１０６で得られる画像信号Ｖｂは１００８×７５２ドットの解像度を持っている。この場合、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１００８×７５２個の画素データは図６Ａに破線で示すように対応し、画像信号Ｖｂによる画像がアンダースキャン状態で表示される。この場合、画素データが存在しない領域は黒色で表示される。
【００５８】
このように画像信号Ｖｂによる画像をアンダースキャン状態で表示するのは、画面の焼き付き防止のために、後述するように焼き付き防止処理の制御によって画像の表示位置をずらしたときに、ＰＣ入力に係る画像の全部が表示されなくなるのを防止するためである。
【００５９】
また上述したように、画像信号ＶａがＴＶ入力としての画像信号ＶTVであるとき、画素数変換部１０６で得られる画像信号Ｖｂは１０４０×７８４ドットの解像度を持っている。この場合、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１０４０×７８４個の画素データは図６Ｂに破線で示すように対応し、画像信号Ｖｂによる画像がオーバースキャン状態で表示される。
【００６０】
このように画像信号Ｖｂによる画像をオーバースキャン状態で表示するのは、画面の焼き付き防止のために、後述するように焼き付き防止処理の制御によって画像の表示位置をずらしたときに、画面にＴＶ入力に係る画像が表示されない領域が生じ、目障りとなることを防止するためである。
【００６１】
システムコントローラ１０１は、画面の焼き付き防止のために焼き付き防止処理の制御を行う。この場合、システムコントローラ１０１は、パネルドライバ１０８に、水平方向および垂直方向の表示位置情報を供給する。パネルドライバ１０８は、この表示位置情報に基づいて、ＰＤＰ１０９における画像の表示位置がずれるようにする。本実施の形態において、ＰＤＰ１０９に表示される画像の表示位置は、図６Ａ，Ｂの破線位置を０とし、水平方向および垂直方向に、それぞれ−７〜＋８の画素範囲で、時間Ｔ２毎に、１画素ずつずれるようにされる。
【００６２】
ここで、システムコントローラ１０１における、焼き付き防止処理制御の情報発生部１５０について説明する。図７は、この情報発生部１５０の構成を示している。
【００６３】
この情報発生部１５０は、アップダウンカウンタで構成される水平カウンタ１５１と、アップダウンカウンタで構成される垂直カウンタ１５２とを備えている。これら水平カウンタ１５１および垂直カウンタ１５２は、それぞれ７ビットのカウンタであり、アップモードでカウント値が最大値である[1111111]となった後はダウンモードに移行し、逆にダウンモードでカウント値が最小値[0000000]となった後はアップモードに移行する。
【００６４】
水平カウンタ１５１および垂直カウンタ１５２のクロック端子ＣＫには、例えば数秒の周期を持つクロック信号ＳＣＫが供給される。また、水平カウンタ１５１のイネーブル端子ＥＮには、この水平カウンタ１５１のカウント動作を制御するイネーブル信号ＳＥＮ１が供給される。さらに、垂直カウンタ１５２のイネーブル端子ＥＮには、この垂直カウンタ１５２のカウント動作を制御するイネーブル信号ＳＥＮ２が供給される。
【００６５】
本実施の形態においては、水平カウンタ１５１のカウント値ＣＮＨおよび垂直カウンタ１５２のカウント値ＣＮＶは、図８Ａ，Ｂにそれぞれ示すように、第１〜第４の期間ＴＭ１〜ＴＭ４の推移を繰り返すように制御される。
【００６６】
第１の期間ＴＭ１では、水平カウンタ１５１はクロック信号ＳＣＫに基づいてカウント動作（アップモード）を行い、そのカウント値ＣＮＨは[0000000]から[1111111]まで変化していく。また、この第１の期間ＴＭ１では、垂直カウンタ１５２はカウント動作を行わず、そのカウント値ＣＮＶは[0000000]のままにおかれる。
【００６７】
第２の期間ＴＭ２では、水平カウンタ１５１はカウント動作を行わず、そのカウント値ＣＮＨは[1111111]のままにおかれる。また、この第２の期間ＴＭ２では、垂直カウンタ１５２はクロック信号ＳＣＫに基づいてカウント動作（アップモード）を行い、そのカウント値ＣＮＶは[0000000]から[1111111]まで変化していく。
【００６８】
第３の期間ＴＭ３では、水平カウンタ１５１はクロック信号ＳＣＫに基づいてカウント動作（ダウンモード）を行い、そのカウント値ＣＮＨは[1111111]から[0000000]まで変化していく。また、この第３の期間ＴＭ３では、垂直カウンタ１５２はカウント動作を行わず、そのカウント値ＣＮＶは[1111111]のままにおかれる。
【００６９】
第４の期間ＴＭ４では、水平カウンタ１５１はカウント動作を行わず、そのカウント値ＣＮＨは[0000000]のままにおかれる。また、この第４の期間ＴＭ４では、垂直カウンタ１５２はクロック信号ＳＣＫに基づいてカウント動作（ダウンモード）を行い、そのカウント値ＣＮＶは[1111111]から[0000000]まで変化していく。
【００７０】
システムコントローラ１０１は、水平カウンタ１５１のカウント値ＣＮＨの上位４ビットのデータを水平表示位置情報として、また垂直カウンタ１５２のカウント値ＣＮＶの上位４ビットのデータを垂直表示位置情報として、パネルドライバ１０８に供給する。
【００７１】
パネルドライバ１０８は、カウント値ＣＮＨの上位４ビットが[0000]〜[1111]に変化するのに対応して、画像の表示位置を、水平方向に、それぞれ−７〜＋８の画素分だけずらす。また、パネルドライバ１０８は、カウント値ＣＮＶの上位４ビットが[0000]〜[1111]に変化するのに対応して、画像の表示位置を、垂直方向に、それぞれ−７〜＋８の画素分だけずらす。この場合、画像の表示位置は、クロック信号ＳＣＫの周期をｔとして、８ｔ毎に、水平方向または垂直方向に、１画素分だけずれる。つまりこの場合、上述したＴ２は８ｔである。
【００７２】
また、システムコントローラ１０１は、水平カウンタ１５１のカウント値ＣＮＨの下位３ビットb3〜b1のデータを水平位相変化情報として用いる。この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位１ビットb3のみを用いる。そして、b3＝[0]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。また、b3＝[1]であるときは、各補間位置の位相を一律に、３６０゜／２だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、４ｔ毎に、３６０゜／２＝１８０゜の変化単位で変化する。つまりこの場合、上述したＴ１は４ｔとなる。
【００７３】
図９Ａおよび図１０Ａは、それぞれ、画像信号Ｖａが４８０ｉ信号およびＶＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3＝[0]のとき、つまり基準位相（０゜）の状態のみを示している。b3＝[1]となると、各補間位置の位相が一律に１８０゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。そして、再びb3＝[0]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００７４】
画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位２ビットb3,b2のみを用いる。そして、b3b2＝[00]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。また、b3b2＝[01]であるときは、各補間位置の位相を一律に、３６０゜／４だけ変化させる。また、b3b2＝[10]であるときは、各補間位置の位相を一律に、３６０゜×２／４だけ変化させる。さらに、b3b2＝[11]であるときは、各補間位置の位相を一律に、３６０゜×３／４だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、２ｔ毎に、３６０゜／４＝９０゜の変化単位で変化する。つまりこの場合、上述したＴ１は２ｔとなる。
【００７５】
図９Ｂおよび図１０Ｂは、それぞれ、画像信号Ｖａが７２０ｐ信号およびＳＶＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3b2＝[00]のとき、つまり基準位相（０゜）の状態のみを示している。
【００７６】
b3b2＝[01]となると、各補間位置の位相が一律に９０゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。また、b3b2＝[10]となると、各補間位置の位相が一律にさらに９０゜だけ変化し、補間位置は位相変化情報「２」で示す位置に移る。また、b3b2＝[11]となると、各補間位置の位相が一律にさらに９０゜だけ変化し、補間位置は位相変化情報「３」で示す位置に移る。そして、再びb3b2＝[00]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００７７】
画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときは、この３ビットb3〜b1の全てを用いる。そして、b3b2b1＝[000]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。
【００７８】
また、b3b2b1＝[001]であるときは、各補間位置の位相を一律に、３６０゜／８だけ変化させる。また、b3b2b1＝[010]であるときは、各補間位置の位相を一律に、３６０゜×２／８だけ変化させる。また、b3b2b1＝[011]であるときは、各補間位置の位相を一律に、３６０゜×３／８だけ変化させる。また、b3b2b1＝[100]であるときは、各補間位置の位相を一律に、３６０゜×４／８だけ変化させる。また、b3b2b1＝[101]であるときは、各補間位置の位相を一律に、３６０゜×５／８だけ変化させる。また、b3b2b1＝[110]であるときは、各補間位置の位相を一律に、３６０゜×６／８だけ変化させる。さらに、b3b2b1＝[111]であるときは、各補間位置の位相を一律に、３６０゜×７／８だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、ｔ毎に、３６０゜／８＝４５゜の変化単位で変化する。つまりこの場合、上述したＴ１はｔとなる。
【００７９】
図９Ｃおよび図１０Ｃは、それぞれ、画像信号Ｖａが１０８０ｉ信号およびＳＸＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3b2b1＝[000]のとき、つまり基準位相（０゜）の状態のみを示している。
【００８０】
b3b2b1＝[001]となると、各補間位置の位相が一律に４５゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。また、b3b2b1＝[010]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「２」で示す位置に移る。また、b3b2b1＝[011]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「３」で示す位置に移る。また、b3b2b1＝[100]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「４」で示す位置に移る。
【００８１】
また、b3b2b1＝[101]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「５」で示す位置に移る。また、b3b2b1＝[110]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「６」で示す位置に移る。また、b3b2b1＝[111]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「７」で示す位置に移る。そして、再びb3b2b1＝[000]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００８２】
また、システムコントローラ１０１は、垂直カウンタ１５２のカウント値ＣＮＶの下位３ビットb3〜b1のデータを垂直位相変化情報として用いる。この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位１ビットb3のみを用い、上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、４ｔ毎に、３６０゜／２＝１８０゜の変化単位で変化させる。
【００８３】
画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位２ビットb3,b2のみを用い、上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、２ｔ毎に、３６０゜／４＝９０゜の変化単位で変化させる。さらに、画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときは、この３ビットb3〜b1の全てを用い。上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、ｔ毎に、３６０゜／８＝４５゜の変化単位で変化させる。
【００８４】
次に、図１に示す、画像表示装置１００の動作を説明する。
入力端子１０３には、チューナ（図示せず）等からＴＶ入力としての画像信号ＶTV（４８０ｉ信号、７２０ｐ信号または１０８０ｉ信号）が入力される。入力端子１０４には、パーソナルコンピュータ（図示せず）等からＰＣ入力としての画像信号ＶPC（ＶＧＡ信号、ＳＶＧＡ信号またはＸＧＡ信号）が入力される。
【００８５】
入力端子１０３に入力される画像信号ＶTVは切換スイッチ１０５のａ側の固定端子に供給される。入力端子１０４に入力される画像信号ＶPCは切換スイッチ１０５のｂ側の固定端子に供給される。この切換スイッチ１０５は、ユーザがリモコン送信機２００の操作でＴＶ入力を選択したかＰＣ入力を選択したかにより、システムコントローラ１０１の制御のもと、ａ側またはｂ側に切り換えられる。
【００８６】
この切換スイッチ１０５からは、画像信号Ｖａとして、ａ側に切り換えられるときは画像信号ＶTVが取り出され、一方ｂ側に切り換えられるときは画像信号ＶPCが取り出される。このように切換スイッチ１０５で取り出される画像信号Ｖａは画素数変換部１０６および入力フォーマット検出部１０７に供給される。
【００８７】
入力フォーマット検出部１０７では、画像信号Ｖａの水平周波数等から、当該画像信号Ｖａが４８０ｉ信号であるか、７２０ｐ信号であるか、１０８０ｉ信号であるか、ＶＧＡ信号であるか、ＳＶＧＡ信号であるか、ＸＧＡ信号であるかが検出される。この検出部１０７から出力されるフォーマット検出情報ＦＤＩはシステムコントローラ１０１に供給される。
【００８８】
システムコントローラ１０１は、このフォーマット検出情報ＦＤＩに基づき、例えばＲＯＭテーブルから画像信号Ｖａのフォーマットに対応した補間位置の情報を取得し、この補間位置の情報を画素数変換部１０６に供給する。
【００８９】
画像数変換部１０６では、システムコントローラ１０１より供給される補間位置の情報に基づいて、水平方向および垂直方向における補間位置の画素データが、画像信号Ｖａの画素データを用いて生成され、画素数が変換された画像信号Ｖｂが得られる。この場合、画像信号ＶａがＴＶ入力としての画像信号ＶTVであるときは、画像信号Ｖｂとして１０４０×７８４ドットの解像度の画像信号が得られ、画像信号ＶａがＰＣ入力としての画像信号ＶPCであるときは、画像信号Ｖｂとして１００８×７５２ドットの解像度の画像信号が得られる。
【００９０】
このように画素数変換部１０６で得られる画像信号Ｖｂはパネルドライバ１０８に供給される。パネルドライバ１０８は、画像信号Ｖｂに基づいてＰＤＰ１０９を駆動し、ＰＤＰ１０９の画面に画像信号Ｖｂによる画像を表示する。
【００９１】
上述したように、ＰＤＰ１０９はＸＧＡ規格に適応したものであり、水平方向に１０２４画素、垂直方向に７６８画素を持つ表示画面を備えている。そのため、画像信号ＶａがＰＣ入力としての画像信号ＶPCであって、画素数変換部１０６で得られる画像信号Ｖｂが１００８×７５２ドットの解像度を持つものとされるときは、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１００８×７５２個の画素データは図６Ａに破線で示すように対応し、画像信号Ｖｂによる画像がアンダースキャン状態で表示される。この場合、画素データが存在しない領域は黒色で表示される。
【００９２】
一方、画像信号ＶａがＴＶ入力としての画像信号ＶTVであって、画素数変換部１０６で得られる画像信号Ｖｂは１０４０×７８４ドットの解像度を持つものとされるときは、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１０４０×７８４個の画素データは図６Ｂに破線で示すように対応し、画像信号Ｖｂによる画像がオーバースキャン状態で表示される。
【００９３】
次に、画面の焼き付き防止のための焼き付き防止処理の動作を説明する。システムコントローラ１０１は、パネルドライバ１０８に、水平方向および垂直方向の表示位置情報を供給する。パネルドライバ１０８は、この表示位置情報に基づいて、ＰＤＰ１０９に表示される画像が、図６Ａ，Ｂの破線位置を０とし、水平方向および垂直方向に−７〜＋８の画素範囲で、表示位置が１画素ずつずれるように、ＰＤＰ１０９を駆動する。
【００９４】
この場合、水平表示位置情報として、図８Ａに示すように推移する、水平カウンタ１５１（図７参照）のカウント値ＣＮＨの上位４ビットが使用される。また、垂直表示位置情報として、図８Ｂに示すように推移する、垂直カウンタ１５２（図７参照）のカウント値ＣＮＶの上位４ビットが使用される。
【００９５】
カウント値ＣＮＨ，ＣＮＶが、図８Ａ，Ｂにそれぞれ示すように推移する場合、第１の期間ＴＭ１では、画像の表示位置は、垂直方向に−７の画素分だけずれた状態で、水平方向に−７〜＋８の画素分だけ順次ずれていく。これに続く第２の期間ＴＭ２では、画像の表示位置は、水平方向に＋８の画素分だけずれた状態で、垂直方向に−７〜＋８の画素分だけ順次ずれていく。これに続く第３の期間ＴＭ３では、画像の表示位置は、垂直方向に＋８の画素分だけずれた状態で、水平方向に＋８〜−７の画素分だけ順次ずれていく。これに続く第４の期間ＴＭ４では、画像の表示位置は、水平方向に−７の画素分だけずれた状態で、垂直方向に＋８〜−７の画素分だけ順次ずれていく。
【００９６】
また、システムコントローラ１０１は、カウント値ＣＮＨの下位３ビットb3b2b1を水平位相変化情報として使用すると共に、カウント値ＣＮＶの下位３ビットb3b2b1を垂直位相変化情報として使用し、パネルドライバ１０８による駆動によって、画像の表示位置が１画素分ずれる間に、補間位置の位相を、３６０゜／Ｎの変化単位で順次変化させる。
【００９７】
この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときはＮ＝２、画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときはＮ＝４、さらに画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときはＮ＝８である。つまり、画像信号Ｖａの水平または垂直の補間方向の画素数をｎ、画像信号Ｖｂの補間方向の画素数をｍとし、画素数の変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程、変化単位は小さくされる。
【００９８】
このように、画像の表示位置が１画素分ずれる間に、補間位置の位相を、３６０゜／Ｎの変化単位で順次変化させるものであり、ＰＤＰ１０９の画面に表示される画像の、一回の移動における移動距離は、画素間隔の１／Ｎとなる。
【００９９】
図１１Ａは、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号である場合における水平方向の画像の移動を示している。この図１１Ａにおいて、１つの正方形部分がＰＤＰ１０９の１画素に対応している。これは、以下の図１１Ｂ，Ｃにおいても同様である。
【０１００】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1のうちのビットb3が[0]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１０１】
クロック信号ＳＣＫの周期をｔとして、４ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3は[１]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／２だけずれた☆(b)となるように移動する。
【０１０２】
また、４ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3は[0]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(b)から画素間隔の１／２だけずれた☆(c)となるように移動する。
【０１０３】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／２の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／２の移動単位で移動していく。
【０１０４】
図１１Ｂは、画像信号Ｖａが７２０ｉ信号またはＳＶＧＡ信号である場合における水平方向の画像の移動を示している。
【０１０５】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1のうちのビットb3b2が[00]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１０６】
クロック信号ＳＣＫの周期をｔとして、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[0１]に変化する。この場合、各補間位置の位相が基準位相から一律に９０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／４だけずれた☆(b)となるように移動する。
【０１０７】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[10]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(b)から画素間隔の１／４だけずれた☆(c)となるように移動する。
【０１０８】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[1１]に変化する。この場合、各補間位置の位相が一律に２７０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(c)から画素間隔の１／４だけずれた☆(d)となるように移動する。
【０１０９】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3b2は[00]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(d)から画素間隔の１／４だけずれた☆(e)となるように移動する。
【０１１０】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／４の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／４の移動単位で移動していく。
【０１１１】
図１１Ｃは、画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号である場合における水平方向の画像の移動を示している。
【０１１２】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1が[000]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１１３】
クロック信号ＳＣＫの周期をｔとして、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[00１]に変化する。この場合、各補間位置の位相が基準位相から一律に４５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／８だけずれた☆(b)となるように移動する。
【０１１４】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[010]に変化する。この場合、各補間位置の位相が基準位相から一律に９０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(b)から画素間隔の１／８だけずれた☆(c)となるように移動する。
【０１１５】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[011]に変化する。この場合、各補間位置の位相が基準位相から一律に１３５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(c)から画素間隔の１／８だけずれた☆(d)となるように移動する。
【０１１６】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[100]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(d)から画素間隔の１／８だけずれた☆(e)となるように移動する。
【０１１７】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[101]に変化する。この場合、各補間位置の位相が基準位相から一律に２２５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(e)から画素間隔の１／８だけずれた☆(f)となるように移動する。
【０１１８】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[110]に変化する。この場合、各補間位置の位相が基準位相から一律に２７０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(f)から画素間隔の１／８だけずれた☆(g)となるように移動する。
【０１１９】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[11１]に変化する。この場合、各補間位置の位相が基準位相から一律に３１５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(g)から画素間隔の１／８だけずれた☆(h)となるように移動する。
【０１２０】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3b2b1は[000]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(h)から画素間隔の１／８だけずれた☆(i)となるように移動する。
【０１２１】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／８の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／８の移動単位で移動していく。
【０１２２】
以上説明したように、本実施の形態においては、ＰＤＰ１０９に表示される画像は、クロック信号ＳＣＫの周期をｔとして、４ｔ、２ｔまたはｔ毎に移動するので、画面の焼き付きを防止できる。この場合、一回の移動における画像の水平方向または垂直方向の移動距離は、画素間隔より短く、例えば画素間隔の１／２、１／４、１／８である。そのため、画面の焼き付きを防止するための画像の移動が視覚的に気になることが軽減される。
【０１２３】
また、画像信号Ｖａの水平または垂直の補間方向の画素数をｎ、画像信号Ｖｂの補間方向の画素数をｍとし、画素数の変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程、補間位置の位相の変化単位は小さくされる。すなわち、この変換比率ｍ／ｎが小さい程、一回の移動における画像の水平方向または垂直方向の移動距離は小さくなる。したがって、一般に変換比率ｍ／ｎが小さい程画像の移動が目に付きやすくなるが、上述したように補間位置の位相の変化単位を小さくすることで、変換比率ｍ／ｎが小さい場合であっても画像の移動が目につくことが良好に軽減される。
【０１２４】
なお、上述実施例においては、水平カウンタ１５１のカウント値ＣＮＨおよび垂直カウンタ１５２のカウント値ＣＮＶを図８Ａ，Ｂのように推移させ、ＰＤＰ１０９に表示される画像の表示位置を右から左→下から上→左から右→上から下の繰り返しで移動するようにしたものであるが、画像の表示位置の移動のパターンはこれに限定されるものではない。カウント値ＣＮＨ，ＣＮＶの推移を変更することで、種々の移動パターンを実現できる。
【０１２５】
また、上述実施の形態においては、補間位置の位相を、補間位置間を３６０゜として、３６０゜／２、３６０゜／４、３６０゜／８の変化単位で変化させるものを示したが、変化単位はこれに限定されるものではない。要は、３６０゜より小さな変化単位で補間位置の位相を変化させることで、一回の移動における画像の水平方向または垂直方向の移動距離を画素間隔より小さくでき、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減できる。
【０１２６】
また、上述実施の形態においては、入力フォーマット検出部１０７によって、切換スイッチ１０５で取り出される画像信号Ｖａのフォーマットを検出し、フォーマット検出情報ＦＤＩをシステムコントローラ１０１に供給するものである。しかし、画像信号Ｖａのフォーマットの情報を、ユーザがリモコン送信機２００を操作することで、システムコントローラ１０１に与えるものであってもよい。
【０１２７】
また、上述実施の形態における画像信号Ｖｂの解像度、ＰＤＰ１０９に表示される画像の移動範囲は一例であって、この発明はこれに限定されるものではない。また、上述実施の形態においては、表示素子がＰＤＰ１０９であるものを示したが、この発明は、焼き付きが生じるその他の表示素子、例えばＬＣＤ(Liquid Crystal Display)を使用する画像表示装置等にも同様に適用できることは勿論である。
【０１２８】
また、上述実施の形態としては、ＰＣ入力としての画像信号ＶPCがＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信号である例を示しており、画素数変換部１０６で、この画像信号ＶPCがこれとは異なる画素数の画像信号Ｖｂに変換されるものを示した。
【０１２９】
しかし、ＰＤＰ１０９の解像度と合っている画像信号ＶPCが画素数変換部１０６に画像信号Ｖａとして入力される場合も考えられる。その場合には、画素数変換部１０６で画素数を増減する必要はなく、この画素数変換部１０６より出力される画像信号Ｖｂの画素数は入力される画像信号Ｖａと同じものとされる。
【０１３０】
この場合、ＰＤＰ１０９には、いわゆるリアル表示が行われることとなる。このようにリアル表示が行われる場合に、上述したように焼き付き防止処理の制御で画素数変換部１０６における各補間位置の位置を基準位相（０度）から変化させるものとすると、画像にボケ等の劣化が発生することになる。
【０１３１】
そこで、画素数変換部１０６より出力される画像信号Ｖｂの画素数が入力される画像信号Ｖａと同じものとされ、ＰＤＰ１０９にリアル表示が行われる場合には、焼き付き防止処理の制御として画素数変換部１０６における各補間位置の位相を基準位相から変化させるということはせずに、各補間位置の位相を基準位相のままとしてもよい。これにより、画像にボケ等の劣化が発生することを防止できる。
【０１３２】
なおこの場合、画面の焼き付き防止処理の制御は、パネルドライバ１０８により、画素の表示位置を、水平方向および垂直方向に、１画素ずつ順次移動させることのみとなる。
【０１３３】
【発明の効果】
この発明によれば、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得るものにあって、この出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させるものであり、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減できる。
【０１３４】
またこの発明によれば、入力画像信号の補間方向の画素数をｎ、出力画像信号の補間方向の画素数をｍとし、変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎに基づいて、補間位置の位相の変化単位である３６０゜／ＮにおけるＮの値が決定されるものであり、変換比率ｍ／ｎが小さく画像の移動が目につきやすいときには、Ｎの値を大きくして一回の移動における画像の移動距離を小さくでき、画像の移動が目につくことを良好に軽減できる。
【図面の簡単な説明】
【図１】実施の形態としての画像表示装置の構成を示すブロック図である。
【図２】画素数変換部の構成を示すブロック図である。
【図３】補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を説明するための図である。
【図４】水平補間フィルタ（４タップ構成）の構成例を示すブロック図である。
【図５】補間係数ＲＯＭを説明するための図である。
【図６】画素数変換および画像表示を説明するための図である。
【図７】焼き付き防止処理制御の情報発生部の構成を示すブロック図である。
【図８】オービティング制御の情報発生部における水平カウンタ、垂直カウンタのカウント値の推移を示す図である。
【図９】補間位置の位相変化を説明するための図である。
【図１０】補間位置の位相変換を説明するための図である。
【図１１】画像の移動を説明するための図である。
【符号の説明】
１００・・・画像表示装置、１０１・・・システムコントローラ、１０２・・・リモコン信号受信部、１０３，１０４・・・入力端子、１０５・・・切換スイッチ、１０６・・・画素数変換部、１０７・・・入力フォーマット検出部、１０８・・・パネルドライバ、１０９・・・ＰＤＰ、１５０・・・情報発生部、１５１・・・水平カウンタ、１５２・・・垂直カウンタ
【発明の属する技術分野】
この発明は、例えばＰＤＰ(Plasma Display Panel)等の表示素子の焼き付きを防止するための画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置に関する。
【０００２】
詳しくは、この発明は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得るものにあって、この出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させることによって、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減するようにした画像信号処理装置等に係るものである。
【０００３】
【従来の技術】
従来、フラットディスプレイパネルとして例えばＰＤＰが知られている。このＰＤＰは、ネオンを主体とする希ガスを封入した２枚のガラス基板の間に一対の放電電極を規則的に配列させ、両電極の交点に形成した微小な放電セルに電圧を印加して発生させた放電発光現象を利用し、放電で生じた紫外線で３原色信号Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各蛍光体を発光させてカラー画像を得る表示パネルである。
【０００４】
このＰＤＰは、構造と駆動方法の違いからＤＣ型とＡＣ型とに分類される。ＤＣ型は、電極が放電空間に露出し、電圧を加えた期間だけ発光する。そして、放電によって生じた励起状態の粒子が次の放電を容易にする現象を利用したパルスメモリ方式と呼ばれる駆動法によりメモリ機能が付加されている。ＡＣ型は、電極が誘電体（ガラス層）に覆われ、この誘電体がキャパシタとして働くため、発光が瞬時に止まる。このパルス発光を繰り返すために、極性を反転させた交流電圧を電極に印加している。また、放電によって誘電体表面に蓄積される電荷の有無がセル内の実効的な電圧に影響するが、この現象によりメモリ機能が得られる。
【０００５】
このＰＤＰを用いた画像表示装置は、高輝度、高視野角、大容量比という利点を有することから、パーソナルコンピュータ等の表示素子として広く使用されている。
【０００６】
ところで、このＰＤＰに、長時間に亘って静止画を表示させると、いわゆる画面の焼き付きが生じることがあり、表示画像の劣化を招く。
【０００７】
そこで、画像が静止画であってその表示状態が一定時間続く場合には、画像の表示位置を移動させることによって、画面の焼き付きを防止することが行われている（特許文献１参照）。
【０００８】
【特許文献１】
特開２０００−３３８９４７号公報
【０００９】
【発明が解決しようとする課題】
画面の焼き付きを防止するために、上述したように画像の表示位置を移動させるものにあっては、その移動は画素単位で行われている。そのため、画像の移動が視覚的に気になるという問題点があった。
この発明は、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減することを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る画像信号処理装置は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、該補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段とを備えるものである。
【００１１】
また、この発明に係る画像信号処理方法は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得る画素数変換ステップと、出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、画素数変換ステップにおける全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御ステップとを備えるものである。
【００１２】
また、この発明に係る画像表示装置は、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、この画素数変換手段で得られる出力画像信号による画像を表示する表示素子と、この表示素子に表示される画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらす表示位置制御手段と、画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段とを備えるものである。
【００１３】
この発明においては、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データが生成され、この補間方向の画素数を変換した出力画像信号が得られる。表示素子には、この出力画像信号による画像が表示される。例えば、画像の表示位置は、第２の時間毎に、補間方向に、１画素ずつずらされる。
【００１４】
各補間位置の位相は一律に、第１の時間毎に、変化するようにされる。この場合、変化単位は、補間位置間を３６０゜として、この３６０゜より小さくされる。上述したように、画像の表示位置が、第２の時間毎にずらされるとき、例えば第１の時間は第２の時間の１／Ｎ（Ｎは２以上の整数）とされ、各補間位置の位相の変化単位は３６０゜の１／Ｎとされる。補間位置の情報および変化単位の情報は、入力画像信号のフォーマットに基づいて、取得される。
【００１５】
表示素子に表示される画像は所定時間毎に移動するので、画面の焼き付きを防止できる。この場合、一回の移動における画像の移動距離は、表示素子の画素間隔より短かく、例えば表示素子の画素間隔の１／Ｎとなる。そのため、画面の焼き付きを防止するための画像の移動が視覚的に気になることが軽減される。
【００１６】
例えば、変化単位は、入力画像信号の補間方向の画素数をｎ、出力画像信号の補間方向の画素数をｍとし、変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程小さくされる。変換比率ｍ／ｎが小さい程画像の移動が目に付きやすくなるが、上述したように変化単位を小さくすることで、画像の移動が目につくことが良好に軽減される。
【００１７】
また例えば、出力画像信号として入力画像信号と同じ画素数の画像信号を出力する場合には、各補間位置の位相を変化させないようにしてもよい。この場合、表示素子にはいわゆるリアル表示が行われるものであり、位相を変化させることによる画像のボケ等を防止できる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して説明する。
図１は、実施の形態としての画像表示装置１００の構成を示している。
この画像表示装置１００は、装置全体の動作を制御するシステムコントローラ１０１と、リモートコントロール信号を受信するリモコン信号受信部１０２とを有している。リモコン信号受信部１０２は、リモコン送信機２００からユーザの操作に応じて出力されるリモートコントロール信号ＲＭを受信し、その信号ＲＭに対応する操作信号をシステムコントローラ１０１に供給する。
【００１９】
また、画像表示装置１００は、ＴＶ入力としての画像信号ＶTVを入力する入力端子１０３と、ＰＣ入力としての画像信号ＶPCを入力する入力端子１０４とを有している。
【００２０】
本実施の形態において、画像信号ＶTVとして、４８０ｉ信号（ＳＤＴＶ信号）、７２０ｐ信号または１０８０ｉ信号（ＨＤＴＶ信号）が入力される。ここで、数値はライン数を表し、「ｉ」はインタレース方式を表し、「ｐ」はプログレッシブ方式を表している。因みに、４８０ｉ信号は、７２０×４８０ドットの解像度を持ち、７２０ｐ信号は１０２４×７２０ドットの解像度を持ち、１０８０ｉ信号は１９２０×１０８０ドットの解像度を持っている。
【００２１】
また、本実施の形態において、画像信号ＶPCとして、ＶＧＡ規格の画像信号（ＶＧＡ信号）、ＳＶＧＡ規格の画像信号（ＳＶＧＡ信号）またはＸＧＡ規格の画像信号（ＸＧＡ信号）が入力される。因に、ＶＧＡ信号は６４０×４８０ドットの解像度を持ち、ＳＶＧＡ信号は８００×６００ドットの解像度を持ち、ＸＧＡ信号は１０２４×７６８ドットの解像度を持っている。
【００２２】
また、画像表示装置１００は、入力端子１０３に入力される画像信号ＶTVまたは入力端子１０４に入力される画像信号ＶPCを選択的に取り出す切換スイッチ１０５を有している。切換スイッチ１０５のａ側の固定端子には入力端子１０３が接続され、そのｂ側の固定端子には入力端子１０４が接続される。
【００２３】
また、画像表示装置１００は、切換スイッチ１０５で取り出される入力画像信号としての画像信号Ｖａの水平方向および垂直方向の画素数を変換して出力画像信号としての画像信号Ｖｂを得る画素数変換部１０６を有している。画素数変換部１０６は、水平方向および垂直方向の画素数を変換することで、画像信号Ｖｂとして画像信号Ｖａとは異なる解像度のものを得ることができる。
【００２４】
本実施の形態において、画像信号Ｖａが画像信号ＶTVであるときは、画像信号Ｖｂとして１０４０×７８４ドットの解像度の画像信号が得られ、画像信号Ｖａが画像信号ＶPCであるときは画像信号Ｖｂとして１００８×７５２ドットの解像度の画像信号が得られる。
【００２５】
画素数変換部１０６の詳細を説明する。図２は、画素数変換部１０６の構成例を示している。
画素数変換部１０６は、画像信号Ｖａを入力する入力端子１２１と、この入力端子１２１に入力される画像信号Ｖａに対してＩＰ(Interlace-Progressive)変換処理を行うＩＰ変換部１２２を有している。ＩＰ変換部１２２は、画像信号Ｖａがインタレース方式の画像信号である場合にそれをプログレッシブ方式の画像信号に変換して出力し、一方画像信号Ｖａがプログレッシブ方式の画像信号である場合にはその画像信号をそのまま出力する。
【００２６】
また、画素数変換部１０６は、水平ローパスフィルタ１２３を有している。この水平ローパスフィルタ１２３には、ＩＰ変換部１２２より出力される画像信号Ｖ１が入力される。この水平ローパスフィルタ１２３は、水平方向の画素数を減らすとき（水平縮小時）には、折り返し歪みの発生を防止するため、画像信号Ｖ１の水平方向の帯域を制限して画像信号Ｖ２として出力し、一方水平方向の画素数を増やすとき（水平拡大時）には、画像信号Ｖ１をそのまま画像信号Ｖ２として出力する。
【００２７】
また、画素数変換部１０６は、補間位置の画素データを生成する補間処理を行って水平方向の画素数を変換する水平補間フィルタ１２４を有している。この水平補間フィルタ１２４には、水平ローパスフィルタ１２３より出力される画像信号Ｖ２が入力されると共に、後述する垂直エンハンサ１２７より出力される画像信号Ｖ６が入力される。
【００２８】
この水平補間フィルタ１２４は、水平縮小時には、画像信号Ｖ２については水平方向の画素数を減らす方向に変換して画像信号Ｖ３として出力し、画像信号Ｖ６についてはそのまま画像信号Ｖ７として出力する。また、この水平補間フィルタ１２４は、水平拡大時には、画像信号Ｖ２についてはそのまま画像信号Ｖ３として出力し、画像信号Ｖ６については水平方向の画素数を増やす方向に変換して画像信号Ｖ７として出力する。
【００２９】
また、画素数変換部１０６は、垂直ローパスフィルタ１２５を有している。この垂直ローパスフィルタ１２５には、水平補間フィルタ１２４より出力される画像信号Ｖ３が入力される。この垂直ローパスフィルタ１２５は、画像信号Ｖ３の垂直方向の画素数を減らすとき（垂直縮小時）には、折り返し歪みの発生を防止するため、その画像信号Ｖ３の垂直方向の帯域を制限して画像信号Ｖ４として出力し、一方画像信号Ｖ３の垂直方向の画素数を増やすとき（垂直拡大時）には、その画像信号Ｖ３をそのまま画像信号Ｖ４として出力する。
【００３０】
また、画素数変換部１０６は、補間位置の画素データを生成する補間処理を行って垂直方向の画素数を変換する垂直補間フィルタ１２６を有している。この垂直補間フィルタ１２６には、垂直ローパスフィルタ１２５より出力される画像信号Ｖ４が入力される。この垂直補間フィルタ１２６は、垂直縮小時には、画像信号Ｖ４の垂直方向の画素数（垂直走査線数）を減らす方向に変換して画像信号Ｖ５として出力する。また、この垂直補間フィルタ１２６は、垂直拡大時には、画像信号Ｖ４の垂直方向の画素数を増やす方向に変換して画像信号Ｖ５として出力する。
【００３１】
また、画素数変換部１０６は、垂直エンハンサ１２７を有している。この垂直エンハンサ１２７には、垂直補間フィルタ１２６より出力される画像信号Ｖ５が入力される。この垂直エンハンサ１２７は、垂直拡大時には、画像のボケを軽減するため、画像信号Ｖ５の垂直方向の高域を強調して画像信号Ｖ６として出力し、一方垂直縮小時には、その画像信号Ｖ５をそのまま画像信号Ｖ６として出力する。
【００３２】
また、画素数変換部１０６は、水平エンハンサ１２８と、この水平エンハンサ１２８より出力される信号を画像信号Ｖｂとして出力する出力端子１２９とを有している。
【００３３】
水平エンハンサ１２８には、水平補間フィルタ１２４より出力される画像信号Ｖ７が入力される。この水平エンハンサ１２８は、水平拡大時には、画像のボケを軽減するため、画像信号Ｖ７の水平方向の高域を強調して画像信号Ｖｂとして出力し、一方水平縮小時には、その画像信号Ｖ７をそのまま画像信号Ｖｂとして出力する。
【００３４】
ここで、水平補間フィルタ１２４における補間処理について説明する。水平補間フィルタ１２４は、例えば補間関数としてsin(ｘ)／ｘを用いた補間処理を行う。図３は、補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を示している。なお、図３では、水平方向の画素間隔を１として示している。
【００３５】
この場合、図３Ｂに示す水平方向の画素データＣ，Ｄの間に位置する、図３Ｃの画素データＸを生成するとき、補間関数は、図３Ａに示すように、画素データＸに対応する位置に頂点が位置するように配置される。
【００３６】
ここで、補間関数の頂点の値を１とし、画素データＢ，Ｃ，Ｄ，Ｅに対応する値を、それぞれの画素データＢ，Ｃ，Ｄ，Ｅに乗算して、その和をとることで、画素データＸが求められる。
【００３７】
図４は、sin(ｘ)／ｘを用いた補間処理を行う水平補間フィルタ１２４の構成例を示している。
【００３８】
入力信号は３個の１画素期間分の遅延時間を持つ遅延回路（ＤＬ）４１１〜４１３の直列回路に入力される。入力信号に乗算器４１４で係数Ｃ４が乗算されて得られた信号および遅延回路４１１の出力信号に乗算器４１５で係数Ｃ３が乗算されて得られた信号は加算器４１６で加算される。
【００３９】
また、この加算器４１６の出力信号および遅延回路４１２の出力信号に乗算器４１７で係数Ｃ２を乗算して得られた信号は加算器４１８で加算される。さらに、加算器４１８の出力信号および遅延回路４１３の出力信号に乗算器４１９で係数Ｃ１を乗算して得られた信号は加算器４２０で加算される。この加算器４２０の出力信号が、水平補間フィルタ１２４の出力信号とされる。
【００４０】
乗算器４１４，４１５，４１７，４１９には、それぞれ補間係数ＲＯＭ４２１，４２２，４２３，４２４より係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が供給される。補間係数ＲＯＭ４２１，４２２，４２３，４２４には、図５に示すように、それぞれ補間関数の１≦ｘ＜２，０≦ｘ＜１，−１≦ｘ＜０，−２≦ｘ＜−１の範囲の値が記憶されている。
【００４１】
これらの補間係数ＲＯＭ４２１，４２２，４２３，４２４に、それぞれ、補間位置の位相ＰＨ（図３の処理例では、画素データＸ，Ｄの水平方向の間隔）に対応した読み出しアドレスＷＡＤを供給することで、この補間位置の位相ＰＨに対応した係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が読み出される。
【００４２】
詳細説明は省略するが、垂直補間フィルタ１２６も、上述した水平補間フィルタ１２４と同様に、例えば補間関数としてsin(ｘ)／ｘを用いた補間処理を行う。この場合、垂直補間フィルタ１２６は、例えば図４に示す水平補間フィルタ１２４における遅延回路４１１〜４１３をそれぞれ１水平期間の遅延時間を有するものとすることで構成できる。
【００４３】
図２に示す画素数変換部１０６の動作を説明する。
まず、水平方向および垂直方向の画素数を減らす場合について説明する。
ＩＰ変換部１２２より出力される画像信号Ｖ１は水平ローパスフィルタ１２３に入力される。この水平ローパスフィルタ１２３は、折り返し歪みの発生を防止するため、画像信号Ｖ１の水平方向の帯域を制限して画像信号Ｖ２として出力する。この画像信号Ｖ２は水平補間フィルタ１２４に入力される。水平補間フィルタ１２４は、画像信号Ｖ２の水平方向の画素数を減らす方向に変換して画像信号Ｖ３として出力する。
【００４４】
水平補間フィルタ１２４より出力される画像信号Ｖ３は垂直ローパスフィルタ１２５に入力される。垂直ローパスフィルタ１２５は、折り返し歪みの発生を防止するため、画像信号Ｖ３の垂直方向の帯域を制限して画像信号Ｖ４として出力する。この画像信号Ｖ４は垂直補間フィルタ１２６に入力される。垂直補間フィルタ１２６は、画像信号Ｖ４の垂直方向の画素数（垂直走査線数）を減らす方向に変換して画像信号Ｖ５として出力する。
【００４５】
垂直補間フィルタ１２６より出力される画像信号Ｖｅは垂直エンハンサ１２７に入力されるが、この垂直エンハンサ１２７からそのまま画像信号Ｖ６として出力される。また、この画像信号Ｖ６は水平補間フィルタ１２４に入力されるが、この水平補間フィルタ１２４からそのまま画像信号Ｖ７として出力される。
【００４６】
さらに、この画像信号Ｖ７は水平エンハンサ１２８に入力されるが、この水平エンハンサ１２８からそのまま画像信号Ｖｂとして出力される。この画像信号Ｖｂは、画像信号Ｖａに対して、水平方向および垂直方向の画素数が減少されたものとなる。
【００４７】
次に、水平方向および垂直方向の画素数を増やす場合について説明する。
ＩＰ変換部１２２より出力される画像信号Ｖ１は水平ローパスフィルタ１２３に入力されるが、この水平ローパスフィルタ１２３からそのまま画像信号Ｖ２として出力される。この画像信号Ｖ２は水平補間フィルタ１２４に入力されるが、この水平補間フィルタ１２４からそのまま画像信号Ｖ３として出力される。さらに、この画像信号Ｖ３は垂直ローパスフィルタ１２５に入力されるが、この垂直ローパスフィルタ１２５からそのまま画像信号Ｖ４として出力される。
【００４８】
垂直ローパスフィルタ１２５より出力される画像信号Ｖ４は垂直補間フィルタ１２６に入力される。垂直補間フィルタ１２６は、画像信号Ｖ４の垂直方向の画素数を増やす方向に変換して画像信号Ｖ５として出力する。この画像信号Ｖ５は垂直エンハンサ１２７に入力される。垂直エンハンサ１２７は、画像のボケを軽減するため、画像信号Ｖ５の垂直方向の高域を強調して画像信号Ｖ６として出力する。
【００４９】
垂直エンハンサ１２７より出力される画像信号Ｖ６は水平補間フィルタ１２４に入力される。水平補間フィルタ１２４は、画像信号Ｖ６の水平方向の画素数を増やす方向に変換して画像信号Ｖ７として出力する。この画像信号Ｖ７は水平エンハンサ１２８に入力される。水平エンハンサ１２８は、画像のボケを軽減するため、画像信号Ｖ７の水平方向の高域を強調して画像信号Ｖｂとして出力する。この画像信号Ｖｂは、画像信号Ｖａに対して、水平方向および垂直方向の画素数が増加されたものとなる。
【００５０】
なお、画像数変換部１０６で水平方向および垂直方向の画素数を変換するためには、水平方向および垂直方向の補間位置の情報が必要である。この補間位置の情報は画像信号Ｖａのフォーマットによって異なる。この補間位置の情報は、システムコントローラ１０１から画素数変換部１０６に供給される。システムコントローラ１０１は、後述する入力フォーマット検出部１０７で検出される画像信号Ｖａのフォーマットに基づき、例えば図示しないＲＯＭテーブルから画像信号Ｖａのフォーマットに対応した補間位置の情報を取得する。
【００５１】
図１に戻って、画像表示装置１００は、切換スイッチ１０５で取り出される画像信号Ｖａのフォーマットを検出する入力フォーマット検出部１０７を有している。この検出部１０７は、画像信号Ｖａの水平周波数等から、当該画像信号Ｖａが４８０ｉ信号であるか、７２０ｐ信号であるか、１０８０ｉ信号であるか、ＶＧＡ信号であるか、ＳＶＧＡ信号であるか、ＸＧＡ信号であるかを検出する。
【００５２】
検出部１０７は、フォーマット検出情報ＦＤＩをシステムコントローラ１０１に供給する。システムコントローラ１０１は、このフォーマット検出情報ＦＤＩに基づき、上述したように、画像信号Ｖａのフォーマットに対応した補間位置の情報を取得し、画素数変換部１０６に供給する。
【００５３】
また、システムコントローラ１０１は、後述するように、画面の焼き付き防止のために焼き付き防止処理の制御を行う。この制御として、画像の表示位置を、水平方向および垂直方向に、時間Ｔ２毎に、１画素ずつずらしていき、また時間Ｔ２の１／Ｎ（Ｎは２以上の整数）の時間Ｔ１毎に、画素数変換部１０６における各補間位置の位相を一律に、補間位置間を３６０゜として、３６０゜の１／Ｎの変化単位で変化させる。
【００５４】
システムコントローラ１０１は、上述したフォーマット検出情報ＦＤＩに基づき、例えばＲＯＭテーブルから画像信号Ｖａのフォーマットに対応したＮの値を取得する。本実施の形態においては、Ｎの値は、２，４，８のいずれかである。すなわち、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときはＮ＝２、画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときはＮ＝４、さらに画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときはＮ＝８とされる。
【００５５】
また、画像表示装置１００は、表示素子としてのＰＤＰ１０９と、画像数変換部１０６で得られる画像信号Ｖｂに基づいてＰＤＰ１０９を駆動し、ＰＤＰ１０９の画面に画像信号Ｖｂによる画像を表示するパネルドライバ１０８とを有している。
【００５６】
本実施の形態において、ＰＤＰ１０９はＸＧＡ規格に適応したものであり、水平方向に１０２４画素、垂直方向に７６８画素を持つ表示画面を備えている。
【００５７】
上述したように、画像信号ＶａがＰＣ入力としての画像信号ＶPCであるとき、画素数変換部１０６で得られる画像信号Ｖｂは１００８×７５２ドットの解像度を持っている。この場合、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１００８×７５２個の画素データは図６Ａに破線で示すように対応し、画像信号Ｖｂによる画像がアンダースキャン状態で表示される。この場合、画素データが存在しない領域は黒色で表示される。
【００５８】
このように画像信号Ｖｂによる画像をアンダースキャン状態で表示するのは、画面の焼き付き防止のために、後述するように焼き付き防止処理の制御によって画像の表示位置をずらしたときに、ＰＣ入力に係る画像の全部が表示されなくなるのを防止するためである。
【００５９】
また上述したように、画像信号ＶａがＴＶ入力としての画像信号ＶTVであるとき、画素数変換部１０６で得られる画像信号Ｖｂは１０４０×７８４ドットの解像度を持っている。この場合、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１０４０×７８４個の画素データは図６Ｂに破線で示すように対応し、画像信号Ｖｂによる画像がオーバースキャン状態で表示される。
【００６０】
このように画像信号Ｖｂによる画像をオーバースキャン状態で表示するのは、画面の焼き付き防止のために、後述するように焼き付き防止処理の制御によって画像の表示位置をずらしたときに、画面にＴＶ入力に係る画像が表示されない領域が生じ、目障りとなることを防止するためである。
【００６１】
システムコントローラ１０１は、画面の焼き付き防止のために焼き付き防止処理の制御を行う。この場合、システムコントローラ１０１は、パネルドライバ１０８に、水平方向および垂直方向の表示位置情報を供給する。パネルドライバ１０８は、この表示位置情報に基づいて、ＰＤＰ１０９における画像の表示位置がずれるようにする。本実施の形態において、ＰＤＰ１０９に表示される画像の表示位置は、図６Ａ，Ｂの破線位置を０とし、水平方向および垂直方向に、それぞれ−７〜＋８の画素範囲で、時間Ｔ２毎に、１画素ずつずれるようにされる。
【００６２】
ここで、システムコントローラ１０１における、焼き付き防止処理制御の情報発生部１５０について説明する。図７は、この情報発生部１５０の構成を示している。
【００６３】
この情報発生部１５０は、アップダウンカウンタで構成される水平カウンタ１５１と、アップダウンカウンタで構成される垂直カウンタ１５２とを備えている。これら水平カウンタ１５１および垂直カウンタ１５２は、それぞれ７ビットのカウンタであり、アップモードでカウント値が最大値である[1111111]となった後はダウンモードに移行し、逆にダウンモードでカウント値が最小値[0000000]となった後はアップモードに移行する。
【００６４】
水平カウンタ１５１および垂直カウンタ１５２のクロック端子ＣＫには、例えば数秒の周期を持つクロック信号ＳＣＫが供給される。また、水平カウンタ１５１のイネーブル端子ＥＮには、この水平カウンタ１５１のカウント動作を制御するイネーブル信号ＳＥＮ１が供給される。さらに、垂直カウンタ１５２のイネーブル端子ＥＮには、この垂直カウンタ１５２のカウント動作を制御するイネーブル信号ＳＥＮ２が供給される。
【００６５】
本実施の形態においては、水平カウンタ１５１のカウント値ＣＮＨおよび垂直カウンタ１５２のカウント値ＣＮＶは、図８Ａ，Ｂにそれぞれ示すように、第１〜第４の期間ＴＭ１〜ＴＭ４の推移を繰り返すように制御される。
【００６６】
第１の期間ＴＭ１では、水平カウンタ１５１はクロック信号ＳＣＫに基づいてカウント動作（アップモード）を行い、そのカウント値ＣＮＨは[0000000]から[1111111]まで変化していく。また、この第１の期間ＴＭ１では、垂直カウンタ１５２はカウント動作を行わず、そのカウント値ＣＮＶは[0000000]のままにおかれる。
【００６７】
第２の期間ＴＭ２では、水平カウンタ１５１はカウント動作を行わず、そのカウント値ＣＮＨは[1111111]のままにおかれる。また、この第２の期間ＴＭ２では、垂直カウンタ１５２はクロック信号ＳＣＫに基づいてカウント動作（アップモード）を行い、そのカウント値ＣＮＶは[0000000]から[1111111]まで変化していく。
【００６８】
第３の期間ＴＭ３では、水平カウンタ１５１はクロック信号ＳＣＫに基づいてカウント動作（ダウンモード）を行い、そのカウント値ＣＮＨは[1111111]から[0000000]まで変化していく。また、この第３の期間ＴＭ３では、垂直カウンタ１５２はカウント動作を行わず、そのカウント値ＣＮＶは[1111111]のままにおかれる。
【００６９】
第４の期間ＴＭ４では、水平カウンタ１５１はカウント動作を行わず、そのカウント値ＣＮＨは[0000000]のままにおかれる。また、この第４の期間ＴＭ４では、垂直カウンタ１５２はクロック信号ＳＣＫに基づいてカウント動作（ダウンモード）を行い、そのカウント値ＣＮＶは[1111111]から[0000000]まで変化していく。
【００７０】
システムコントローラ１０１は、水平カウンタ１５１のカウント値ＣＮＨの上位４ビットのデータを水平表示位置情報として、また垂直カウンタ１５２のカウント値ＣＮＶの上位４ビットのデータを垂直表示位置情報として、パネルドライバ１０８に供給する。
【００７１】
パネルドライバ１０８は、カウント値ＣＮＨの上位４ビットが[0000]〜[1111]に変化するのに対応して、画像の表示位置を、水平方向に、それぞれ−７〜＋８の画素分だけずらす。また、パネルドライバ１０８は、カウント値ＣＮＶの上位４ビットが[0000]〜[1111]に変化するのに対応して、画像の表示位置を、垂直方向に、それぞれ−７〜＋８の画素分だけずらす。この場合、画像の表示位置は、クロック信号ＳＣＫの周期をｔとして、８ｔ毎に、水平方向または垂直方向に、１画素分だけずれる。つまりこの場合、上述したＴ２は８ｔである。
【００７２】
また、システムコントローラ１０１は、水平カウンタ１５１のカウント値ＣＮＨの下位３ビットb3〜b1のデータを水平位相変化情報として用いる。この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位１ビットb3のみを用いる。そして、b3＝[0]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。また、b3＝[1]であるときは、各補間位置の位相を一律に、３６０゜／２だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、４ｔ毎に、３６０゜／２＝１８０゜の変化単位で変化する。つまりこの場合、上述したＴ１は４ｔとなる。
【００７３】
図９Ａおよび図１０Ａは、それぞれ、画像信号Ｖａが４８０ｉ信号およびＶＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3＝[0]のとき、つまり基準位相（０゜）の状態のみを示している。b3＝[1]となると、各補間位置の位相が一律に１８０゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。そして、再びb3＝[0]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００７４】
画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位２ビットb3,b2のみを用いる。そして、b3b2＝[00]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。また、b3b2＝[01]であるときは、各補間位置の位相を一律に、３６０゜／４だけ変化させる。また、b3b2＝[10]であるときは、各補間位置の位相を一律に、３６０゜×２／４だけ変化させる。さらに、b3b2＝[11]であるときは、各補間位置の位相を一律に、３６０゜×３／４だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、２ｔ毎に、３６０゜／４＝９０゜の変化単位で変化する。つまりこの場合、上述したＴ１は２ｔとなる。
【００７５】
図９Ｂおよび図１０Ｂは、それぞれ、画像信号Ｖａが７２０ｐ信号およびＳＶＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3b2＝[00]のとき、つまり基準位相（０゜）の状態のみを示している。
【００７６】
b3b2＝[01]となると、各補間位置の位相が一律に９０゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。また、b3b2＝[10]となると、各補間位置の位相が一律にさらに９０゜だけ変化し、補間位置は位相変化情報「２」で示す位置に移る。また、b3b2＝[11]となると、各補間位置の位相が一律にさらに９０゜だけ変化し、補間位置は位相変化情報「３」で示す位置に移る。そして、再びb3b2＝[00]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００７７】
画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときは、この３ビットb3〜b1の全てを用いる。そして、b3b2b1＝[000]であるときは、画像信号Ｖａから画像信号Ｖｂを得る際の水平方向の各補間位置の位相を変化させず、基準位相（０゜）のままとする。
【００７８】
また、b3b2b1＝[001]であるときは、各補間位置の位相を一律に、３６０゜／８だけ変化させる。また、b3b2b1＝[010]であるときは、各補間位置の位相を一律に、３６０゜×２／８だけ変化させる。また、b3b2b1＝[011]であるときは、各補間位置の位相を一律に、３６０゜×３／８だけ変化させる。また、b3b2b1＝[100]であるときは、各補間位置の位相を一律に、３６０゜×４／８だけ変化させる。また、b3b2b1＝[101]であるときは、各補間位置の位相を一律に、３６０゜×５／８だけ変化させる。また、b3b2b1＝[110]であるときは、各補間位置の位相を一律に、３６０゜×６／８だけ変化させる。さらに、b3b2b1＝[111]であるときは、各補間位置の位相を一律に、３６０゜×７／８だけ変化させる。この場合、各補間位置の位相は、クロック信号ＳＣＫの周期をｔとして、ｔ毎に、３６０゜／８＝４５゜の変化単位で変化する。つまりこの場合、上述したＴ１はｔとなる。
【００７９】
図９Ｃおよび図１０Ｃは、それぞれ、画像信号Ｖａが１０８０ｉ信号およびＳＸＧＡ信号の場合における、この画像信号Ｖａの水平方向の画素位置（「×」で図示）と、補間される画像信号Ｖｂの水平方向の画素位置、つまり補間位置（「○」で図示）との関係を示している。ただし、図示の補間位置は、b3b2b1＝[000]のとき、つまり基準位相（０゜）の状態のみを示している。
【００８０】
b3b2b1＝[001]となると、各補間位置の位相が一律に４５゜だけ変化し、補間位置は位相変化情報「１」で示す位置に移る。また、b3b2b1＝[010]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「２」で示す位置に移る。また、b3b2b1＝[011]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「３」で示す位置に移る。また、b3b2b1＝[100]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「４」で示す位置に移る。
【００８１】
また、b3b2b1＝[101]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「５」で示す位置に移る。また、b3b2b1＝[110]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「６」で示す位置に移る。また、b3b2b1＝[111]となると、各補間位置の位相が一律にさらに４５゜だけ変化し、補間位置は位相変化情報「７」で示す位置に移る。そして、再びb3b2b1＝[000]となると、各補間位置は、図示の位置、つまり位相変化情報「０」で示す位置に戻る。
【００８２】
また、システムコントローラ１０１は、垂直カウンタ１５２のカウント値ＣＮＶの下位３ビットb3〜b1のデータを垂直位相変化情報として用いる。この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位１ビットb3のみを用い、上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、４ｔ毎に、３６０゜／２＝１８０゜の変化単位で変化させる。
【００８３】
画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときは、この３ビットb3〜b1のうちの上位２ビットb3,b2のみを用い、上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、２ｔ毎に、３６０゜／４＝９０゜の変化単位で変化させる。さらに、画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときは、この３ビットb3〜b1の全てを用い。上述した水平方向の場合と同様に、各補間位置の位相を一律に、クロック信号ＳＣＫの周期をｔとして、ｔ毎に、３６０゜／８＝４５゜の変化単位で変化させる。
【００８４】
次に、図１に示す、画像表示装置１００の動作を説明する。
入力端子１０３には、チューナ（図示せず）等からＴＶ入力としての画像信号ＶTV（４８０ｉ信号、７２０ｐ信号または１０８０ｉ信号）が入力される。入力端子１０４には、パーソナルコンピュータ（図示せず）等からＰＣ入力としての画像信号ＶPC（ＶＧＡ信号、ＳＶＧＡ信号またはＸＧＡ信号）が入力される。
【００８５】
入力端子１０３に入力される画像信号ＶTVは切換スイッチ１０５のａ側の固定端子に供給される。入力端子１０４に入力される画像信号ＶPCは切換スイッチ１０５のｂ側の固定端子に供給される。この切換スイッチ１０５は、ユーザがリモコン送信機２００の操作でＴＶ入力を選択したかＰＣ入力を選択したかにより、システムコントローラ１０１の制御のもと、ａ側またはｂ側に切り換えられる。
【００８６】
この切換スイッチ１０５からは、画像信号Ｖａとして、ａ側に切り換えられるときは画像信号ＶTVが取り出され、一方ｂ側に切り換えられるときは画像信号ＶPCが取り出される。このように切換スイッチ１０５で取り出される画像信号Ｖａは画素数変換部１０６および入力フォーマット検出部１０７に供給される。
【００８７】
入力フォーマット検出部１０７では、画像信号Ｖａの水平周波数等から、当該画像信号Ｖａが４８０ｉ信号であるか、７２０ｐ信号であるか、１０８０ｉ信号であるか、ＶＧＡ信号であるか、ＳＶＧＡ信号であるか、ＸＧＡ信号であるかが検出される。この検出部１０７から出力されるフォーマット検出情報ＦＤＩはシステムコントローラ１０１に供給される。
【００８８】
システムコントローラ１０１は、このフォーマット検出情報ＦＤＩに基づき、例えばＲＯＭテーブルから画像信号Ｖａのフォーマットに対応した補間位置の情報を取得し、この補間位置の情報を画素数変換部１０６に供給する。
【００８９】
画像数変換部１０６では、システムコントローラ１０１より供給される補間位置の情報に基づいて、水平方向および垂直方向における補間位置の画素データが、画像信号Ｖａの画素データを用いて生成され、画素数が変換された画像信号Ｖｂが得られる。この場合、画像信号ＶａがＴＶ入力としての画像信号ＶTVであるときは、画像信号Ｖｂとして１０４０×７８４ドットの解像度の画像信号が得られ、画像信号ＶａがＰＣ入力としての画像信号ＶPCであるときは、画像信号Ｖｂとして１００８×７５２ドットの解像度の画像信号が得られる。
【００９０】
このように画素数変換部１０６で得られる画像信号Ｖｂはパネルドライバ１０８に供給される。パネルドライバ１０８は、画像信号Ｖｂに基づいてＰＤＰ１０９を駆動し、ＰＤＰ１０９の画面に画像信号Ｖｂによる画像を表示する。
【００９１】
上述したように、ＰＤＰ１０９はＸＧＡ規格に適応したものであり、水平方向に１０２４画素、垂直方向に７６８画素を持つ表示画面を備えている。そのため、画像信号ＶａがＰＣ入力としての画像信号ＶPCであって、画素数変換部１０６で得られる画像信号Ｖｂが１００８×７５２ドットの解像度を持つものとされるときは、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１００８×７５２個の画素データは図６Ａに破線で示すように対応し、画像信号Ｖｂによる画像がアンダースキャン状態で表示される。この場合、画素データが存在しない領域は黒色で表示される。
【００９２】
一方、画像信号ＶａがＴＶ入力としての画像信号ＶTVであって、画素数変換部１０６で得られる画像信号Ｖｂは１０４０×７８４ドットの解像度を持つものとされるときは、ＰＤＰ１０９の画面に対して、画像信号Ｖｂの１０４０×７８４個の画素データは図６Ｂに破線で示すように対応し、画像信号Ｖｂによる画像がオーバースキャン状態で表示される。
【００９３】
次に、画面の焼き付き防止のための焼き付き防止処理の動作を説明する。システムコントローラ１０１は、パネルドライバ１０８に、水平方向および垂直方向の表示位置情報を供給する。パネルドライバ１０８は、この表示位置情報に基づいて、ＰＤＰ１０９に表示される画像が、図６Ａ，Ｂの破線位置を０とし、水平方向および垂直方向に−７〜＋８の画素範囲で、表示位置が１画素ずつずれるように、ＰＤＰ１０９を駆動する。
【００９４】
この場合、水平表示位置情報として、図８Ａに示すように推移する、水平カウンタ１５１（図７参照）のカウント値ＣＮＨの上位４ビットが使用される。また、垂直表示位置情報として、図８Ｂに示すように推移する、垂直カウンタ１５２（図７参照）のカウント値ＣＮＶの上位４ビットが使用される。
【００９５】
カウント値ＣＮＨ，ＣＮＶが、図８Ａ，Ｂにそれぞれ示すように推移する場合、第１の期間ＴＭ１では、画像の表示位置は、垂直方向に−７の画素分だけずれた状態で、水平方向に−７〜＋８の画素分だけ順次ずれていく。これに続く第２の期間ＴＭ２では、画像の表示位置は、水平方向に＋８の画素分だけずれた状態で、垂直方向に−７〜＋８の画素分だけ順次ずれていく。これに続く第３の期間ＴＭ３では、画像の表示位置は、垂直方向に＋８の画素分だけずれた状態で、水平方向に＋８〜−７の画素分だけ順次ずれていく。これに続く第４の期間ＴＭ４では、画像の表示位置は、水平方向に−７の画素分だけずれた状態で、垂直方向に＋８〜−７の画素分だけ順次ずれていく。
【００９６】
また、システムコントローラ１０１は、カウント値ＣＮＨの下位３ビットb3b2b1を水平位相変化情報として使用すると共に、カウント値ＣＮＶの下位３ビットb3b2b1を垂直位相変化情報として使用し、パネルドライバ１０８による駆動によって、画像の表示位置が１画素分ずれる間に、補間位置の位相を、３６０゜／Ｎの変化単位で順次変化させる。
【００９７】
この場合、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号であるときはＮ＝２、画像信号Ｖａが７２０ｐ信号またはＳＶＧＡ信号であるときはＮ＝４、さらに画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号であるときはＮ＝８である。つまり、画像信号Ｖａの水平または垂直の補間方向の画素数をｎ、画像信号Ｖｂの補間方向の画素数をｍとし、画素数の変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程、変化単位は小さくされる。
【００９８】
このように、画像の表示位置が１画素分ずれる間に、補間位置の位相を、３６０゜／Ｎの変化単位で順次変化させるものであり、ＰＤＰ１０９の画面に表示される画像の、一回の移動における移動距離は、画素間隔の１／Ｎとなる。
【００９９】
図１１Ａは、画像信号Ｖａが４８０ｉ信号またはＶＧＡ信号である場合における水平方向の画像の移動を示している。この図１１Ａにおいて、１つの正方形部分がＰＤＰ１０９の１画素に対応している。これは、以下の図１１Ｂ，Ｃにおいても同様である。
【０１００】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1のうちのビットb3が[0]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１０１】
クロック信号ＳＣＫの周期をｔとして、４ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3は[１]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／２だけずれた☆(b)となるように移動する。
【０１０２】
また、４ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3は[0]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(b)から画素間隔の１／２だけずれた☆(c)となるように移動する。
【０１０３】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／２の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／２の移動単位で移動していく。
【０１０４】
図１１Ｂは、画像信号Ｖａが７２０ｉ信号またはＳＶＧＡ信号である場合における水平方向の画像の移動を示している。
【０１０５】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1のうちのビットb3b2が[00]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１０６】
クロック信号ＳＣＫの周期をｔとして、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[0１]に変化する。この場合、各補間位置の位相が基準位相から一律に９０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／４だけずれた☆(b)となるように移動する。
【０１０７】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[10]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(b)から画素間隔の１／４だけずれた☆(c)となるように移動する。
【０１０８】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2は[1１]に変化する。この場合、各補間位置の位相が一律に２７０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(c)から画素間隔の１／４だけずれた☆(d)となるように移動する。
【０１０９】
また、２ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3b2は[00]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(d)から画素間隔の１／４だけずれた☆(e)となるように移動する。
【０１１０】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／４の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／４の移動単位で移動していく。
【０１１１】
図１１Ｃは、画像信号Ｖａが１０８０ｉ信号またはＸＧＡ信号である場合における水平方向の画像の移動を示している。
【０１１２】
カウント値ＣＮＨの上位４ビットが[0000]かつその下位３ビットb3b2b1が[000]であるときは、画像の表示位置は−７の画素分だけずれていると共に、補間位置の位相は基準位相（０゜）にある。このとき、画像は、その注目点が★(a)の位置にある状態となっている。
【０１１３】
クロック信号ＳＣＫの周期をｔとして、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[00１]に変化する。この場合、各補間位置の位相が基準位相から一律に４５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が★(a)から画素間隔の１／８だけずれた☆(b)となるように移動する。
【０１１４】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[010]に変化する。この場合、各補間位置の位相が基準位相から一律に９０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(b)から画素間隔の１／８だけずれた☆(c)となるように移動する。
【０１１５】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[011]に変化する。この場合、各補間位置の位相が基準位相から一律に１３５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(c)から画素間隔の１／８だけずれた☆(d)となるように移動する。
【０１１６】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[100]に変化する。この場合、各補間位置の位相が基準位相から一律に１８０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(d)から画素間隔の１／８だけずれた☆(e)となるように移動する。
【０１１７】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[101]に変化する。この場合、各補間位置の位相が基準位相から一律に２２５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(e)から画素間隔の１／８だけずれた☆(f)となるように移動する。
【０１１８】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[110]に変化する。この場合、各補間位置の位相が基準位相から一律に２７０゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(f)から画素間隔の１／８だけずれた☆(g)となるように移動する。
【０１１９】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0000]のままであるが、ビットb3b2b1は[11１]に変化する。この場合、各補間位置の位相が基準位相から一律に３１５゜だけ変化する。そのため、画像の表示位置は−７の画素分だけずれた状態で変わらないが、画像は、その注目点が☆(g)から画素間隔の１／８だけずれた☆(h)となるように移動する。
【０１２０】
また、ｔ後に、カウント値ＣＮＨの上位４ビットは[0001]に変化し、またビットb3b2b1は[000]に変化する。この場合、補間位置の位相は基準位相に戻るが、画像の表示位置が左方向に１画素分ずれ、その表示位置は−６の画素分だけずれた状態となる。そのため、画像は、その注目点が☆(h)から画素間隔の１／８だけずれた☆(i)となるように移動する。
【０１２１】
以下、上述した繰り返しで、ＰＤＰ１０９に表示される画像は画素間隔の１／８の移動単位で移動していく。なお、詳細説明は省略するが、垂直方向に関しても同様であり、画像は画素間隔の１／８の移動単位で移動していく。
【０１２２】
以上説明したように、本実施の形態においては、ＰＤＰ１０９に表示される画像は、クロック信号ＳＣＫの周期をｔとして、４ｔ、２ｔまたはｔ毎に移動するので、画面の焼き付きを防止できる。この場合、一回の移動における画像の水平方向または垂直方向の移動距離は、画素間隔より短く、例えば画素間隔の１／２、１／４、１／８である。そのため、画面の焼き付きを防止するための画像の移動が視覚的に気になることが軽減される。
【０１２３】
また、画像信号Ｖａの水平または垂直の補間方向の画素数をｎ、画像信号Ｖｂの補間方向の画素数をｍとし、画素数の変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎが小さい程、補間位置の位相の変化単位は小さくされる。すなわち、この変換比率ｍ／ｎが小さい程、一回の移動における画像の水平方向または垂直方向の移動距離は小さくなる。したがって、一般に変換比率ｍ／ｎが小さい程画像の移動が目に付きやすくなるが、上述したように補間位置の位相の変化単位を小さくすることで、変換比率ｍ／ｎが小さい場合であっても画像の移動が目につくことが良好に軽減される。
【０１２４】
なお、上述実施例においては、水平カウンタ１５１のカウント値ＣＮＨおよび垂直カウンタ１５２のカウント値ＣＮＶを図８Ａ，Ｂのように推移させ、ＰＤＰ１０９に表示される画像の表示位置を右から左→下から上→左から右→上から下の繰り返しで移動するようにしたものであるが、画像の表示位置の移動のパターンはこれに限定されるものではない。カウント値ＣＮＨ，ＣＮＶの推移を変更することで、種々の移動パターンを実現できる。
【０１２５】
また、上述実施の形態においては、補間位置の位相を、補間位置間を３６０゜として、３６０゜／２、３６０゜／４、３６０゜／８の変化単位で変化させるものを示したが、変化単位はこれに限定されるものではない。要は、３６０゜より小さな変化単位で補間位置の位相を変化させることで、一回の移動における画像の水平方向または垂直方向の移動距離を画素間隔より小さくでき、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減できる。
【０１２６】
また、上述実施の形態においては、入力フォーマット検出部１０７によって、切換スイッチ１０５で取り出される画像信号Ｖａのフォーマットを検出し、フォーマット検出情報ＦＤＩをシステムコントローラ１０１に供給するものである。しかし、画像信号Ｖａのフォーマットの情報を、ユーザがリモコン送信機２００を操作することで、システムコントローラ１０１に与えるものであってもよい。
【０１２７】
また、上述実施の形態における画像信号Ｖｂの解像度、ＰＤＰ１０９に表示される画像の移動範囲は一例であって、この発明はこれに限定されるものではない。また、上述実施の形態においては、表示素子がＰＤＰ１０９であるものを示したが、この発明は、焼き付きが生じるその他の表示素子、例えばＬＣＤ(Liquid Crystal Display)を使用する画像表示装置等にも同様に適用できることは勿論である。
【０１２８】
また、上述実施の形態としては、ＰＣ入力としての画像信号ＶPCがＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信号である例を示しており、画素数変換部１０６で、この画像信号ＶPCがこれとは異なる画素数の画像信号Ｖｂに変換されるものを示した。
【０１２９】
しかし、ＰＤＰ１０９の解像度と合っている画像信号ＶPCが画素数変換部１０６に画像信号Ｖａとして入力される場合も考えられる。その場合には、画素数変換部１０６で画素数を増減する必要はなく、この画素数変換部１０６より出力される画像信号Ｖｂの画素数は入力される画像信号Ｖａと同じものとされる。
【０１３０】
この場合、ＰＤＰ１０９には、いわゆるリアル表示が行われることとなる。このようにリアル表示が行われる場合に、上述したように焼き付き防止処理の制御で画素数変換部１０６における各補間位置の位置を基準位相（０度）から変化させるものとすると、画像にボケ等の劣化が発生することになる。
【０１３１】
そこで、画素数変換部１０６より出力される画像信号Ｖｂの画素数が入力される画像信号Ｖａと同じものとされ、ＰＤＰ１０９にリアル表示が行われる場合には、焼き付き防止処理の制御として画素数変換部１０６における各補間位置の位相を基準位相から変化させるということはせずに、各補間位置の位相を基準位相のままとしてもよい。これにより、画像にボケ等の劣化が発生することを防止できる。
【０１３２】
なおこの場合、画面の焼き付き防止処理の制御は、パネルドライバ１０８により、画素の表示位置を、水平方向および垂直方向に、１画素ずつ順次移動させることのみとなる。
【０１３３】
【発明の効果】
この発明によれば、入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、この補間方向の画素数を変換した出力画像信号を得るものにあって、この出力画像信号による画像を表示素子に表示する際に、この画像の表示位置を、第２の時間毎に、補間方向に、１画素ずつずらすとき、全補間位置の位相を、補間位置間を３６０゜として、第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させるものであり、画面の焼き付きを防止するための画像の移動が視覚的に気になることを軽減できる。
【０１３４】
またこの発明によれば、入力画像信号の補間方向の画素数をｎ、出力画像信号の補間方向の画素数をｍとし、変換比率をｍ／ｎとするとき、この変換比率ｍ／ｎに基づいて、補間位置の位相の変化単位である３６０゜／ＮにおけるＮの値が決定されるものであり、変換比率ｍ／ｎが小さく画像の移動が目につきやすいときには、Ｎの値を大きくして一回の移動における画像の移動距離を小さくでき、画像の移動が目につくことを良好に軽減できる。
【図面の簡単な説明】
【図１】実施の形態としての画像表示装置の構成を示すブロック図である。
【図２】画素数変換部の構成を示すブロック図である。
【図３】補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を説明するための図である。
【図４】水平補間フィルタ（４タップ構成）の構成例を示すブロック図である。
【図５】補間係数ＲＯＭを説明するための図である。
【図６】画素数変換および画像表示を説明するための図である。
【図７】焼き付き防止処理制御の情報発生部の構成を示すブロック図である。
【図８】オービティング制御の情報発生部における水平カウンタ、垂直カウンタのカウント値の推移を示す図である。
【図９】補間位置の位相変化を説明するための図である。
【図１０】補間位置の位相変換を説明するための図である。
【図１１】画像の移動を説明するための図である。
【符号の説明】
１００・・・画像表示装置、１０１・・・システムコントローラ、１０２・・・リモコン信号受信部、１０３，１０４・・・入力端子、１０５・・・切換スイッチ、１０６・・・画素数変換部、１０７・・・入力フォーマット検出部、１０８・・・パネルドライバ、１０９・・・ＰＤＰ、１５０・・・情報発生部、１５１・・・水平カウンタ、１５２・・・垂直カウンタ
Claims (6)
- 入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、該補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、
上記出力画像信号による画像を表示素子に表示する際に、該画像の表示位置を、第２の時間毎に、上記補間方向に、１画素ずつずらすとき、上記画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、上記第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段と
を備えることを特徴とする画像信号処理装置。 - 上記入力画像信号の上記補間方向の画素数をｎ、上記出力画像信号の上記補間方向の画素数をｍとし、上記画素数変換手段における変換比率をｍ／ｎとするとき、
上記補間位相制御手段は、上記変換比率ｍ／ｎに基づき、上記Ｎの値を決定する
ことを特徴とする請求項１に記載の画像信号処理装置。 - 上記入力画像信号のフォーマットを検出する入力フォーマット検出手段と、
上記入力フォーマット検出手段で検出されたフォーマットに基づいて、上記補間位置の情報および上記変化単位の情報を得る情報取得手段とをさらに備える
ことを特徴とする請求項１に記載の画像信号処理装置。 - 上記画素数変換手段が、上記出力画像信号として上記入力画像信号と同じ画素数の画像信号を出力する場合、
上記補間位相制御手段は、上記画素数変換手段における各補間位置の位相を変化させない
ことを特徴とする請求項１に記載の画像信号処理装置。 - 入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、該補間方向の画素数を変換した出力画像信号を得る画素数変換ステップと、
上記出力画像信号による画像を表示素子に表示する際に、該画像の表示位置を、第２の時間毎に、上記補間方向に、１画素ずつずらすとき、上記画素数変換ステップにおける全補間位置の位相を、補間位置間を３６０゜として、上記第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御ステップと
を備えることを特徴とする画像信号処理方法。 - 入力画像信号に基づいて、少なくとも水平または垂直の補間方向における補間位置の画素データを生成し、該補間方向の画素数を変換した出力画像信号を得る画素数変換手段と、
上記画素数変換手段で得られる出力画像信号による画像を表示する表示素子と、
上記表示素子に表示される画像の表示位置を、第２の時間毎に、上記補間方向に、１画素ずつずらす表示位置制御手段と、
上記画素数変換手段における全補間位置の位相を、補間位置間を３６０゜として、上記第２の時間の１／Ｎ（Ｎは２以上の整数）である第１の時間毎に、３６０゜の１／Ｎの変化単位で変化させる補間位相制御手段と
を備えることを特徴とする画像表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042941A JP3685179B2 (ja) | 2003-02-20 | 2003-02-20 | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 |
| PCT/JP2004/001737 WO2004075152A1 (ja) | 2003-02-20 | 2004-02-17 | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 |
| CNB2004800098663A CN100511346C (zh) | 2003-02-20 | 2004-02-17 | 处理图像信号的设备和方法以及利用它们的图像显示设备 |
| KR1020057015368A KR101015687B1 (ko) | 2003-02-20 | 2004-02-17 | 화상 신호의 처리 장치 및 처리 방법, 및 그것을 이용한화상 표시 장치 |
| US10/546,014 US7432931B2 (en) | 2003-02-20 | 2004-02-17 | Apparatus and method for processing image signal and image display apparatus utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042941A JP3685179B2 (ja) | 2003-02-20 | 2003-02-20 | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004264366A JP2004264366A (ja) | 2004-09-24 |
| JP3685179B2 true JP3685179B2 (ja) | 2005-08-17 |
Family
ID=32905381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042941A Expired - Fee Related JP3685179B2 (ja) | 2003-02-20 | 2003-02-20 | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7432931B2 (ja) |
| JP (1) | JP3685179B2 (ja) |
| KR (1) | KR101015687B1 (ja) |
| CN (1) | CN100511346C (ja) |
| WO (1) | WO2004075152A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719114B1 (ko) | 2005-07-19 | 2007-05-17 | 삼성전자주식회사 | 픽셀 위치를 이동시키는 디스플레이 장치 및 그 방법 |
| US20070096767A1 (en) * | 2005-10-28 | 2007-05-03 | Chang-Hung Tsai | Method of preventing display panel from burn-in defect |
| JP2007147794A (ja) * | 2005-11-25 | 2007-06-14 | Sony Corp | 画像表示装置、画像表示方法、画像表示方法のプログラム及び画像表示方法のプログラムを記録した記録媒体 |
| US8194189B2 (en) * | 2006-01-06 | 2012-06-05 | Thomson Licensing | Method and device for protecting displays from burn-in effect |
| US8594462B2 (en) * | 2008-03-10 | 2013-11-26 | Fujitsu Mobile Communications Limited | Information processing apparatus |
| CN101620834B (zh) * | 2008-07-04 | 2011-11-16 | 伟联科技股份有限公司 | 薄膜晶体管液晶显示器防烙印保护方法 |
| US20100253612A1 (en) * | 2009-04-07 | 2010-10-07 | Sony Corporation | Dynamically established backlight for energy conservation in lcd |
| JP5185202B2 (ja) | 2009-06-03 | 2013-04-17 | キヤノン株式会社 | 画像処理装置及び画像処理装置の制御方法 |
| CN101938658B (zh) * | 2009-07-02 | 2014-01-01 | 承景科技股份有限公司 | 画面速率转换的装置及方法 |
| CN101827259B (zh) * | 2010-04-07 | 2012-12-19 | 深圳市创维群欣安防科技有限公司 | 一种显示屏防烁伤方法、装置、监视器及系统 |
| JP2013016908A (ja) * | 2011-06-30 | 2013-01-24 | Rohm Co Ltd | 正弦波発生装置、デジタル信号プロセッサ、および音声出力装置 |
| JP2015158524A (ja) * | 2012-06-12 | 2015-09-03 | パナソニック株式会社 | 画像表示装置の駆動方法、画像表示装置および画像表示システム |
| US9654693B2 (en) * | 2014-10-29 | 2017-05-16 | Gvbb Holdings S.A.R.L. | Degradation control of display pixels for a high definition display |
| DE102016002452B4 (de) * | 2016-02-29 | 2022-01-20 | e.solutions GmbH | Technik zum Verschieben einer Pixelgrafik auf einer Anzeigeeinheit sowie Kraftfahrzeug mit einem System umfassend eine Steuervorrichtung zum Durchführen der Technik und eine Anzeigeeinheit |
| US10657873B2 (en) | 2017-01-12 | 2020-05-19 | Synaptics Japan Gk | System and method for subpixel rendering and display driver |
| TWI811416B (zh) * | 2019-07-31 | 2023-08-11 | 友達光電股份有限公司 | 近眼顯示裝置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03231796A (ja) | 1990-02-07 | 1991-10-15 | Sharp Corp | 液晶表示装置 |
| JPH04116691A (ja) | 1990-09-07 | 1992-04-17 | Video Tron Kk | 電子ロールオペーク装置 |
| JPH0723290A (ja) | 1993-06-30 | 1995-01-24 | Nippon Hoso Kyokai <Nhk> | スクロール装置 |
| JP3454292B2 (ja) * | 1995-03-09 | 2003-10-06 | 株式会社富士通ゼネラル | 表示器の焼付防止回路 |
| JPH10233942A (ja) | 1997-02-19 | 1998-09-02 | Sony Corp | 画像表示制御装置および方法 |
| US6563862B1 (en) * | 1998-10-21 | 2003-05-13 | Thomson Licensing Sa | Digital variable symbol rate modulation |
| JP3756014B2 (ja) | 1999-05-26 | 2006-03-15 | パイオニア株式会社 | 画像表示制御装置及び画像表示制御方法並びにその制御プログラムを記録した記録媒体 |
| JP3582426B2 (ja) | 1999-11-05 | 2004-10-27 | 日本電気株式会社 | 座標生成方法及び座標生成回路 |
| US20010035874A1 (en) | 2000-04-27 | 2001-11-01 | Pelco | Method for prolonging CRT screen life by reduced phosphor burning |
| JP4144159B2 (ja) | 2000-05-24 | 2008-09-03 | ソニー株式会社 | 画像処理装置および方法、並びに記録媒体 |
| JP2002049365A (ja) | 2000-08-02 | 2002-02-15 | Hitachi Ltd | ディスプレイ装置 |
| US6927801B2 (en) * | 2000-11-20 | 2005-08-09 | Victor Company Of Japan, Ltd. | Video signal processing apparatus and video displaying apparatus |
| JP2002197454A (ja) * | 2000-12-27 | 2002-07-12 | Sony Corp | 画像変換装置及び方法 |
| US7161627B2 (en) * | 2001-08-10 | 2007-01-09 | Hitachi Kokusai Electric Inc. | Apparatus and method of registration correction for video signal processor and a television camera having registration correcting function |
-
2003
- 2003-02-20 JP JP2003042941A patent/JP3685179B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-17 KR KR1020057015368A patent/KR101015687B1/ko not_active IP Right Cessation
- 2004-02-17 WO PCT/JP2004/001737 patent/WO2004075152A1/ja active Application Filing
- 2004-02-17 CN CNB2004800098663A patent/CN100511346C/zh not_active Expired - Fee Related
- 2004-02-17 US US10/546,014 patent/US7432931B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004264366A (ja) | 2004-09-24 |
| CN100511346C (zh) | 2009-07-08 |
| KR20050102132A (ko) | 2005-10-25 |
| WO2004075152A1 (ja) | 2004-09-02 |
| US7432931B2 (en) | 2008-10-07 |
| CN1774735A (zh) | 2006-05-17 |
| KR101015687B1 (ko) | 2011-02-22 |
| US20060209054A1 (en) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685179B2 (ja) | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 | |
| US6700560B2 (en) | Liquid crystal display device | |
| EP1950964A1 (en) | Image display device and method | |
| CN101213834B (zh) | 在视频显示模式之间切换的设备 | |
| US8280190B2 (en) | Image display device, image processing circuit, and image processing method | |
| WO2006100906A1 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
| US7106380B2 (en) | Frame rate multiplier for liquid crystal display | |
| US6967687B1 (en) | Display control apparatus and method | |
| KR101129060B1 (ko) | 표시장치, 표시방법, 프로그램 및 기록매체 | |
| JP2005043720A (ja) | 画像信号の処理装置および処理方法、並びにそれを利用した画像表示装置 | |
| JPH096287A (ja) | 表示装置の駆動方法 | |
| JPH05113767A (ja) | 多階調表示装置 | |
| JP2000069432A (ja) | 走査線変換装置 | |
| JP2006030352A (ja) | 液晶表示装置 | |
| KR100255987B1 (ko) | 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로 | |
| JP4392531B2 (ja) | 画像信号の処理装置および処理方法並びに画像表示装置 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JP4019636B2 (ja) | 表示装置および表示方法 | |
| TWI324885B (ja) | ||
| JPH09247575A (ja) | 走査線変換装置 | |
| JP4535090B2 (ja) | 表示装置および表示方法 | |
| JPH08190083A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3006750B2 (ja) | ディスプレイ装置 | |
| JPH07225565A (ja) | ドットマトリクス表示装置 | |
| EP0845901A2 (en) | Image display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |