JP3683644B2 - Video signal converter - Google Patents

Video signal converter Download PDF

Info

Publication number
JP3683644B2
JP3683644B2 JP11843296A JP11843296A JP3683644B2 JP 3683644 B2 JP3683644 B2 JP 3683644B2 JP 11843296 A JP11843296 A JP 11843296A JP 11843296 A JP11843296 A JP 11843296A JP 3683644 B2 JP3683644 B2 JP 3683644B2
Authority
JP
Japan
Prior art keywords
video signal
video
signal
composite
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11843296A
Other languages
Japanese (ja)
Other versions
JPH09284781A (en
Inventor
伸介 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buffalo Inc
Original Assignee
Buffalo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buffalo Inc filed Critical Buffalo Inc
Priority to JP11843296A priority Critical patent/JP3683644B2/en
Publication of JPH09284781A publication Critical patent/JPH09284781A/en
Application granted granted Critical
Publication of JP3683644B2 publication Critical patent/JP3683644B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、コンピュータから出力される非コンポジット形式の映像信号を変換して出力する映像信号変換装置に関する。
【0002】
【従来の技術】
従来、この種の映像信号変換装置としては、コンピュータからRGBの形式で出力される映像信号をコンポジット信号に変換し、通常のテレビ受像器で受信可能にするものが知られている。テレビ受像器は、小型のものから大型のものまで、広く普及しているので、コンピュータのモニタ画面に表示される映像を、多数にコンピュータ画面を見せようとする場合(プレゼンテーションや教育などの場合)には、こうした映像信号変換装置は有用である。また、一旦コンポジット信号に変換してしまえば、通常のビデオ信号として扱うことができるので、VTRに記録したりビデオプリンタで印刷したりすることも容易である。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の映像信号変換装置では、コンピュータから出力される非コンポジット信号をコンポジット信号に変換するに過ぎないので、如何に大型テレビが普及しているとはいえ、数十インチまでであり、これを越えるように大きな映像を表示することは依然困難であるという問題があった。また、映像の一部を他の映像に置き換えるなどの操作は、専用のミキサーが必要となるなど、困難であった。
【0004】
本発明は、上記問題点を解決するためになされ、コンピュータから非コンポジット信号で出力される映像信号を、コンポジット信号に変換すると共に、容易に大型画面を構成したり、映像の一部を容易に変更した可能な映像信号変換装置を実現することを目的としてなされた。
【0005】
【課題を解決するための手段およびその作用・効果】
かかる目的を達成するために、本発明の映像信号変換装置は、次の手段を採った。即ち、本発明の映像信号変換装置は、
コンピュータから出力される非コンポジット形式の映像信号を入力する入力手段と、
該入力した映像信号を一時的に記憶する記憶手段と、
記憶した映像信号を読み出して、映像を構成する画面をn×n(nは2以上の整数)に分割した画像の信号として各々取り出すと共に、コンポジット信号に変換して出力する変換出力手段と
前記変換出力手段からのコンポジット信号を入力し、他のコンポジット信号との間で入れ替えを行なう切換手段と
を備え、該切換手段からの出力を、それぞれテレビ受像機に接続したことをその要旨とする。
【0006】
この映像信号変換装置は、コンピュータから非コンポジット形式で出力される映像信号を入力手段により入力し、これを記憶手段に一時的に記憶する。記憶手段を一画面分の映像を記憶する容量を有することも差し支えないが、一走査線に対応したラインバッファ程度の容量を有するものであっても構成することができる。この記憶された映像信号を読み出して、変換出力手段が、映像を構成する画面をn×nに分割した画像の信号として各々取り出すと共に、これらをコンポジット信号に変換して出力する。即ち、この映像信号変換装置からのコンポジット信号の出力は、画像をn×nに分割した画面毎になされることになる。したがって、このコンポジット信号をn×n台のテレビ受像機に入力すれば、それだけで、直ちにテレビ受像機n×nのマルチビジョンが構成される。しかも、映像信号の切換手段を設けているので、このうちの一ないし複数の画像を入れ替えることができる。また、他の映像信号を一部のテレビ受像機に出力してその映像を表示させたりすることも可能である
【0007】
【発明の他の態様】
本発明の他の態様としては、例えば変換出力手段が行なう画像の分割数n×nを設定可能な設定手段を設け、その設定に応じて、2×2や3×3など、画面の分割数を変更可能にする構成など、種々の構成を考えることができる。また、非コンポジット形式の映像信号としては、RGB信号のほか、CYM形式の信号などがある。
【0008】
【発明の実施の形態】
次に、本発明に係る映像信号変換装置の実施の形態を実施例を挙げて説明する。図1は、本発明の一実施例としての映像信号変換装置10とコンピュータ20およびテレビ受像機TVmnとの接続関係を示す説明図、図2はこの映像信号変換装置10の概略構成図である。図1に示すように、コンピュータ20からのそのモニタ22に表示されているのと同じ映像がRGB形式で映像出力コネクタCN1に出力されており、映像信号変換装置10は、この信号をケーブル24を介して受け取り、実施例では、3×3=9台のテレビ受像機TV11ないしTV33にコンポジット信号として出力する。このために、映像信号変換装置10には、ケーブル24が接続される入力コネクタCN2のほか、出力用のピンコネクタ11ないし19が設けられている。
【0009】
このピンコネクタ11ないし19には、ビデオケーブルが接続され、各テレビ受像機TV11ないし33に、コンポジット形式のビデオ信号を出力する。したがって、1台の映像信号変換装置10で9台までのテレビ受像機に映像を表示することができる。
【0010】
映像信号変換装置10は、図2に示すように、アナログRGB形式の映像信号を入力し画素毎にディジタル信号として出力するRGB信号入力回路50を備える。このRGB信号入力回路50は、入力したアナログRGB信号をその水平同期信号HSおよび垂直同期信号VSに基づいて所定のサンプリングタイムでサンプリングし、フレームメモリ52に展開するPLL回路である。
【0011】
映像信号変換装置10には、このほか、RGB信号入力回路におけるサンプリングタイムの設定や必要に応じてフレームメモリ52との間でデータのやり取りを行なうためのCPU54や、プログラムなどを記憶したROM55、ワークメモリであるRAM56なども設けられているが、RGB信号のサンプリングとフレームメモリ52への転送は、RGB信号入力回路50により行なわれる。サンプリングクロックCLK1は、RGB形式の映像信号の一水平同期信号期間中に含まれるデータの数により定まる。RGB信号入力回路50は、そのサンプリングクロックCLK1を、フレームメモリ52の一走査分のデータ数に対応した周波数にロックしており、各走査線ごとに同じ数の画素分のデータを切り出し、フレームメモリ52に転送する。フレームメモリ52は、デュアルポートメモリであり、RGB信号入力回路50から出力されるパラレルデータを、所定のアドレスから順次サイクリックに書き込む書込回路58を備える。また、映像信号変換装置10には、これらの各回路を接続するバス59、フレームメモリ52の分割された領域毎にデータを読み出すと共にコンポジット信号に変換する9個の読出変換回路61ないし69、読出変換回路61ないし69をコントロールするCRTC70が備えられている。なお、RGB信号入力回路50のサンプリングクロックCLK1と、読出変換回路61ないし69およびCRTC70の動作用クロックCLK3は、完全に非同期である。
【0012】
デュアルポートメモリであるフレームメモリ52に対しては、RGB信号入力回路50側からの書込回路58を介したデータの書き込みとは独立に、読出変換回路61ないし69によるデータの読み出しが可能である。この際、映像信号は、RGB信号入力回路50のクロックCLK1によってサンプリングされており、サンプリングされたデータは、フレームメモリ52の所定のアドレスから順次書き込まれている。こうして書き込まれた画像データを、読出変換回路61ないし69は、シリアルに読み出し、これをコンポジット信号に変換してゆく。読出変換回路61ないし69は、CRTC70によりその動作が設定されており、テレビ受信機TVmnが必要としているフォーマットに合わせて、データを読み出している。
【0013】
かかる画像データの読み出しを行なう読出変換回路61ないし69について更に説明する。読出変換回路61ないし69は、CRTC70による制御の下、その読出動作を予めプログラミング可能である。CRTC70から、読出変換回路61ないし69の内部のレジスタに所定のアドレスを書き込むと、読出変換回路61ないし69は、書き込まれたアドレス範囲のデータを繰り返し読み出す。読出変換回路61は、3×3に分割した画面の左上隅の画像P11を、読出変換回路62は中央上の画像P12を、読出変換回路63は右上隅の画像P13を、・・・・・、読出変換回路69は右下隅の画像P33を、それぞれ読み出す。しかも、各読出変換回路61ないし69は、インターレス方式で読み出しを行なうことができる。
【0014】
この様子を模式的に示したのが、図3である。コンピュータ20から水平方向1120×垂直方向760ドットの映像信号が出力されており、これがそのままフレームメモリ52に書き込まれているとする。この場合、図3に示すように、例えば読出変換回路61は、画面の左上隅の画像P11を読み出すが、その読出用クロックCLK3は、テレビ受信機TV11の映像信号の周波数に同期しており、水平方向373(1120/3)ドット×垂直方向252(760/3)ライン分の映像を再生する。読出変換回路61ないし69は、こうして読み出した映像信号をコンポジット信号に変換し、ピンコネクタ11ないし19から出力する。ピンコネクタ11ないし19から出力されたコンポジット信号は、それぞれテレビ画面一画面分の大きさを有するから、テレビ受信機TV11ないしTV33には、それぞれ画面P11ないしP33の画像が表示されることになり、テレビ受信機TV11ないしTV33を図1に示したように、3×3に構成しておければ、9台のテレビ受信機TV11ないしTV33により、元の映像が構成され、表示されることになる。
【0015】
なお、読出変換回路61ないし69がフレームメモリ52から読み出すデータのアドレス範囲は、読出変換回路61ないし69の内部レジスタに値により変更することができるから、読出変換回路61ないし69にバス59を接続し、内部レジスタの値をCPU54から更新可能とすれば、フレームメモリ52を2×2に分割して出力するといったことも可能となる。なお、コンピュータ20からの映像信号の解像度が低い場合には、CRTC70により各読出変換回路61ないし69に設定する読み出し用のアドレス範囲が狭くなり、結果的に各テレビ受信機TVに再生される映像は粗くなる。
【0016】
以上説明した本実施例によれば、コンピュータ20のモニタ22に表示されている映像を、極めて容易に大画面に表示することができる。民生用に容易に入手可能な39インチ程度のテレビ受信機を用いても、120インチ近い大きさの表示装置を容易に構成することができるのである。このため、コンピュータ20の画面を多人数に対して表示することができ、プレゼンテーションや大規模展示などを、簡易に行なうことができる。
【0017】
以上本発明の一実施例について説明したが、本発明はこの様な実施例になんら限定されるものではなく、本発明の要旨を逸脱しない範囲において種々なる態様で実施し得ることは勿論である。例えば、図4に示すように、映像信号変換装置10とテレビ受信機TV11ないしTV33との間に接続切替器110を置き、コンピュータ20のモニタ22画面の構成を自由に入れ替え可能としても差し支えない。更に、接続切替器110では、3×3の画像の一部を、外部からのビデオ入力(例えばビデオテープレコーダからのビデオ信号)に切り替えることもできる。図4に示した例では、TV11の画像は、ビデオテープレコーダ100から再生されるビデオ映像が常に表示され、本来画面右下隅の画像P33が中央右側のテレビ受信機TV23に表示され、下中央の画像P32が右下隅のテレビ受信機TV33に表示されるなど、いくつかの映像が、22上の位置からはずれて表示される。
【0018】
かかる構成よれば、コンピュータ20のモニタ画面を、複数のテレビ受信機に表示するに当たり、その映像の表示位置をテレビ受信機の画面を単位として自由に構成することができる。また、外部の映像をその一部に取り込むことも容易である。従って、マルチスクリーンの表示の自由度を高めることができる。
【0019】
この接続切替器110をコンピュータ20によって制御可能とし、表示する映像に合わせて、接続を自由に切り替え、映像表示の効果を高める用い方も好適である。図4では、接続の切換は、一対一として示したが、一対多の接続を許すものとすれば、表示する映像に合わせて総てのテレビ受信機に同一の映像を表示したり、いくつかのテレビ受信機に同じ映像を表示すると言った用い方も可能となる。この実施例では、接続切替器110は、映像信号変換装置10と別体の構成であるとして説明したが、接続切替器110を映像信号変換装置10に内蔵した構成も好適である。この場合には、CPU54から接続の切換を制御することが容易となる。
【0020】
更に、上記実施例では、フレームメモリ52はデュアルポートメモリとし、画像の読み出しは読出変換回路61ないし69により行なうものとしたが、読出範囲等が固定であれば、ディスクリートな回路構成によっても容易に実現することもできる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す概略構成図である。
【図2】映像信号変換装置10の内部構成を示すブロック図である。
【図3】映像変換の様子を示す模式図である。
【図4】実施の他の形態を示す説明図である。
【符号の説明】
10…映像信号変換装置
11ないし19…ピンコネクタ
20…コンピュータ
22…モニタ
24…ケーブル
50…RGB信号入力回路
52…フレームメモリ
54…CPU
55…ROM
56…RAM
58…書込回路
59…バス
61ないし69…読出変換回路
70…CRTC
71…発振器
CN1…映像出力コネクタ
CN2…入力コネクタ
TVmn…テレビ受信機
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal conversion apparatus that converts a non-composite video signal output from a computer and outputs the converted video signal.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as this type of video signal conversion device, a device that converts a video signal output from a computer in the RGB format into a composite signal so that it can be received by an ordinary television receiver is known. Television receivers are widespread from small to large, so if you want to show a large number of computer screens displayed on a computer monitor screen (for presentations, education, etc.) In addition, such a video signal converter is useful. Also, once converted to a composite signal, it can be handled as a normal video signal, so it can be easily recorded on a VTR or printed by a video printer.
[0003]
[Problems to be solved by the invention]
However, the conventional video signal converter only converts the non-composite signal output from the computer into a composite signal. However, even though a large-sized television is popular, it is up to several tens of inches. There is a problem that it is still difficult to display a large image exceeding the above. Also, operations such as replacing a part of the video with another video are difficult because a dedicated mixer is required.
[0004]
The present invention has been made to solve the above-described problems, and converts a video signal output as a non-composite signal from a computer into a composite signal, and easily configures a large screen or part of a video easily. It was made for the purpose of realizing a modified video signal converter.
[0005]
[Means for solving the problems and their functions and effects]
In order to achieve this object, the video signal converter of the present invention employs the following means. That is, the video signal converter of the present invention is
Input means for inputting a non-composite video signal output from a computer;
Storage means for temporarily storing the input video signal;
Conversion output means for reading out the stored video signal, taking out each of the screens constituting the video as an image signal divided into n × n (n is an integer of 2 or more) , and converting it into a composite signal ;
Switching means for inputting a composite signal from the conversion output means and switching between the composite signal and other composite signals;
And the output from the switching means is connected to the television receiver, respectively .
[0006]
This video signal conversion apparatus inputs a video signal output from a computer in a non-composite format by an input means, and temporarily stores it in a storage means. The storage means may have a capacity for storing video for one screen, but may be configured even with a capacity of a line buffer corresponding to one scanning line. The stored video signal is read out, and the conversion output means extracts each of the screens constituting the video as image signals obtained by dividing the screen into n × n, and converts them into composite signals for output. That is, the output of the composite signal from the video signal conversion device is performed for each screen obtained by dividing the image into n × n. Therefore, if this composite signal is input to n × n television receivers, a multi-vision of the television receiver n × n is immediately configured. Moreover, since there is provided a switching means of the video signal, it is possible that can interchanged one or a plurality of images of this. It is also possible to display other video signals by outputting them to some television receivers.
[0007]
Other aspects of the invention
As another aspect of the present invention, for example, setting means capable of setting the number n × n of image divisions performed by the conversion output means is provided, and the number of screen divisions such as 2 × 2 and 3 × 3 according to the setting. Various configurations can be considered, such as a configuration that makes it possible to change. The non-composite format video signal includes a CYM format signal in addition to an RGB signal.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the video signal conversion apparatus according to the present invention will be described with reference to examples. FIG. 1 is an explanatory diagram showing a connection relationship between a video signal conversion apparatus 10 as one embodiment of the present invention, a computer 20 and a television receiver TVmn, and FIG. 2 is a schematic configuration diagram of the video signal conversion apparatus 10. As shown in FIG. 1, the same video image displayed on the monitor 22 from the computer 20 is output to the video output connector CN1 in the RGB format, and the video signal converter 10 transmits this signal to the cable 24. In the embodiment, it is output as a composite signal to 3 × 3 = 9 television receivers TV11 to TV33. For this purpose, the video signal converter 10 is provided with output pin connectors 11 to 19 in addition to the input connector CN2 to which the cable 24 is connected.
[0009]
A video cable is connected to the pin connectors 11 to 19, and composite video signals are output to the television receivers TV11 to TV33. Accordingly, a single video signal converter 10 can display video on up to nine television receivers.
[0010]
As shown in FIG. 2, the video signal converter 10 includes an RGB signal input circuit 50 that inputs an analog RGB format video signal and outputs it as a digital signal for each pixel. The RGB signal input circuit 50 is a PLL circuit that samples an input analog RGB signal at a predetermined sampling time based on the horizontal synchronization signal HS and the vertical synchronization signal VS and develops the sampled signal in the frame memory 52.
[0011]
In addition, the video signal converter 10 includes a CPU 54 for setting sampling times in the RGB signal input circuit and exchanging data with the frame memory 52 as necessary, a ROM 55 storing a program, a work, and the like. A RAM 56, which is a memory, is also provided, but the RGB signal sampling and transfer to the frame memory 52 are performed by the RGB signal input circuit 50. The sampling clock CLK1 is determined by the number of data included in one horizontal synchronizing signal period of the RGB format video signal. The RGB signal input circuit 50 locks the sampling clock CLK1 to a frequency corresponding to the number of data for one scan of the frame memory 52, cuts out data for the same number of pixels for each scan line, 52. The frame memory 52 is a dual port memory, and includes a writing circuit 58 that sequentially writes the parallel data output from the RGB signal input circuit 50 sequentially from a predetermined address. The video signal converter 10 includes a bus 59 for connecting these circuits, nine readout conversion circuits 61 to 69 for reading out data for each divided area of the frame memory 52 and converting the data into composite signals, and readout. A CRTC 70 for controlling the conversion circuits 61 to 69 is provided. The sampling clock CLK1 of the RGB signal input circuit 50 and the operation clock CLK3 of the read conversion circuits 61 to 69 and the CRTC 70 are completely asynchronous.
[0012]
In the frame memory 52 which is a dual port memory, data can be read out by the read conversion circuits 61 to 69 independently of data writing from the RGB signal input circuit 50 via the writing circuit 58. . At this time, the video signal is sampled by the clock CLK1 of the RGB signal input circuit 50, and the sampled data is sequentially written from a predetermined address of the frame memory 52. The read conversion circuits 61 to 69 read the image data written in this way serially and convert it into a composite signal. The operations of the read conversion circuits 61 to 69 are set by the CRTC 70, and read data in accordance with the format required by the television receiver TVmn.
[0013]
The read conversion circuits 61 to 69 for reading such image data will be further described. Read conversion circuits 61 to 69 can be programmed in advance under the control of CRTC 70. When a predetermined address is written from the CRTC 70 to the registers in the read conversion circuits 61 to 69, the read conversion circuits 61 to 69 repeatedly read data in the written address range. The read conversion circuit 61 is an image P11 at the upper left corner of the screen divided into 3 × 3, the read conversion circuit 62 is the image P12 at the center, the read conversion circuit 63 is the image P13 at the upper right corner,. The read conversion circuit 69 reads the image P33 at the lower right corner, respectively. In addition, each of the read conversion circuits 61 to 69 can read out in an interlaced manner.
[0014]
FIG. 3 schematically shows this state. It is assumed that a video signal of horizontal 1120 × vertical 760 dots is output from the computer 20 and is written in the frame memory 52 as it is. In this case, as shown in FIG. 3, for example, the read conversion circuit 61 reads the image P11 in the upper left corner of the screen, but the read clock CLK3 is synchronized with the frequency of the video signal of the television receiver TV11. The video for 373 (1120/3) dots in the horizontal direction × 252 (760/3) lines in the vertical direction is reproduced. The read conversion circuits 61 to 69 convert the video signal read in this way into a composite signal and output it from the pin connectors 11 to 19. Since the composite signals output from the pin connectors 11 to 19 have a size corresponding to one screen of the TV screen, the images of the screens P11 to P33 are displayed on the TV receivers TV11 to TV33, respectively. If the television receivers TV11 to TV33 are configured in 3 × 3 as shown in FIG. 1, the original video is composed and displayed by the nine television receivers TV11 to TV33. .
[0015]
Note that the address range of the data read from the frame memory 52 by the read conversion circuits 61 to 69 can be changed according to the value in the internal register of the read conversion circuits 61 to 69, so that the bus 59 is connected to the read conversion circuits 61 to 69. If the value of the internal register can be updated from the CPU 54, the frame memory 52 can be divided into 2 × 2 and output. When the resolution of the video signal from the computer 20 is low, the read address range set in each of the read conversion circuits 61 to 69 by the CRTC 70 becomes narrow, and as a result, the video reproduced on each television receiver TV. Becomes rough.
[0016]
According to the present embodiment described above, the video displayed on the monitor 22 of the computer 20 can be displayed on the large screen very easily. Even with a television receiver of about 39 inches that is easily available for consumer use, a display device with a size of nearly 120 inches can be easily configured. For this reason, the screen of the computer 20 can be displayed to a large number of people, and presentations and large-scale exhibitions can be easily performed.
[0017]
Although one embodiment of the present invention has been described above, the present invention is not limited to such an embodiment, and can of course be implemented in various modes without departing from the gist of the present invention. . For example, as shown in FIG. 4, a connection switch 110 may be placed between the video signal converter 10 and the television receivers TV11 to TV33, so that the configuration of the monitor 22 screen of the computer 20 can be freely changed. Further, the connection switcher 110 can switch a part of the 3 × 3 image to an external video input (for example, a video signal from a video tape recorder). In the example shown in FIG. 4, the video image reproduced from the video tape recorder 100 is always displayed as the image on the TV 11, and the image P33 at the lower right corner of the screen is originally displayed on the TV receiver TV23 at the center right side. Some images are displayed off the position on 22 such that the image P32 is displayed on the television receiver TV33 in the lower right corner.
[0018]
According to such a configuration, when the monitor screen of the computer 20 is displayed on a plurality of television receivers, the display position of the video can be freely configured with the screen of the television receiver as a unit. It is also easy to capture an external video as a part thereof. Therefore, the degree of freedom of multi-screen display can be increased.
[0019]
It is also preferable to use the connection switcher 110 that can be controlled by the computer 20 and switch the connection freely in accordance with the video to be displayed to enhance the video display effect. In FIG. 4, the connection switching is shown as one-to-one, but if one-to-many connection is allowed, the same video is displayed on all television receivers according to the video to be displayed, It can also be used to display the same image on a television receiver. In this embodiment, the connection switcher 110 is described as having a separate structure from the video signal converter 10, but a configuration in which the connection switcher 110 is built in the video signal converter 10 is also suitable. In this case, it becomes easy to control connection switching from the CPU 54.
[0020]
Further, in the above embodiment, the frame memory 52 is a dual port memory, and the image reading is performed by the read conversion circuits 61 to 69. However, if the read range is fixed, it can be easily achieved by a discrete circuit configuration. It can also be realized.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention.
FIG. 2 is a block diagram showing an internal configuration of the video signal conversion apparatus 10;
FIG. 3 is a schematic diagram showing a state of video conversion.
FIG. 4 is an explanatory diagram showing another embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Video signal converter 11 thru | or 19 ... Pin connector 20 ... Computer 22 ... Monitor 24 ... Cable 50 ... RGB signal input circuit 52 ... Frame memory 54 ... CPU
55 ... ROM
56 ... RAM
58 ... Write circuit 59 ... Bus 61 to 69 ... Read conversion circuit 70 ... CRTC
71 ... Oscillator CN1 ... Video output connector CN2 ... Input connector TVmn ... Television receiver

Claims (2)

コンピュータから出力される非コンポジット形式の映像信号を入力する入力手段と、
該入力した映像信号を一時的に記憶する記憶手段と、
記憶した映像信号を読み出して、映像を構成する画面をn×n(nは2以上の整数)に分割した画像の信号として各々取り出すと共に、コンポジット信号に変換して出力する変換出力手段と
前記変換出力手段からのコンポジット信号を入力し、他のコンポジット信号との間で入れ替えを行なう切換手段と
を備え、該切換手段からの出力を、それぞれテレビ受像機に接続した映像信号変換装置。
Input means for inputting a non-composite video signal output from a computer;
Storage means for temporarily storing the input video signal;
Conversion output means for reading out the stored video signal, taking out each of the screens constituting the video as an image signal divided into n × n (n is an integer of 2 or more) , and converting it into a composite signal ;
Switching means for inputting a composite signal from the conversion output means and switching between the composite signal and other composite signals;
And a video signal converter in which outputs from the switching means are respectively connected to a television receiver .
請求項1記載の映像信号変換装置であって、
前記切換手段は、前記コンポジット信号の一つとして、外部からのビデオ信号を入力可能であり、前記テレビ受像機の一つに、当該ビデオ信号に基づく映像を表示し、他のテレビ受像機には、前記変換出力手段から出力された複数のコンポジット信号であって前記切換手段により入れ替えられた信号を表示する
映像信号変換装置。
The video signal converter according to claim 1,
The switching means can input an external video signal as one of the composite signals, displays an image based on the video signal on one of the television receivers, and displays on another television receiver. , Displaying a plurality of composite signals output from the conversion output means and replaced by the switching means
Video signal converter.
JP11843296A 1996-04-15 1996-04-15 Video signal converter Expired - Lifetime JP3683644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11843296A JP3683644B2 (en) 1996-04-15 1996-04-15 Video signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11843296A JP3683644B2 (en) 1996-04-15 1996-04-15 Video signal converter

Publications (2)

Publication Number Publication Date
JPH09284781A JPH09284781A (en) 1997-10-31
JP3683644B2 true JP3683644B2 (en) 2005-08-17

Family

ID=14736504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11843296A Expired - Lifetime JP3683644B2 (en) 1996-04-15 1996-04-15 Video signal converter

Country Status (1)

Country Link
JP (1) JP3683644B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465173B1 (en) 2002-11-18 2005-01-13 삼성전자주식회사 Image displayer with separating screen function

Also Published As

Publication number Publication date
JPH09284781A (en) 1997-10-31

Similar Documents

Publication Publication Date Title
KR0148015B1 (en) Pip television system
JP2650186B2 (en) Still image video signal processing device
JPS63116577A (en) Video signal processor
US20030112248A1 (en) VGA quad device and apparatuses including same
JPS62142476A (en) Television receiver
JP3683644B2 (en) Video signal converter
JP2637821B2 (en) Superimpose device
JPS61193580A (en) Two-screen television receiver
JPS62208766A (en) Video synthesizer
JPS6221380A (en) Two-screen television receiver
JP2918049B2 (en) Storage method for picture-in-picture
JP4212212B2 (en) Image signal processing device
JPS60264176A (en) Picture storage device
JP3122996B2 (en) Video / still image display device
JP2737557B2 (en) Dual screen television receiver and dual screen processing circuit
JP3564714B2 (en) Video recording and playback device
JPH05173530A (en) Multiinput video signal display device
KR0143167B1 (en) Pip display circuit of wide screen television receiver
JP2596042B2 (en) Solid-state imaging device
JPH03106213A (en) Channel search device in television receiver
JPH05173525A (en) Device for displaying two input video signal
JPS6047792B2 (en) 2-screen color television receiver
JPH11331826A (en) Multiscreen display device
JPH066711A (en) High-vision device
JPH05300446A (en) Master/slave picture display circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term