JPS60264176A - Picture storage device - Google Patents

Picture storage device

Info

Publication number
JPS60264176A
JPS60264176A JP59120421A JP12042184A JPS60264176A JP S60264176 A JPS60264176 A JP S60264176A JP 59120421 A JP59120421 A JP 59120421A JP 12042184 A JP12042184 A JP 12042184A JP S60264176 A JPS60264176 A JP S60264176A
Authority
JP
Japan
Prior art keywords
field
memory
frame
synchronization signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59120421A
Other languages
Japanese (ja)
Inventor
Hisaaki Azumaguchi
東口 壽明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59120421A priority Critical patent/JPS60264176A/en
Publication of JPS60264176A publication Critical patent/JPS60264176A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To increase imaginarily the resolution and to utilize the titled device even for broadcast by applying field/frame changeover as required to a data read from a memory storing only picture information for one field's share and an added synchronizing signal, and replacing them. CONSTITUTION:A memory controller 3 controls the operation of a memory and a synchronizing signal generator 4 in the field repetition or the operation of the memory and the synchronizing signal generator 4 at frame read by using a signal inputted from a field/frame changeover input terminal 102. That is, a detector 10 is controlled so that a vertical period counter 8 is counted up to 0-261 at field and the vertical period counter is counted to 0-261 in the 1st field, and to 0-262 in the 2nd field in frame, and field reproduction or pseudo frame reproduction is attaind by adding the output of a counter group to a 1-field memory 2 and the synchronizing signal generator 4.

Description

【発明の詳細な説明】 「産業上の利用分針」 本発明は画像メモリーより読み出されたテレビジ冒ン信
号の同期信号をすげ替える画像蓄積装置に関する。
DETAILED DESCRIPTION OF THE INVENTION "Minute Hand for Industrial Use" The present invention relates to an image storage device that replaces the synchronization signal of a television signal read out from an image memory.

「従来の技術」 従来、テレビジ1ン信号を蓄積する画像蓄積装置は、1
フイールド又は、1フレームの画像メモ+7−1−SL
、7J二、ッ、2゜オイ、や、ケラ。
"Prior Art" Conventionally, an image storage device that stores one television signal has one
Field or 1 frame image memo + 7-1-SL
, 7J 2, 2゜Oi, kerah.

会議等に利用される静止画像伝送装置に利用されている
。フレームシンクロナイザ−等放送局等で利用される画
像蓄積装置からの信号は、NTSC。
It is used in still image transmission devices used in conferences, etc. Signals from image storage devices such as frame synchronizers used in broadcasting stations are NTSC.

P’A L等規格化されているため、同期信号としては
、フレーム同期信号(1フレーム、525ライ/)が用
いられる。一方静止画像伝送装置は通常テレビジョン信
号の1フイールドをメモリーに書き込み、書き込まれた
データを狭帯域伝送路を通して、遠隔地に伝送するため
に用いられ、その映像出力信号は、1フイールドの静止
画像である。静止画像の場合、この□信号をフレーム同
期信号を用い第3図の第12インと第264ラインとを
同じ画像で出力する様にすると、フィールド間のフリッ
カ−が目立つという欠点があシ、フィールド再生の同期
信号を用いていた。すなわち1フイールド262ライン
のノンインターレース再生を行なうことによシ、フリッ
カ−が目立たない様にすると共に、色位相の連続性を保
持する再生を行なりでいた。しかしながら、静止画像伝
送装置のテレビ出力信号を業務用VTRに記録したシ、
放送局等で使用する場合には同期信号はフレーム同期信
号でなければならない。またフィールド再生では解像度
が不足する等の欠点があった。
Since it is standardized as P'AL, a frame synchronization signal (1 frame, 525 rai/) is used as the synchronization signal. On the other hand, a still image transmission device is usually used to write one field of a television signal into a memory and transmit the written data to a remote location via a narrowband transmission line.The video output signal is a still image of one field. It is. In the case of a still image, if this □ signal is used as a frame synchronization signal and the 12th and 264th lines in Figure 3 are output as the same image, there is a drawback that flicker between fields becomes noticeable. A playback synchronization signal was used. That is, by performing non-interlaced reproduction of 262 lines per field, it was possible to make flicker less noticeable and to maintain continuity of color phase. However, when the TV output signal of a still image transmission device is recorded on a professional VTR,
When used in broadcasting stations, etc., the synchronization signal must be a frame synchronization signal. Furthermore, field playback had drawbacks such as insufficient resolution.

[発明が解決しようとする問題点」 本発明の目的は上記の点に鑑みてなされたものであシ、
樅似的に解像度を上げると共に、放送用としても使用す
ることができる画像蓄積装置を提供することにある。
[Problems to be solved by the invention] The purpose of the present invention has been made in view of the above points.
It is an object of the present invention to provide an image storage device that can improve resolution in a similar manner and can also be used for broadcasting.

「問題点を解決するための手段」 本発明によれば、1フイールドの画像メモリを持ち、こ
の内容を繰シ返し読み出すとともに、同期信号としてフ
ィールド繰シ返し同期信号又はフレーム同期信号のいず
れかを選択できる画像蓄積装置が得られる。
"Means for Solving Problems" According to the present invention, a one-field image memory is provided, the contents of which are repeatedly read out, and either a field repetition synchronization signal or a frame synchronization signal is transmitted as a synchronization signal. A selectable image storage device is obtained.

「実施例」 次に本発明を、実施例を示した図面を参照して詳細に説
明してゆく、第1図は本発明の一実施例であシ、テレビ
ジ=I/映像信号入力端子101゜入力された映像信号
を標本化し、デジタル信号に変換するA/D変換器1.
1フィールド分の画像を蓄積する1フィールドメモリ2
.メモリーの書き込み、読み出しを制御すると共に、メ
モリーのアドレッシングを行なうメモリー制御器3.こ
のメモリー制御器3をフィールドで動作させるか(1フ
イールド262ライン繰返シ)、フレームで動作させる
か(1フレーム525ライン)を制御するフィールド/
フレーム切夛替え入力端子102、同期信号発生器4.
同期信号をすげ替えるだめの信号切り替え器5.デジタ
ル信号をアナログ信号に変換するため”aD/A変換器
6.及びテレビジ目ン映像信号出力端子103よす構成
されている。
"Embodiment" Next, the present invention will be explained in detail with reference to the drawings showing the embodiment. FIG.゜An A/D converter that samples the input video signal and converts it into a digital signal 1.
1 field memory 2 that stores images for 1 field
.. 3. A memory controller that controls memory writing and reading and also performs memory addressing. A field /
Frame switching input terminal 102, synchronization signal generator 4.
A signal switcher that allows you to quickly change the synchronization signal 5. In order to convert a digital signal into an analog signal, an aD/A converter 6 and a television video signal output terminal 103 are constructed.

次に動作について説明する。テレビジョン映像入力端子
101より入力された映倫信号は、A/D変換幸1で標
本化され、1フイールドメモリー2に供給される。1フ
イールドメモリー2は、メモリー制御器3からの書き込
み命令によりsk/D変換器1から供給される画像情報
の1フィールド分を、メモリー制御器3で指定されるア
ドレスに順番に書き込み蓄積す′る。蓄積された画像情
報は、メモリー制御器からの読み出し命令によシ、アド
レス順に読み出され、伯号切多替え器5に供給される。
Next, the operation will be explained. The video signal input from the television video input terminal 101 is sampled by the A/D converter 1 and supplied to the 1 field memory 2. The 1-field memory 2 sequentially writes and stores one field of image information supplied from the SK/D converter 1 in response to a write command from the memory controller 3 at an address specified by the memory controller 3. . The stored image information is read out in address order according to a read command from the memory controller, and is supplied to the Hakugo switcher 5.

ここで1フイールドメモリー2に蓄積された画像情報は
、新たに書き込まれない限り、同一の情報を保持するた
め、同じ情報を繰返し読み出している。またメモリー制
御器3は、フィールド/7レーム切り替え入力端子10
2より入力される信号によシ、7−イールド繰シ返しで
メモリー及び同期信号発生a4を動作させるか、フレー
ム読み出しでメモリー及び同期信号発生器4を動作させ
るかを制御する。フィールド繰シ返しで動作する場合は
、1フイールド262ラインで繰シ返しメモリーをアク
セスすると共に、同期信号発生器4からの同期信号デー
タとして垂直同期信号が各フィールド共水平同期信号と
同位相となる様に動作する。フレーム読み出しを行なう
場合は、読み出された画像信号が第3図で示す様にフィ
ールド間でインターリーブする様にメモリーから読み出
されると共に、同期信号発生器4からの同期信号データ
として、第1フイールドは、垂直同期信号が、水平同期
信号と同位相となシ、第2フイールドは、垂直同期信号
が水平同期信号と、半水平同期ずれた位相となる様に動
作する。前記1フイールドメモリー2より読み出された
画像データと、同期信号発生器4よシ供給されるデータ
を、同期信号期間及び垂直ブランキング期間は、同期信
号データを画像期間は、メモリーからのデータを出力す
る信号切り替え器5を通ったデータは、D/A変換器6
でアナログ信号に変換され、テレビジ目ン映像信号出力
端子103よシ出力される。
Here, the image information stored in the 1-field memory 2 retains the same information unless new information is written, so the same information is read out repeatedly. The memory controller 3 also has a field/7 frame switching input terminal 10.
The signal input from 2 controls whether the memory and synchronization signal generator a4 is operated by 7-yield repetition or the memory and synchronization signal generator 4 is operated by frame reading. When operating with field repetition, the memory is accessed repeatedly with 262 lines per field, and the vertical synchronization signal as synchronization signal data from the synchronization signal generator 4 is in phase with the horizontal synchronization signal for each field. It works like this. When reading a frame, the read image signal is read out from the memory in such a way that it is interleaved between fields as shown in FIG. , the vertical synchronization signal is in phase with the horizontal synchronization signal, and the second field operates so that the vertical synchronization signal is out of phase with the horizontal synchronization signal by half a horizontal synchronization signal. The image data read out from the field memory 2 and the data supplied from the synchronization signal generator 4 are used during the synchronization signal period and the vertical blanking period, and the data from the memory is used during the image period. The data that has passed through the output signal switcher 5 is sent to the D/A converter 6.
The signal is converted into an analog signal and output from the television screen video signal output terminal 103.

次に、メモリー制御部3としては第2図に示す様に、水
平周期カウンター7゛と、このキャリー出力によシカラ
ントアップする垂直周期カウンター8、この垂直周期カ
ウンターのキャリー出力でカウントアツプする、フィー
ルドカウンタ9と、前記3種のカウンタ一群をフィール
ド(1フイールド262ライン)周期で動作させるか、
フレーム(1フレーム525ライン)周期で動作させる
から制御するデコーダ10とで構成し、フィールド/フ
レーム切シ替え制御信号によシ、デコーダ10を制御し
、フィールドの時は垂直周期カウンタ8が0〜261ま
でカウントアツプし、フレームの時は、第1フイールド
が垂直周期カウンタは0〜261、第2フイールドが0
〜262でカウントする様にデコーダ10を制御し、こ
のカウンタ一群の出力を1フイールドメモリー2及び同
期信号発生器4に加えることによシ、フィールド再生又
は擬似フレーム再生を行なうことができる。
Next, as shown in FIG. 2, the memory control unit 3 includes a horizontal period counter 7', a vertical period counter 8 which increments sicrants by this carry output, and a count-up which counts up by the carry output of this vertical period counter. The field counter 9 and a group of the three types of counters described above are operated in a field (one field 262 lines) period, or
The decoder 10 is operated at a frame (525 lines per frame) cycle, and the decoder 10 is controlled by a field/frame switching control signal. It counts up to 261, and when it is a frame, the first field is the vertical period counter from 0 to 261, and the second field is 0.
By controlling the decoder 10 to count up to 262 and adding the outputs of this group of counters to the 1-field memory 2 and the synchronizing signal generator 4, field playback or pseudo frame playback can be performed.

「発明の効果」 以上説明したごとく、本発明によれば、1フィールド分
の画像情報のみを蓄積するメモリーを持ち、このメモリ
ーに蓄積されたデータを繰シ返し読み出す画像蓄積装置
においても、メモリーよシ読み出すデータと付加する同
期信号を必要に応じフィールド/フレーム切り替えてす
げ替えることによシ、擬似的に解像度を増すことができ
ると共に、放送用としても利用することができる効果を
有する画像蓄積装置を提供できる。
"Effects of the Invention" As explained above, according to the present invention, even in an image storage device that has a memory that stores only one field of image information and repeatedly reads out the data stored in this memory, it is possible to use the memory. An image storage device that can pseudo-increase the resolution by changing the read data and the synchronization signal to be added by switching fields/frames as necessary, and also has the effect of being able to be used for broadcasting. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図におけるメモリー制御部のブロック図、第3図は
標準テレビジョン信号の走査線を示す図。 図で、101・・・・・・テレビジョン映像信号入力端
子、102・・・・・・フィールド/フレーム切シ替え
入力端子、103・・・・・・テレビジョン映像信号出
力端子、1・・・・・・A/D変換器、2・・・・・・
1フイールドメモリー、3・・・・・・メモリー制御器
、4・・・・・・同期信号発生器、5・・・・・・信号
切り替え器、6・・・・・・D/A変換器、7・・・・
・・水平周期カウンタ、8・・・・・・垂直周期カウン
タ、9・・・・・・フィールド周期カウンタ、10・・
・・・・デコーダ。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of a memory control section in FIG. 1, and FIG. 3 is a diagram showing scanning lines of a standard television signal. In the figure, 101... Television video signal input terminal, 102... Field/frame switching input terminal, 103... Television video signal output terminal, 1... ...A/D converter, 2...
1 Field memory, 3...Memory controller, 4...Synchronization signal generator, 5...Signal switcher, 6...D/A converter ,7...
...Horizontal period counter, 8...Vertical period counter, 9...Field period counter, 10...
····decoder.

Claims (1)

【特許請求の範囲】[Claims] 入カテレピジ、ン吠像信号を格納する1フィールド分の
画像メモリと、前記入力テレビジ、ン信号を前記画像メ
モリに書き込ませる手段と、前記画像メモリからテレビ
ジョン映像信号をテレビジ・嘗ン走査速度に応じて読み
出す手段と、フィールドの繰シ返しから橙るフィールド
同期信号と7レ一ム同期信号とを選択的に出力する同期
信号発生手段と、前記画像メモリから読み出された映倫
信号に前記同期信号発生手段からの同期信号をすげ替え
る手段とを具備することを特徴とする画像蓄積1tc置
an image memory for one field for storing an input television image signal; means for writing the input television image signal into the image memory; and a television image signal from the image memory at a television scanning speed. synchronization signal generating means for selectively outputting an orange field synchronization signal and a 7-frame synchronization signal based on field repetition; An image storage 1tc location characterized by comprising: means for changing the synchronization signal from the signal generating means.
JP59120421A 1984-06-12 1984-06-12 Picture storage device Pending JPS60264176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59120421A JPS60264176A (en) 1984-06-12 1984-06-12 Picture storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59120421A JPS60264176A (en) 1984-06-12 1984-06-12 Picture storage device

Publications (1)

Publication Number Publication Date
JPS60264176A true JPS60264176A (en) 1985-12-27

Family

ID=14785803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59120421A Pending JPS60264176A (en) 1984-06-12 1984-06-12 Picture storage device

Country Status (1)

Country Link
JP (1) JPS60264176A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271388A (en) * 1985-09-25 1987-04-02 Toshiba Corp Picture memory controller
JPS62297978A (en) * 1986-06-18 1987-12-25 Tdk Corp Image processor
JPS637084A (en) * 1986-06-27 1988-01-12 Sony Corp Magnetic reproducing device for video signal
JPS6327180A (en) * 1986-07-21 1988-02-04 Victor Co Of Japan Ltd Field memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271388A (en) * 1985-09-25 1987-04-02 Toshiba Corp Picture memory controller
JPS62297978A (en) * 1986-06-18 1987-12-25 Tdk Corp Image processor
JPS637084A (en) * 1986-06-27 1988-01-12 Sony Corp Magnetic reproducing device for video signal
JPS6327180A (en) * 1986-07-21 1988-02-04 Victor Co Of Japan Ltd Field memory device

Similar Documents

Publication Publication Date Title
KR0148015B1 (en) Pip television system
JP2650186B2 (en) Still image video signal processing device
JPS62193378A (en) System changing device
JPS6112437B2 (en)
US4868656A (en) Method and apparatus for reducing visibility of scanning lines in television picture
JP2705741B2 (en) Teletext display device
JPS60264176A (en) Picture storage device
US4901148A (en) Data processing device
JPS61258582A (en) Tv receiver
JPS60219884A (en) Picture storage device
JPS61114682A (en) Image processing circuit
JP2602189B2 (en) Image display method
JP3683644B2 (en) Video signal converter
JP2653937B2 (en) Image processing device
JPS61258579A (en) Television receiver
JPH0513089Y2 (en)
JPS62186A (en) Television receiver
JPH0142185B2 (en)
JPH0646795B2 (en) Dual screen tv receiver
JPS59126377A (en) High speed image pickup device
JPH0351356B2 (en)
JPS62269482A (en) Picture processor
JPS6367083A (en) Video compressing and displaying circuit
JPS6393281A (en) Multistroboscopic reproducing circuit
JPH05268519A (en) Title moving circuit