JP3681865B2 - 光パルス位置検出回路及び光パルス位置検出方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信システム、特に、光時分割多重技術に関するものである。また、本発明は、計測システム、特に、温度センサ、圧力センサに適用することができる。
【０００２】
【従来の技術】
従来の光通信システムにおいては、送信装置では、電子回路の処理によって複数の低速信号を時分割多重（ＴＤＭ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）し、高速信号を生成している。同様に、受信装置、或いは、ノードでは、電子回路の処理によって高速信号を低速信号に再分割（ＤＥＭＵＸ：Ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ）している。これまでに１０Ｇｂ／ｓ（ｂｉｔｓｐｅｒ ｓｅｃｏｎｄ）級の伝送システムが電子回路によるＴＤＭ技術によって実現されてきたが、将来のさらなる大容量通信システムでは、電子回路の処理速度がボトルネックとなることが予想されるため、光処理による時分割多重技術（光ＴＤＭ技術）が盛んに研究されている。光ＴＤＭ技術は、光信号を電気信号に変換することなく処理する技術であり、異なる経路から入力される光パルス列を同期をとって多重する技術が要求されている。しかし、光パルス列が伝送路を伝搬する時間は、温度等の環境によって変化し、入力される光パルス列のパルスの位置（位相）は、時事刻々変化するため、パルス位置の検出手段が不可欠である。尚、ここで言うパルス位置とは、光パルス列の繰り返し周波数の基準クロック信号と入力されるパルスの相対的な時間関係のことを意味する。
【０００３】
従来例１．
パルス位置を検出する技術としては、大輝らによって開示されたものが知られている。
図４３は、１９９６年電子情報通信学会総合大会Ｂ−１１１８「光変調器への変調信号を基準とした光時間多重回路」に示されたブロック図を書き直したものである。
図４３において、１は光パルス列入力端子、２は光分波器、３は光の強度を変調する光変調器、４は位相シフタ、５は発振器、６ａ，６ｂは光信号の強度を検出する光パワーメータ、７は透過率検出部である。光パルス列は、光パルス列入力端子１より入力され、光分波器２によって２経路に分波される。光分波器の第１の出力は、第１の光パワーメータ６ａに入力され、光分波器の第２の出力は、光変調器３に入力される。発振器５から出力された基準クロック信号は、位相シフタ４を通して光変調器３を駆動する。光変調器３から出力された光信号は、第２のパワーメータ６ｂに入力される。透過率検出部７では、第１の光パワーメータ６ａ、第２のパワーメータ６ｂの出力を比較演算することで、光変調器におけるパルスの透過率を検出する。入力した光パルス列の光強度が変化しても、第１の光パワーメータ６ａ、第２のパワーメータ６ｂの出力を比較演算するので、光変調器３の透過率を測定することができる。光変調器におけるパルスの透過率は、以下に説明する通り光変調器を駆動するクロック信号の位相と光変調器に入力される光パルス列の位置（位相）によって決まるため、透過率からパルス位置を知ることができる。この透過率の値を上昇させるように、位相シフタ４を手動により調整する。こうして、入力した光パルスと、基準クロック信号の位相を同期させることができる。
【０００４】
図４３の動作を図４４を用いて説明する。
図４４の（ａ）は、光変調器３に入力される光パルス列のパルス位置を模式的に表したものである。図４４の（ｂ）は、時間と光変調器３の透過率の関係を示しており、光変調器３を駆動するクロック信号に対応する。図４４の（ｃ）は、時間とパルスの透過率の関係を示している。
図４４の（ａ）において、３つの光パルス列の位置がそれぞれパルス１、パルス２、パルス３のときのパルスの透過率は、図４４の（ｃ）の透過率１、透過率２、透過率３に対応する。このように、パルス位置と透過率が対応するため、透過率を検出することで、パルス位置を知ることができる。
【０００５】
従来例１では、パルス位置検出部をパルス位置制御に用いる誤差信号検出回路として使用することを前提としているため、パルス位置そのものを正確に検出する必要はなく、パルス位置の測定結果とパルス位置の目標位置Ａの符号関係（図４４の位置Ａとの左右の位置関係）だけが検出できれば、目的を達する。しかし、パルス位置そのものを正確に検出する必要がある場合には、以下の問題がある。図４４から明らかなように、透過率１、透過率２、透過率３に対応するパルス位置は、パルス１、パルス２、パルス３のみならず、パルス１’、パルス２’、パルス３’でもあるため、位置検出範囲は、図４４の（ｂ）における領域Ｔに限られる。即ち、光変調器の透過率は、２つの位相シフト量に対応するために、位相シフト量の最適化制御が困難であるという問題があった。また、図４４の（ｃ）に示されるように、透過率とパルス位置の関係は正弦関数的であって直線的な関係ではないため、パルス位置を正確に検出するためには複雑な演算回路が必要となる。
パルス位置の正確な検出は、パルス位置の制御回路の簡便化のためにも、また、より複雑な光処理を行う際にも必要とされる。また、伝送路の伝搬遅延時間の変化を利用する各種センサには、パルス位置の正確な検出は不可欠である。
【０００６】
従来例２．
パルス位置を検出する他の技術が日本特許出願の特開平２−１８２８号公報に開示されている。
図４５は、特開平２−１８２８号公報に示される第１図を書き直したものである。
図４５において、１は光パルス列入力端子、３３は光合波器、４３は光パルス列を光クロックパルスで変調する全光学的光変調器、８は光検出器、３４は光遅延器制御回路、４４は光クロックパルス発生回路、２４は光遅延器、１０は位相シフト量出力端子である。光パルス列入力端子１から入力された光信号は、全光学的光変調器４３を経て光検出器８に入力される。光検出器８の出力信号を入力として、光クロックパルス発生回路４４は光クロックパルスを出力する。光クロックパルスは、光遅延器２４によって遅延された後、光合波器３３によって全光学的光変調器４３に入力される。全光学的光変調器４３は、入力される光信号強度が強い時に透過率が高くなるように設計されているため、光パルス列入力端子１から入力された光信号と光クロックパルスの位相が同期したときに、光検出器８で検出する光強度が最大となる。従って、光遅延器２４を光検出器８の出力が最大となるように制御することによって、光クロックパルスは、入力される光パルスと同期する。このときの光遅延器２４の遅延量を位相シフト量出力端子１０からモニタすることによって、入力した光パルス列のパルス位置を検出することができる。
【０００７】
従来例２では、正確なパルス位置を検出できるが、複雑な光クロックパルス発生回路４４を必要としている。従来例２では、入力される光信号に同期した光クロックパルスを出力することを目的の１つとしているため、光クロックパルス発生回路４４を用意しているが、パルス位置を検出することだけを目的とする場合には、複雑な光クロックパルス発生回路４４を必要とすることは好ましくない。また、全光学的光変調器４３は、いくつかの実現例が知られはいるものの、市場から容易に調達できるものでは無い。また、光遅延器２４は、電気的に動作する遅延器（位相シフタ）と比較して、長い遅延時間を許容する制御範囲と高い制御精度の両方を満たすデバイスを製造することが困難であるという問題がある。
【０００８】
従来例３．
次に、光ＴＤＭ技術における短パルス発生回路の実現の重要性について説明する。ここで、短パルスとはパルス幅が短い光パルスを意味する。
光ＴＤＭ技術において、短パルスが重要視される理由は、伝送容量が大きくなるに従って必要な光パルスのパルス幅が狭くなるためである。例えば、光ＴＤＭ技術を用いた２０Ｇｂ／ｓ級の伝送システムでは、２０〜１０ｐｓ（ｐｉｃｏ ｓｅｃｏｎｄ）以下のパルス幅が必要とされているが、１００Ｇｂ／ｓ級の伝送システムでは、４〜２ｐｓ以下のパルス幅が必要とされる。パルス発生の一手法としては、パルス型のゲートを有する光変調器を用いる方法が知られている。この方法において、短パルスを発生するためには、パルス型のゲートを有する光変調器を多段に接続することによって、実効的なゲート幅を狭くする方法が、例えば、矢島達夫著「超高速光技術、２．２章」丸善株式会社などに示されている。光変調器を多段に接続して短パルスを得るためには、それぞれの光変調器を駆動する電気信号の位相は、それぞれの光変調器に入力される光パルスの位相と整合がとれている必要がある。ところが、光変調器の挿入損失を補償する必要から光変調器と光変調器の間には、光増幅器を挿入することが一般的である。ところが、光増幅器や伝送路を光信号が伝搬する時間は、環境温度によって変化する。従って、光信号の遅延時間の変動を吸収する手段を備えること無く、上述の電気信号と光信号の位相整合をとることは困難となる。
【０００９】
上述のような位相整合の問題を解決する技術としては、富岡らによって開示されたものが知られている。
図４６は、１９９６年電子情報通信学会総合大会Ｂ−１１２１「光パルス列データ変調時の光パルス−データ間位相検出方法に関する一考察」に示されたブロック図を書き直したものである。
図４６において、２６は光源、３ａは第１の光変調器、２９は光増幅器、３ｂは第２の光変調器、２８ａ，２８ｂはＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）増幅器、４は位相シフタ、５は発振器、３２は２：１の多重化回路、３１はパルスパターンジェネレータ、２は光分波器、３０は変調光出力端子、６は光パワーメータである。
【００１０】
次に、動作について説明する。
発振器５より出力されたクロック信号は２分岐され、片方はパルスパターンジェネレータ３１に、他方は位相シフタ４に入力される。位相シフタ４によって位相をシフトされたクロック信号は、ＲＦ増幅器２８ａによって増幅され、光変調器３ａに入力される。光変調器３ａは、光源２６から発せられた光信号をＲＦ増幅器２８ａによって供給されたクロック信号で変調するため、光変調器３ａからは、光パルスが出力される。光変調器３ａから出力された光パルスは、光増幅器２９で増幅された後、第２の光変調器３ｂに入力される。パルスパターンジェネレータ３１の出力は、多重化回路３２によってＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化された後、ＲＦ増幅器２８ｂによって増幅される。第２の光変調器３ｂには、ＲＦ増幅器２８ｂより発振器５から出力されたクロック信号と同期したＲＺ信号が供給される。第２の光変調器３ｂでは、光増幅器２９から出力された光パルスをＲＦ増幅器２８ｂより出力されたＲＺ信号によって変調する。このとき、光変調器３ｂに入力される光パルスとＲＺ信号は同期している必要がある。
【００１１】
光変調器３ｂの出力の一部は、光分波器２によって分岐され、光パワーメータ６に入力される。
図４７を用いて動作原理を説明する。
図４７の（ｂ）は、位相シフタ４の位相シフト量と光変調器３ｂの透過率の関係を示したものである。
図４７の（ｂ）において、光変調器３ｂに入力される光パルスとＲＺ信号が同期しているときの位相シフト量が位相シフト量２であり、位相シフト量が小さすぎるとき（位相シフト量１）にも、位相シフト量が大きいすぎるとき（位相シフト量３）にも、光変調器３ｂの透過率は減少する。このため、光パワーメータ６の出力光強度が最大となるように、位相シフタ４の位相シフト量を手動で制御することによって、光変調器３ｂに入力される光パルスとＲＺ信号の位相関係を最適値に制御することができる。
【００１２】
従来例３は、短パルス発生を目的としたものではなく、ＲＺ変調された光信号の発生を目的としたものであるため、光変調器３ｂはＲＺ信号によって駆動される。しかし、光変調器３ｂを駆動するＲＺ信号が理想的な矩形波であれば、位相のシフト量を光変調器３ｂの透過率から計測することはできないという問題がある。また、適度なパルス波形の発生を目的とする場合であっても、透過率とパルス位置の関係は正弦関数的であって直接的な関係でないため、最適位相シフト量（位相シフト量２）付近においては、位相シフト量の変化（ΔΦ）に対する光変調器３ｂの透過率の変化（ΔＰ）が小さくなり、制御精度が下がってしまうという問題がある。また、従来例１と同様にある光変調器の透過率は、２つの位相シフト量に対応するために、位相シフト量の最適化制御が困難であるという問題があった。また、従来例１に示したように、第１の光パワーメータ６ａ、第２のパワーメータ６ｂの出力を比較演算する構成にはなっていないので、光源２６の出力光強度、光変調器３ａの透過率、光増幅器２９の利得のいずれかが変化した時には、光変調器３ｂの透過率を測定することができないという問題がある。
【００１３】
従来例４．
長距離光増幅中継伝送システムにおいて、光増幅中継器の偏波ホールバーニングや伝送路の偏波依存性損失により光Ｓ／Ｎ比（Ｏｐｔｉｃａｌ ＳｉｇｎａｌＮｏｉｓｅ Ｒａｔｉｏ）が劣化、もしくは、変動することが知られている。これを改善するために偏波スクランブルが行われる。偏波スクランブルとは、独立した２種類の偏波を互いに時間的にスイッチングして信号を送る方法である。１ビットの信号に対して、偏波のスイッチングを１回以上行う。特に、後者の光Ｓ／Ｎ比の変動（信号フェージング）を平均化するためには、少なくとも信号ビットレート以上の速度で偏波スクランブルする必要がある。偏波スクランブルは、一般には、リチウムナイオベイト光位相変調器が用いられる。偏波スクランブルは、偏光変調と同時に位相変調が発生する特徴があり、伝送路の分散（伝送路の特性に基づく周波数による光伝搬速度の違い）による波形劣化を補償する目的で、偏波スクランブルを使用しうることが特開平８−１１１６６２号公報に示されている。それによれば、データ変調のビットに同期したデータクロックで偏波スクランブラを駆動することが必要であり、大洋横断のような超長距離光増幅中継伝送システムにおいて、重大な符号誤り率改善効果をもたらすことが議論されている。即ち、偏波スクランブラの駆動信号の位相をデータの位相と所定の関係にしておけば、ファイバの分散（ファイバの特性に基づく周波数による光の伝搬速度の違い）や非線形屈折率変化により受信端子で振幅変動があっても、信号の識別が有利なように、アイの開口をより大きくすることができる。
【００１４】
【発明が解決しようとする課題】
従来例１は、光変調器間の位相を調節することに光強度を用いるという技術を開示している。しかし、透過率から推定されるパルス位置は２点あるという問題から、光強度のみの情報では位相シフトの方向がわからないという問題がある。また、位相シフタを手動で調整するので、時間的に変化する光変調器間の伝送路長の変化等による光変調器間の位相を自動的に制御することが困難である。また、透過率とパルス位置の関係は直線的な関係ではないため、複雑な演算回路が必要であるという問題がある。
【００１５】
従来例２は、パルス位置を検出する他の技術を開示している。しかし、複雑な光クロックパルス発生回路が必要であるという問題、入手が困難な全光学的光変調器が必要であるという問題、高精度な制御が難しい光遅延器が必要であるという問題がある。
【００１６】
従来例３は、光パルスを発生させる場合の遅延時間の変動に起因する位相整合の問題を解決する技術を開示している。しかし、最適位相シフト量付近において、制御精度が下がってしまうという問題がある。また、光信号強度が変化すると光変調器の透過率を測定できないという問題がある。また、従来例１と同様に、光変調器の透過率から推定される位相シフト量は２点あるために、位相シフト量の最適化制御が困難であるという問題があった。
【００１７】
従来例４では、偏波スクランブラの駆動信号とデータを同期させることによる効果については述べられているが、同期を損なう要因（例えば、温度変動によるファイバの伝搬遅延時間変化）に対する対策は開示されていない。即ち、偏波スクランブラに入力されるデータ信号の位相を検出して、それに最適な、かつ、同期した位相で偏波スクランブラを駆動しうる回路構成は何等開示されていなかった。
【００１８】
この発明は、上述のような課題を解決するためになされたもので、第１の目的は、複雑な演算回路を用いることなく、パルス位置を検出する光パルス位置検出回路を得ることにある。
また、第２の目的は、光クロックパルス発生回路、光学的光変調器、光遅延器を用いることなく精度の良い光パルス位置検出回路を得ることにある。
更に、また、第３の目的は、位相シフト量の最適化制御により光パルスを発生する光パルス発生装置を提供することにある。
更に、第４の目的は、複数の異なる波長の短パルスを同時に出力する光パルス発生装置を得ることにある。
更に、第５の目的は、光パルスに同期した変調を行うことができるパルス発生装置を得ることにある。
【００１９】
【課題を解決するための手段】
この発明に係る光パルス位置検出回路は、所定の繰り返し周期を持つ光パルス列を入力する光パルス列入力端子と、
前記光パルス列の繰り返し周期と同一周波数の電気的クロック信号を出力する発振器と、
前記発振器から出力された電気的クロック信号を入力して、電気的クロック信号の位相をシフトして出力する位相シフタと、
前記位相シフタから出力された電気的クロック信号を入力するとともに、前記光パルス列入力端子から入力される光パルス列を入力して電気的クロック信号に基づいて光パルス列を変調して光信号を出力する光変調器と、
前記光変調器から出力された光信号を電気信号に変換して出力する光検出器と、
前記光検出器の出力を入力し、光検出器の出力が最大となるように前記位相シフタの位相シフト量を制御する位相制御回路と、
前記位相シフタの位相シフト量を出力する位相シフト量出力端子と
を備えたことを特徴とする。
【００２０】
前記位相制御回路は、
ディザ信号を出力するディザ信号発生回路と、
前記光検出器の出力と前記ディザ信号発生回路から出力されるディザ信号とを入力し同期検波して誤差信号を出力する位相比較器と、
ディザ信号発生回路から出力されるディザ信号と位相比較器から出力される誤差信号とを入力して重畳させ、前記位相シフタの位相シフト量を制御する制御信号を出力する位相シフタ制御回路と
を有することを特徴とする。
【００２１】
前記光パルス位置検出回路は、更に、
前記発振器から出力された電気的クロック信号によって駆動される光パルス列発生光源と、
前記光パルス列発生光源と前記光パルス列入力端子と間に接続される伝送路とを備え、
前記発振器は、２種類以上の周波数を出力する手段を有し、
前記位相シフト量出力端子から出力される位相シフト量を入力して、前記発振器から出力される電気的クロック信号の周波数に基づいて前記伝送路を光パルスが伝搬する時間を検出する伝搬時間検出回路を有することを特徴とする。
【００２２】
前記光変調器は、半導体電界吸収型光変調器を使用したことを特徴とする。
【００２３】
この発明に係る光パルス発生装置は、所定波長の光信号を出力する光源と、
所定の周波数の電気的クロック信号を出力する発振器と、
前記発振器に接続され、前記光信号を電気的クロック信号で強度変調して出力する第１の光変調器と、
第１の光変調器から出力される光信号を電気的クロック信号で強度変調して出力する第２の光変調器と、
第２の光変調器に入力される光信号と第２の光変調器から出力される光信号とのいずれか一方を入力して、その光信号の一部を出力し、一部を分岐する光分波器と、
前記光分波器によって分波された光信号を電気信号に変換する光検出器と、
光信号の位相を変更する位相変更部と、
前記光検出器の出力を入力し、光検出器の出力が最大となるように、前記位相変更部の位相変更量を制御する制御回路と
を備えたことを特徴とする。
【００２４】
前記制御回路は、
ディザ信号を出力するディザ信号発生回路と、
前記光検出器の出力と前記ディザ信号発生回路から出力されるディザ信号とを入力して同期検波して誤差信号を出力する位相比較器と、
ディザ信号発生回路から出力されるディザ信号と位相比較器から出力される誤差信号とを入力して重畳させ、前記位相変更部の位相変更量を制御する制御信号を出力する回路と
を有することを特徴とする。
【００２５】
前記位相変更部は、
前記第１の光変調器と第２の光変調器のいずれか一方に対して、前記発振器から出力された電気的クロック信号の位相をシフトして出力する位相シフタを備え、
前記制御回路は、
前記位相シフタの位相シフト量を制御する位相シフタ制御回路を備えたことを特徴とする。
【００２６】
前記位相変更部は、
第１の光変調器から出力された光信号を遅延させて第２の光変調器に出力する光遅延器を備え、
前記制御回路は、
前記光遅延器の遅延量を制御する遅延制御回路とを備えたことを特徴とする。
【００２７】
前記位相変更部は、
前記第１の光変調器と第２の光変調器のいずれか一方に対して、前記発振器から出力された電気的クロック信号の位相をシフトして出力する位相シフタと、
第１の光変調器から出力された光信号を遅延させて第２の光変調器に出力する光遅延器と
を備え、
上記制御回路は、前記光遅延器の遅延量を制御する遅延制御回路を有し、
上記位相シフタは、ディザ信号を入力し、前記発振器から出力された電気的クロック信号の位相をシフトすることを特徴とする。
【００２８】
上記第１と第２の光変調器を１つの光変調器で構成し、
前記光源は、第１の偏波状態の光信号を出力し、
前記光パルス発生装置は、更に、
光源と光変調器との間に接続された第１の偏波合分波器と、
光変調器と光遅延器の間に接続された第２の偏波合分波器と、
前記光遅延器から出力された光信号を入力して光信号の偏波状態を変換して第２の偏波合分波器へ出力する偏波状態変換器と
を有し、
前記光分波器は、第２の偏波合分波器と光変調器と第１の偏波合分波器を経由して、第１の偏波合分波器から出力される偏波状態を変換された光信号の一部を出力し、一部を分岐することを特徴とする。
【００２９】
前記光パルス発生装置は、光源として、
第１の波長の光信号を出力する第１の光源と、
第２の波長の光信号を出力する第２の光源と
を有し、
第１の光源と第２の光源とに対応して第１と第３の光変調器を有し、
第１と第３の光変調器から出力された光信号を合波して第２の光変調器に出力する光合波器とを備えたことを特徴とする。
【００３０】
上記光パルス発生装置は、
装置内温度を検出する温度検出回路と、
基準電圧発生器と、
前記温度検出回路の出力信号と前記基準電圧発生器の出力信号とを入力して位相変更量を補償する補償信号を生成し、前記制御回路へ出力する温度ドリフト検出回路と
を備えることを特徴とする。
【００３１】
上記光パルス発生装置は、
前記光源から出力される光信号の波長を検出する波長検出回路と、
基準電圧発生器と、
前記波長検出回路の出力信号と前記基準電圧発生器の出力信号とを入力して位相変更量を補償する補償信号を生成し、前記制御回路へ出力する波長ドリフト検出回路と
を備えることを特徴とする。
【００３２】
前記光変調器は、半導体電界吸収型光変調器を使用したことを特徴とする。
【００３３】
前記第２の光変調器と、
前記位相変更部と、
前記光検出器と、
前記制御回路と
を複数セットパラレルに備え、前記第１の光変調器から出力された光信号を分岐させてパラレルに処理することを特徴とする。
【００３４】
前記第２の光変調器と、
前記位相変更部と、
前記光検出器と、
前記制御回路と
を複数セットシリアルに備え、前記第１の光変調器から出力された光信号を順にシリアルに処理することを特徴とする。
【００３５】
この発明に係る光パルス位置検出方法は、所定の繰り返し周期を持つ光パルス列を入力する光パルス列入力工程と、
前記光パルス列の繰り返し周期と同一周波数の電気的クロック信号を出力する発振工程と、
前記発振器から出力された電気的クロック信号を入力して、電気的クロック信号の位相をシフトして出力する位相シフト工程と、
前記位相シフト工程から出力された電気的クロック信号を入力するとともに、前記光パルス列入力工程から入力される光パルス列を入力して電気的クロック信号に基づいて光パルス列を変調して光信号を出力する光変調工程と、
前記光変調工程から出力された光信号を電気信号に変換して出力する光検出工程と、
前記光検出工程の出力を入力し、光検出工程の出力が最大となるように前記位相シフト工程の位相シフト量を制御する位相制御工程と、
前記位相シフト工程の位相シフト量を出力する位相シフト量出力工程と
を備えたことを特徴とする。
【００３６】
前記位相制御工程は、
ディザ信号を出力するディザ信号発生工程と、
前記光検出工程の出力と前記ディザ信号発生工程から出力されるディザ信号とを入力して同期検波して誤差信号を出力する位相比較工程と、
ディザ信号発生工程から出力されるディザ信号と位相比較工程から出力される誤差信号とを入力して重畳させ、前記位相シフト工程の位相シフト量を制御する制御信号を出力する位相シフタ制御工程と
を有することを特徴とする。
【００３７】
この発明に係る光パルス発生方法は、所定波長の光信号を出力する工程と、
所定の周波数の電気的クロック信号を出力する発振工程と、
前記光信号を電気的クロック信号で強度変調して出力する第１の光変調工程と、
第１の光変調工程から出力される光信号を電気的クロック信号で強度変調して出力する第２の光変調工程と、
第２の光変調工程に入力される光信号と第２の光変調工程から出力される光信号とのいずれか一方を入力して、その光信号の一部を出力し、一部を分岐する光分波工程と、
前記光分波工程によって分波された光信号を電気信号に変換する光検出工程と、
光信号の位相を変更する位相変更工程と、
前記光検出工程の出力を入力し、光検出工程の出力が最大となるように、前記位相変更工程の位相変更量を制御する制御工程と
を備えたことを特徴とする。
【００３８】
前記制御工程は、
ディザ信号を出力するディザ信号発生工程と、
前記光検出工程の出力と前記ディザ信号発生工程から出力されるディザ信号とを入力して同期検波して誤差信号を出力する位相比較工程と、
ディザ信号発生工程から出力されるディザ信号と位相比較工程から出力される誤差信号とを入力して重畳させ、前記位相変更工程の位相変更量を制御する制御信号を出力する工程と
を有することを特徴とする。
【００３９】
この発明に係る光パルス発生装置は、所定波長の光信号を出力する光源と、
所定の周波数の電気的クロック信号を出力する発振器と、
前記発振器に接続され、前記光信号を電気的クロック信号で強度変調して出力する第１の光変調器と、
第１の光変調器から出力される光信号を電気的クロック信号で強度変調して出力する第２の光変調器と、
第２の光変調器に入力される光信号と第２の光変調器から出力される光信号とのいずれか一方を入力して、その光信号の一部を出力し、一部を分岐する光分波器と、
前記光分波器によって分波された光信号を電気信号に変換する光検出器と、
光信号の位相を変更する位相変更部と、
前記光検出器から出力される電気信号と、発振器から出力される電気的クロック信号とを入力して電気信号と電気的クロック信号との位相が一致するように、前記位相変更部の位相変更量を制御する制御回路と
を備えたことを特徴とする。
【００４０】
前記制御回路は、
前記光検出器から出力される電気信号からクロック信号を再生するクロック再生回路と、
前記クロック再生回路で再生されたクロック信号と電気的クロック信号との位相を比較して誤差信号を位相変更部へ出力する位相比較器と
を備えたことを特徴とする。
【００４１】
前記位相変更部は、
前記第１の光変調器と第２の光変調器のいずれか一方に対して、前記発振器から出力された電気的クロック信号の位相をシフトして出力する位相シフタを備え、
前記制御回路は、
前記位相シフタの位相シフト量を制御する位相シフタ制御回路を備えたことを特徴とする。
【００４２】
前記位相変更部は、
第１の光変調器から出力された光信号を遅延させて第２の光変調器に出力する光遅延器を備え、
前記制御回路は、
前記光遅延器の遅延量を制御する遅延制御回路とを備えたことを特徴とする。
【００４３】
前記光パルス発生装置は、更に、第１と第２の光変調器のいずれかに入力される電気的クロック信号をクロック信号として入力し、データ信号を入力してクロック信号に同期させたデータ信号を変調信号として第１と第２の光変調器のいずれかに出力する変調信号生成回路を備えたことを特徴とする。
【００４４】
上記第２の変調器は、偏波スクランブラであることを特徴とする。
【００４５】
この発明に係る光パルス発生方法は、所定波長の光信号を出力する工程と、
所定の周波数の電気的クロック信号を出力する発振工程と、
前記光信号を電気的クロック信号で強度変調して出力する第１の光変調工程と、
第１の光変調工程から出力される光信号を電気的クロック信号で強度変調して出力する第２の光変調工程と、
第２の光変調工程に入力される光信号と第２の光変調工程から出力される光信号とのいずれか一方を入力して、その光信号の一部を出力し、一部を分岐する光分波工程と、
前記光分波工程によって分波された光信号を電気信号に変換する光検出工程と、
光信号の位相を変更する位相変更工程と、
前記光検出工程から出力される電気信号と発振器から出力される電気的クロック信号とを入力して電気信号と電気的クロック信号との位相が一致するように、前記位相変更工程の位相変更量を制御する制御工程と
を備えたことを特徴とする。
【００４６】
前記制御工程は、
前記光検出工程から出力される電気信号からクロック信号を再生するクロック再生工程と、
前記クロック再生工程で再生されたクロック信号と電気的クロック信号との位相を比較して誤差信号を位相変更工程へ出力する位相比較工程と
を備えたことを特徴とする。
【００４７】
【発明の実施の形態】
実施の形態１．
図１は、この発明の一実施の形態である光パルス位置検出回路を示す構成ブロック図である。
図１において、１は所定の繰り返し同期で光パルスが発生している光パルス列を入力する光パルス列入力端子、３は光パルス列を入力し、電気的クロック信号に基づいて光の強度を変調して光信号を出力する光変調器、４は電気的クロック信号の位相をシフトする位相シフタ、５は光パルス列の繰り返し同期と同一周波数の電気的クロック信号を光変調器の駆動信号として発生させる発振器、８は光信号の光強度を電気信号に変換する光検出器、９０は位相シフタ４の位相シフト量を制御する制御信号を出力する位相制御回路、１０は位相シフタの位相シフト量を出力する位相シフト量出力端子である。
光変調器３は、リチウムナイオベイト（ＬｉＮｂＯ３：Ｌｉｔｈｉｕｍ Ｎｉｏｂａｔｅ）マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）型光変調器など、電気信号によって出力光強度を制御できるものを用いることができる。位相シフタ４は、電気信号によって位相シフト量を制御できるデバイスである。
図２は、位相シフタ４の実現例の一例を示している。
図２において、１３は位相シフタ入力端子、１４はサーキュレータ、１５は位相シフタ出力端子、１６はバラクタダイオードである。バラクタダイオードが電圧によって容量が変化する性質を有することを利用し、バラクタダイオードにおけるマイクロ波の反射位相を位相制御回路９０から出力する制御信号により電圧制御する。位相シフタとしては、この他にもデジタル制御により通路長を切り換える移相器、平衡変調器を利用したアナログ移相器、通路長をスイッチ、或いは、モータで切り換える移相器など多くのタイプのものを市場から購入することができる。これらの位相シフタは、制御電圧が位相シフタの位相シフト量を示しているので、位相制御回路９０から出力された制御電圧を位相シフト量出力端子１０からモニタすることで位相シフト量、即ち、パルス位置を検出することができる。光検出器８としては、光信号を電気信号に変換するフォトダイオード（ＰＤ）などを用いることができる。
【００４８】
次に、動作を図３を用いて説明する。
この発明で得られるパルス位置は、入力される光パルス列と発振器５の出力である基準となる電気的クロック信号の位相関係である。光パルス列入力端子１から入力された光パルスは光変調器３に入力される。光変調器３は、発振器５より出力される電気的クロック信号によって駆動される。発振器５より出力される電気的クロック信号の周波数は、光パルス列入力端子１より入力される光パルス列の繰り返し周期と等しい周波数である。光変調器３から出力される光強度が最大となるように、位相シフタ４は、位相制御回路９０により制御される。図３に示される通り光変調器の出力が最大となるように、位相シフタが制御されると、位相シフト量は、パルス位置と対応する。
図３において、３つの光パルス列のパルス位置がパルス１、パルス２、パルス３である場合、対応する位相シフト量は、位相シフト量１、位相シフト量２、位相シフト量３となる。即ち、どのようなパルス位置を持つ光パルス列が入力されても、位相シフタにより電気的クロック信号の位相が自動的にシフトされて、光変調器３から出力される光信号の光強度は最大となる。
【００４９】
光変調器３から出力される光強度が最大となるように、位相シフタ４を制御する手法の一例を図４に示す。
位相制御回路９０は、位相シフタの位相シフト量を光検出器８の出力をモニタしながら制御する。位相をΔΦだけ増加させた場合（Ｓ２）、光検出器の出力が増大すれば（Ｓ３，Ｓ４のＹＥＳ）、位相を更にΔΦ増加させる（Ｓ８，Ｓ２）。位相をΔΦだけ増加させても、光検出器の出力が増大しない場合（Ｓ３，Ｓ４のＮＯ）、一旦位相をΔΦだけ減少させ、元に戻す（Ｓ５）。そして、更に位相をΔΦだけ減少させて（Ｓ６）、光検出器の出力を増大させる。位相をΔΦだけ減少させることによって、光検出器の出力が増大すれば、位相をΔΦだけ減少させるよう動作を繰り返すことで、光変調器３から出力される光強度が最大となるように、位相シフタ４を制御することができる。
図５は、具体的動作を示している図である。
矢印１，２，３，４，５，６，７の順に電気的クロック信号の位相がシフトして、パルス位置と電気的クロック信号の目標位置Ａが限りなく一致する。図４に示すアルゴリズムは、位相をΔΦずつ増加減少させて、光強度が大きくなるシフト方向を検出しているので、１つの光強度に２つの位相シフト量が対応していても、パルス位置と目標位置Ａを一致させることができる。また、図４に示すアルゴリズムは、位相をΔΦだけ増加又は減少させた前と後で、光強度の強弱を比較すればよいので、光変調器の透過率を求める必要がない。この実施の形態の位相制御回路９０は、簡単な論理回路、或いは、ＣＰＵとソフトウェアを用いることで実現できる。また、図４に示したアルゴリズム以外のアルゴリズムを用いてもよい。
【００５０】
この発明で得られるパルス位置の検出結果は、例えば、入力される光パルス列の位相に同期した信号処理が必要な場合に利用できる。入力パルスの位相に同期した信号処理としては、信号の変調、光処理による時分割多重、光処理による時分割分離などがあげられる。
【００５１】
実施の形態２．
図６は、この発明の一実施の形態である光パルス位置検出回路を示す構成ブロック図である。
図６において、１は光パルス列入力端子、３は光変調器、４は位相シフタ、５は発振器、８は光信号を電気信号に変換する光検出器、９は位相シフタ４の位相シフト量を制御する位相シフタ制御回路、１０は位相シフタの位相シフト量を出力する位相シフト量出力端子、１１はディザ信号発生回路、１２は同期検波を行う位相比較器、９０は位相制御回路である。位相シフタ制御回路９は加算器２０、増幅器２１によって構成される。加算器２０、増幅器２１は、いずれも演算増幅器によって容易に実現できる。位相比較器１２は、ミキサ１７、増幅器１８、低域透過フィルタ１９によって構成される。位相制御回路９０は、ディザ信号発生回路１１、位相比較器１２、位相シフタ制御回路９によって構成される。
ディザ信号発生回路１１は、１ｋＨｚから１５ｋＨｚ程度の低周波数ｆの微小振幅のディザ信号Ｄを出力する。交流成分であるディザ信号Ｄは、加算器２０によって位相比較器１２から出力される直流成分である誤差信号Ｅに加算され、制御電圧Ｖとなって位相シフタ４に印加される。光検出器８から出力された電気信号Ｐとディザ信号Ｄを位相比較器１２によって同期検波する。位相比較器１２の出力信号を誤差信号Ｅとして加算器２０に入力することでフィードバック回路を構成する。
【００５２】
基本的な動作は、図１と同様である。図１との相違は、光変調器から出力された光信号の光強度を最大とする位相シフト量を検出するために、同期検波を行う点である。動作原理を図７〜図１２を用いて説明する。
図７，図８は、位相シフタ４の位相シフト量が光変調器の出力を最大とする値であるときの動作を示している。光変調器３の透過率が図７の（ｂ）の通りであるとき、光変調器の駆動信号の位相を図７の（ａ）に示される周波数ｆのディザ信号Ｄで微小変調したときの光変調器から出力される光信号の低周波信号成分を図７の（ｃ）に示す。図８にも示すように、光変調器の出力を示す図７の（ｃ）は、周波数２ｆの低周波信号成分となり、周波数ｆの成分は存在しないため、光変調器３の出力を示す図７の（ｃ）とディザ信号を示す図７の（ａ）との位相比較器１２による同期検波の出力はゼロとなり、位相比較器１２から誤差信号Ｅはゼロとなる。
【００５３】
図９，図１０は、位相シフタの位相シフト量が光変調器の出力を最大とする値よりも大きいときの動作を示している。
光変調器の透過率が図９の（ｂ）の通りであるとき、光変調器の駆動信号の位相を図９の（ａ）に示される周波数ｆのディザ信号Ｄで微小変調したときの光変調器から出力される低周波信号成分を図９の（ｃ）に示す。図１０にも示すように、光変調器の出力を示す図９の（ｃ）とディザ信号を示す図９の（ａ）の位相は反転しているため、同期検波の出力は負となり、位相比較器１２から負の値の誤差信号Ｅが出力される。この誤差信号Ｅは、直流成分であり、この誤差信号Ｅの値に対応して位相シフト量（制御電圧Ｖ）が位相シフタ制御回路９により生成されて出力される。負の値の誤差信号Ｅが出力される場合は、位相シフト量は減少させられる。
【００５４】
図１１，図１２は、位相シフタの位相シフト量が光変調器の出力を最大とする値よりも小さいときの動作を示している。光変調器の透過率が図１１の（ｂ）の通りであるとき、光変調器の駆動信号の位相を図１１の（ａ）に示される周波数ｆのディザ信号Ｄで微小変調したときの光変調器から出力される低周波信号成分を図１１の（ｃ）に示す。図１２にも示すように、光変調器の出力を示す図１１の（ｃ）とディザ信号を示す図１１の（ａ）の位相は同相であるため、同期検波の出力は正となり、位相比較器１２から正の値の誤差信号Ｅが出力される。正の値の誤差信号Ｅが出力される場合は、位相シフトは増加させられる。
【００５５】
本発明は、同期検波を用いるために比較的簡単な構成で高精度なフィードバック回路を実現できる利点がある。同期検波を採用しているため、ディザ信号をきわめて微小にすることができ、感度が高い。同期検波に使用するディザ信号の周波数は、入力される光パルス列の繰り返し周波数とは無関係であるため、処理が簡単な１ｋＨｚ程度の低い周波数を選択することができる。また、ディザ信号は交流成分であるため、位相シフタ制御回路９から出力される直流成分である位相シフト量を示す制御電圧Ｖに対する誤差とはならない。
【００５６】
実施の形態３．
図１３は、この発明の一実施の形態である光パルス位置検出回路を示す構成ブロック図である。
図６との相違は、光パルス列発生光源２２、伝送路用の光ファイバ２３、伝搬時間検出回路２５、伝搬時間出力端子５２を備えたことである。光パルス列発生光源２２は、電気的クロック信号を発生する発振器５の出力で駆動される。光パルス列発生光源２２としては、半導体レーザの利得スイッチング動作、モードロック動作、外部共振構造によるモードロック動作などを使用することができる。発振器５は、２種類以上の周波数の電気的クロック信号を発生できるものとする。伝搬時間検出回路２５では、発振器５の電気的クロック信号の周波数を変化させ、そのときの位相シフト量出力端子１０の出力の変化を記憶、演算することによって、伝送路用の光ファイバ２３を光パルスが伝搬する時間を計測する。計測した伝搬時間は、伝搬時間出力端子５２から各種のセンサに出力される。
【００５７】
次に、動作について説明する。
伝送路用の光ファイバ２３の光パルスが伝搬する時間をＴ（ｓｅｃ）、発振器５の電気的クロック信号の周波数をｆ（Ｈｚ）（但し、前述したディザ信号Ｄの周波数ｆとは異なる周波数である）、位相シフト量出力端子１０の出力から計算される相対的なパルス遅延時間をｔ（ｓｅｃ）とすると、
Ｔ＝Ｎ／ｆ＋ｔ （１）
なる関係が成立する。ここで、Ｎは自然数であり、伝送路用の光ファイバ２３中に同時に存在する光パルスの数を表している。式（１）をｆで微分すると、
Ｎ＝ｆ² ・（ｄｔ／ｄｆ） （２）
が得られる。即ち、伝送路用の光ファイバを光パルスが伝搬する時間Ｔは、
Ｔ＝ｆ² ・（ｄｔ／ｄｆ）＋ｔ （３）
となる。式（３）は、発振器５の電気的クロック信号の周波数ｆ（Ｈｚ）と、位相シフト量出力端子１０の出力から計算される相対的なパルス遅延時間ｔ（ｓｅｃ）と、ｄｔ／ｄｆとが分かれば、伝送路用の光ファイバ２３の光パルスが伝搬する時間Ｔ（ｓｅｃ）を求めることができることを示している。発振器５の出力クロック周波数ｆをｄｆ変化させたときのパルス遅延時間ｔの変化量ｄｔを測定することで、ｄｔ／ｄｆは計算される。こうして、式（１）を展開した式（３）によって伝送路用の光ファイバ２３を光パルスが伝搬する時間Ｔを計測することができる。伝搬時間検出回路２５は、発振器５から出力される電気的クロック信号の周波数をｄｆだけ変化させ、そのときの位相シフト量出力端子１０の出力の変化量ｄｔを入力し、式（３）に従って光パルスが伝搬する時間Ｔを演算する機能を持つ回路である。或いは、伝搬時間検出回路２５は、コンピュータによって容易に実現できる。
【００５８】
伝送路用の光ファイバ２３を光パルスが伝搬する速度は一般に知られているため、伝送路用の光ファイバを光パルスが伝搬する時間Ｔを計測することは伝送路用の光ファイバ２３の長さＷを計測することに相当する。本発明は、伝送路用の光ファイバを光パルスが伝搬する時間Ｔを計測することにより伝送路用の光ファイバ２３の長さＷを計測するものである。しかも、本発明は、極めて広いダイナミックレンジで高精度に伝送路の長さを計測する方法を提供するものである。伝送路としては、光パルスが伝搬するものであれば光ファイバ以外でもよく、導波路、空間等を用いることができる。
【００５９】
本発明では、伝送路の長さＷを高精度に測定できるためセンサへの適用が可能である。例えば、光ファイバは、環境温度によってファイバ長、屈折率が変化するため、光ファイバを伝搬する時間を測定することで、光ファイバのおかれる環境温度を測定することができる。同様に、光ファイバに印加される圧力の計測にも適用することができる。また、伝送路の障害点からの光パルスの伝搬時間を計測する光パルス試験器（ＯＴＤＲ：Ｏｐｔｉｃａｌ Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｅｒ）へ適用することもできる。
【００６０】
実施の形態４．
図１４は、この発明の一実施の形態である光パルス位置検出回路を示す構成ブロック図である。
図６との相違は、光変調器として半導体電界吸収型光変調器４２を用いたことである。半導体電界吸収型光変調器４２は、印加電圧によって光吸収係数が変化するデバイスである。
【００６１】
次に、動作について説明する。
基本的な動作は、図６と同様である。
半導体電界吸収型光変調器４２では、図１５に示されるように、光変調器の透過率は印加電圧が増加すると大きく減少する。一般的には対数で表示した透過率が印加電圧と比例する。このため、図１５に示されるように、正弦波の電気的クロック信号で駆動した半導体電界吸収型光変調器は、パルス状の急峻なゲートとなる。
図１６は、図３に示される動作原理を半導体電界吸収型光変調器を使用した場合の動作を説明する図に書き直したものである。
光変調器の透過率が急峻なゲートとなるために、位相シフタの位相シフト量がΔΦだけわずかに変化すると、光変調器を透過する光強度がΔＰだけ大きく変化する。このため、光変調器を通過する光強度を最大とする位相シフト量を高感度に検出することができる。
【００６２】
実施の形態５．
図１７は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図１７において、２６は所定波長の光信号を発振する光源、３ａは第１の光変調器、２９は光増幅器、３ｂは第２の光変調器、２は光分波器、２７は光パルス出力端子、５は発振器、４はこの発明の位相変更部の一例である位相シフタ、８は光検出器、１２は位相比較器、９は位相シフタ制御回路、１１はディザ信号発生回路、９０はこの発明の制御回路の一例である位相制御回路である。位相シフタ制御回路９は、加算器２０、増幅器２１によって構成される。加算器２０、増幅器２１は、いずれも演算増幅器によって容易に実現できる。位相比較器１２は、ミキサ１７、増幅器１８、低域透過フィルタ１９によって構成される。位相制御回路９０は、位相シフタ制御回路９、ディザ信号発生回路１１、位相比較器１２によって構成される。
ディザ信号発生回路１１は、１ｋＨｚから１５ｋＨｚ程度の低周波数ｆの微小振幅のディザ信号Ｄを出力する。ディザ信号Ｄは、加算器２０によって位相比較器１２から出力される誤差信号Ｅに加算され、位相シフタ４に印加される。光検出器８から出力された電気信号Ｐとディザ信号Ｄを位相比較器１２によって同期検波する。位相比較器１２の出力信号を誤差信号Ｅとして加算器２０に入力することで、フィードバック回路を構成する。
【００６３】
光源２６としては、半導体レーザダイオード、ファイバレーザ、固体レーザなどを用いることができる。光変調器３ａ，３ｂとしては、リチウムナイオベイト（ＬｉＮｂＯ３：Ｌｉｔｈｉｕｍ Ｎｉｏｂａｔｅ）マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）型光変調器など、電気信号によって光強度を制御できるものを用いることができる。位相シフタ４は、電気信号によって位相シフト量を制御できるデバイスであり、実施の形態１で説明した通り多くのタイプのデバイスを市場から購入できる。光増幅器２９としては、希土類をドープしたファイバを用いるファイバ増幅器や半導体を用いた半導体光増幅器、ラマン効果などの非線形効果を用いた光増幅器などを用いることができる。
【００６４】
光源２６から出力された光信号は、光変調器３ａで発振器５から出力される電気的クロック信号によって強度変調されて光パルス信号となった後、光増幅器２９でパワーレベルを増幅される。光増幅器２９から出力された光パルス信号は、光変調器３ｂによって再び強度変調される。このとき、光変調器３ｂは、入力される光パルス信号と同期して変調動作するように、位相シフタ４により制御されるため、光変調器３ｂから出力される光パルスは、光変調器３ｂに入力される光パルスよりもパルス幅が短くなる（Ｗ１＞Ｗ２）。位相シフタ制御回路９は、ディザ信号と位相比較器１２の出力を入力とし、光検出器８の出力が最大となるように、位相シフタ４を制御している。この動作を、図１８，図１９，図２０を用いて説明する。
図１８は、位相シフタの位相シフト量が最適であるときの様子を示している。このときには、図１８の（ｂ）に示すように、光変調器３ｂの透過率が最大となるように、位相シフト量が設定されている。図１８の（ａ）のように、位相シフタ４の位相シフト量を周波数ｆのディザ信号で微小変調し、光変調器３ｂの駆動信号にディザ信号を重畳したときの光変調器３ｂから出力される光信号の低周波信号成分を図１８の（ｃ）に示す。光変調器３ｂから出力される低周波信号成分は、周波数２ｆの低周波信号成分となり、信号を示す図には周波数ｆの成分は存在しないため、光変調器３ｂの出力信号を示す図１８の（ｃ）とディザ信号を示す図１８の（ａ）との同期検波出力はゼロとなり、誤差信号はゼロとなる。
【００６５】
図１９は、位相シフタの位相シフト量が最適値よりも大きいときの動作を示している。
このとき、光変調器３ｂの透過率は、図１９の（ｂ）の通りである。光変調器３ｂの駆動信号を、図１９の（ａ）に示される周波数ｆのディザ信号で微小変調したときの光変調器から出力される低周波信号成分を図１９の（ｃ）に示す。光変調器３ｂの出力信号を示す図１９の（ｃ）とディザ信号を示す図１９の（ａ）の位相は反転しているため、同期検波出力は負となり、負の値の誤差信号が出力される。
【００６６】
図２０は、位相シフタの位相シフト量が最適値よりも小さいときの動作を示している。
このとき、光変調器３ｂの透過率は、図２０の（ｂ）の通りである。光変調器３ｂの駆動信号を、図２０の（ａ）に示される周波数ｆのディザ信号で微小変調したときの光変調器から出力される低周波信号成分を図２０の（ｃ）に示す。光変調器３ｂの出力信号を示す図２０の（ｃ）とディザ信号を示す図２０の（ａ）の位相は一致しているため、同期検波出力は正となり、正の値の誤差信号が出力される。
【００６７】
このようにして、位相シフト量は常に最適値となるようにフィードバック制御がかかるため、光増幅器２９や伝送路に光信号の伝搬遅延時間の変動があっても、２台の光変調器３ａ，３ｂの駆動信号は常に光信号と同期する。２台の光変調器が同期して動作するため、光パルス出力端子２７からは短パルスが出力される。
本発明は、同期検波を用いるために、比較的簡単な構成で高精度なフィードバック回路を実現できる利点がある。同期検波に使用するディザ信号の周波数は、入力される光パルス列繰り返し周波数とは無関係であるため、処理が簡単な１ｋＨｚから１５ｋＨｚ程度の低い周波数を選択することができる。また、ディザ信号は、微小振幅の交流成分であるため、直流成分である位相シフト量に対する誤差とはならない。
【００６８】
光変調器３ａ，３ｂを駆動する電気的クロック信号を増幅するために、ＲＦ増幅器を用いることは本発明の適用を妨げるものとはならない。また、光変調器３ａ、或いは、３ｂを駆動する電気的クロック信号を逓倍することもできる。また、光増幅器２９が存在しなくても、光変調器３ａと光変調器３ｂの間にある伝送路による光信号の伝搬遅延が存在するので、本発明の適用を妨げるものとはならない。また、位相制御回路９０は、実施の形態１の図４で示したようなアルゴリズムを用いて構成してもよい。
【００６９】
実施の形態６．
図２１は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図１７との相違は、光分波器２ａによって光変調器３ａの出力信号が２分岐されることである。３ａは第１の光変調器、２９ａは第１の光増幅器、３ｂは第２の光変調器、２ｂは第２の光分波器、２７ａは第１の光パルス出力端子、５は発振器、４ａは位相シフタ、８ａは光検出器、１２ａは位相比較器、９ａは位相シフタ制御回路、１１はディザ信号発生回路、９０ａは第１の位相制御回路、９０ｂは第２の位相制御回路である。位相シフタ制御回路９ａは、加算器２０ａ、増幅器２１ａによって構成される。位相比較器１２ａは、ミキサ１７ａ、増幅器１８ａ、低域透過フィルタ１９ａによって構成される。２９ｂは第２の光増幅器、３ｃは第３の光変調器、２ｃは第３の光分波器、２７ｂは第２の光パルス出力端子、４ｂは第２の位相シフタ、８ｂは光検出器、１２ｂは位相比較器、９ｂは位相シフタ制御回路である。位相シフタ制御回路９ｂは、加算器２０ｂ、増幅器２１ｂによって構成される。位相比較器１２ｂは、ミキサ１７ｂ、増幅器１８ｂ、低域透過フィルタ１９ｂによって構成される。
ディザ信号発生回路１１は、低周波微小振幅のディザ信号を出力する。
光分波器２ａによって分波されて光増幅器２９ａに入力された光信号は、実施の形態５と同様の原理で短パルス化されて光パルス出力端子２７ａより出力される。同様に、光分波器２ａによって分波されて光増幅器２９ｂに入力された光信号は、短パルス化されて光パルス出力端子２７ｂより出力される。この実施の形態では、光信号を分岐させてパラレルに処理することにより、２つの光パルス出力端子２７ａ，２７ｂを提供することが可能である。この実施の形態では、第１と第２の位相制御回路９０ａ，９０ｂが１つのディザ信号発生回路１１からディザ信号を入力しているが、第１と第２の光増幅器２９ａ，２９ｂの特性が異なる場合や伝送路長が異なる場合は、第１と第２の位相制御回路９０ａ，９０ｂに対して個別にディザ信号発生回路１１を設けてもよい。
【００７０】
光分波器２ａの分岐数を増やし、光パルス出力端子の数を必要に応じて増やすことも可能であることは、本実施の形態により明らかである。
【００７１】
実施の形態７．
図２２は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２２において、２６は光源、３ａは第１の光変調器、２９ａは第１の光増幅器、３ｂは第２の光変調器、２ａは第１の光分波器、２９ｂは第２の光増幅器、３ｃは第３の光変調器、２ｂは第２の光分波器、２７は光パルス出力端子である。５は発振器、４ａは位相シフタ、８ａは光検出器、１２ａは位相比較器、９ａは位相シフタ制御回路、１１ａはディザ信号発生回路、９０ａは第１の位相制御回路、９０ｂは第２の位相制御回路である。位相シフタ制御回路９ａは、加算器２０ａ、増幅器２１ａによって構成される。位相比較器１２ａ、はミキサ１７ａ、増幅器１８ａ、低域透過フィルタ１９ａによって構成される。４ｂは第２の位相シフタ、８ｂは光検出器、１２ｂは位相比較器、９ｂは位相シフタ制御回路、１１ｂはディザ信号発生回路である。位相シフタ制御回路９ｂは、加算器２０ｂ、増幅器２１ｂによって構成される。位相比較器１２ｂは、ミキサ１７ｂ、増幅器１８ｂ、低域透過フィルタ１９ｂによって構成される。
図１７との相違は、第３の光変調器３ｃを設け、光信号をシリアルに処理することであり、光変調器３ｃを駆動する電気的クロック信号の位相を最適化するために光検出器８ｂ、ディザ信号発生回路１１ｂ、位相比較器１２ｂ、位相シフタ制御回路９ｂ、位相シフタ４ｂが用いられる。
【００７２】
動作原理は実施の形態５と同様であるが、シリアルに接続された３台の光変調器が同期して駆動されるため、図１７の光パルス発生装置よりも短いパルス幅の光パルス信号を出力することができる。図２２では、位相シフタ４ａ、位相シフタ４ｂが独立に制御される必要があるため、フィードバック制御に用いられるディザ信号発生回路１１ａとディザ信号発生回路１１ｂは、異なった周波数のディザ信号を出力する。例えば、ディザ信号発生回路１１ａから出力されるディザ信号の周波数を１０ｋＨｚ、ディザ信号発生回路１１ｂから出力されるディザ信号の周波数を１５ｋＨｚとすることができる。
【００７３】
図２２に示した構成に、更に、第４，第５の光変調器を縦列に接続し、同様のフィードバック制御を行うことで、更に短いパルス幅の光パルス信号を出力することができる。
【００７４】
実施の形態８．
図２３は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２３において、図１７との相違は、位相シフタ４が光変調器３ａを駆動する電気的クロック信号の位相を制御する構成としたことにある。光増幅器２９で発生する光信号の伝搬遅延時間の変動を補償するように、光変調器３ａから出力する光パルス信号の位相を制御するため、光変調器３ｂに入力される光パルスの位相、光パルス出力端子２７から出力される光パルスの位相は変化しない。このため、図１７と同様に、短いパルス幅の光パルス信号を発生できるのみならず、光パルス出力端子２７から出力される光パルスの位相を一定とすることができる。
【００７５】
実施の形態９．
図２４は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２４において、２４はこの発明の位相変更部の一例である光遅延器、３４は光遅延器制御回路、９１はこの発明の制御回路の一例である遅延制御回路である。光遅延器制御回路３４は、加算器２０、増幅器２１によって構成される。加算器２０、増幅器２１は、いずれも演算増幅器によって容易に実現できる。遅延制御回路９１は、ディザ信号発生回路１１、位相比較器１２、光遅延器制御回路３４によって構成される。遅延制御回路９１は、図４に示したようなアルゴリズムを用いて構成してもよい。
【００７６】
光遅延器２４は、光遅延器制御回路３４から出力される制御信号によって光信号の伝搬遅延時間を制御できるデバイスである。光遅延器２４としては、ステップモータによって光伝搬経路長を変化させるデバイス、ピエゾ素子によって光ファイバに応力を加えて伝搬遅延時間を制御するデバイス、異なる経路をスイッチによって切り換えて遅延時間を可変とするデバイス等を使用することができる。
【００７７】
基本的な動作は、図１７と同様であり、光遅延器２４の光遅延量は、常に最適値となるようにフィードバック制御がかかるため、光増幅器２９に光信号の伝搬遅延時間の変動があっても、２台の光変調器３ａ，３ｂの駆動信号は、常に光信号と同期する。２台の光変調器が同期して動作するため、光パルス出力端子２７からは短パルスが出力される。光増幅器２９で発生する光信号の伝搬遅延時間の変動を補償するように、光変調器３ａから出力する光パルス信号の位相を制御するため、光変調器３ｂに入力される光パルスの位相、光パルス出力端子２７から出力される光パルスの位相は変化しない。このため、光パルス出力端子２７から出力される光パルスの位相を一定とすることができる。
【００７８】
実施の形態１０．
図２５は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２５において、９１ａはこの発明の制御回路の一例である遅延制御回路である。この発明の位相変更部は、位相シフタ４と光遅延器２４によって構成される。光遅延器制御回路３４は、増幅器２１によって構成される。
【００７９】
図２４との相違は、ディザ信号を位相シフタ４の位相シフト量に重畳した点にある。光検出器８で検出される信号は、ディザ信号を光遅延器２４に重畳した図２４の場合も、位相シフタ４に重畳した図２５の場合も同じであるため、動作は同じである。しかし、一般に光遅延器２４にディザ信号を重畳するよりも、位相シフタにディザ信号を重畳する方が容易である。実現されている多くの光遅延器は、ステップモータやピエゾ素子など比較的応答周波数が低い可動部を含んでいるために、低周波数の交流成分を有するディザ信号に対して応答してしまうという問題が生じることが多いためである。本実施の形態では、低周波数のディザ信号は、光遅延器２４に入力されず、誤差信号Ｅから生成された直流成分の制御信号が光遅延器２４に入力されるため、光遅延器としては応答が低速なデバイスを使用することができる。
【００８０】
実施の形態１１．
図２６は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
この実施の形態では、前述した第１と第２の光変調器を１つの光変調器で代替する場合を説明する。
図２６において、３５ａは第１の偏波合分波器、３５ｂは第２の偏波合分波器、４５は偏波状態変換器である。
【００８１】
光源２６から出力する光信号の偏波状態は、所定の偏波状態（Ｐ波）に調整されている。光源２６から出力された光信号は、光変調器３で発振器５から出力された電気的クロック信号によって強度変調されて光パルス信号となった後、光増幅器２９でパワーレベルを増幅される。偏波合分波器３５ａ，３５ｂは、入力される光信号の偏波状態（Ｐ波又はＳ波）によって出力されるポートが異なるデバイスであり、偏光ビームスプリッタ、偏光プリズムとして市販されている。光源２６から出力する光信号の偏波状態は、所定の偏波状態（Ｐ波）に調整されているため、偏波合分波器３５ａは光源から出力された光信号を光変調器３に出力する。光変調器３から出力された光信号は、偏波合分波器３５ｂによって光遅延器２４に出力される。光遅延器２４によって所定の遅延を与えられた光信号は、光増幅器２９によってパワーレベルを増幅されて偏波状態変換器４５に入力される。偏波状態変換器４５によって光信号は偏波を直交され（Ｐ波→Ｓ波）、偏波合分波器３５ｂに入力される。この光信号は、再び光変調器３に出力される。光変調器３によって再度変調された光パルスは、偏波合分波器３５ａによって光分波器２へと出力される。このとき、光パルスが光源２６に出力されないのは、偏波状態（Ｓ波）が光源２６から出力されたときの偏波状態（Ｐ波）と直交しているためである。
このように、光信号は、光変調器３を往復することとなり、２度強度変調される。光遅延器２４を制御することによって、光変調器３は入力される光パルス信号と同期して変調動作するため、短いパルス幅を持つパルス幅を光パルス出力端子２７より出力する。光遅延器の制御原理は、図２４と同様である。
【００８２】
偏波合分波器３５ａ，３５ｂを、光合分波器に置き換えることは可能である。光合分波器としては、光カプラなど安価なデバイスを用いることができる。しかし、光カプラには原理的に合波損失、分岐損失があるため、光Ｓ／Ｎ比（Ｏｐｔｉｃａｌ Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）の観点からは好ましくない。
【００８３】
実施の形態１２．
図２７は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２７において、２６ａは第１の光源、２６ｂは第２の光源、３ａは第１の光変調器、３ｂは第２の光変調器、３３は光合波器、２９は光増幅器、３ｃは第３の光変調器、４ａは第１の位相シフタ、４ｂは第２の位相シフタである。
【００８４】
図２３との相違は、波長の異なる光信号を出力する２つの光源を設けたことであり、光パルス出力端子からは、波長の異なる２波長の短パルスを出力することができる。第１の光源から出力された光信号は、第１の光変調器３ａ及び第３の光変調器３ｃによって短パルス化される。第２の光源２６ｂから出力された光信号は、第２の光変調器３ｂ及び第３の光変調器３ｃによって短パルス化される。光変調器３ａを駆動する電気的クロック信号の位相は、第１の位相シフタ４ａによって制御される。第１の位相シフタ４ａへの駆動信号は、第１の位相シフタ制御回路９ａによって出力される。第１のディザ信号発生回路１１ａは、低周波数の微小振幅のディザ信号を出力し、ディザ信号は、加算器２０ａによって位相シフタ４ａに印加される。光検出器８から出力された電気信号とディザ信号を位相比較器１２ａによって同期検波する。位相比較器１２ａの出力信号を誤差信号として加算器２０ａに入力することで、フィードバック回路を構成する。
同様に、光変調器３ｂを駆動する電気的クロック信号の位相は、第２の位相シフタ４ｂによって制御される。第２の位相シフタ４ｂへの駆動信号は、第２の位相シフタ制御回路９ｂによって出力される。第２のディザ信号発生回路１１ｂは、低周波数の微小振幅のディザ信号を出力し、ディザ信号は、加算器２０ｂによって位相シフタ４ｂに印加される。光検出器８から出力された電気信号とディザ信号を位相比較器１２ｂによって同期検波する。位相比較器１２ｂの出力信号を誤差信号として加算器２０ｂに入力することで、フィードバック回路を構成する。ここで、第１のディザ信号発生回路１１ａと第２のディザ信号発生回路１１ｂは、異なった周波数のディザ信号を出力する。例えば、第１のディザ信号発生回路１１ａから出力されるディザ信号の周波数を１０ｋＨｚ、第２のディザ信号発生回路１１ｂから出力されるディザ信号の周波数を１５ｋＨｚとすることができる。
【００８５】
図２７に示した構成に、更に、第３，第４の光源を並列に接続し、同様のフィードバック制御を行うことで３波長、４波長の短パルスを出力することができる。
【００８６】
実施の形態１３．
図２８は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２８において、９２は遅延制御回路である。位相シフタ制御回路９は、加算器２０ａ，２０ｂ、増幅器２１ａによって構成される。４１は温度検出回路、３７は基準電圧発生器、４０は温度ドリフト検出回路、３９は減算器、２１ｂは増幅器である。
【００８７】
図１７との相違は、温度検出回路４１、基準電圧発生器３７、温度ドリフト検出回路４０を設け、フィードフォワード制御を加えたことである。温度検出回路４１は、装置内温度、例えば、光増幅器２９の温度を検出する。温度検出回路４１は、温度によって抵抗値が変化するサーミスタ素子、或いは、温度検出用半導体素子などを用いることができる。温度検出回路４１の出力信号と基準電圧発生器から出力される基準電圧との差を減算器３９計算することによって、光増幅器２９の温度変化を検知することができる。光変調器３ｂへ入力する光パルスの遅延時間の変動は、主として光増幅器２９の伝搬遅延時間の変動によって生ずる。光増幅器２９の伝搬遅延時間は、光増幅器の温度変化によって発生するため、光増幅器の温度変化を検出することで光変調器３ｂへ入力する光パルスの遅延時間の変動を予測することが可能である。温度ドリフト検出回路４０の出力信号を加算器２０ｂに入力することで、予測した遅延時間の変動を補償するように、位相シフタ４で発生する位相シフト量をフィードフォワード制御することができる。
【００８８】
フィードフォワード制御を追加することによって、フィードバック回路が補償すべき誤差を減少することが可能となるため、より高精度な処理を実現できる。また、仮に極めて大きな誤差が発生し、フィードバック回路の引き込み範囲を外れるような場合にも、フィードフォワード制御によって誤差をフィードバック制御の引き込み範囲内にまで減少させることができるため、広いダイナミックレンジを実現できる。このため、光パルス発生装置の動作温度範囲を拡大できる。
【００８９】
実施の形態１４．
図２９は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図２９において、３６は波長検出回路、３７は基準電圧発生器、３８は波長ドリフト検出回路、３９は減算器、２１ｂは増幅器である。
【００９０】
図１７との相違は、波長検出回路３６、基準電圧発生器３７、波長ドリフト検出回路３８を設け、フィードフォワード制御を加えたことである。波長検出回路３６は、光源２６の温度制御回路の出力、或いは、波長計等を用いることができる。波長検出回路３６の出力信号と基準電圧発生器３７から出力される基準電圧との差を減算器３９で計算することによって、光源２６から出力される光信号の波長変化を検知することができる。光変調器３ｂへ入力する光パルスの遅延時間の変動は、主として光増幅器２９の伝搬遅延時間の変動によって生ずる。光増幅器２９の伝搬遅延時間は、光信号の波長変化によって発生するため、光増幅器へ入力される光信号の波長変化を検出することで、光変調器３ｂへ入力する光パルスの遅延時間の変動を予測することが可能である。波長ドリフト検出回路３８の出力信号を加算器２０ｂに入力することで、予測した遅延時間の変動を補償するように、位相シフタ４で発生する位相シフト量をフィードフォワード制御することができる。
【００９１】
フィードフォワード制御を追加することによって、フィードバック回路が補償すべき誤差を減少することが可能となるため、より高精度な処理を実現できる。また、仮に極めて大きな誤差が発生し、フィードバック回路の引き込み範囲を外れるような場合にも、フィードフォワード制御によって誤差をフィードバック制御の引き込み範囲内にまで減少させることができるため、広いダイナミックレンジを実現できる。
【００９２】
図２８に示した温度ドリフト検出回路を用いたフィードフォワード制御と、図２９に示す波長ドリフト検出回路を用いたフィードフォワード制御を併用することは、更に、制御精度の向上を実現する。また、図２８に示した温度ドリフト検出回路を用いたフィードフォワード制御や、図２９に示す波長ドリフト検出回路を用いたフィードフォワード制御は、この発明の他の実施の形態と併用することが可能である。
【００９３】
実施の形態１５．
図３０は、この発明の一実施の形態である光パルス発生装置を示す構成ブロック図である。
図１７との相違は、図１７における光変調器３ａ，３ｂを半導体電界吸収型光変調器４２ａ，４２ｂに置き換えたことである。
【００９４】
図１１で説明したように、半導体電界吸収型光変調器は急峻なゲートを実現できるために、より短いパルス幅の光パルスを出力できる。位相シフタの位相シフト量がわずかに変化すると、光変調器を透過する光強度は大きく変化するため、最適な位相シフト量を高感度に検出することが可能である。半導体電界吸収型光変調器は、急峻なゲートを提供するために、位相シフト量が最適値から大きくずれた場合には、半導体吸収型光変調器４２ｂから出力される光強度が小さくなり、誤差信号が検出できないことがある。このような場合には、図２８に示した温度ドリフト検出回路を用いたフィードフォワード制御や、図２９に示した波長ドリフト検出回路を用い、フィードフォワード制御を併用することが望ましい。
【００９５】
実施の形態１６．
図３１は、この発明の一実施形態である光パルス発生装置を示す構成ブロック図である。
図３１において、２６は所定波長の光信号を発振する光源、３ａは第１の光変調器、２９は光増幅器、３ｂは第２の光変調器、２は光分波器、２７は光パルス出力端子、５は所定周波数の電気的クロック信号を出力する発振器、４はこの発明の位相変更部の一例である位相シフタ、８は光検出器、９２はクロック再生回路、１２は位相比較器、９は位相シフタ制御回路、２８ａはこの発明の第１の変調信号生成回路の一例である第１のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）増幅器、２８ｂはこの発明の第２の変調信号生成回路の一例である第２のＲＦ増幅器である。９９はこの発明の制御回路の一例である位相制御回路である。位相制御回路９９は、前記光検出器８から出力される電気信号と、発振器５から出力される電気的クロック信号とを入力して、電気信号と電気的クロック信号との位相が一致するように、前記位相シフタ４の位相変更量を制御する。
クロック再生回路９２は、例えば、リミッタ増幅器９３ａ，９３ｂ、バンドパスフィルタ９４によって構成される。位相シフタ制御回路９は、増幅器２１によって構成される。増幅器２１は、演算増幅器によって容易に実現できる。位相比較器１２は、ミキサ１７、増幅器１８、低域透過フィルタ１９によって構成される。位相制御回路９９は、クロック再生回路９２と位相比較器１２と位相シフタ制御回路９によって構成される。
【００９６】
光源２６としては、半導体レーザダイオード、ファイバレーザ、固体レーザなどを用いることができる。光変調器３ａ，３ｂとしては、リチウムナイオベイト（ＬｉＮｂＯ３：Ｌｉｔｈｉｕｍ Ｎｉｏｂａｔｅ）マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）型光変調器、半導体電界吸収型光変調器など、電気信号によって光強度を制御できるものを用いることができる。位相シフタ４は、電気信号によって位相シフト量を制御できるデバイスであり、実施の形態１で説明した通り、多くのタイプのデバイスを市場から購入できる。光増幅器２９としては、希土類をドープしたファイバを用いるファイバ増幅器や半導体を用いた半導体光増幅器、ラマン効果などの非線形効果を用いた光増幅器などを用いることができる。
【００９７】
光源２６から出力された光信号は、光変調器３ａで発振器５から出力される電気的クロック信号によって強度変調されて光パルス信号となった後、光増幅器２９でパワーレベルを増幅される。光増幅器２９から出力された光パルス信号は、光変調器３ｂによって再び強度変調される。このとき、光変調器３ａは、光変調器３ｂに入力される光パルス信号と同期して変調動作するように、位相制御回路９９を介して位相シフタ４により制御されるため、光変調器３ｂから出力される光パルスは、光変調器３ｂに入力される光パルスよりもパルス幅が短くなる。この動作及び効果は、実施の形態５と同様である。クロック再生回路９２は、光検出器８から出力された電気信号を入力して再生クロック信号を出力する。位相比較器１２は、クロック再生回路９２から出力される再生クロック信号と発振器５から出力される電気的クロック信号とを入力とし、再生クロック信号の位相と電気的クロック信号の位相を比較し、誤差がゼロとなるように、位相シフタ４を制御している。この動作を、図３２，図３３，図３４を用いて説明する。
【００９８】
図３２は、位相シフタの位相シフト量が最適値よりも大きいときの動作を示している。
光検出器８の出力信号は図３２の（ａ）の通りである。クロック再生回路９２は、光検出器８の信号より再生クロック信号を図３２の（ｂ）のように抽出する。クロック再生回路から出力される再生クロック信号と、図３２の（ｃ）に示される第２の変調信号生成回路（この場合には、ＲＦ増幅器２８ｂ）へ入力される電気的クロック信号とをミキサ１７に入力すると、ミキサ１７の出力信号は図３２の（ｄ）の通りとなる。この信号を低域透過フィルタ１９に入力すると、正の値の誤差信号が出力され、位相シフタの位相シフト量は小さくなる。即ち、図３２の（ｃ）に示す電気的クロック信号の位相が最適パルス位置の方向（図中、左方向）にシフトする。
【００９９】
図３３は、位相シフタの位相シフト量が最適値よりも小さいときの動作を示している。
光検出器８の出力信号は図３３の（ａ）の通りである。クロック再生回路９２は、光検出器８の信号より再生クロック信号を図３３の（ｂ）のように抽出する。クロック再生回路から出力される再生クロック信号と、図３３の（ｃ）に示される第２の変調信号生成回路（この場合には、ＲＦ増幅器２８ｂ）へ入力される電気的クロック信号とをミキサ１７に入力すると、ミキサ１７の出力信号は図３３の（ｄ）の通りとなる。この信号を低域透過フィルタ１９に入力すると、負の値の誤差信号が出力され、位相シフタの位相シフト量は大きくなる。即ち、図３３の（ｃ）に示す電気的クロック信号の位相が最適パルス位置の方向（図中、右方向）にシフトする。
【０１００】
図３４は、位相シフタの位相シフト量が最適であるときの様子を示している。
光検出器８の出力信号は、図３４の（ａ）の通りである。クロック再生回路９２は、光検出器８の信号より再生クロック信号を図３４の（ｂ）のように抽出する。クロック再生回路から出力される再生クロック信号と、図３４の（ｃ）に示される第２の変調信号生成回路（この場合には、ＲＦ増幅器２８ｂ）へ入力される電気的クロック信号とをミキサ１７に入力すると、ミキサ１７の出力信号は図３４の（ｄ）の通りとなる。この信号を低域透過フィルタ１９に入力すると、出力される誤差信号はゼロとなる。即ち、電気的クロック信号の位相は変化しない。
【０１０１】
このようにして、位相シフト量は常に一定値となるように制御がかかるため、光増幅器２９や伝送路に光信号の伝搬遅延時間の変動があっても、２台の光変調器３ａ，３ｂの駆動信号の位相は、常に一定に保たれる。なお、光分波器２から第２の光変調器３ｂまでの伝搬遅延時間と、光分波器２からミキサ１７までの伝搬遅延時間と、発振器５からミキサ１７までの伝搬遅延時間と、発振器５から第１の光変調器３ａまでの伝搬遅延時間と、発振器５から第２の光変調器３ａまでの伝搬遅延時間とは、それぞれ異なっている。このため、ミキサ１７で誤差がゼロになるように、制御しても光変調器３ａが同期するとは限らない。そこで、図３５に示すように、光変調器３ａと光変調器３ｂを駆動する変調信号の位相が完全に一致するように、位相シフタ制御回路９の出力に適当なオフセット電圧Ｖを与える加算器１００を付加することによって、位相関係を調整するようにしてもよい。２台の光変調器が完全に同期して動作するため、光パルス出力端子２７からは短パルスが出力される。
本発明は、同期検波を用いるために、比較的簡単な構成で高精度な制御回路を実現できる利点がある。また、本発明では、ディザ信号の重畳を必要としない利点がある。
【０１０２】
本発明は、実施の形態５で説明したような出力を最大にするような制御をしていないので、光変調器３ａ，３ｂの出力波形には依存しない利点がある。従って、実施の形態１６では、第１の変調信号生成回路、第２の変調信号生成回路としてＲＦ増幅器を用いているが、変調信号生成回路としては、周波数逓倍器、波形成型器、或いは、変調器などを用いることができる。
また、光増幅器２９が存在しなくても、光変調器３ａと光変調器３ｂの間に、ある伝送路による光信号の伝搬遅延が存在するので、本発明の適用を妨げるものとはならない。
また、発振器５が十分パワーのある電気的クロック信号を発生する場合は、第１の変調信号生成回路、第２の変調信号生成回路は不用である。
また、図３６に示すように、位相シフタ４を第２の変調信号生成回路の入力に用いることも、本発明の適用を妨げない。
図３６に示す構成は、制御対象（ここでは、位相シフタ４）で発生した変化を検出して制御対象へ帰還するものではないため、一種のフィードフォワード回路と見ることができる。このようなフィードフォワード回路でも、発明の目的は十分達成されることを発明者は実験により確認している。
また、図３７又は図３８に示すように、光分波器２は、光変調器３ｂの入力側ではなく、出力側にあってもよい。また、実施の形態５で説明した図１７においても、光分波器２は、光変調器３ｂの入力側ではなく、出力側にあってもよい。
【０１０３】
実施の形態１７．
図３９は、この発明の一形態であるパルス発生装置を示す構成ブロック図である。
識別器９７は、例えば、Ｄタイプフリップフロップで実現することができる。Ｄタイプフリップフロップは、データインプットＤから入力されるデータをクロックインプットＣから入力されるクロック信号により遅延させてアウトプットＱへ出力するものである。即ち、データ信号入力端子９８から入力されたデータは、クロック信号に同期して光変調器３ｂに出力される。即ち、光変調器３ｂに入力される光信号と光変調器３ｂを駆動する変調信号とを同期させることができる。その他の動作原理は、図３１と同様である。
図３９に示す場合は、ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）フォーマットの信号をＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）フォーマットの信号で変調する場合を示している。
なお、光変調器３ａと光変調器３ｂを駆動する変調信号の位相関係は、図３５に示したように、位相シフタ制御回路９の出力に適当なオフセット電圧Ｖを与える加算器１００を付加することによって調整できる。両者の位相関係は、光増幅器２９やその他の伝送路や回路により発生する位相変動量が変わっても、オフセット電圧Ｖを調整することにより一定に保たれる。
本実施形態では、光変調器３ａによって生成される光パルスをデータ信号入力端子９８から入力されるデータ信号によって変調するため、変調されたパルスを発生する光パルス発生装置を提供することができる。変調方式としては、強度変調方式、位相変調方式、周波数変調方式、偏波面変調方式などを用いることができる。
なお、図３５〜図３８に示した構成に、図３９に示した識別器９７を用いても構わない。
【０１０４】
実施の形態１８．
図４０は、この発明の一形態であるパルス発生装置を示す構成ブロック図である。
図４０において、２６は所定波長の光信号を発振する光源、３ａは第１の光変調器、２４は光遅延器、２９は光増幅器、３ｂは第２の光変調器、２は光分波器、２７は光パルス出力端子、５は発振器、８は光検出器、９２はクロック再生回路、１２は位相比較器、３４は光遅延器制御回路、２８はこの発明の第１の変調信号生成回路の一例である第１のＲＦ増幅器、９７はこの発明の第２の変調信号生成回路の一例である識別器、９８はデータ信号入力端子、１０１はこの発明の制御回路の一例である遅延制御回路である。
クロック再生回路９２は、例えば、リミッタ増幅器９３ａ，９３ｂ、バンドパスフィルタ９４によって構成される。光遅延器制御回路３４は、増幅器２１によって構成される。増幅器２１は、演算増幅器によって容易に実現できる。位相比較器１２は、ミキサ１７、増幅器１８、低域透過フィルタ１９によって構成される。遅延制御回路１０１は、クロック再生回路９２、位相比較器１２、光遅延器制御回路３４によって構成される。
【０１０５】
基本的な動作は、図３９と同様である。位相比較器１２から出力される誤差信号を光遅延器２４に入力することによって、光変調器３ａと光変調器３ｂを同期することができる。
光遅延器２４は、光増幅器２９の入力ではなく、光増幅器２９の出力に接続することもできる。
また、光分波器２は、図３７又は図３８に示したように、光変調器３ｂの入力ではなく、光変調器３ｂの出力に接続することもできる。
【０１０６】
実施の形態１９．
図４１は、この発明の一実施の形態である偏波スクランブラを用いたビット同期回路を示す構成ブロック図である。
図４１において、２６は所定波長の光信号を出力する光源、３は光変調器、９７は第１の変調信号生成回路である識別器、９８はデータ信号入力端子、５は発振器、２９は光変調器３の損失を補償する光増幅器、９５は光変調器の一形態である偏波スクランブラ、２は光分波器、２７は光信号出力端子、２８は第２の変調信号生成回路の一形態であるＲＦ増幅器、８は光検出器、９２はクロック再生回路、１２は位相比較器、９は位相シフタ制御回路、１０２はこの発明の制御回路の一例である位相制御回路である。
クロック再生回路９２は、例えば、リミッタ増幅器９３ａ，９３ｂ、逓倍器９６、バンドパスフィルタ９４によって構成される。位相シフタ制御回路９は、増幅器２１によって構成される。増幅器２１は、演算増幅器によって容易に実現できる。位相比較器１２は、ミキサ１７、増幅器１８、低域透過フィルタ１９によって構成される。
【０１０７】
動作を説明する。
光源２６から発せられた光信号は、光変調器３で強度変調される。変調フォーマットしてはＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）が一般的である。光変調器３の駆動信号は、発振器５より出力されるクロック信号とデータ信号入力端子９８より入力されるデータ信号から識別器９７によって生成される。識別器９７の出力は、必要に応じて電圧増幅回路（図示せず）によって増幅されるのが一般的である。強度変調された光は光増幅器２９で損失補償される。これまでに説明した実施の形態と同様、光増幅器２９は、数ｍ〜数十ｍの光ファイバで構成されるため環境温度による伝搬遅延時間変動が無視できない。偏波スクランブラ９５に入射した強度変調された光信号は、ＲＦ増幅器２８から出力されたクロック信号で偏波スクランブルされるが、データ信号Ｄと偏波スクランブル信号Ｓの位相関係を一定にしなければならない。偏波スクランブラから出力される光は、光分波器２でその一部が分岐され、光検出器８で光信号が電気信号に変換される。このとき、偏波スクランブルに伴う強度変化は生じていないので、光検出器８で検出される電気信号は、光変調器３によって印加された強度変調信号から検出される電気信号と同じ電気信号である。変換された電気信号から、クロック再生回路９２によって再生クロック信号が再生される。クロック再生回路９２は、ミキサで構成された逓倍器９６、バンドパスフィルタ９４及び増幅器、或いは、リミッタで構成できる。また、クロック再生回路９２に、フェーズロックループ回路を用いても、同様の効果が得られる。再生クロック信号と発振器５から出力された電気的クロック信号は、ミキサ１７で位相比較される。ミキサ１７における電気的クロック信号の位相と、光検出器８で検出した電気信号から再生されたクロック信号の位相（データ位相）との関係に対応した電圧信号は、増幅器２１で所定の基準電圧と比較され、誤差信号を発生する。この誤差信号により位相シフタ４が駆動され、偏波スクランブラにおけるデータ信号Ｄの位相と偏波スクランブル信号Ｓの位相が同期することになる。例えば、図４２に示すように、データ信号Ｄの各ビットの中心で偏波スクランブル信号Ｓがゼロレベルになるように制御することができる。偏波スクランブル信号Ｓがゼロレベルを交差するときに、偏波をスイッチングすることにより、各ビットの中央において偏波のスイッチングが行われる。両者の位相関係は、上述の増幅器２１の基準電圧を変えることで変更することができる。
【０１０８】
ここで、不確定な位相変動を生ずるのは光増幅器２９であり、それ以外の電気信号の接続線や偏波スクランブラ出力から光検出器までの光路は十分短いものとし、これらの変動は無視できると仮定している。従って、偏波スクランブラ９５へ入力される光信号を光分波器２により分岐して光検出器８に入力しても、同様の効果を得ることができる。もし、これらの変動を無視できない場合は、図３５に示したように、加算器１００を付加してオフセット電圧Ｖを入力するようにしてもよい。
【０１０９】
【発明の効果】
第１及び第１７の発明に係わる光パルス位置検出回路及びその方法は、上記のように構成されており、光パルス列を光変調器に入力し、光変調器を駆動する電気的クロック信号の位相を、光変調器から出力される光信号強度が最大となるように制御し、光変調器から出力される光信号強度が最大となるときの位相シフト量を出力するため、光パルスの位置を正確に検出することができる。
【０１１０】
第２及び第１８の発明に係わる光パルス位置検出回路及びその方法は、上記のように構成されており、光パルス列を光変調器に入力し、光変調器を駆動する電気的クロック信号の位相にディザ信号を重畳し、光変調器から出力される光信号から抽出したディザ信号成分と前記電気的クロック信号の位相に重畳したディザ信号を同期検波し、前記同期検波出力を位相シフタにフィードバックすることで、光変調器から出力される光強度が最大となるように前記位相シフタの位相シフト量を制御し、光変調器から出力される光信号強度が最大となるときの位相シフト量を出力するため、光パルスの位置を高精度に検出することができる。
【０１１１】
第３の発明に係わる光パルス位置検出回路は、上記のように構成されており、光パルス列の繰り返し周期を変化させ、光パルス列繰り返し周期と位相シフト量との関係を演算することによって光パルス列が伝送路を伝搬する時間を広いダイナミックレンジで検出することができる。
【０１１２】
第４の発明に係わる光パルス位置検出回路は、上記のように構成されており、光変調器としては半導体電界吸収型光変調器を用いるため、パルス位置をより高精度に検出することができる。
【０１１３】
第５及び第１９の発明に係わる光パルス発生装置及びその方法は、上記のように構成されており、光検出器の出力が最大となるように光信号の位相を変更するので、位相変更量は、常に最適値となるようにフィードバック制御がかかる。このとき、第１の光変調器と第２の光変調器が同期して動作するため、パルス幅が短い光パルスを出力することができる。
【０１１４】
第６及び第２０の発明に係わる光パルス発生装置及びその方法は、上記のように構成されており、位相変更量にディザ信号成分を加え、光変調器から出力される光信号から抽出したディザ信号成分とディザ信号を同期検波し、前記同期検波出力をフィードバックするので、光変調器から出力される光信号強度が最大となる。
【０１１５】
第７の発明に係わる光パルス発生装置は、上記のように構成されており、位相シフタ制御回路はディザ信号と位相比較器出力を入力とし、光検出器の出力が最大となるように第２の光変調器を駆動する信号に位相シフトを与える位相シフタを制御するので、位相シフト量は常に最適値となるようにフィードバック制御がかかる。このとき、第１の光変調器と第２の光変調器が同期して動作するため、パルス幅が短い光パルスを出力することができる。
また、第２の光変調器に入力される光パルス信号の伝搬遅延時間の変動を補償するように動作する場合は、出力される光パルスの位相を常に一定とすることができる。
【０１１６】
第８の発明に係わる光パルス発生装置は、上記のように構成されており、光遅延器制御回路はディザ信号と位相比較器出力を入力とし、光検出器の出力が最大となるように第２の光変調器に入力される光信号に遅延を与える光遅延器を制御するので、遅延時間は常に最適値となるようにフィードバック制御がかかる。このとき、第１の光変調器と第２の光変調器が同期して動作するため、パルス幅が短い光パルスを出力することができる。
また、第２の光変調器に入力される光パルス信号の伝搬遅延時間の変動を補償するように動作するため、出力される光パルスの位相を常に一定とすることができる。
【０１１７】
第９の発明に係わる光パルス発生装置は、上記のように構成されており、第１又は第２の光変調器を駆動する信号の位相にディザ信号を重畳し、光検出器の出力が最大となるように第２の光変調器に入力される光信号に遅延を与える光遅延器を制御する。ディザ信号を位相シフタに重畳するため、光遅延器としては応答が低速であるデバイスを使用することができる。
【０１１８】
第１０の発明に係わる光パルス発生装置は、上記のように構成されており、光変調器には光信号が往復し、かつ、光変調器に入力される光パルスと光変調器の駆動信号は同期するために、パルス幅が短い光パルスを出力することができる。この発明では、光変調器を１台しか必要としないため、構成を簡略化することができる。
【０１１９】
第１１の発明に係わる光パルス発生装置は、上記のように構成されており、第１の光源と第２の光源から出力された光信号を同時に短パルス化できるため、２波長の光パルスを出力できる。
【０１２０】
第１２の発明に係わる光パルス発生装置は、上記のように構成されており、温度ドリフト検出回路の出力信号をもとに、予測した遅延時間の変動を補償するように位相シフタの位相シフト量をフィードフォワード制御することができるため、より高精度にパルス幅が短い光パルスを出力することができる。また、広い温度範囲で動作することができる。
【０１２１】
第１３の発明に係わる光パルス発生装置は、上記のように構成されており、波長ドリフト検出回路の出力信号をもとに、予測した遅延時間の変動を補償するように位相シフタの位相シフト量をフィードフォワード制御することができるため、より高精度にパルス幅が短い光パルスを出力することができる。
【０１２２】
第１４の発明に係わる光パルス発生装置は、上記のように構成されており、光変調器としては、半導体電界吸収型光変調器を用いるために、よりパルス幅が短い光パルスを出力することができる。
【０１２３】
第１５の発明に係わる光パルス発生装置は、上記のように構成されており、光信号をパラレルに処理するので、複数の光パルス列を出力することができる。
【０１２４】
第１６の発明に係わる光パルス発生装置は、上記のように構成されており、光信号をシリアルに処理するので、短パルスの光パルス列を出力することができる。
【０１２５】
第２１及び第２７の発明に係わる光パルス発生装置及びその方法は、上記のように構成されており、第１又は第２の光変調器に入力される光信号から抽出した再生クロック信号と、第１又は第２の光変調器を駆動する電気的クロック信号との位相が一致するように位相制御をする。こうして、高精度に第１の光変調器と第２の光変調器が同期して動作するため、パルス幅が短い光パルスを出力することができる。
【０１２６】
第２２及び第２８の発明に係わる光パルス発生装置及びその方法は、上記のように構成されており、再生クロック信号と電気的クロック信号を位相比較して遅延時間変動を検出するので、簡単な構成で高精度の制御回路を実現できる。
【０１２７】
第２３の発明に係わる光パルス発生装置は、上記のように構成されており、位相シフタ制御回路は位相比較器出力を入力とし、光変調器を駆動する信号に位相シフトを与える位相シフタを制御するので、位相シフト量は常に最適値となるように制御がかかる。
【０１２８】
第２４の発明に係わる光パルス発生装置は、上記のように構成されており、光遅延器制御回路は位相比較器出力を入力とし、光変調器に入力される光信号に遅延を与える光遅延器を制御するので、遅延時間は常に最適値となるように制御がかかる。
【０１２９】
第２５の発明に係わる光パルス発生装置は、上記のように構成されており、光変調器をデータ信号で変調することによって変調された光パルスを出力することができる。
【０１３０】
第２６の発明に係わる光パルス発生装置は、上記のように構成されており、偏波スクランブラを駆動する電気的クロック信号の位相をデータ位相と所定の関係に同期させることができるため、ファイバの分散や非線形屈折率変化により受信端子で振幅変動が発生しても信号の識別に有利なように、アイの開口をより大きくすることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係わる光パルス位置検出回路の基本構成を示すブロック図である。
【図２】 本発明の実施の形態１に係わる光パルス位置検出回路の位相シフタを示す図である。
【図３】 本発明の実施の形態１に係わる光パルス位置検出回路の動作説明図である。
【図４】 本発明の実施の形態１に係わる光パルス位置検出回路の動作説明図である。
【図５】 本発明の実施の形態１に係わる光パルス位置検出回路の動作説明図である。
【図６】 本発明の実施の形態２に係わる光パルス位置検出回路の基本構成を示すブロック図である。
【図７】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が最適の場合の動作説明図である。
【図８】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が最適の場合の動作説明図である。
【図９】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が大きい場合の動作説明図である。
【図１０】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が大きい場合の動作説明図である。
【図１１】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が小さい場合の動作説明図である。
【図１２】 本発明の実施の形態２に係わる光パルス位置検出回路の位相シフト量が小さい場合の動作説明図である。
【図１３】 本発明の実施の形態３に係わる光パルス位置検出回路の基本構成を示すブロック図である。
【図１４】 本発明の実施の形態４に係わる光パルス位置検出回路の基本構成を示すブロック図である。
【図１５】 本発明の実施の形態４に係わる光パルス位置検出回路の動作説明図である。
【図１６】 本発明の実施の形態４に係わる光パルス位置検出回路の動作説明図である。
【図１７】 本発明の実施の形態５に係わる光パルス発生装置の基本構成を示すブロック図である。
【図１８】 本発明の実施の形態５に係わる光パルス発生装置の位相シフト量が最適の場合の動作説明図である。
【図１９】 本発明の実施の形態５に係わる光パルス発生装置の位相シフト量が大きい場合の動作説明図である。
【図２０】 本発明の実施の形態６に係わる光パルス発生装置の位相シフト量が小さい場合の動作説明図である。
【図２１】 本発明の実施の形態６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２２】 本発明の実施の形態７に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２３】 本発明の実施の形態８に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２４】 本発明の実施の形態９に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２５】 本発明の実施の形態１０に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２６】 本発明の実施の形態１１に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２７】 本発明の実施の形態１２に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２８】 本発明の実施の形態１３に係わる光パルス発生装置の基本構成を示すブロック図である。
【図２９】 本発明の実施の形態１４に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３０】 本発明の実施の形態１５に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３１】 本発明の実施の形態１６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３２】 本発明の実施の形態１６に係わる光パルス発生装置の位相シフト量が小さいと場合の動作説明図である。
【図３３】 本発明の実施の形態１６に係わる光パルス発生装置の位相シフト量が大きいと場合の動作説明図である。
【図３４】 本発明の実施の形態１６に係わる光パルス発生装置の位相シフト量が最適な場合の動作説明図である。
【図３５】 本発明の実施の形態１６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３６】 本発明の実施の形態１６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３７】 本発明の実施の形態１６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３８】 本発明の実施の形態１６に係わる光パルス発生装置の基本構成を示すブロック図である。
【図３９】 本発明の実施の形態１７に係わる光パルス発生装置の基本構成を示すブロック図である。
【図４０】 本発明の実施の形態１８に係わる光パルス発生装置の基本構成を示すブロック図である。
【図４１】 本発明の実施の形態１９に係わる光パルス発生装置の基本構成を示すブロック図である。
【図４２】 本発明の実施の形態１９に係わるデータ信号Ｄと偏波スクランブル信号Ｓの位相関係を示すブロック図である。
【図４３】 従来例１を示すブロック図である。
【図４４】 従来例１を説明する図である。
【図４５】 従来例２を示すブロック図である。
【図４６】 従来例３を示すブロック図である。
【図４７】 従来例３を説明する図である。
【符号の説明】
１ 光パルス列入力端子、２ 光分波器、３ 光変調器、４ 位相シフタ、５発振器、６ａ，６ｂ 光パワーメータ、７ 透過率検出部、８ 光検出器、９位相シフタ制御回路、１０ 位相シフト量出力端子、１１ ディザ信号発生回路、１２ 位相比較器、１３ 位相シフタ入力端子、１４ サーキュレータ、１５ 位相シフタ出力端子、１６ バラクタダイオード、１７ ミキサ、１８ 増幅器、１９ 低域透過フィルタ、２０ 加算器、２１ 増幅器、２２ 光パルス列発生光源、２３ 光ファイバ、２４ 光遅延器、２５ 伝搬時間検出回路、２６ 光源、２７ 光パルス出力端子、２８ ＲＦ増幅器、２９ 光増幅器、３０変調光出力端子、３１ パルスパターンジェネレータ、３２ 多重化回路、３３ 光合波器、３４ 光遅延器制御回路、３５ 偏波合分波器、３６ 波長検出回路、３７ 基準電圧発生器、３８ 波長ドリフト検出回路、３９ 減算器、４０ 温度ドリフト検出回路、４１ 温度検出回路、４２ 半導体電界吸収型光変調器、４３ 全光学的光変調器、４４ 光クロックパルス発生回路、４５ 偏波状態変換器、９０ 位相制御回路、９１ 遅延制御回路、９２ クロック再生回路、９３ａ，９３ｂ リミッタ、９４ バンドパスフィルタ、９５ 偏波スクランブラ、９６ 逓倍器、９７ 識別器、９８ データ入力端子、９９ 位相制御回路、１００ 加算器、１０１ 遅延制御回路。

Claims (4)

1. 所定の繰り返し周期を持つ光パルス列を入力する光パルス列入力端子と、
   前記光パルス列の繰り返し周期と同一周波数の電気的クロック信号を出力する発振器と、
   前記発振器から出力された電気的クロック信号を入力して、電気的クロック信号の位相をシフトして出力する位相シフタと、
   前記位相シフタから出力された電気的クロック信号を入力するとともに、前記光パルス列入力端子から入力される光パルス列を入力して電気的クロック信号に基づいて光パルス列を変調して光信号を出力する光変調器と、
   前記光変調器から出力された光信号を電気信号に変換して出力する光検出器と、
   前記光検出器の出力を入力し、光検出器の出力が最大となるように前記位相シフタの位相シフト量を制御する位相制御回路と、
   前記位相シフタの位相シフト量を出力する位相シフト量出力端子と
   を備え、
   前記位相制御回路は、
   ディザ信号を出力するディザ信号発生回路と、
   前記光検出器の出力と前記ディザ信号発生回路から出力されるディザ信号とを入力し同期検波して誤差信号を出力する位相比較器と、
   ディザ信号発生回路から出力されるディザ信号と位相比較器から出力される誤差信号とを入力して重畳させ、前記位相シフタの位相シフト量を誤差信号がゼロになるように制御する制御信号を出力する位相シフタ制御回路と
   を有することを特徴とする光パルス位置検出回路。
2. 前記光パルス位置検出回路は、更に、
   前記発振器から出力された電気的クロック信号によって駆動される光パルス列発生光源と、
   前記光パルス列発生光源と前記光パルス列入力端子と間に接続される伝送路とを備え、
   前記発振器は、周波数を変化させることにより２種類以上の周波数の電気的クロック信号を出力する手段を有し、
   前記位相シフト量出力端子から出力される位相シフト量から計算されるパルス遅延時間の変化量と前記発振器から出力される２種類以上の電気的クロック信号の周波数の変化量とに基づいて前記伝送路を光パルスが伝搬する時間を検出する伝搬時間検出回路を有することを特徴とする請求項１に記載の光パルス位置検出回路。
3. 前記光変調器は、半導体電界吸収型光変調器を使用したことを特徴とする請求項１ないし請求項２のいずれかに記載の光パルス位置検出回路。
4. 所定の繰り返し周期を持つ光パルス列を入力する光パルス列入力工程と、
   前記光パルス列の繰り返し周期と同一周波数の電気的クロック信号を出力する発振工程と、
   前記発振器から出力された電気的クロック信号を入力して、電気的クロック信号の位相をシフトして出力する位相シフト工程と、
   前記位相シフト工程から出力された電気的クロック信号を入力するとともに、前記光パルス列入力工程から入力される光パルス列を入力して電気的クロック信号に基づいて光パルス列を変調して光信号を出力する光変調工程と、
   前記光変調工程から出力された光信号を電気信号に変換して出力する光検出工程と、
   前記光検出工程の出力を入力し、光検出工程の出力が最大となるように前記位相シフト工程の位相シフト量を制御する位相制御工程と、
   前記位相シフト工程の位相シフト量を出力する位相シフト量出力工程と
   を備え、
   前記位相制御工程は、
   ディザ信号を出力するディザ信号発生工程と、
   前記光検出工程の出力と前記ディザ信号発生工程から出力されるディザ信号とを入力して同期検波して誤差信号を出力する位相比較工程と、
   ディザ信号発生工程から出力されるディザ信号と位相比較工程から出力される誤差信号とを入力して重畳させ、前記位相シフト工程の位相シフト量を誤差信号がゼロになるように制御する制御信号を出力する位相シフト制御工程と
   を有することを特徴とする光パルス位置検出方法。

Images