JP3678316B2 - プラズマディスプレイパネル - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、面放電セルを画定する電極対を有したマトリクス表示形式のＡＣ型のＰＤＰ（プラズマディスプレイパネル）に関する。
【０００２】
選択発光に壁電荷を利用するＡＣ駆動形式のＰＤＰの内、特に面放電型ＰＤＰは蛍光体によるカラー表示に適しており、ハイビジョン用の大画面表示デバイスとして注目されている。
【０００３】
【従来の技術】
図５は従来の面放電型ＰＤＰ８０の電極構造を模式的に示す平面図、図６は従来の面放電型ＰＤＰ８０の内部構造を示す分解斜視図である。
【０００４】
ＰＤＰ８０は、互いに平行に延びる直線状のサステイン電極（主電極）Ｘｊ，Ｙｊからなる複数の電極対１２ｊと、サステイン電極Ｘｊ，Ｙｊと直交する複数の直線状のアドレス電極Ａｊとを有する。各電極対１２ｊはマトリクス表示の１ライン（行）Ｌに対応し、各アドレス電極Ａｊは１列に対応する。
【０００５】
サステイン電極Ｘｊ，Ｙｊは、各ラインＬにおいて面放電ギャップＧを挟んで隣接するように列方向に交互に配列されている。ただし、ライン間の電極間隔ｄは面放電ギャップＧのギャップ幅（電極間距離）ｇｗより十分に大きい。
【０００６】
このように配列されたサステイン電極Ｘｊ，Ｙｊの内、一方のサステイン電極Ｘｊは、駆動回路の簡単化のために複数のラインＬ間で電気的に共通化されている。他方のサステイン電極Ｙｊは、ライン順次の画面走査を可能とするために、１ラインずつ独立した個別電極とされている。各ラインＬでは、サステイン電極Ｘｊ，Ｙｊによってサブピクセル（単位発光領域）ＥＵ毎に面放電セルＣｊが画定される。そして、サステイン電極Ｙｊとアドレス電極Ａｊとの間の放電によって各面放電セルＣｊの点灯（放電）又は非点灯の選択（アドレッシング）が行われる。
【０００７】
ＰＤＰ８０の使用に際しては、表示内容に応じたアドレッシングの後、全てのラインＬについて一斉に、サステイン電極Ｘｊ，Ｙｊに対して交互にサステインパルスを印加する。すなわちＡＣ駆動をする。サステイン電極Ｘｊとサステイン電極Ｙｊとの間の相対電位関係はサステインパルスの印加毎に反転する。サステインパルスの波高値（Ｖｓ）を放電開始電圧（Ｖｆ）より低く設定しておけば、アドレッシング終了時点で所定量の壁電荷が存在した面放電セルＣｊにおいてサステインパルスの印加毎に面放電が生じる。単位時間当たりのサステインパルスの印加回数を適当に設定することによって表示の輝度を調整することができる。
【０００８】
図６において、ＰＤＰ８０は、前面側のガラス基板１１ｊ、サステイン電極Ｘｊ，Ｙｊ、ＡＣ駆動のための誘電体層１７ｊ、保護膜１８ｊ、背面側のガラス基板２１ｊ、アドレス電極Ａｊ、平面視直線状の隔壁２９ｊ、及びフルカラー表示のための蛍光体層２８ｊなどから構成されている。内部の放電空間３０ｊは、隔壁２９ｊによってライン方向（サステイン電極Ｘｊ，Ｙｊの延長方向）にサブピクセルＥＵ毎に区画され、且つその間隙寸法が規定されている。隔壁２９ｊの配置パターンはいわゆるストライプパターンであり、放電空間３０ｊの内の各列に対応した部分は、全てのラインＬに跨がって列方向に連続している。
【０００９】
サステイン電極Ｘｊ、Ｙｊは、ガラス基板１１ｊの内面に配列されており、それぞれが幅の広い透明導電膜４１と導電性を確保するための金属膜４２とから構成されている。透明導電膜４１は、面放電が拡がるように金属膜４２より幅の広い帯状にパターニングされている。
【００１０】
蛍光体層２８ｊは、サステイン電極Ｘｊ，Ｙｊから遠ざけて面放電によるイオン衝撃を軽減するために背面側のガラス基板２１ｊ上の各隔壁２９ｊの間に設けられており、面放電で生じた紫外線によって局部的に励起されて発光する。蛍光体層２８ｊの表層面（放電空間と接する面）で発光した可視光の内、ガラス基板１１ｊを透過する光が表示光となる。
【００１１】
マトリクス表示のピクセル（画素）ＥＧは、ライン方向に並ぶ３つのサブピクセルＥＵからなる。これら発光色（Ｒ，Ｇ，Ｂ）は互いに異なり、Ｒ，Ｇ，Ｂの組み合わせてカラー表示が行われる。ピクセルＥＧの形状としては、画像再現の上で正方形が好ましい。ピクセルＥＧを正方形とした場合、サブピクセルＥＵは列方向に長い四角形となる。
【００１２】
【発明が解決しようとする課題】
従来の電極構造では、面放電ギャップＧｊがライン方向に延びており、各サブピクセルＥＵにおける面放電ギャップＧｊのギャップ長（この場合はライン方向の長さ）ｇｌが短いことから、面放電が過度に集中してイオン衝撃による保護膜１８ｊの劣化が進み易いという問題があった。ギャップ長ｇｌは、隔壁２９ｊの幅の分だけサブピクセルＥＵのライン方向の寸法より短い。
【００１３】
また、紫外線の強度が面放電ギャップＧｊから遠くなるにつれて小さくなることから、蛍光体層２８ｊの励起がサブピクセルＥＵにおける列方向の中央部に限られていた。つまり、サブピクセルＥＵにおける非発光領域の占める割合が大きく、発光効率が低いという問題もあった。
【００１４】
本発明は、放電の集中を緩和して寿命を延ばすとともに、表示の高輝度化を図ることを目的としている。
【００１５】
【課題を解決するための手段】
ギャップ長ｇｌを増大すれば、放電の集中が緩和され且つ有効発光領域が拡大される。上述したように単位発光領域（ＰＤＰ８０ではサブピクセルＥＵ）が列方向に長い場合、ライン方向ではなく列方向に延びた面放電ギャップを設けることにより、ギャップ長ｇｌの増大が可能である。すなわち、各サステイン電極を櫛状とし、各単位発光領域において一方のサステイン電極の櫛歯と他方のサステイン電極の櫛歯とがギャップ幅ｇｗを隔てて隣接するように設ければよい。ただし、列方向におけるサステイン電極の配列順序を従来と同様の順序（１本ずつ交互）としたのでは、隣接するラインＬの間でのサステインパルスによる放電を避けるために電極間隔ｄを十分に大きくしなければならないので、ギャップ長ｇｌの大幅な増大は望めない。配列順序の工夫が必要である。
【００１６】
請求項１の発明のＰＤＰは、表示画面内に列方向に沿って複数の第１サステイン電極と複数の第２サステイン電極とが配列され、行方向に沿って複数のアドレス電極が配列されたマトリクス表示形式のＰＤＰであって、第１サステイン電極どうしの配列間隙に第２サステイン電極が２本ずつ配列され、隣接する第１サステイン電極と第２サステイン電極との間でサステイン放電が生じるように、前記行方向と交差する方向に延びる放電ギャップが単位発光領域毎に形成されており、第１サステイン電極どうしの配列間隙に配列された２本の第２サステイン電極の配列間隔（ｅ）よりも放電ギャップのギャップ長（ｇｌ）が長いものである。
【００１７】
請求項２の発明のＰＤＰは、前記各第１サステイン電極及び前記各第２サステイン電極が、前記表示画面の全長に渡って前記行方向に延びる帯状の基部と、当該基部から前記列方向に張り出した複数の枝部とから構成され、前記第１サステイン電極の前記各枝部が、前記列方向における前記基部の一方側と他方側とに前記単位発光領域毎に交互に配置され、前記第２サステイン電極の前記各枝部が、前記列方向における前記基部の片側のみに配置されており、前記第１サステイン電極の前記枝部と、前記第２サステイン電極の前記枝部とによって前記放電ギャップが形成されたものである。
【００１８】
請求項３の発明のＰＤＰは、前記各第１サステイン電極及び前記各第２サステイン電極の前記枝部が、当該枝部に対応した前記基部と連続する幅小部と、当該幅小部に対して前記行方向の両側に張出し且つ当該基部から離れた膨大部とから構成され、前記第１サステイン電極の前記膨大部と、前記第２サステイン電極の前記膨大部とによって前記放電ギャップが形成されてなる。
【００１９】
ここでいう「対応した前記基部」とは、注目する枝部が属する第１サステイン電極（又は第２サステイン電極）の基部を意味する。
請求項４の発明のＰＤＰは、前記アドレス電極が、前記列方向に並ぶ単位発光領域の全てを通過し、平面視において当該各単位発光領域内の前記第２サステイン電極の前記枝部と重なり且つ前記第１サステイン電極の前記枝部と重ならないように蛇行した帯状にパターニングされてなる。
【００２０】
請求項５の発明のＰＤＰは、前記各放電ギャップが、前記列方向及び前記行方向の双方に対して傾斜した方向に延びてなる。
各第１サステイン電極は、隣接する２つの行（ライン）の表示に共用される。ただし、電極配列の両端である場合は１つのラインの表示に用いられる。各第２サステイン電極は、１つのラインの表示に用いられる。
【００２１】
列方向の電極配列の一番目の電極は、第１サステイン電極でも第２サステイン電極でもよい。例えば第１サステイン電極を一番目の電極とした場合には、第１サステイン電極（「Ｘ」で表す）及び第２サステイン電極（「Ｙ」で表す）の配列順序は、次の〔１〕又は〔２〕となる。
【００２２】
〔１〕 Ｘ，Ｙ，Ｙ，Ｘ，Ｙ，Ｙ，Ｘ…Ｘ，Ｙ
〔２〕 Ｘ，Ｙ，Ｙ，Ｘ，Ｙ，Ｙ，Ｘ…Ｘ，Ｙ，Ｙ，Ｘ
【００２３】
【発明の実施の形態】
図１は本発明のＰＤＰ１の電極マトリクスの基本構成を示す平面図である。
ＰＤＰ１は、マトリクス表示形式の面放電型ＰＤＰであり、ライン方向ＭＬに延びたサステイン電極Ｘ，Ｙからなる複数の電極対１２と、列方向ＭＣに延びた複数のアドレス電極Ａとを有する。表示画面ＳＣは縦横に並ぶサブピクセルＥＵからなる。図ではサブピクセル数は５×４個であるが、実際には例えば４２インチサイズの場合で１９２０（＝６４０×３）×４８０個程度である。
【００２４】
サステイン電極Ｘ，Ｙの配列順序は、従来とは違ってＹ，Ｘ，Ｙの配列を繰り返すものである。サステイン電極Ｘの両側にサステイン電極Ｙが配置され、サステイン電極Ｘどうしの間には２本のサステイン電極Ｙが隣接配置されている。サステイン電極Ｘで挟まれた２本のサステイン電極Ｙの配列間隔ｅ〔図２（Ａ）参照〕は、これら電極を電気的に分離できる最小限の値（例えば２０〜３０μｍ）であればよく、サブピクセルＥＵの列方向ＭＣの長さ（例えば６００μｍ）と比べて十分に小さい。各電極対１２はマトリクス表示の１ラインＬに対応する。ただし、サステイン電極Ｘは、隣接した２つのラインＬの表示に共用される。つまり、サステイン電極Ｘは、列方向ＭＣの一方側のサステイン電極Ｙとともに１つの電極対１２を構成し、他方側のサステイン電極Ｙとともに他の１つの電極対１２を構成する。各電極対１２によって、ラインＬ内にサブピクセルＥＵ毎に面放電セルＣが画定される。各アドレス電極Ａは１列に対応する。
【００２５】
サステイン電極Ｘ，Ｙは直線状ではなく、列方向ＭＣに延びた枝部５２を有している。サステイン電極Ｘの枝部５２は、サブピクセルＥＵ毎に列方向ＭＣの一方側と他方側とに交互に配置されている。サステイン電極Ｙは、列方向ＭＣの片側に枝部５２を有した櫛状である。サステイン電極Ｙの枝部５２は、サステイン電極Ｘの枝部５２どうしの中間位置に配置されている。ＰＤＰ１では、サステイン電極Ｘの枝部５２とサステイン電極Ｙの枝部５２とによって各サブピクセルＥＵに１つずつ面放電ギャップＧが形成されている。アドレス電極Ａも直線状ではなく、各サブピクセルＥＵにおいてライン方向ＭＬの中心からサステイン電極Ｙの枝部５２の側に寄った位置を通過する蛇行した帯状にパターニングされている。蛇行により、アドレッシングに必要な放電面積（アドレス電極Ａとサステイン電極Ｙの対向面積）を確保しつつ、アドレス電極間の静電容量の低減を図ることができる。
【００２６】
なお、駆動に際して、各サステイン電極Ｘは電気的に共通化される。これに対して、各サステイン電極Ｙは、ライン順次のアドレッシングを行うときには個別電極（いわゆる走査電極）として扱われる。サステイン期間では、全てのサステイン電極Ｙに対して一斉にサステインパルスが印加される。
【００２７】
図２はサステイン電極Ｘ，Ｙの要部拡大図である。図２（Ａ）は枝部５２の平面形状を示し、図２（Ｂ）は枝部５２の構造を示している。
図２（Ａ）のように、サステイン電極Ｘは、表示画面の全長に渡って行方向に延びる帯状の基部５１と、基部５１から列方向に張り出した複数の枝部５２とから構成されている。サステイン電極Ｙも同様に、基部５１と複数の枝部５２とから構成されている。以下の説明では、特に必要がない限り、電極構成についてはサステイン電極Ｘとサステイン電極Ｙとを区別しない。
【００２８】
各枝部５２は、それが属する電極の基部５１と接した幅小部６１と、当該幅小部６１に対して行方向の両側に張出した膨大部６２とから構成されている。膨大部６２は、それが属する電極の基部５１から幅小部６１の列方向の長さｋの分だけ離れ、他の電極の基部５１から長さｆだけ離れている。図２の例では、長さｆは長さｋと等しい。
【００２９】
面放電ギャップＧは、サステイン電極Ｘの膨大部６２とサステイン電極Ｙの膨大部６２とによって形成されている。つまり、隣接する膨大部６２の間隙がギャップ幅ｇｗであり、膨大部６２の列方向の長さがギャップ長ｇｌである。幅小部６１を設けることにより、ライン間の面放電ギャップＧの距離が長さｋの２倍の長さだけ増大するので、列方向の放電の結合が起こりにくくなる。
【００３０】
図２（Ｂ）のように、枝部５２は、基部５１と同時に形成される金属膜４１２と、膨大部６２を形成する平面視四角形の透明導電膜４２０とからなる。金属膜４１２は、枝部５２の根元から先端付近まで延びており、その一部が透明導電膜４２０と重なっている。金属膜４１２の内、透明導電膜４２０と重ならない部分が幅小部６１に対応する。
【００３１】
図３はＰＤＰ１の要部断面図であり、図２のＶ−Ｖ矢視方向の断面構造を示している。
図３において、ＰＤＰ１は、従来のＰＤＰ８０と同様に蛍光体の配置形態の上で反射型と呼称されるＡＣ駆動形式の面放電型ＰＤＰである。前面側のガラス基板１１の内面に、サステイン電極Ｘ，Ｙが配列されており、これらサステイン電極Ｘ，Ｙを放電空間３０に対して被覆するように誘電体層１７が設けられている。誘電体層１７の表面にはＭｇＯからなる保護膜１８が蒸着されている。誘電体層１７及び保護膜１８はともに透光性を有している。サステイン電極Ｘ，Ｙは、透明電極４１と金属電極４２とから構成されている。
【００３２】
背面側のガラス基板２１の内面に、各サステイン電極Ｘ，Ｙの内の金属膜４１２と重なるように平面視直線状の隔壁２９が設けられている。隔壁２９によって放電空間３０がライン方向ＭＬにサブピクセルＥＵ毎に区画され、且つ放電空間３０の間隙寸法が１５０μｍ程度に規定されている。隔壁２９の幅は金属膜４１２の幅とほぼ等しい。各隔壁２９の間に上述のアドレス電極Ａが１本ずつ配置されている。各アドレス電極Ａは、各サブピクセルＥＵにおいてサステイン電極Ｙの透明導電膜４２０と重なり、且つサステイン電極Ｘの透明導電膜４２０と重ならないようにパターニングされている。これにより、アドレス電極Ａとサステイン電極Ｙとの間で放電（対向放電）を生じさせて壁電荷を制御するアドレッシングの信頼性が高まっている。
【００３３】
アドレス電極Ａの表面を含めて背面側の壁面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。ＰＤＰ１においてはストライプパターンの隔壁２９が設けられているので、Ｒ，Ｇ，Ｂの組み合わせによるフルカラー表示に際してサブピクセルＥＵ間のクロストークが確実に防止される。ただし、サステイン電極Ｘ，Ｙが直線状である場合とは違って、枝部５２によって面放電セルＣ（図１参照）が画定されるので、隔壁２９を省いて内部構造の簡単化を図ることも可能である。隔壁２９を省く場合は、スペーサを点在させて放電空間３０の間隙寸法を規定する。
【００３４】
図４はサステイン電極構造の変形例を示す平面図である。
図４においては、サステイン電極Ｘ，Ｙの枝部５２ｂが、列方向ＭＣに延びた直線状の金属膜４１２と台形の透明導電膜４２１とから構成されている。面放電ギャップＧｂは、隣接する透明導電膜４２１の斜辺どうしの対向間隙である。この場合には、面放電ギャップＧｂの延長方向が列方向ＭＣに対して傾斜した方向であるので、列方向ＭＣである場合よりもギャップ長ｇｌが長い。
【００３５】
上述の実施形態においては、サステイン電極Ｘの枝部５２，５２ｂも、サステイン電極Ｙの枝部５２，５２ｂも列方向ＭＣに沿って千鳥状に並ぶ。このため、一直線上に並ぶ場合と比べて、サステイン時における同極性の枝部５２，５２ｂどうしの間隙が増大するので、列方向ＭＣの放電の結合が起こりにくい。ただし、電極構造は図示の例に限定されず、例えばサステイン電極Ｘを魚骨状、すなわちライン方向ＭＬの同一位置で枝部５２，５２ｂが列方向ＭＣの両側に張り出た形状としてもよい。その場合は、サステイン電極Ｘの基部５１と重なるようにライン方向ＭＬに延びる隔壁を設け、サステイン電極Ｘを挟むライン間における放電の結合を防止するのが望ましい。また、金属膜４１２を設けずに、透明導電材料のみによって枝部５２，５２ｂを形成してもよい。
【００３６】
【発明の効果】
請求項１乃至請求項５の発明によれば、放電の集中を緩和して寿命を延ばすことができ、しかも従来と同様の駆動シーケンスで高輝度の表示を実現することができる。
【００３７】
請求項２の発明によれば、列方向に隣接した２つの放電ギャップの間における同一極性のサステイン電極どうしの距離が増大するので、列方向の放電の結合を防止することができる。
【００３８】
請求項３の発明によれば、列方向に隣接する放電ギャップどうしの距離が増大するので、列方向の放電の結合をより確実に防止することができる。
請求項４の発明によれば、アドレス電極間の静電容量を低減し、駆動の容易化を図ることができる。
【００３９】
請求項５の発明によれば、面積が限られた単位発光領域において放電ギャップをより長くすることができ、輝度の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明のＰＤＰの電極マトリクスの基本構成を示す平面図である。
【図２】サステイン電極の要部拡大図である。
【図３】ＰＤＰの要部断面図である。
【図４】サステイン電極構造の変形例を示す平面図である。
【図５】従来の面放電型ＰＤＰの電極構造を模式的に示す平面図である。
【図６】従来の面放電型ＰＤＰの内部構造を示す分解斜視図である。
【符号の説明】
１ ＰＤＰ（プラズマディスプレイパネル）
５１ 基部
５２ 枝部
６１ 幅小部
６２ 膨大部
Ａ アドレス電極
ＥＵ サブピクセル（単位発光領域）
Ｇ 面放電ギャップ（放電ギャップ）
ＭＣ 列方向
ＳＣ 表示画面
Ｘ サステイン電極（第１サステイン電極）
Ｙ サステイン電極（第２サステイン電極）

Claims (5)

1. 表示画面内に列方向に沿って複数の第１サステイン電極と複数の第２サステイン電極とが配列され、行方向に沿って複数のアドレス電極が配列されたマトリクス表示形式のプラズマディスプレイパネルであって、
   第１サステイン電極どうしの配列間隙に第２サステイン電極が２本ずつ配列され、
   隣接する第１サステイン電極と第２サステイン電極との間でサステイン放電が生じるように、前記行方向と交差する方向に延びる放電ギャップが単位発光領域毎に形成されており、
   第１サステイン電極どうしの配列間隙に配列された２本の第２サステイン電極の配列間隔よりも放電ギャップのギャップ長が長い
   ことを特徴とするプラズマディスプレイパネル。
2. 前記各第１サステイン電極及び前記各第２サステイン電極が、前記表示画面の全長に渡って前記行方向に延びる帯状の基部と、当該基部から前記列方向に張り出した複数の枝部とから構成され、
   前記第１サステイン電極の前記各枝部が、前記列方向における前記基部の一方側と他方側とに前記単位発光領域毎に交互に配置され、
   前記第２サステイン電極の前記各枝部が、前記列方向における前記基部の片側のみに配置されており、
   前記第１サステイン電極の前記枝部と、前記第２サステイン電極の前記枝部とによって前記放電ギャップが形成されてなる
   請求項１記載のプラズマディスプレイパネル。
3. 前記各第１サステイン電極及び前記各第２サステイン電極の前記枝部が、当該枝部に対応した前記基部と連続する幅小部と、当該幅小部に対して前記行方向の両側に張出し且つ当該基部から離れた膨大部とから構成され、
   前記第１サステイン電極の前記膨大部と、前記第２サステイン電極の前記膨大部とによって前記放電ギャップが形成されてなる
   請求項２記載のプラズマディスプレイパネル。
4. 前記アドレス電極が、前記列方向に並ぶ単位発光領域の全てを通過し、平面視において当該各単位発光領域内の前記第２サステイン電極の前記枝部と重なり且つ前記第１サステイン電極の前記枝部と重ならないように蛇行した帯状にパターニングされてなる
   請求項３記載のプラズマディスプレイパネル。
5. 前記各放電ギャップが、前記列方向及び前記行方向の双方に対して傾斜した方向に延びてなる
   請求項１乃至請求項４のいずれかに記載のプラズマディスプレイパネル。

Images