JP3673669B2 - 撮像装置及びその制御方法及び記憶媒体 - Google Patents
撮像装置及びその制御方法及び記憶媒体 Download PDFInfo
- Publication number
- JP3673669B2 JP3673669B2 JP05338299A JP5338299A JP3673669B2 JP 3673669 B2 JP3673669 B2 JP 3673669B2 JP 05338299 A JP05338299 A JP 05338299A JP 5338299 A JP5338299 A JP 5338299A JP 3673669 B2 JP3673669 B2 JP 3673669B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- output
- signal
- output terminal
- electrical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、デジタルカメラ等で使用する撮像素子に於いて、複数出力から同時にデーターを読み出す構造になっている場合に、複数出力間の出力レベルを自動的に判断し複数出力間のアンバランスを取り除くように補正する方法に関するものである。
【0002】
【従来の技術】
従来より、図8に示した様な構成のデジタルスチルカメラが知られている。この図の構成の場合は、撮影者自身によるカメラ操作スイッチ101(カメラのメインSW及びレリーズSWで構成)の状態変化を全体制御回路100が検出し、その他の各回路ブロックへの電源供給を開始する。
【0003】
撮影画面範囲内の被写体像は、主撮影光学系102及び103を通して撮像素子104上に結像し、この撮像素子104からの電気信号は、CDS/AGC回路を介して、各画素毎に順々にA/D変換回路106で所定のデジタル信号に変換される。
【0004】
ここで撮像素子104は、全体の駆動タイミングを決定しているタイミングジェネレータ108からの信号に基づき、各画素毎の水平駆動並びに垂直駆動のためのドライバー回路107の出力で所定駆動されることにより、画像信号出力を発生する。
【0005】
同様に、撮像素子104からの出力をアナログ的に処理を行って所定の信号レベルに変換するCDS/AGC回路105、並びにA/D変換回路106も上記タイミングジェネレータ108からのタイミングに基づいて動作する。
【0006】
A/D変換回路106からの出力は、全体制御CPU100からの信号に基づいて信号の選択を行うセレクタ109を介してメモリーコントローラ115へ入力され、ここでフレームメモリー116へ全ての信号出力を転送する。従って、この場合各撮影フレーム毎の画素データーは、一旦全てフレームメモリー116内に記憶されるため、連写撮影等の場合は全てフレームメモリー116への書き込み動作となる。
【0007】
撮影動作終了後は、メモリーコントローラ115の制御により、撮影データを記憶しているフレームメモリー116の内容を、セレクター109を介してカメラDSP110へ転送する。このカメラDSP110では、フレームメモリー116に記憶されている各撮影データーの各画素データーを基にRGBの各色信号を生成する。
【0008】
通常撮影前の状態では、この結果をビデオメモリー111に定期的(各フレーム毎)に転送する事で、モニター表示回路112を介してファインダー表示等を行っている。
【0009】
一方、カメラ操作スイッチ101の操作により、撮影動作を撮影者自身が行った場合には、全体制御CPU100からの制御信号によって、1フレーム分の各画素データーをフレームメモリー116から読み出し、カメラDSP110で画像処理を行ってから一旦ワークメモリー113に記憶する。
【0010】
続いて、ワークメモリー113のデーターを圧縮・伸張回路114で所定の圧縮フォーマットに基づきデーター圧縮し、その結果を外部不揮発性メモリー117(通常フラッシュメモリー等の不揮発性メモリーを使用)に記憶する。
【0011】
また、逆に撮影済みの画像データーを観察する場合には、上記外部メモリー117に圧縮記憶されたデーターを、圧縮・伸張回路114を通して通常の撮影画素毎のデーターに伸張し、その結果をビデオメモリー111へ転送することで、モニター表示回路112を通して行う事が出来る。
【0012】
この様に、通常のデジタルカメラでは、撮像素子104からの出力を、ほぼリアルタイムでプロセス処理回路を通して実際の画像データーに変換し、その結果をメモリーないしはモニター回路へ出力する構成となっている。
【0013】
一方、上記の様なデジタルカメラシステムに於いて、連写撮影等の能力を向上させる(例えば10駒/秒に近い能力を得る)為には、撮像素子からの読み出し速度を上げる事やフレームメモリー等への撮像素子データーの書き込み速度を上げる等の撮像素子を含めたシステム的な改善が必要である。
【0014】
図7はその改善方法の一つとして、CCD等の撮像素子で水平CCDを2分割にした2出力タイプのデバイス構造を簡単に示したものである。
【0015】
図7のCCDでは、フォトダイオード部90で発生した各画素毎の電荷をある所定のタイミングで一斉に垂直CCD部へ転送し、次のタイミングで各ライン毎に垂直CCDの電荷を水平CCD92及び93に転送する。
【0016】
ここで水平CCD92は、転送クロツク毎にその電荷を左側のアンプ94へ向かって転送し、又水平CCD93は、転送クロック毎にその電荷を右側のアンプ95へ向かって転送することから、このCCDの撮影画像データーは画面の中央を境にして左右真っ二つに分割して読み出されることになる。
【0017】
通常上記アンプ94,95はCCDデバイスの中に作り込まれるが、レイアウト的にはかなり離れた位置に来るため、両アンプの相対精度は必ずしも完全に一致するとは限らない。その為、アンプ後の出力を左右それぞれ別々のCDS/AGC回路96、97を通した際に、外部調整手段97及び99によって調整することで左右出力のマッチング性を確保する様にしている。
【0018】
【発明が解決しようとする課題】
以上の様に高速な読み出しが実現できる撮像素子として、2つ以上の複数出力から同時に信号を読み出す方法は、今後のデジタルカメラをより銀塩カメラ(既に一眼レフタイプの銀塩カメラでは8駒/秒位のスペックの製品は実現されている)に近づけるためには、必須の技術である。
【0019】
しかしながら複数の出力を持つということは、スピード的には有利になるものの、出力レベルのマッチング性という観点では、明らかに1出力しかないものに比べて不利になってしまう。
【0020】
従来のCDS/AGC回路部でのアナログ的な調整や、A/D変換後の出力で両チャンネルを合わせ込むデジタル的な調整等、単なるマニュアル的な調整方法では、製造工程上でかなり合わせ込んだとしても、環境の変化によって、例えばVR抵抗そのものの値も変わってくるし、CDS/AGC回路の温度特性の傾向も完全に2つのものが一致する可能性は極めて低い。
【0021】
通常この様な撮像素子の読み出し方法を行った場合、左右両出力の相対精度としては±1%を超えるようだと、画面上でその境界のアンバランスがはっきりと解ってしまう。
【0022】
従って、本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像素子の複数の出力端子から同時に出力される画像データーのアンバランスを自動的に補正することができる撮像装置及びその制御方法及び記憶媒体を提供することである。
【0023】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段と、前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正手段と、前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように駆動するタイミング発生回路とを有し、前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴としている。
【0024】
また、この発明に係わる撮像装置において、前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号との減算を行い、前記相関関係としての前記減算結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方に所定の信号レベルを加算するように制御する制御手段と、を含むことを特徴としている。
【0025】
また、この発明に係わる撮像装置において、前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号との除算を行い、前記相関関係としての前記除算結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方に所定の信号レベルを乗算するように制御する制御手段と、を含むことを特徴としている。
【0026】
また、この発明に係わる撮像装置において、前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号とから前記第1の領域からの電気信号と前記第2の領域からの電気信号のオフセット差に相当する信号レベルを算出し、前記相関関係としての前記算出結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方にオフセット調整をするように制御する制御手段と、を含むことを特徴としている。
【0027】
また、この発明に係わる撮像装置において、前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、前記相関関係を判別するために、前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号から前記第1の領域からの電気信号と前記第2の領域からの電気信号のゲイン差に相当する信号レベルを算出し、前記相関関係としての前記算出結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方にゲイン調整をするように制御する制御手段と、を含むことを特徴としている。
【0028】
また、この発明に係わる撮像装置において、前記処理手段からの電気信号を合成して1枚の撮像画像を生成する画像合成手段を更に有することを特徴としている。
【0029】
また、この発明に係わる撮像装置において、少なくともキャリブレーションを実行する第1のモードと本撮影を実行する第2のモードとを切り替えるモード設定手段と、前記モード設定手段により前記第1のモードが選択されている場合に、前記第1、第2の出力端子から出力された電気信号に対して、その相関関係を判別する判別動作を実行し、前記モード設定手段により前記第2のモードが選択されている場合に、前記第1、前記第2の出力端子から出力された電気信号の少なくとも一方に対して補正動作を実行する第2の制御手段と、を有することを特徴としている。
【0030】
また、この発明に係わる撮像装置において、前記第2の制御手段は、前記モード設定手段により前記第1のモードが選択されている場合に、前記判別結果を撮影者に通知するように制御することを特徴としている。
【0031】
また、本発明に係わる撮像装置の制御方法は、被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段を備える撮像装置を制御するための撮像装置の制御方法であって、前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように前記撮像手段を駆動する駆動工程と、前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係を算出する算出工程と、該算出工程で算出された前記相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正工程とを有し、前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴としている。
【0032】
また、本発明に係わる記憶媒体は、被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段を備える撮像装置を制御するための制御プログラムを格納した記憶媒体であって、
前記制御プログラムが、前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように前記撮像手段を駆動する駆動工程のコードと、前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係を算出する算出工程のコードと、該算出工程で算出された前記相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正工程のコードとを有し、前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴としている。
【0046】
【発明の実施の形態】
以下、本発明の好適な実施形態について説明するのであるが、その前に、本発明の実施形態の概要について説明する。
【0047】
本発明の実施形態は、複数の出力を有する撮像素子を用いた場合に、その複数の出力間のアンバランスを自動的に補正するようにするものである。
【0048】
そのために、撮像素子からの複数出力を別々に処理し、各出力毎の相関関係を判別して複数出力間のアンバランス量を算出すると共に、そのアンバランス量に基づく補正を実際の処理回路系に対して行う。
【0049】
例えば、2つの出力を持つ撮像素子に対して、片方の出力から得られる信号をA、もう一方の信号をBとした場合、Aの信号出力の平均値、Bの信号出力の平均値及びAとBの信号出力を合わせた場合の平均値の関係から2つの出力のアンバランス量を自動的に算出する方法がある。
【0050】
また、撮像素子からの複数出力を別々に処理し、各出力毎の特定範囲にある画像データーの相関関係を判別して複数出力間のアンバランス量を算出すると共に、そのアンバランス量に基づく補正を実際の処理回路系に対して行う。
【0051】
例えば、2つの出力を持つ撮像素子に対して、片方の出力から得られる信号をA、もう一方の信号をBとした場合、撮像素子画面上の境界付近に位置する画素部分のみの信号をA及びBに対して取り出し、その2つの出力どうしの相関演算を行うことで2つの出力のアンバランス量を算出する方法がある。
【0052】
また、撮像素子からの複数出力のアンバランス量を検出するために、カメラ等の本体を所定のキャリブレーションモードに設定する。
【0053】
例えば、フィールド上で撮影者が定期的にキャリブレーションを実行する場合、カメラ本体の設定をそのモードに設定すると、カメラ内部では通常の撮影を行わず複数出力間のアンバランス量の算出のみを行う。このキャリブレーションモードで算出した複数出力間のアンバランス量を、実際の本撮影時に補正データーとして複数出力間に設定する方法がある。
【0054】
また、撮像素子からの複数出力のアンバランス量を検出するために、カメラ等の本体を所定のキャリブレーションモードに設定し、その結果を撮影者に通告する。
【0055】
例えば、撮影者は上記キャリブレーション撮影時は本来一面が白の被写体を撮影するのが望ましいが、もし誤ってコントラスト差が画面全体に広がっている様な一般被写体を撮影した場合には、被写体として望ましくない等の警告を発生させる方法もある。
【0056】
また、撮像素子からの複数出力を別々に処理し、まずその結果をメモリー等に一旦記憶する。このメモリーに記憶されているデーターの一部を使って各出力毎の相関関係をCPU等の演算で正確に判別し、複数出力間のアンバランス量を算出すると共に、そのアンバランス量に基づく補正を、メモリーから読み出した実際の補正データーに対して行う。
【0057】
次に、本発明の具体的な実施形態を、添付図面を参照して詳細に説明する。
【0058】
(第1の実施形態)
図1は、本発明の第1の実施形態の全体のハードウェアー構成を示すブロック図である。
【0059】
図1において、2つの出力(CH1及びCH2)を持つ撮像素子1は、ドライバー回路2によって駆動されることで所定の周波数で動作し、画面全体を縦に2分割する形で左右別々に撮影画像データーを出力する構成になっている。また、TG/SSG回路3は垂直同期信号VD及び水平同期信号HDを出力するタイミング発生回路で、同時に各回路ブロックへのタイミング信号を供給している。
【0060】
撮像素子1の右半面の画像出力は、CH1出力を介してCDS/AGC回路5へ入力され、ここで既知の相関2重サンプリング等の方法を行うことで、CCD等の出力に含まれるリセットノイズ等を除去すると共に、所定の信号レベル迄出力を増幅するためのAGC回路を働かせる。このAGC後の出力をA/D変換回路7へ入力することで、デジタル信号に変換しAD−CH1なる出力を得る。
【0061】
同様に撮像素子の左半面の画像出力は、CH2出力を介してCDS/AGC回路4へ入力され、ここで同様の相関2重サンプリング等の方法を行うことで、CCD等の出力に含まれるリセットノイズ等を除去すると共に、所定の信号レベル迄出力を増幅するためのAGC回路を働かせる。このAGC後の出力をA/D変換回路6へ入力することで、デジタル信号に変換しAD−CH2なる出力を得る。
【0062】
この撮像素子1からの左右両出力を別々にデジタルデーターに変換した後、両出力を各々メモリーコントローラー8、10を介して、メモリー9、11に順々に記憶していく。
【0063】
また、AD−CH1及びAD−CH2の出力は同時にアンバランス量算出回路18へ入力され、ここで後述する方法によって両出力のアンバランス量を演算すると共に、最適な補正量を決定する。
【0064】
メモリーコントローラー8及び10は、通常時分割でメモリー9及び11に対する読み書きを連続して実行できる様になっているため、撮像素子1からの出力をメモリーに書き込みながら、別のタイミングでメモリーに書き込んだデーターを書き込んだ順に読み出すことが可能である。
【0065】
まず撮像素子1のCH1側の出力に対しては、メモリーコントローラー10の制御によりメモリー11から連続してデーターを読み出し、オフセット調整回路13へ入力していく。ここでオフセット調整回路13のもう一方の入力には、アンバランス量算出回路18で算出設定された所定のオフセット出力OF1が接続されており、オフセット調整回路13内部で両信号の加算を行う。
【0066】
次にこのオフセット調整回路13の出力は、ゲイン調整回路15へ入力されるが、ここでゲイン調整回路15のもう一方の入力には、アンバランス量算出回路18で算出設定された所定のゲイン出力GN1が接続されており、ゲイン調整回路15内部で両信号の乗算を行う。
【0067】
同様に撮像素子1のCH2側の出力に対しては、メモリーコントローラー8の制御によりメモリー9から連続してデーターを読み出し、オフセット調整回路12へ入力していく。ここでオフセット調整回路12のもう一方の入力には、アンバランス量算出回路18で算出設定された所定のオフセット出力OF2が接続されており、オフセット調整回路12内部で両信号の加算を行う。
【0068】
次にこのオフセット調整回路12の出力は、ゲイン調整回路14へ入力されるが、ここでゲイン調整回路14のもう一方の入力には、アンバランス量算出回路18で算出設定された所定のゲイン出力GN2が接続されており、ゲイン調整回路14内部で両信号の乗算を行う。
【0069】
この様にして、2つの出力間で生ずるアンバランス量をアンバランス量算出回路によって補正した後の画像データー出力を、画像合成回路16でもって1つの画像データーに変換(左右出力を1つの出力にする)し、次段のカラー処理回路17で所定のカラー処理(色補間処理やγ変換等)を行うものである。
【0070】
次に全体の制御について説明する。
【0071】
全体制御CPU19がモード設定手段20の設定状態を検出し、例えば撮影者によってキャリブレーションモード等にカメラ全体の設定がなされている状態では、全体制御CPU19がこれを検出して、アンバランス量算出回路18へこのことを指示する。
【0072】
アンバランス量算出回路18では、撮影者によるレリーズ操作に応じて撮影した画像に対し、上述した様な方法でアンバランス量を算出するが、この時撮影画面全体がキャリブレーションに適さない様な場合(例えば一面が均一ではない被写体を撮影者が選択した場合に、明らかに2つの出力間でのアンバランスではないと判断出来る様な場合等)には、表示・警告手段21により撮影者に現状の被写体が不適切な旨を伝達する構成になっている。従って、撮影者はこの結果をもって再度キャリブレーションに最適な撮影シーンを選択することになる。
【0073】
次にアンバランス量算出回路18の具体的構成について、図2に示した回路図を参照して説明を行う。
【0074】
図2において、まずA/D変換回路の出力であるAD−CH1及びAD−CH2が、平均値算出回路30、31、32に入力される。ここで、この平均値算出回路で各画素毎のデーターをある所定範囲に渡って平均化するわけであるが、この領域設定を領域選択回路33で実行している。
【0075】
この領域選択回路33は、図1に示したTG/SSG回路3からのVD/HD信号を基準として、撮像素子1から出力される各画素毎のデーターの有効範囲を決定し、各平均値算出回路で平均化するための入力信号を許可するタイミングを設定する。
【0076】
例えば平均値算出回路30は、撮像素子のイメージ領域42に示した斜線部aの部分に存在する各画素データーの平均値を算出し、また平均値算出回路32は、撮像素子のイメージ領域42に示した斜線部bの部分に存在する各画素データーの平均値を算出する。
【0077】
一方、平均値算出回路31は、撮像素子のイメージ領域42に示した斜線部aとbの両方の部分に存在する各画素データーの平均値を算出する。
【0078】
従ってこの場合、図1で示した撮像素子1の左半分に存在する所定範囲の画素データーの平均値、撮像素子1の右半分に存在する所定範囲の画素データーの平均値、並びに撮像素子1の左と右の両方に存在する所定範囲の画素データーの平均値を上記平均値算出回路30,31,32で算出することになる。
【0079】
次に、この平均値算出回路30,31,32のそれぞれの出力をV2,V1+2,V1とし、各出力を次段に接続されている除算回路34、35で各々除算を行う。
【0080】
まず除算回路34ではV1+2/V2なる演算を行い、この結果にほぼ比例した値を補正データー算出回路38からGN2信号として出力する。同様に除算回路35ではV1+2/V1なる演算を行い、この結果にほぼ比例した値を補正データー算出回路39からGN1信号として出力する。
【0081】
上記の方法で算出したGN1及びGN2なる信号出力は、それぞれ図1で示したゲイン調整回路15及び14に入力され、ここで両チャンネルからの出力レベルが一致する様に実際の補正を行う。
【0082】
一方、この平均値算出回路30,31,32の各出力を次段に接続されている減算回路36、37で各々減算を行う。
【0083】
まず減算回路36ではV1+2−V2なる演算を行い、この結果にほぼ比例した値を補正データー算出回路40からOF2信号として出力する。同様に減算回路37ではV1+2−V1なる演算を行い、この結果にほぼ比例した値を補正データー算出回路41からOF1信号として出力する。
【0084】
上記の方法で算出したOF1及びOF2なる信号出力は、それぞれ図1で示したオフセット調整回路13及び12に入力され、ここで両チャンネルからの出力レベルが一致する様に実際の補正を行う。
【0085】
上記の2つの方法は、あくまで撮像素子1から出力される画素データーの内、左半分に存在するある所定範囲のデーターの平均値、右半分に存在するある所定範囲のデーターの平均値、並びに左半分と右半分に存在するある所定範囲のデーターの平均値の各値を用いることで、撮像素子の2つの出力間のアンバランスを補正しようというものである。
【0086】
上記の方法の場合、2つの出力間のデーターに対してゲイン調整を行う場合と、オフセット調整を行う場合との2種類が存在する訳であるが、この両方の方法を使ってアンバランス調整を行っても構わないし、何れか一方のみを選択してアンバランス調整を行っても構わない。
【0087】
(第2の実施形態)
次に本発明の第2の実施形態について、図3に示す回路構成を参照して説明を行う。
【0088】
図3において、まずA/D変換回路の出力であるAD−CH1及びAD−CH2が、図2と全く同様な平均値算出回路30,32に入力される。ここで、この平均値算出回路で各画素毎のデーターをある所定範囲に渡って平均化するわけであるが、この領域設定を領域選択回路33で実行している。
【0089】
この領域選択回路33は、図1に示したTG/SSG回路3からのVD/HD信号を基準として、撮像素子1から出力される各画素毎のデーターの有効範囲を決定し、各平均値算出回路で平均化するための入力信号を許可するタイミングを設定する。
【0090】
例えば平均値算出回路30は、撮像素子のイメージ領域42に示した斜線部aの部分に存在する各画素データーの平均値を算出し、また平均値算出回路32は、撮像素子のイメージ領域42に示した斜線部bの部分に存在する各画素データーの平均値を算出する。
【0091】
従ってこの場合、図1で示した撮像素子1の左半分に存在する所定範囲の画素データーの平均値、撮像素子1の右半分に存在する所定範囲の画素データーの平均値を上記平均値算出回路30、32で算出することになる。
【0092】
次に、この平均値算出回路30,32のそれぞれの出力をV2,V1とし、各出力を次段に接続されている除算回路43で除算を行う。除算回路43ではV2/V1なる演算を行い、この結果にほぼ比例した値を補正データー算出回路45からGN1信号として出力する。一方、固定出力発生回路47からは固定出力としてGN2信号を出力する。
【0093】
上記の方法で算出したGN1及びGN2なる信号出力は、それぞれ図1で示したゲイン調整回路15及び14に入力され、ここで両チャンネルからの出力レベルが一致する様に実際の補正を行う。
【0094】
一方、この平均値算出回路30,32の各出力を、次段に接続されている減算回路44で減算を行う。
【0095】
まず減算回路44ではV2−V1なる演算を行い、この結果にほぼ比例した値を補正データー算出回路46からOF1信号として出力する。一方、固定出力発生回路48からは固定出力としてOF2信号を出力する。
【0096】
上記の方法で算出したOF1及びOF2なる信号出力は、それぞれ図1で示したオフセット調整回路13及び12に入力され、ここで両チャンネルからの出力レベルが一致する様に実際の補正を行う。
【0097】
上記の2つの方法は、あくまで撮像素子から出力される画素データーの内、左半分に存在するある所定範囲のデーターの平均値、右半分に存在するある所定範囲のデーターの平均値の関係を用いることで、撮像素子の2つの出力間のアンバランスを補正しようというものである。
【0098】
第1の実施形態の場合と同様に、上記の方法の場合、2つの出力間のデーターに対してゲイン調整を行う場合と、オフセット調整を行う場合との2種類が存在する訳であるが、この両方の方法を使ってアンバランス調整を行っても構わないし、何れか一方のみを選択してアンバランス調整を行っても構わない。
【0099】
(第3の実施形態)
次に本発明の第3の実施形態について、図4に示す回路構成を参照して説明を行う。
【0100】
図4において、まずA/D変換回路の出力であるAD−CH1及びAD−CH2が、メモリーコントローラー53,52を介してそれぞれメモリー55,54へ転送される構成になっている。
【0101】
ここで、このメモリーコントローラーを介してメモリーに記憶する撮像素子データーの範囲は、タイミング発生回路50で決まる所定タイミングで決定され、この場合図5のa、bで示した縦方向のブロック列データーである。このa、bで示したブロック内には、撮像素子の色フィルター配列で決まる各色データー(この場合G/R/B/G)が含まれている。
【0102】
従って、メモリーコントローラー53,52を介してメモリー55,54からのデーターを各ブロック毎に読み出し、このブロック内の各色を次段の輝度信号生成回路57及び56で単純な加算を行って簡易の輝度信号を生成する。
【0103】
Y=R+2G+B
この輝度信号生成回路57,56で生成した輝度信号を、図5のY方向に沿って順々に読み出していき、更にこの読み出し方向(Y方向)に対して1次元のローパスフィルター等の処理をローパスフィルター59,58で行った結果をグラフに表すと、図5のグラフA及びグラフBの実線で表された様な結果となる。
【0104】
次にこのローパスフィルター回路59,58の出力を、それぞれオフセット加算回路63,62に入力するが、このオフセット加算回路のもう一方の入力はオフセット設定回路60の出力と接続している。
【0105】
最初の初期状態ではオフセット設定回路60の出力は0で、この状態でまずオフセット加算回路63,62の出力を次段の相関演算回路64へ入力し、ここで相関演算を行う。
【0106】
ここでこの相関演算の方法としては、例えば図5の撮像素子画面上の中央境界部分の左側に位置しているブロックaの各輝度データーをIa(i)、右側に位置しているブロックbの各輝度データーをIb(i)とした場合、
P=Σ|Ia(i)−Ib(i)|
なる計算式で算出するものとする。
【0107】
この相関演算の結果を全体判別回路51で判別し、相関が未だ不充分であると判断した場合には、オフセット設定回路60により所定のオフセット量を算出しそれぞれオフセット加算回路へ供給する。
【0108】
例えば図5のグラフA及びグラフBでは、Ia(i)に対して+のオフセット量を加算し、Ib(i)に対して−のオフセット量を加算しているが、このオフセット加算後の結果を再度相関演算回路64で相関演算し、その結果を全体判別回路51で判断する。
【0109】
相関演算結果が充分であると判断した場合は、両出力の結果がかなり合っていると判断できるので、この時設定したオフセット設定回路60の出力OF1及びOF2を図1のオフセット調整回路13,12へ入力し、撮像素子の2チャンネル出力間のアンバランスを補正する。
【0110】
次にこのローパスフィルター回路59,58の出力を、それぞれゲイン乗算回路66,65に入力するが、この乗算回路のもう一方の入力はゲイン設定回路61の出力と接続している。
【0111】
最初の初期状態ではゲイン設定回路61の出力は1で、この状態でまずゲイン乗算回路66,65の出力を次段の相関演算回路67へ入力し、ここで相関演算を行う。
【0112】
ここでこの相関演算の方法としては、例えば図5の撮像素子画面上の中央境界部分の左側に位置しているブロックaの各輝度データーをIa(i)、右側に位置しているブロックbの各輝度データーをIb(i)とした場合、
P=Σ|Ia(i)×Ib(i)|
なる計算式で算出する方法が一例として考えられる。
【0113】
この相関演算の結果を全体判別回路51で判別し、相関が未だ不充分であると判断した場合には、ゲイン設定回路61でもって所定のゲイン量を算出しそれぞれゲイン乗算回路へ供給する。
【0114】
相関演算結果が充分であると判断した場合は、両出力の結果がかなり合っていると判断できるので、この時設定したゲイン設定回路61の出力GN1及びGN2を図1のゲイン調整回路15,14へ入力し、撮像素子の2チャンネル出力間のアンバランスを補正する。
【0115】
この様に上記の2つの方法は、あくまで撮像素子から出力される画素データーの内、左半分に存在するある所定範囲のデーター、右半分に存在するある所定範囲のデーターの相関関係を判断し、それに応じて所定のオフセット量ないしはゲイン量を設定することで、撮像素子の2つの出力間のアンバランスを補正しようというものである。
【0116】
なお、本実施形態では輝度信号生成回路後の出力に対してローパスフィルター処理を行っているが、この方法以外にバンドパスフィルター処理を行った結果に対して相関演算を行う方法や、もう少し高度な条件判断(例えば部分的な領域を選択する)を加えて左右のアンバランス量を調整する方法が考えられる。
【0117】
また第1の実施形態と同様に、上記の方法の場合、2つの出力間のデーターに対してゲイン調整を行う場合と、オフセット調整を行う場合との2種類が存在する訳であるが、この両方の方法を使ってアンバランス調整を行っても構わないし、何れか一方のみを選択してアンバランス調整を行っても構わない。
【0118】
(第4の実施形態)
次に本発明の第4の実施形態について、図6に示す回路構成を参照して説明を行う。
【0119】
図6において、(a)は撮像素子からの読み出しを上下2分割にした場合の構造を示したもので、撮像素子70から読み出される上半分の出力は、CDS/AGC回路71を介してA/Dコンバーター73でデジタルデーターに変換された後、例えば図1のメモリーコントローラー8へ入力される。
【0120】
同様に、撮像素子70から読み出される下半分の出力は、CDS/AGC回路72を介してA/Dコンバーター74でデジタルデーターに変換された後、例えば図1のメモリーコントローラー10へ入力される。
【0121】
また、(b)は撮像素子からの読み出しを上下左右4分割にした場合の構造を示したもので、撮像素子75から読み出される左上1/4分の出力は、CDS/AGC回路76を介してA/Dコンバーター80でデジタルデーターに変換された後、例えば図1のメモリーコントローラーへ入力される。
【0122】
撮像素子75から読み出される右上1/4分の出力は、CDS/AGC回路77を介してA/Dコンバーター81でデジタルデーターに変換された後、同様にメモリーコントローラーへ入力される。
【0123】
撮像素子75から読み出される右下1/4分の出力は、CDS/AGC回路78を介してA/Dコンバーター82でデジタルデーターに変換された後、例えば図1のメモリーコントローラーへ入力される。
【0124】
同様に、撮像素子75から読み出される左下1/4分の出力は、CDS/AGC回路79を介してA/Dコンバーター83でデジタルデーターに変換された後、同様にメモリーコントローラーへ入力される。
【0125】
なお、上記の実施形態では、撮像手段が撮像素子1に、補正手段がアンバランス量算出回路18及び調整回路12〜15に、処理手段及び第2の処理手段が調整回路12〜15に、制御手段がアンバランス量算出回路18に、第1の処理手段がCDS/AGC、A/D4〜7に、データとり込み手段が領域選択回路33にそれぞれ対応している。
【0126】
また、本発明における撮像手段とは、撮像素子単体あるいは撮像素子単体に周辺の処理回路を付加したハイブリッドタイプの回路等を含むものである。
【0127】
【他の実施形態】
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
【0128】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体(または記録媒体)を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0129】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0130】
【発明の効果】
以上説明したように、本発明によれば、撮像素子の複数出力端子から同時に出力される画像データーそのものから、複数出力同士のアンバランス量を算出することが出来るので、製造工程で複数出力間の出力レベルを調整した後の、環境変化等で変動した出力アンバランスを自動的に補正することが可能となり、撮影画面上に現われる段差等の不連続性を見かけ上なくすことが可能となる。
【0131】
また、撮像素子の複数出力端子から同時に出力される画像データーの一部から、複数出力同士のアンバランス量を算出することが出来るので、製造工程で複数出力間の出力レベルを調整した後の、環境変化等で変動した出力アンバランスをより正確且つ自動的に補正することが可能となり、撮影画面上に現われる段差等の不連続性を見かけ上なくすことが可能となる。
【0132】
また、撮像素子の複数出力端子から同時に出力される画像データーのアンバランス量を判別するための撮影モードを有していることから、撮影者が事前にその撮影モードでの撮影を実行してくれさえすれば、複数出力毎のアンバランス量を容易に判別することが出来、その判別結果により実際の撮影時の撮影画像に対する不連続性を取り除くことが可能となる。
【0133】
また、撮像素子の複数出力端子から同時に出力される画像データーのアンバランス量を判別するための撮影モードを有していることから、撮影者が事前にその撮影モードでの撮影を実行した場合において、撮影シーンが不適切であることを警告することが出来、撮影者に適切なキャリブレーションのための撮影を促すことが出来る。
【0134】
また、撮像素子の複数出力端子から同時に出力される画像データーを一旦メモリーに記憶した後、そのメモリーデーターの一部を使用して複数出力どうしのアンバランス量を算出することが出来るので、製造工程で複数出力間の出力レベルを調整した後の、環境変化等で変動した出力アンバランスをCPU等の演算を使って時間をある程度かけながら正確に且つ自動的に補正することが可能となり、撮影画面上に現われる段差等の不連続性を見かけ上なくすことが可能となる。
【図面の簡単な説明】
【図1】本発明の第1乃至第3の実施形態に係る全体システムの構成図である。
【図2】本発明の第1の実施形態に係る具体的回路構成を表した図である。
【図3】本発明の第2の実施形態に係る具体的回路構成を表した図である。
【図4】本発明の第3の実施形態に係る具体的回路構成を表した図である。
【図5】本発明の第3の実施形態に係る撮像素子からの出力補正の考え方を説明した図である。
【図6】本発明の第4の実施形態に係る撮像素子の具体的構成を示した図である。
【図7】本発明の実施形態全体に係る撮像素子の読み出し原理を表した図である。
【図8】従来のカメラシステムの全体構成を示した図である。
【符号の説明】
1,70,75 撮像素子
42 撮像素子のイメージ領域
Claims (10)
- 被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段と、
前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正手段と、
前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように駆動するタイミング発生回路とを有し、
前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴とする撮像装置。 - 前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、
前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号との減算を行い、前記相関関係としての前記減算結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方に所定の信号レベルを加算するように制御する制御手段と、
を含むことを特徴とする請求項1に記載の撮像装置。 - 前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、
前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号との除算を行い、前記相関関係としての前記除算結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方に所定の信号レベルを乗算するように制御する制御手段と、
を含むことを特徴とする請求項1に記載の撮像装置。 - 前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、
前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号とから前記第1の領域からの電気信号と前記第2の領域からの電気信号のオフセット差に相当する信号レベルを算出し、前記相関関係としての前記算出結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方にオフセット調整をするように制御する制御手段と、
を含むことを特徴とする請求項1に記載の撮像装置。 - 前記補正手段は、前記第1、第2の出力端子からそれぞれ出力された電気信号を処理する処理手段と、
前記相関関係を判別するために、前記第1の領域のうちの一部の領域からの電気信号の平均信号と、前記第2の領域のうちの一部の領域からの電気信号の平均信号から前記第1の領域からの電気信号と前記第2の領域からの電気信号のゲイン差に相当する信号レベルを算出し、前記相関関係としての前記算出結果に応じて、前記処理手段において、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方にゲイン調整をするように制御する制御手段と、
を含むことを特徴とする請求項1に記載の撮像装置。 - 前記処理手段からの電気信号を合成して1枚の撮像画像を生成する画像合成手段を更に有することを特徴とする請求項2乃至5のいずれか1項に記載の撮像装置。
- 少なくともキャリブレーションを実行する第1のモードと本撮影を実行する第2のモードとを切り替えるモード設定手段と、
前記モード設定手段により前記第1のモードが選択されている場合に、前記第1、第2の出力端子から出力された電気信号に対して、その相関関係を判別する判別動作を実行し、前記モード設定手段により前記第2のモードが選択されている場合に、前記第1、前記第2の出力端子から出力された電気信号の少なくとも一方に対して補正動作を実行する第2の制御手段と、を有することを特徴とする請求項1乃至6のいずれか1項に記載の撮像装置。 - 前記第2の制御手段は、前記モード設定手段により前記第1のモードが選択されている場合に、前記判別結果を撮影者に通知するように制御することを特徴とする請求項7に記載の撮像装置。
- 被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段を備える撮像装置を制御するための撮像装置の制御方法であって、
前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように前記撮像手段を駆動する駆動工程と、
前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係を算出する算出工程と、
該算出工程で算出された前記相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正工程とを有し、
前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴とする撮像装置の制御方法。 - 被写体像を電気信号に変換する第1、第2の領域と、前記第1の領域からの電気信号を出力する第1の出力端子と、前記第2の領域からの電気信号を出力する第2の出力端子とを有する撮像手段を備える撮像装置を制御するための制御プログラムを格納した記憶媒体であって、
前記制御プログラムが、
前記第1の領域と前記第2の領域との境界を跨いで所定の方向に配列されている複数の画素のうち、前記第1の領域に含まれる画素からの信号の読み出しの順番の方向と、前記第2の領域に含まれる画素からの信号の読み出しの順番の方向とが逆になるように前記撮像手段を駆動する駆動工程のコードと、
前記第1の出力端子から出力された、前記第1の領域のうちの一部の領域からの電気信号と、前記第2の出力端子から出力された、前記第2の領域のうちの一部の領域からの電気信号との相関関係を算出する算出工程のコードと、
該算出工程で算出された前記相関関係に基づいて、前記第1の出力端子から出力された電気信号及び前記第2の出力端子から出力された電気信号の少なくとも一方を補正する補正工程のコードとを有し、
前記第1の領域の一部の領域の前記境界側と反対側の端部の辺が、前記第1の領域の中心を基準として前記境界側にあり、前記第2の領域の一部の領域の前記境界側と反対側の辺が、前記第2の領域の中心を基準として前記境界側にあることを特徴とする記憶媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05338299A JP3673669B2 (ja) | 1999-03-01 | 1999-03-01 | 撮像装置及びその制御方法及び記憶媒体 |
US09/515,667 US6791615B1 (en) | 1999-03-01 | 2000-02-29 | Image pickup apparatus |
EP00301592A EP1033868A1 (en) | 1999-03-01 | 2000-02-29 | Image pickup apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05338299A JP3673669B2 (ja) | 1999-03-01 | 1999-03-01 | 撮像装置及びその制御方法及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000253305A JP2000253305A (ja) | 2000-09-14 |
JP3673669B2 true JP3673669B2 (ja) | 2005-07-20 |
Family
ID=12941282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05338299A Expired - Fee Related JP3673669B2 (ja) | 1999-03-01 | 1999-03-01 | 撮像装置及びその制御方法及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3673669B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7050098B2 (en) | 2001-03-29 | 2006-05-23 | Canon Kabushiki Kaisha | Signal processing apparatus and method, and image sensing apparatus having a plurality of image sensing regions per image frame |
US7245318B2 (en) | 2001-11-09 | 2007-07-17 | Canon Kabushiki Kaisha | Imaging apparatus that corrects an imbalance in output levels of image data |
JP4115220B2 (ja) | 2002-09-19 | 2008-07-09 | キヤノン株式会社 | 撮像装置 |
JP2004289631A (ja) | 2003-03-24 | 2004-10-14 | Fuji Photo Film Co Ltd | デジタルカメラ |
JP4301308B2 (ja) * | 2007-03-02 | 2009-07-22 | ソニー株式会社 | 撮像装置および画像処理方法 |
FR2972061B1 (fr) * | 2011-02-24 | 2013-11-15 | Mobiclip | Procede de calibrage d'un dispositif de prise de vue stereoscopique |
-
1999
- 1999-03-01 JP JP05338299A patent/JP3673669B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000253305A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791615B1 (en) | Image pickup apparatus | |
US7050098B2 (en) | Signal processing apparatus and method, and image sensing apparatus having a plurality of image sensing regions per image frame | |
US7903155B2 (en) | Image capturing apparatus and program | |
JP4869795B2 (ja) | 撮像制御装置、撮像システム、および撮像制御方法 | |
JP5022758B2 (ja) | 撮像装置、撮像システム及び撮像装置の駆動方法 | |
JP4763469B2 (ja) | 固体撮像装置および画像入力装置、ならびにその画像補正方法 | |
US7245318B2 (en) | Imaging apparatus that corrects an imbalance in output levels of image data | |
JP2008113141A (ja) | 撮像装置及び信号処理方法 | |
JP3619077B2 (ja) | 撮像装置、撮像装置の制御方法及び記憶媒体 | |
JP3697172B2 (ja) | 信号処理装置及び信号処理方法並びに撮像装置 | |
JP4115220B2 (ja) | 撮像装置 | |
JP3673669B2 (ja) | 撮像装置及びその制御方法及び記憶媒体 | |
JPH11239291A (ja) | 撮像制御装置および撮像制御方法 | |
US20100201857A1 (en) | Imaging device | |
US20130076935A1 (en) | Image recording device that records moving image, method of controlling the same, and storage medium | |
JP4123352B2 (ja) | 動画撮像装置及び動画再生装置 | |
JPH07322120A (ja) | 撮像装置 | |
JP2014011782A (ja) | 撮像装置ならびに撮像方法およびそのプログラム | |
JP2005176115A (ja) | 撮像装置 | |
JP2006166252A (ja) | 撮像装置 | |
JP2004336244A (ja) | 補正装置 | |
JP4656621B2 (ja) | 信号処理装置及び方法、及び撮像装置 | |
JP2003209739A (ja) | 撮像装置、その画像データ間のアンバランス補正方法およびプログラムおよび記憶媒体 | |
JP4887733B2 (ja) | 撮像装置、撮像方法及びプログラム | |
JP3059920B2 (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |