JP3672552B2 - 過電圧過電流保護回路 - Google Patents
過電圧過電流保護回路 Download PDFInfo
- Publication number
- JP3672552B2 JP3672552B2 JP2002378571A JP2002378571A JP3672552B2 JP 3672552 B2 JP3672552 B2 JP 3672552B2 JP 2002378571 A JP2002378571 A JP 2002378571A JP 2002378571 A JP2002378571 A JP 2002378571A JP 3672552 B2 JP3672552 B2 JP 3672552B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- overvoltage
- overcurrent
- pair
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、過電圧過電流保護回路に関するものであり、特に、入力される過電圧や負荷に流れる過電流の影響を効果的に抑制できる自復形の過電圧過電流保護回路に関するものである。
【０００２】
【従来の技術】
雷などによるサージ電圧が入力されると負荷等の機器を損傷するため、アレスタなどを用いた避雷器によって機器の損傷を防止することが一般的に行われている。しかし、このアレスタは、一般的な特性として、応答速度が遅いとか、動作電圧が高いとか、動作電圧が不揃いであるとかの欠点を有している。この欠点を克服するため、例えば、このアレスタを用いるほか、トライアックやバリスタなどを併用することにより、雷などによるサージ電圧による機器の損傷防止を図っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらのアレスタ、バリスタ、トライアックなどを用いたとしても、最終的な手段としては強制的にヒューズを飛ばしたりすることで対処している。また、これらの素子そのものが短絡状態になってしまうこともある。このように、従来の技術では、回路の復旧に時間がかかるなどの問題点があった。
【０００４】
また、前述のような過電圧が入力された場合の対処に加えて、例えば、負荷側の回路の一部が短絡したような場合においても、過電流を防止することが求められる。
【０００５】
しかしながら、過電圧に対する対処と、過電流の防止とは、それぞれが別々な問題として考えることが一般的であり、これらの問題を同時に解決した例は、あまりない。もし、両者の問題を同時に解決したとしても、それぞれに対処する回路を単純に組み合わせることがほとんどであり、この場合、回路が大規模かつ複雑になるという欠点があった。
【０００６】
この発明は、上記に鑑みてなされたものであって、過電圧に対する対処と、過電流の防止とを同時に実現するとともに、保護動作が働いた直後であっても、迅速かつ自復的に復旧できる過電圧過電流保護回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかる過電圧過電流保護回路にあっては、交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に入力される過電圧および該負荷に生じる過電流の少なくとも一つを抑止する過電圧過電流保護回路において、直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路と、前記過電圧の前記負荷への入力を抑止するための短絡用素子を具備する過電圧抑止回路と、を備え、前記過電流抑止回路は、前記過電圧が前記負荷に入力されるときに前記過電圧抑止回路の短絡用素子が短絡することによる前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、該一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする。
【０００８】
この発明によれば、過電流抑止回路には、直列かつ相補的に接続されて該複数の負荷電流路の一つに挿入される一対の導通素子と、自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子とが具備され、過電流抑止回路には、過電圧の前記負荷への入力を抑止するための短絡用素子が具備される。過電流抑止回路は、過電圧が負荷に入力されるときに過電圧抑止回路の短絡用素子が短絡することによって生ずる一対の導通素子に流れる電流の電流増加を一対の導通素子自身にて検知し、このとき検知された電流増加に基づいて導通制御素子が一対の導通素子を制御し、負荷に流れる過電流が抑止される。
【０００９】
つぎの発明にかかる過電圧過電流保護回路にあっては、交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に生じる過電流を抑止する過電圧過電流保護回路において、直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路を備え、前記過電流抑止回路は、前記負荷に過電流が流れるときに前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、前記一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする。
【００１０】
この発明によれば、過電流抑止回路には、直列かつ相補的に接続されて該複数の負荷電流路の一つに挿入される一対の導通素子と、自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子とが具備され、過電流抑止回路には、過電圧の前記負荷への入力を抑止するための短絡用素子が具備される。過電流抑止回路は、負荷に過電流が流れるときに一対の導通素子に流れる電流の電流増加を一対の導通素子自身にて検知し、このとき検知された電流増加に基づいて導通制御素子が一対の導通素子を制御し、負荷に流れる過電流が抑止される。
【００１１】
つぎの発明にかかる過電圧過電流保護回路にあっては、前記過電流抑止回路は、前記負荷に対する保護動作および前記一対の導通素子の復旧動作を該過電流抑止回路または前記過電圧抑止回路に入力される交流入力の半サイクルごとに行い、前記過電圧抑止回路は、前記負荷に対する保護動作および該短絡用素子の復旧動作を前記過電流抑止回路または該過電圧抑止回路に入力される交流入力の半サイクルごとに行う、ことを特徴とする。
【００１２】
この発明によれば、過電流抑止回路は、負荷に対する保護動作および一対の導通素子の復旧動作を過電流抑止回路または過電圧抑止回路に入力される交流入力の半サイクルごとに行う。また、過電圧抑止回路は、短絡用素子の短絡動作により行われる負荷に対する保護動作および短絡用素子の復旧動作を過電流抑止回路または過電圧抑止回路に入力される交流入力の半サイクルごとに行う。
【００１３】
つぎの発明にかかる過電圧過電流保護回路にあっては、前記導通制御素子は、前記一対の導通素子のいずれかが電流飽和したことをきっかけに、該電流飽和した導通素子自身に生じた端子電圧を利用して自身を導通させることにより該一対の導通素子に印加されていた前記自己バイアス手段のバイアス電圧を遮断することを特徴とする。
【００１４】
この発明によれば、導通制御素子は、一対の導通素子のいずれかが電流飽和したことをきっかけに、電流飽和した導通素子自身に生じた端子電圧を利用して自身を導通させることにより、一対の導通素子に印加されていた自己バイアス手段のバイアス電圧を遮断する。
【００１５】
【発明の実施の形態】
以下、この発明にかかる過電圧過電流保護回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１６】
図１は、この発明にかかる過電圧過電流保護回路の具体的な構成例を示す回路図である。同図に示すように、この過電圧過電流保護回路は、前段の過電圧抑止回路１１と、過電流抑止回路１２と、後段の過電圧抑止回路１３とを備えている。また、これらの各回路は、電界効果トランジスタ、バイポーラトランジスタ、ダイオード、抵抗、コンデンサ、チョークトランス、アレスタ、バリスタ、トライアックなどの素子の複数の組み合わせで構成されている。
【００１７】
ここで、図１に示す過電圧過電流保護回路の構成について説明する。まず、同図に示す前段の過電圧抑止回路１１では、一対のチョークトランスがＦｕｓｅを介してＡＣ入力ラインの一端および他端にそれぞれ介挿される形で接続されている。コンデンサＣ１と抵抗Ｒ１との直列回路は、ＡＣ入力電源と並列で、かつ、チョークトランスよりもＡＣ入力ライン側に挿入されている。この直列回路を構成するコンデンサＣ１の一端は、Ｆｕｓｅとチョークトランスとの接続点に接続されている。この直列回路を構成する抵抗Ｒ１の他端は、ＡＣ入力電源の他端に接続されている。また、コンデンサＣ４は、ＡＣ入力ラインと並列で、かつ、チョークトランスを基準にしてＡＣ入力ラインの反対側に接続され、アレスタは、ＡＣ入力ラインと並列で、かつ、コンデンサＣ４を基準にしてＡＣ入力ラインの反対側に接続されている。
【００１８】
つぎに、図１に示す後段の過電圧抑止回路１３において、負荷側の一端および他端にコンデンサＣ３が並列に接続されている。バリスタは、コンデンサＣ３と並列で、かつ、コンデンサＣ３を基準にして負荷の反対側に接続されている。また、抵抗Ｒ７とトライアックＴｒ４との直列回路は、バリスタと並列で、かつ、バリスタを基準にして負荷の反対側に接続されている。さらに、抵抗Ｒ５と抵抗Ｒ６との直列回路によって構成された分圧回路は、抵抗Ｒ７とトライアックＴｒ４との直列回路と並列で、かつ、この直列回路を基準にして負荷の反対側に接続されている。また、この分圧回路を構成する抵抗Ｒ５の他端と抵抗Ｒ６の一端とが接続されている接続端子とトライアックＴｒ４のゲートとが接続されている。
【００１９】
さらに、図１に示す過電流抑止回路１２において、接続点Ａは、この過電流抑止回路１２と前段の過電圧抑止回路１１とを結ぶ点であり、接続点Ｂは、この過電流抑止回路１２と後段の過電圧抑止回路１３とを結ぶ点である。これらの接続点Ａと接続点Ｂとを繋ぐ経路には、同図に示す過電流抑止回路１２から明らかなように、３つの経路が存在している。
【００２０】
図１に示す過電流抑止回路１２の上段の部分において、抵抗Ｒ２は、接続点Ａと接続点Ｂとの間に接続されている。中段の部分においては、ダイオードＤ１とダイオードＤ２とが、互いに逆接続になるように接続されている。すなわち、ダイオードＤ１のカソードとダイオードＤ２のカソードとが接続され、ダイオードＤ１のアノードは接続点Ａに接続され、ダイオードＤ２のアノードは、接続点Ｂに接続されている。下段の部分において、電界効果トランジスタＴｒ１と電界効果トランジスタＴｒ３とは、互いに逆接続になるように接続されている。すなわち、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとが接続され、電界効果トランジスタＴｒ１のドレインは接続点Ａに接続され、電界効果トランジスタＴｒ３のドレインは、接続点Ｂに接続されている。
【００２１】
また、ダイオードＤ１のカソードとダイオードＤ２のカソードとの接続点と、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとの接続点との間には、抵抗Ｒ３と抵抗Ｒ４との直列回路によって構成された分圧回路が接続されている。また、この分圧回路を構成する抵抗Ｒ３の他端と抵抗Ｒ４の一端とが接続されている接続端子とバイポーラトランジスタＴｒ２のベースとが接続されている。
【００２２】
一方、このバイポーラトランジスタＴｒ２のエミッタは、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとの接続点に接続され、コレクタは、電界効果トランジスタＴｒ１のゲートと電界効果トランジスタＴｒ３のゲートとの接続点に接続されている。また、電池Ｅ１と抵抗Ｒ８とのバイアス回路は、電界効果トランジスタＴｒ１のゲート−ソース間および電界効果トランジスタＴｒ３のゲート−ソース間に、それぞれのソース側に正のバイアス電圧がかかるように接続されている。
【００２３】
つぎに、図２を用いて、この過電圧過電流保護回路の回路動作について説明する。図２は、図１に示す過電圧過電流保護回路において、正常な電圧が入力されている場合の動作を示す回路図である。なお、以下の説明では、特に断りのない限り、ＡＣ入力の正の半サイクルの動作、すなわちＡＣ入力端子の一端（上側の端子）が正の電圧の場合の動作についてのみ行う。なお、負の半サイクルの動作については、前段の過電圧抑止回路１１、過電流抑止回路１２および後段の過電圧抑止回路１３において、各回路がそれぞれ対称形に構成されているので正の半サイクルの動作とその動作原理は同じである。
【００２４】
図２において、入力端子から入力されたＡＣ入力は、前段の過電圧抑止回路１１を通過し、過電流抑止回路１２を通じて後段の過電圧抑止回路１３に入力される。ここで、コンデンサＣ１と抵抗Ｒ１との直列回路は、ＡＣ入力に重畳された高周波ノイズを除去するためのフィルタである。Ｆｕｓｅは、許容電流以上の電流を制限するためのものであり、４０Ａ〜５０Ａ程度の電流で溶断させるようにしている。チョークトランスは、コモンモードノイズやノーマルモードノイズを除去するためのものである。また、このチョークトランスとコンデンサＣ４とでローパスフィルタとしても作用する。アレスタは、過電圧が印加されたときに、自身を短絡させて後段の回路に過電圧が印加されないようにする。このアレスタは、後述するバリスタなどに比べて、高速動作であり、動作電圧が高いなどの特徴がある。この実施の形態のアレスタは、ここで用いられる後段の電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３の耐圧が６００Ｖ程度なので、動作電圧が５００Ｖ程度の素子を用いている。
【００２５】
一方、過電流抑止回路１２の電界効果トランジスタＴｒ１と電界効果トランジスタＴｒ３のそれぞれのゲートには電池Ｅ１によって、正のバイアス電圧がかけられている。そのため、これらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、常時オン状態であり、負荷電流が飽和電流以下でこれらの電界効果トランジスタの電圧降下がほとんどないので、それぞれの両端の電圧は０Ｖである。したがって、ＡＣ入力電圧がそのまま負荷電圧となる。
【００２６】
後段の過電圧抑止回路１３では、ＡＣ入力電圧が抵抗Ｒ５と抵抗Ｒ６の分圧回路によって、トライアックＴｒ４のゲートには電圧が印加される。正常なＡＣ入力の場合には、トライアックＴｒ４はＯＦＦの状態である。いま、前段の過電圧抑止回路１１で阻止されずに高電圧（例えば、２００〜３００Ｖ程度）が通過してきた場合、この分圧回路に流れる電流が増加してトライアックＴｒ４のゲート電圧が上昇し、トライアックＴｒ４がオンになる。この結果、負荷に流れる電流のほとんどが抵抗Ｒ７を通じてトライアックＴｒ４に流れ込むので、負荷を過電圧から保護することができる。このとき、過電流抑止回路１２の電界効果トランジスタＴｒ１や、電界効果トランジスタＴｒ３には過電流が流れることになるが、この動作については、負荷側に短絡電流が流れた場合の動作説明のところで後述する。
【００２７】
一方、後段の過電圧抑止回路１３に備えられたバリスタも、トライアックＴｒ４と同様に、過電圧から負荷を防護するためのものである。これらのトライアックＴｒ４およびバリスタの両者で、前段の過電圧抑止回路１１および過電流抑止回路１２を通過してきた過電圧を抑止している。なお、コンデンサＣ３は、ノイズや急峻な電圧変化に対する負荷側の影響を防止するためのものである。
【００２８】
図３は、図１に示す過電圧過電流保護回路において、負荷側に短絡電流が流れた場合の動作を示す回路図である。同図において、正常なＡＣ入力が印加されている場合には、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３が常時オン状態であり、負荷電流が飽和電流以下で、これらの電界効果トランジスタの電圧降下がほとんどなく、それぞれの両端の電圧が０Ｖであることは上述したとおりである。
【００２９】
図４は、電界効果トランジスタのドレイン−ソース間電圧ＶDSとドレイン電流ＩDとの関係を示す図である。同図に示すように、ドレイン電流ＩDがある所定の電流までは、ドレイン−ソース間電圧ＶDSは、ほとんど生じない。ところが、ドレイン電流ＩDがある所定の電流（飽和電流）を越えると、ドレイン電流ＩDは増加することなく、ドレイン−ソース間電圧ＶDSが急速に増加するようになる。
【００３０】
図３に戻って、何らかの原因で負荷側に短絡電流が流れると、(1)の経路（括弧付き数字は図面においては丸数字に対応。以下同じ）内の上にある電界効果トランジスタＴｒ１を流れるドレイン電流ＩDが増加し、上述したようにＶDSが増加する。このとき、このＶDSによって(2)の経路上にあるダイオードＤ１を通じて、抵抗Ｒ３および抵抗Ｒ４の分圧回路に電流が流れ、バイポーラトランジスタＴｒ２のベース−エミッタ間にバイアス電圧が生ずる。このバイアス電圧によりバイポーラトランジスタＴｒ２がオンになり、電界効果トランジスタＴｒ１のゲート−ソース間電圧を０Ｖにするので、電界効果トランジスタＴｒ１がオフになり、(1)の経路上には電流が流れない。したがって、負荷に向かう電流は、(3)の経路上にある抵抗Ｒ２を通じて負荷電流が流れる。なお、(2)の経路上は、ダイオードＤ２によって負荷電流は遮断される。
【００３１】
図４からも明らかなように、飽和電流付近の電界効果トランジスタの特性は急峻であり、負荷電流の急峻な変化に電界効果トランジスタＴｒ１が反応して、自身を急速にオフする。また、このとき、電流の迂回経路である(3)の経路上に電流を流すことにより、負荷側の短絡電流、すなわち負荷側の原因による過電流を防止することができる。なお、抵抗Ｒ２には、負荷側に過大な電流を流さない程度の抵抗値を用いればよい。
【００３２】
上述した説明は、負荷側に短絡電流が流れた場合の動作の説明であったが、ＡＣ入力が過電圧になり、トライアックＴｒ４が作動する場合でも同様な回路動作となる。すなわち、過電圧がＢ点に印加されると、抵抗Ｒ５と抵抗Ｒ６の分圧回路に流れる電流が増加し、その結果、トライアックＴｒ４のゲート電圧が上昇してトライアックＴｒ４がオンになる。このとき、抵抗Ｒ７を通じて大きな電流が流れ、電界効果トランジスタＴｒ１には飽和電流が流れる。その後の動作は、上述したとおりである。
【００３３】
これまでの説明は、ＡＣ入力の正の半サイクルの説明であったが、ＡＣ入力の負の半サイクルについても同様な動作となる。例えば、過電流抑止回路１２においては、電界効果トランジスタＴｒ３に飽和電流が流れるときに生ずるドレイン−ソース間電圧ＶDSによってダイオードＤ２を通じて電流が流れ、この電流によってバイポーラトランジスタＴｒ２のベース−エミッタ間にバイアス電圧がかかる。このとき、バイポーラトランジスタＴｒ２がオンとなり、電界効果トランジスタＴｒ３のゲート−ソース間電圧を０Ｖにするので、電界効果トランジスタＴｒ３がオフとなって(1)の経路上には電流が流れなくなり、(3)の経路を通じて電流が流れるようになる。
【００３４】
このように、この発明にかかる過電圧過電流保護回路では、ＡＣ入力の各半サイクルごとに過大電圧の遮断および復帰または過大電流の遮断および復帰のそれぞれの動作が行われる。また、その復帰動作も、ＡＣ入力の各半サイクルごとに自復的に行われ、電圧異常や過電流状態が解消されると即座に復旧することができるとともに、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作が可能となる。
【００３５】
また、従来のアレスタやバリスタを用いた回路、あるいは両者を組み合わせた回路では１０ｍｓ以下の電圧異常を抑止することができないが、この過電圧過電流保護回路では電界効果トランジスタの急峻な遮断特性を利用しているので、１０ｍｓ以下の電圧異常を抑止することができる。
【００３６】
さらに、電圧異常に敏感な機器に対してもストレスを与えることがないので、機器の寿命を延ばすことができる。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となる。
【００３７】
そして、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができる。
【００３８】
図５は、図１に示す過電圧過電流保護回路の変形例を示す回路図である。同図において、過電流抑止回路１２の電界効果トランジスタＴｒ１をバイポーラトランジスタＴｒ５とダイオードＤ４の並列回路に、電界効果トランジスタＴｒ３をバイポーラトランジスタＴｒ６とダイオードＤ５の並列回路に、それぞれ置き換えた構成である。それぞれのバイポーラトランジスタＴｒ５およびバイポーラトランジスタＴｒ６のエミッタとそれぞれのダイオードＤ４およびダイオードＤ５のアノードとを接続し、それぞれのバイポーラトランジスタＴｒ５およびバイポーラトランジスタＴｒ６のコレクタとそれぞれのダイオードＤ４、Ｄ５のカソードとを接続している。電界効果トランジスタの場合には、ドレインからソース、あるいは、ソースからドレインの両方向に対して電流を流すことができるが、バイポーラトランジスタの場合には、コレクタからエミッタに向かう一方向しか大きな電流を流すことができない。そのため、ダイオードを用いて、電流が両方向に流れるようにしている。
【００３９】
なお、図５の回路構成では、バイポーラトランジスタＴｒ５とバイポーラトランジスタＴｒ６のいずれか一方は常にベース電流が流れるが、図１の回路構成の方はゲート電流がほとんど流れないので、電池Ｅ１の消耗という観点では、図１の回路構成の方が優れている。
【００４０】
また、図５の回路構成では、バイポーラトランジスタＴｒ５とバイポーラトランジスタＴｒ６のいずれか一方では、常にエミッタ−コレクタ間に電流が流れ、若干の電圧降下が存在するが、図１の回路構成の方は電圧降下がほとんどないので、効率という観点からも、図１の回路構成の方が優れている。
【００４１】
図６は、図１に示す過電圧過電流保護回路において、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加した回路図である。同図に示すように、この自己生成回路は、トランスと、トランスの二次巻線の一端にアノードが接続されたダイオードＤ３と、このダイオードＤ３のカソードに一端が接続され、他端がトランスの二次巻線の他端に接続されたコンデンサＣ２と、ダイオードＤ３のカソードとコンデンサＣ２の一端との接続点に一端が接続された抵抗Ｒ９とを備えている。
【００４２】
この自己生成回路では、ＡＣ入力の正の半サイクルでコンデンサＣ２が充電され所定の電圧が保持される。この所定の電圧は、図１などに示されるバイアス電圧と等しくなればよく、トランスの一次巻線と二次巻線の巻線比を所定の巻線比に設定すればよい。なお、抵抗Ｒ９は抵抗Ｒ８と同一の働きをするものである。このように、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加することにより、電池Ｅ１を不要にすることができる。
【００４３】
以上説明したように、この実施の形態によれば、過電流抑止回路１２に備えられた電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に流れる電流を制限するために経路制御を行い、後段の過電圧抑止回路１３に備えられたトライアックＴｒ４やバリスタは、過電圧の負荷への入力を抑止することができる。このとき、過電流抑止回路１２は、過電圧が負荷に入力されたときに後段の過電圧抑止回路１３のトライアックＴｒ４やバリスタを短絡させることによって生じる電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知し、負荷に流れる電流の経路を切り換えるようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【００４４】
また、この実施の形態によれば、過電流抑止回路１２に備えられた電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に流れる電流を制限するために経路制御を行い、後段の過電圧抑止回路１３に備えられたトライアックＴｒ４またはバリスタは、過電圧の負荷への入力を抑止することができる。このとき、過電流抑止回路１２は、負荷に過電流が流れるときに電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知し、負荷に流れる電流の経路を切り換えて電圧降下を発生させることにより負荷に流れる過電流を抑止するようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【００４５】
また、この実施の形態によれば、過電流抑止回路１２は、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の経路切り換えにより行われる負荷に対する保護動作およびこれらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３の復旧動作を負荷に入力される交流入力の半サイクルごとに行い、また、後段の過電圧抑止回路１３は、トライアックＴｒ４またはバリスタの短絡動作により行われる負荷に対する保護動作およびこのトライアックＴｒ４またはバリスタの復旧動作を負荷に入力される交流入力の半サイクルごとに自復的に行うようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４６】
また、この実施の形態によれば、過電流抑止回路１２は、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３が電流飽和してこれらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３自身に生じた端子電圧をきっかけに、これらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３自身をオフにして、負荷に流れる過電流を抑止するようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４７】
また、この実施の形態によれば、直列かつ相補形に接続された電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に入力される交流入力の半サイクルごとに交互に動作する。また、これらの一対の電界効果トランジスタは、電力をほとんど消費することなく動作するようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４８】
【発明の効果】
以上説明したように、この発明によれば、過電流抑止回路１２は、過電圧が負荷に入力されたときに後段の過電圧抑止回路１３のトライアックＴｒ４またはバリスタを短絡させることにより生じる電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知して負荷に流れる電流の経路を切り換えるようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【図面の簡単な説明】
【図１】 この発明にかかる過電圧過電流保護回路の具体的な構成例を示す回路図である。
【図２】 図１に示す過電圧過電流保護回路において、正常な電圧が入力されている場合の動作を示す回路図である。
【図３】 図１に示す過電圧過電流保護回路において、負荷側に短絡電流が流れた場合の動作を示す回路図である。
【図４】 電界効果トランジスタのドレイン−ソース間電圧（ＶDS）とドレイン電流ＩDとの関係を示す図である。
【図５】 図１に示す過電圧過電流保護回路の変形例を示す回路図である。
【図６】 図１に示す過電圧過電流保護回路において、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加した回路図である。
【符号の説明】
１１ 過電圧抑止回路
１２ 過電流抑止回路
１３ 過電圧抑止回路
Ａ，Ｂ 接続点
Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５ ダイオード
Ｅ１ 電池
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９ 抵抗
Ｔｒ１，Ｔｒ３ 電界効果トランジスタ
Ｔｒ２，Ｔｒ５，Ｔｒ６， バイポーラトランジスタ
Ｔｒ４ トライアック
ＩD ドレイン電流
ＶDS ドレイン−ソース間電圧
【発明の属する技術分野】
この発明は、過電圧過電流保護回路に関するものであり、特に、入力される過電圧や負荷に流れる過電流の影響を効果的に抑制できる自復形の過電圧過電流保護回路に関するものである。
【０００２】
【従来の技術】
雷などによるサージ電圧が入力されると負荷等の機器を損傷するため、アレスタなどを用いた避雷器によって機器の損傷を防止することが一般的に行われている。しかし、このアレスタは、一般的な特性として、応答速度が遅いとか、動作電圧が高いとか、動作電圧が不揃いであるとかの欠点を有している。この欠点を克服するため、例えば、このアレスタを用いるほか、トライアックやバリスタなどを併用することにより、雷などによるサージ電圧による機器の損傷防止を図っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらのアレスタ、バリスタ、トライアックなどを用いたとしても、最終的な手段としては強制的にヒューズを飛ばしたりすることで対処している。また、これらの素子そのものが短絡状態になってしまうこともある。このように、従来の技術では、回路の復旧に時間がかかるなどの問題点があった。
【０００４】
また、前述のような過電圧が入力された場合の対処に加えて、例えば、負荷側の回路の一部が短絡したような場合においても、過電流を防止することが求められる。
【０００５】
しかしながら、過電圧に対する対処と、過電流の防止とは、それぞれが別々な問題として考えることが一般的であり、これらの問題を同時に解決した例は、あまりない。もし、両者の問題を同時に解決したとしても、それぞれに対処する回路を単純に組み合わせることがほとんどであり、この場合、回路が大規模かつ複雑になるという欠点があった。
【０００６】
この発明は、上記に鑑みてなされたものであって、過電圧に対する対処と、過電流の防止とを同時に実現するとともに、保護動作が働いた直後であっても、迅速かつ自復的に復旧できる過電圧過電流保護回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかる過電圧過電流保護回路にあっては、交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に入力される過電圧および該負荷に生じる過電流の少なくとも一つを抑止する過電圧過電流保護回路において、直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路と、前記過電圧の前記負荷への入力を抑止するための短絡用素子を具備する過電圧抑止回路と、を備え、前記過電流抑止回路は、前記過電圧が前記負荷に入力されるときに前記過電圧抑止回路の短絡用素子が短絡することによる前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、該一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする。
【０００８】
この発明によれば、過電流抑止回路には、直列かつ相補的に接続されて該複数の負荷電流路の一つに挿入される一対の導通素子と、自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子とが具備され、過電流抑止回路には、過電圧の前記負荷への入力を抑止するための短絡用素子が具備される。過電流抑止回路は、過電圧が負荷に入力されるときに過電圧抑止回路の短絡用素子が短絡することによって生ずる一対の導通素子に流れる電流の電流増加を一対の導通素子自身にて検知し、このとき検知された電流増加に基づいて導通制御素子が一対の導通素子を制御し、負荷に流れる過電流が抑止される。
【０００９】
つぎの発明にかかる過電圧過電流保護回路にあっては、交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に生じる過電流を抑止する過電圧過電流保護回路において、直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路を備え、前記過電流抑止回路は、前記負荷に過電流が流れるときに前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、前記一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする。
【００１０】
この発明によれば、過電流抑止回路には、直列かつ相補的に接続されて該複数の負荷電流路の一つに挿入される一対の導通素子と、自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子とが具備され、過電流抑止回路には、過電圧の前記負荷への入力を抑止するための短絡用素子が具備される。過電流抑止回路は、負荷に過電流が流れるときに一対の導通素子に流れる電流の電流増加を一対の導通素子自身にて検知し、このとき検知された電流増加に基づいて導通制御素子が一対の導通素子を制御し、負荷に流れる過電流が抑止される。
【００１１】
つぎの発明にかかる過電圧過電流保護回路にあっては、前記過電流抑止回路は、前記負荷に対する保護動作および前記一対の導通素子の復旧動作を該過電流抑止回路または前記過電圧抑止回路に入力される交流入力の半サイクルごとに行い、前記過電圧抑止回路は、前記負荷に対する保護動作および該短絡用素子の復旧動作を前記過電流抑止回路または該過電圧抑止回路に入力される交流入力の半サイクルごとに行う、ことを特徴とする。
【００１２】
この発明によれば、過電流抑止回路は、負荷に対する保護動作および一対の導通素子の復旧動作を過電流抑止回路または過電圧抑止回路に入力される交流入力の半サイクルごとに行う。また、過電圧抑止回路は、短絡用素子の短絡動作により行われる負荷に対する保護動作および短絡用素子の復旧動作を過電流抑止回路または過電圧抑止回路に入力される交流入力の半サイクルごとに行う。
【００１３】
つぎの発明にかかる過電圧過電流保護回路にあっては、前記導通制御素子は、前記一対の導通素子のいずれかが電流飽和したことをきっかけに、該電流飽和した導通素子自身に生じた端子電圧を利用して自身を導通させることにより該一対の導通素子に印加されていた前記自己バイアス手段のバイアス電圧を遮断することを特徴とする。
【００１４】
この発明によれば、導通制御素子は、一対の導通素子のいずれかが電流飽和したことをきっかけに、電流飽和した導通素子自身に生じた端子電圧を利用して自身を導通させることにより、一対の導通素子に印加されていた自己バイアス手段のバイアス電圧を遮断する。
【００１５】
【発明の実施の形態】
以下、この発明にかかる過電圧過電流保護回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１６】
図１は、この発明にかかる過電圧過電流保護回路の具体的な構成例を示す回路図である。同図に示すように、この過電圧過電流保護回路は、前段の過電圧抑止回路１１と、過電流抑止回路１２と、後段の過電圧抑止回路１３とを備えている。また、これらの各回路は、電界効果トランジスタ、バイポーラトランジスタ、ダイオード、抵抗、コンデンサ、チョークトランス、アレスタ、バリスタ、トライアックなどの素子の複数の組み合わせで構成されている。
【００１７】
ここで、図１に示す過電圧過電流保護回路の構成について説明する。まず、同図に示す前段の過電圧抑止回路１１では、一対のチョークトランスがＦｕｓｅを介してＡＣ入力ラインの一端および他端にそれぞれ介挿される形で接続されている。コンデンサＣ１と抵抗Ｒ１との直列回路は、ＡＣ入力電源と並列で、かつ、チョークトランスよりもＡＣ入力ライン側に挿入されている。この直列回路を構成するコンデンサＣ１の一端は、Ｆｕｓｅとチョークトランスとの接続点に接続されている。この直列回路を構成する抵抗Ｒ１の他端は、ＡＣ入力電源の他端に接続されている。また、コンデンサＣ４は、ＡＣ入力ラインと並列で、かつ、チョークトランスを基準にしてＡＣ入力ラインの反対側に接続され、アレスタは、ＡＣ入力ラインと並列で、かつ、コンデンサＣ４を基準にしてＡＣ入力ラインの反対側に接続されている。
【００１８】
つぎに、図１に示す後段の過電圧抑止回路１３において、負荷側の一端および他端にコンデンサＣ３が並列に接続されている。バリスタは、コンデンサＣ３と並列で、かつ、コンデンサＣ３を基準にして負荷の反対側に接続されている。また、抵抗Ｒ７とトライアックＴｒ４との直列回路は、バリスタと並列で、かつ、バリスタを基準にして負荷の反対側に接続されている。さらに、抵抗Ｒ５と抵抗Ｒ６との直列回路によって構成された分圧回路は、抵抗Ｒ７とトライアックＴｒ４との直列回路と並列で、かつ、この直列回路を基準にして負荷の反対側に接続されている。また、この分圧回路を構成する抵抗Ｒ５の他端と抵抗Ｒ６の一端とが接続されている接続端子とトライアックＴｒ４のゲートとが接続されている。
【００１９】
さらに、図１に示す過電流抑止回路１２において、接続点Ａは、この過電流抑止回路１２と前段の過電圧抑止回路１１とを結ぶ点であり、接続点Ｂは、この過電流抑止回路１２と後段の過電圧抑止回路１３とを結ぶ点である。これらの接続点Ａと接続点Ｂとを繋ぐ経路には、同図に示す過電流抑止回路１２から明らかなように、３つの経路が存在している。
【００２０】
図１に示す過電流抑止回路１２の上段の部分において、抵抗Ｒ２は、接続点Ａと接続点Ｂとの間に接続されている。中段の部分においては、ダイオードＤ１とダイオードＤ２とが、互いに逆接続になるように接続されている。すなわち、ダイオードＤ１のカソードとダイオードＤ２のカソードとが接続され、ダイオードＤ１のアノードは接続点Ａに接続され、ダイオードＤ２のアノードは、接続点Ｂに接続されている。下段の部分において、電界効果トランジスタＴｒ１と電界効果トランジスタＴｒ３とは、互いに逆接続になるように接続されている。すなわち、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとが接続され、電界効果トランジスタＴｒ１のドレインは接続点Ａに接続され、電界効果トランジスタＴｒ３のドレインは、接続点Ｂに接続されている。
【００２１】
また、ダイオードＤ１のカソードとダイオードＤ２のカソードとの接続点と、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとの接続点との間には、抵抗Ｒ３と抵抗Ｒ４との直列回路によって構成された分圧回路が接続されている。また、この分圧回路を構成する抵抗Ｒ３の他端と抵抗Ｒ４の一端とが接続されている接続端子とバイポーラトランジスタＴｒ２のベースとが接続されている。
【００２２】
一方、このバイポーラトランジスタＴｒ２のエミッタは、電界効果トランジスタＴｒ１のソースと電界効果トランジスタＴｒ３のソースとの接続点に接続され、コレクタは、電界効果トランジスタＴｒ１のゲートと電界効果トランジスタＴｒ３のゲートとの接続点に接続されている。また、電池Ｅ１と抵抗Ｒ８とのバイアス回路は、電界効果トランジスタＴｒ１のゲート−ソース間および電界効果トランジスタＴｒ３のゲート−ソース間に、それぞれのソース側に正のバイアス電圧がかかるように接続されている。
【００２３】
つぎに、図２を用いて、この過電圧過電流保護回路の回路動作について説明する。図２は、図１に示す過電圧過電流保護回路において、正常な電圧が入力されている場合の動作を示す回路図である。なお、以下の説明では、特に断りのない限り、ＡＣ入力の正の半サイクルの動作、すなわちＡＣ入力端子の一端（上側の端子）が正の電圧の場合の動作についてのみ行う。なお、負の半サイクルの動作については、前段の過電圧抑止回路１１、過電流抑止回路１２および後段の過電圧抑止回路１３において、各回路がそれぞれ対称形に構成されているので正の半サイクルの動作とその動作原理は同じである。
【００２４】
図２において、入力端子から入力されたＡＣ入力は、前段の過電圧抑止回路１１を通過し、過電流抑止回路１２を通じて後段の過電圧抑止回路１３に入力される。ここで、コンデンサＣ１と抵抗Ｒ１との直列回路は、ＡＣ入力に重畳された高周波ノイズを除去するためのフィルタである。Ｆｕｓｅは、許容電流以上の電流を制限するためのものであり、４０Ａ〜５０Ａ程度の電流で溶断させるようにしている。チョークトランスは、コモンモードノイズやノーマルモードノイズを除去するためのものである。また、このチョークトランスとコンデンサＣ４とでローパスフィルタとしても作用する。アレスタは、過電圧が印加されたときに、自身を短絡させて後段の回路に過電圧が印加されないようにする。このアレスタは、後述するバリスタなどに比べて、高速動作であり、動作電圧が高いなどの特徴がある。この実施の形態のアレスタは、ここで用いられる後段の電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３の耐圧が６００Ｖ程度なので、動作電圧が５００Ｖ程度の素子を用いている。
【００２５】
一方、過電流抑止回路１２の電界効果トランジスタＴｒ１と電界効果トランジスタＴｒ３のそれぞれのゲートには電池Ｅ１によって、正のバイアス電圧がかけられている。そのため、これらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、常時オン状態であり、負荷電流が飽和電流以下でこれらの電界効果トランジスタの電圧降下がほとんどないので、それぞれの両端の電圧は０Ｖである。したがって、ＡＣ入力電圧がそのまま負荷電圧となる。
【００２６】
後段の過電圧抑止回路１３では、ＡＣ入力電圧が抵抗Ｒ５と抵抗Ｒ６の分圧回路によって、トライアックＴｒ４のゲートには電圧が印加される。正常なＡＣ入力の場合には、トライアックＴｒ４はＯＦＦの状態である。いま、前段の過電圧抑止回路１１で阻止されずに高電圧（例えば、２００〜３００Ｖ程度）が通過してきた場合、この分圧回路に流れる電流が増加してトライアックＴｒ４のゲート電圧が上昇し、トライアックＴｒ４がオンになる。この結果、負荷に流れる電流のほとんどが抵抗Ｒ７を通じてトライアックＴｒ４に流れ込むので、負荷を過電圧から保護することができる。このとき、過電流抑止回路１２の電界効果トランジスタＴｒ１や、電界効果トランジスタＴｒ３には過電流が流れることになるが、この動作については、負荷側に短絡電流が流れた場合の動作説明のところで後述する。
【００２７】
一方、後段の過電圧抑止回路１３に備えられたバリスタも、トライアックＴｒ４と同様に、過電圧から負荷を防護するためのものである。これらのトライアックＴｒ４およびバリスタの両者で、前段の過電圧抑止回路１１および過電流抑止回路１２を通過してきた過電圧を抑止している。なお、コンデンサＣ３は、ノイズや急峻な電圧変化に対する負荷側の影響を防止するためのものである。
【００２８】
図３は、図１に示す過電圧過電流保護回路において、負荷側に短絡電流が流れた場合の動作を示す回路図である。同図において、正常なＡＣ入力が印加されている場合には、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３が常時オン状態であり、負荷電流が飽和電流以下で、これらの電界効果トランジスタの電圧降下がほとんどなく、それぞれの両端の電圧が０Ｖであることは上述したとおりである。
【００２９】
図４は、電界効果トランジスタのドレイン−ソース間電圧ＶDSとドレイン電流ＩDとの関係を示す図である。同図に示すように、ドレイン電流ＩDがある所定の電流までは、ドレイン−ソース間電圧ＶDSは、ほとんど生じない。ところが、ドレイン電流ＩDがある所定の電流（飽和電流）を越えると、ドレイン電流ＩDは増加することなく、ドレイン−ソース間電圧ＶDSが急速に増加するようになる。
【００３０】
図３に戻って、何らかの原因で負荷側に短絡電流が流れると、(1)の経路（括弧付き数字は図面においては丸数字に対応。以下同じ）内の上にある電界効果トランジスタＴｒ１を流れるドレイン電流ＩDが増加し、上述したようにＶDSが増加する。このとき、このＶDSによって(2)の経路上にあるダイオードＤ１を通じて、抵抗Ｒ３および抵抗Ｒ４の分圧回路に電流が流れ、バイポーラトランジスタＴｒ２のベース−エミッタ間にバイアス電圧が生ずる。このバイアス電圧によりバイポーラトランジスタＴｒ２がオンになり、電界効果トランジスタＴｒ１のゲート−ソース間電圧を０Ｖにするので、電界効果トランジスタＴｒ１がオフになり、(1)の経路上には電流が流れない。したがって、負荷に向かう電流は、(3)の経路上にある抵抗Ｒ２を通じて負荷電流が流れる。なお、(2)の経路上は、ダイオードＤ２によって負荷電流は遮断される。
【００３１】
図４からも明らかなように、飽和電流付近の電界効果トランジスタの特性は急峻であり、負荷電流の急峻な変化に電界効果トランジスタＴｒ１が反応して、自身を急速にオフする。また、このとき、電流の迂回経路である(3)の経路上に電流を流すことにより、負荷側の短絡電流、すなわち負荷側の原因による過電流を防止することができる。なお、抵抗Ｒ２には、負荷側に過大な電流を流さない程度の抵抗値を用いればよい。
【００３２】
上述した説明は、負荷側に短絡電流が流れた場合の動作の説明であったが、ＡＣ入力が過電圧になり、トライアックＴｒ４が作動する場合でも同様な回路動作となる。すなわち、過電圧がＢ点に印加されると、抵抗Ｒ５と抵抗Ｒ６の分圧回路に流れる電流が増加し、その結果、トライアックＴｒ４のゲート電圧が上昇してトライアックＴｒ４がオンになる。このとき、抵抗Ｒ７を通じて大きな電流が流れ、電界効果トランジスタＴｒ１には飽和電流が流れる。その後の動作は、上述したとおりである。
【００３３】
これまでの説明は、ＡＣ入力の正の半サイクルの説明であったが、ＡＣ入力の負の半サイクルについても同様な動作となる。例えば、過電流抑止回路１２においては、電界効果トランジスタＴｒ３に飽和電流が流れるときに生ずるドレイン−ソース間電圧ＶDSによってダイオードＤ２を通じて電流が流れ、この電流によってバイポーラトランジスタＴｒ２のベース−エミッタ間にバイアス電圧がかかる。このとき、バイポーラトランジスタＴｒ２がオンとなり、電界効果トランジスタＴｒ３のゲート−ソース間電圧を０Ｖにするので、電界効果トランジスタＴｒ３がオフとなって(1)の経路上には電流が流れなくなり、(3)の経路を通じて電流が流れるようになる。
【００３４】
このように、この発明にかかる過電圧過電流保護回路では、ＡＣ入力の各半サイクルごとに過大電圧の遮断および復帰または過大電流の遮断および復帰のそれぞれの動作が行われる。また、その復帰動作も、ＡＣ入力の各半サイクルごとに自復的に行われ、電圧異常や過電流状態が解消されると即座に復旧することができるとともに、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作が可能となる。
【００３５】
また、従来のアレスタやバリスタを用いた回路、あるいは両者を組み合わせた回路では１０ｍｓ以下の電圧異常を抑止することができないが、この過電圧過電流保護回路では電界効果トランジスタの急峻な遮断特性を利用しているので、１０ｍｓ以下の電圧異常を抑止することができる。
【００３６】
さらに、電圧異常に敏感な機器に対してもストレスを与えることがないので、機器の寿命を延ばすことができる。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となる。
【００３７】
そして、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができる。
【００３８】
図５は、図１に示す過電圧過電流保護回路の変形例を示す回路図である。同図において、過電流抑止回路１２の電界効果トランジスタＴｒ１をバイポーラトランジスタＴｒ５とダイオードＤ４の並列回路に、電界効果トランジスタＴｒ３をバイポーラトランジスタＴｒ６とダイオードＤ５の並列回路に、それぞれ置き換えた構成である。それぞれのバイポーラトランジスタＴｒ５およびバイポーラトランジスタＴｒ６のエミッタとそれぞれのダイオードＤ４およびダイオードＤ５のアノードとを接続し、それぞれのバイポーラトランジスタＴｒ５およびバイポーラトランジスタＴｒ６のコレクタとそれぞれのダイオードＤ４、Ｄ５のカソードとを接続している。電界効果トランジスタの場合には、ドレインからソース、あるいは、ソースからドレインの両方向に対して電流を流すことができるが、バイポーラトランジスタの場合には、コレクタからエミッタに向かう一方向しか大きな電流を流すことができない。そのため、ダイオードを用いて、電流が両方向に流れるようにしている。
【００３９】
なお、図５の回路構成では、バイポーラトランジスタＴｒ５とバイポーラトランジスタＴｒ６のいずれか一方は常にベース電流が流れるが、図１の回路構成の方はゲート電流がほとんど流れないので、電池Ｅ１の消耗という観点では、図１の回路構成の方が優れている。
【００４０】
また、図５の回路構成では、バイポーラトランジスタＴｒ５とバイポーラトランジスタＴｒ６のいずれか一方では、常にエミッタ−コレクタ間に電流が流れ、若干の電圧降下が存在するが、図１の回路構成の方は電圧降下がほとんどないので、効率という観点からも、図１の回路構成の方が優れている。
【００４１】
図６は、図１に示す過電圧過電流保護回路において、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加した回路図である。同図に示すように、この自己生成回路は、トランスと、トランスの二次巻線の一端にアノードが接続されたダイオードＤ３と、このダイオードＤ３のカソードに一端が接続され、他端がトランスの二次巻線の他端に接続されたコンデンサＣ２と、ダイオードＤ３のカソードとコンデンサＣ２の一端との接続点に一端が接続された抵抗Ｒ９とを備えている。
【００４２】
この自己生成回路では、ＡＣ入力の正の半サイクルでコンデンサＣ２が充電され所定の電圧が保持される。この所定の電圧は、図１などに示されるバイアス電圧と等しくなればよく、トランスの一次巻線と二次巻線の巻線比を所定の巻線比に設定すればよい。なお、抵抗Ｒ９は抵抗Ｒ８と同一の働きをするものである。このように、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加することにより、電池Ｅ１を不要にすることができる。
【００４３】
以上説明したように、この実施の形態によれば、過電流抑止回路１２に備えられた電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に流れる電流を制限するために経路制御を行い、後段の過電圧抑止回路１３に備えられたトライアックＴｒ４やバリスタは、過電圧の負荷への入力を抑止することができる。このとき、過電流抑止回路１２は、過電圧が負荷に入力されたときに後段の過電圧抑止回路１３のトライアックＴｒ４やバリスタを短絡させることによって生じる電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知し、負荷に流れる電流の経路を切り換えるようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【００４４】
また、この実施の形態によれば、過電流抑止回路１２に備えられた電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に流れる電流を制限するために経路制御を行い、後段の過電圧抑止回路１３に備えられたトライアックＴｒ４またはバリスタは、過電圧の負荷への入力を抑止することができる。このとき、過電流抑止回路１２は、負荷に過電流が流れるときに電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知し、負荷に流れる電流の経路を切り換えて電圧降下を発生させることにより負荷に流れる過電流を抑止するようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【００４５】
また、この実施の形態によれば、過電流抑止回路１２は、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の経路切り換えにより行われる負荷に対する保護動作およびこれらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３の復旧動作を負荷に入力される交流入力の半サイクルごとに行い、また、後段の過電圧抑止回路１３は、トライアックＴｒ４またはバリスタの短絡動作により行われる負荷に対する保護動作およびこのトライアックＴｒ４またはバリスタの復旧動作を負荷に入力される交流入力の半サイクルごとに自復的に行うようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４６】
また、この実施の形態によれば、過電流抑止回路１２は、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３が電流飽和してこれらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３自身に生じた端子電圧をきっかけに、これらの電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３自身をオフにして、負荷に流れる過電流を抑止するようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４７】
また、この実施の形態によれば、直列かつ相補形に接続された電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３は、負荷に入力される交流入力の半サイクルごとに交互に動作する。また、これらの一対の電界効果トランジスタは、電力をほとんど消費することなく動作するようにしているので、電圧異常や過電流状態が解消されると即座に復旧することができるという効果を奏する。また、Ｆｕｓｅを溶断させることがほとんど無くなるので、機器を停止させることのない連続動作を可能にするという効果を奏する。また、通常入力の状態での電力損失がほとんどないので、高効率の運用可能となるという効果を奏する。さらに、過電流抑止回路１２と後段の過電圧抑止回路１３とを組み合わせた回路の定電流特性により、突入電流が抑制されるので、オン−オフの多い機器の寿命を延ばすことができるという効果を奏する。
【００４８】
【発明の効果】
以上説明したように、この発明によれば、過電流抑止回路１２は、過電圧が負荷に入力されたときに後段の過電圧抑止回路１３のトライアックＴｒ４またはバリスタを短絡させることにより生じる電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ３に流れる電流の増加を検知して負荷に流れる電流の経路を切り換えるようにしているので、Ｆｕｓｅを溶断させることがほとんど無くなり、機器を停止させることのない連続動作を可能にするという効果を奏する。
【図面の簡単な説明】
【図１】 この発明にかかる過電圧過電流保護回路の具体的な構成例を示す回路図である。
【図２】 図１に示す過電圧過電流保護回路において、正常な電圧が入力されている場合の動作を示す回路図である。
【図３】 図１に示す過電圧過電流保護回路において、負荷側に短絡電流が流れた場合の動作を示す回路図である。
【図４】 電界効果トランジスタのドレイン−ソース間電圧（ＶDS）とドレイン電流ＩDとの関係を示す図である。
【図５】 図１に示す過電圧過電流保護回路の変形例を示す回路図である。
【図６】 図１に示す過電圧過電流保護回路において、電界効果トランジスタに印加するバイアス電圧を生成する自己生成回路を追加した回路図である。
【符号の説明】
１１ 過電圧抑止回路
１２ 過電流抑止回路
１３ 過電圧抑止回路
Ａ，Ｂ 接続点
Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５ ダイオード
Ｅ１ 電池
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９ 抵抗
Ｔｒ１，Ｔｒ３ 電界効果トランジスタ
Ｔｒ２，Ｔｒ５，Ｔｒ６， バイポーラトランジスタ
Ｔｒ４ トライアック
ＩD ドレイン電流
ＶDS ドレイン−ソース間電圧
Claims (4)
- 交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に入力される過電圧および該負荷に生じる過電流の少なくとも一つを抑止する過電圧過電流保護回路において、
直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路と、
前記過電圧の前記負荷への入力を抑止するための短絡用素子を具備する過電圧抑止回路と、
を備え、
前記過電流抑止回路は、
前記過電圧が前記負荷に入力されるときに前記過電圧抑止回路の短絡用素子が短絡することによる前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、該一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする過電圧過電流保護回路。 - 交流電源と負荷との間に挿入され、あるいは、前記交流電源に接続される負荷の前段に組み込まれ、該負荷に生じる過電流を抑止する過電圧過電流保護回路において、
直列かつ相補的に接続されて負荷電流路に挿入される一対の導通素子と、該一対の導通素子のそれぞれにバイアス電圧を印加する自己バイアス手段と、前記自己バイアス手段に作用して前記一対の導通素子のそれぞれの導通を制御する導通制御素子と、を具備する過電流抑止回路を備え、
前記過電流抑止回路は、
前記負荷に過電流が流れるときに前記一対の導通素子に流れる電流の電流増加を該一対の導通素子にて検知し、前記一対の導通素子にて検知された電流増加に基づいて前記導通制御素子が該一対の導通素子を制御し、該負荷に流れる過電流を抑止することを特徴とする過電圧過電流保護回路。 - 前記過電流抑止回路は、前記負荷に対する保護動作および前記一対の導通素子の復旧動作を該過電流抑止回路または前記過電圧抑止回路に入力される交流入力の半サイクルごとに行い、
前記過電圧抑止回路は、前記負荷に対する保護動作および該短絡用素子の復旧動作を前記過電流抑止回路または該過電圧抑止回路に入力される交流入力の半サイクルごとに行う、
ことを特徴とする請求項１または２に記載の過電圧過電流保護回路。 - 前記導通制御素子は、前記一対の導通素子のいずれかが電流飽和したことをきっかけに、該電流飽和した導通素子自身に生じた端子電圧を利用して自身を導通させることにより該一対の導通素子に印加されていた前記自己バイアス手段のバイアス電圧を遮断することを特徴とする請求項１〜３のいずれか一つに記載の過電圧過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378571A JP3672552B2 (ja) | 2002-12-26 | 2002-12-26 | 過電圧過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378571A JP3672552B2 (ja) | 2002-12-26 | 2002-12-26 | 過電圧過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004215323A JP2004215323A (ja) | 2004-07-29 |
| JP3672552B2 true JP3672552B2 (ja) | 2005-07-20 |
Family
ID=32815360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002378571A Expired - Fee Related JP3672552B2 (ja) | 2002-12-26 | 2002-12-26 | 過電圧過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672552B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005046833B4 (de) * | 2005-08-19 | 2020-04-30 | Phoenix Contact Gmbh & Co. Kg | Verfahren zum Ableiten von transienten Überspannungen und Überspannungsschutzgerät |
| US7352563B2 (en) * | 2006-03-13 | 2008-04-01 | Avx Corporation | Capacitor assembly |
| JP6110294B2 (ja) * | 2013-12-27 | 2017-04-05 | ダイキン工業株式会社 | 過電圧保護回路、及びそれを備えた電力変換装置 |
| JP2015128357A (ja) * | 2013-12-27 | 2015-07-09 | ダイキン工業株式会社 | 過電圧保護回路、及びそれを備えた電力変換装置 |
| JP5761425B2 (ja) * | 2013-12-27 | 2015-08-12 | ダイキン工業株式会社 | 過電圧保護回路、及びそれを備えた電力変換装置 |
| JP6070782B2 (ja) * | 2015-07-10 | 2017-02-01 | ダイキン工業株式会社 | 過電圧保護回路、及びそれを備えた電力変換装置 |
| DE102018103012B4 (de) * | 2017-11-06 | 2019-06-13 | Dehn + Söhne Gmbh + Co. Kg | Schaltungsanordnung für einen kombinierten Schutz einer Last vor temporären und transienten Überspannungen |
| JP7421144B1 (ja) | 2022-09-30 | 2024-01-24 | ダイキン工業株式会社 | 電気回路 |
-
2002
- 2002-12-26 JP JP2002378571A patent/JP3672552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004215323A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0510522Y2 (ja) | ||
| US4912589A (en) | Surge suppression on AC power lines | |
| WO2016041377A1 (zh) | 保护装置、电子设备和电源 | |
| JP3672552B2 (ja) | 過電圧過電流保護回路 | |
| JPS59500249A (ja) | 直流配電装置に含まれる電流しや断器 | |
| WO2014067272A1 (zh) | 保护装置 | |
| CN103633616B (zh) | 一种过流保护电路 | |
| JP2020036307A (ja) | 過電圧抑制回路及び直流遮断装置 | |
| JP2011135665A (ja) | 保護装置 | |
| JP2007288819A (ja) | 過電圧過電流保護回路 | |
| US6369533B1 (en) | Piloting circuit for an inductive load in particular for a DC electric motor | |
| JP2019185959A (ja) | 過電圧抑制回路及び直流遮断装置 | |
| CN212695971U (zh) | 一种具有限流功能的短路保护模块 | |
| CN218549488U (zh) | Opp保护电路 | |
| CN103701100A (zh) | 一种开关电源及其过压保护电路 | |
| CN115603284A (zh) | 一种对接输入电源保护电路 | |
| CN217445249U (zh) | 电源保护电路及电子设备 | |
| JP3374952B2 (ja) | 直列形インバータ回路の保護方法 | |
| CN213093871U (zh) | 具有异常持续过压保护功能的保护电路 | |
| JPH06196986A (ja) | 電子スイッチ | |
| CN211127140U (zh) | 电路保护装置和系统 | |
| CN211790740U (zh) | 一种保护电路 | |
| CN114069554A (zh) | 一种直流输入保护电路 | |
| JP2024065812A (ja) | 出力回路 | |
| JP2020030967A (ja) | 過電圧抑制回路及び直流遮断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |