JP3672401B2 - はんだ付け部検査方法及び検査装置 - Google Patents

はんだ付け部検査方法及び検査装置 Download PDF

Info

Publication number
JP3672401B2
JP3672401B2 JP34021396A JP34021396A JP3672401B2 JP 3672401 B2 JP3672401 B2 JP 3672401B2 JP 34021396 A JP34021396 A JP 34021396A JP 34021396 A JP34021396 A JP 34021396A JP 3672401 B2 JP3672401 B2 JP 3672401B2
Authority
JP
Japan
Prior art keywords
class
input
image
soldering part
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34021396A
Other languages
English (en)
Other versions
JPH09214131A (ja
Inventor
鍾亨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09214131A publication Critical patent/JPH09214131A/ja
Application granted granted Critical
Publication of JP3672401B2 publication Critical patent/JP3672401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95684Patterns showing highly reflecting parts, e.g. metallic elements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70Testing of connections between components and printed circuit boards
    • G01R31/71Testing of solder joints

Landscapes

  • Biochemistry (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Pathology (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、はんだ付け部の品質検査方法及び検査装置に係り、より詳しくは、環状照明を用いてはんだ付け部のイメージを取り、これを神経回路網に入力して学習させてはんだ付け部の品質等級を分類するはんだ付け部の検査方法及び検査装置に関する。
【0002】
【従来の技術】
電子製品の基板上にはんだ付けられる実装部品のはんだ付け部は、はんだ材料の量や温度条件などによって多様な3次元の形状を持ち、その表面は鏡面である。このようなはんだ付け部の表面を適切なランプで照明し、その反射光をCCDカメラで受光して、得られたはんだ付け部のディジタルイメージデータに基づいて、これを人工知能技法として神経回路網で学習することによりはんだ付け部の形状を認識し、その品質の良いか否かを分類決定する方法も様々に知られている。
【0003】
しかし、従来の神経回路網を用いた分類方法は、主にKohonenモデルのunsupervised versionのLVQ(Learning Vector Quantization)アルゴリズムに従い、このような従来の方法は、はんだ付け部検査作業で要求される程度の認識正確度を保障する為には、数多くプロトタイプを必要とし、従って学習課程と分類課程での全体的効率が極めて劣っている。又、実において、分類過程で自ら形成されたプロトタイプやクラスタは単純に各サンプル間の類似性を判断する尺度に過ぎないので、度々検査者の意図と設計者の意図とが一致しない場合が発生する。
【0004】
そして、照明の方法においても、従来の場合、一つのカメラに複数の光源を設置するとか複数のカメラに一つの光源を設置して、いずれかの一方を移動させながらはんだ付け部の表面の傾斜度を測定した。このような方法においては、照明とかカメラの位置が変わる時毎に複数のイメージを記録、分析しなければならないので、処理の時間がなかなかかかるだけでなく、高いコストの装備が所要される。
【0005】
【発明が解決しようとする課題】
従って、本発明の目的は、少ない数量のプロトタイプでも分類正確度が高い適応的LVQ方法を活用したはんだ付け部検査方法及び検査装置を提供することである。
本発明の他の目的は、環状照明技法を利用して低廉の装備コストで短い処理時間内にはんだ付け部のカラーイメージを得て検査することができるはんだ付け部検査方法及び検査装置を提供することである。
【0006】
【課題を解決するための手段】
上記の目的を達成する為の本発明によるはんだ付け部検査方法は、電子部品の基板上のサンプルはんだ付け部を照明し、CCDカメラを用いて前記サンプルはんだ付け部のサンプルイメージを得る段階と、前記各サンプルイメージをはんだ付け品質によって検査者により複数のクラスに分ける段階と、各クラスに属する特定のサンプルイメージを神経回路網に入力して前記クラスをいくつかの細分化されたクラスタに分ける段階と、前記各クラスタに対して学習を行い、各該当クラスに対する暫定シナプスウェイトを決定する段階と、相異なる隣接のクラスに属するクラスタ間の境界条件に従って前記暫定シナプスウェイトを調整し、確定シナプスウェイトを決定するシナプスウェイト調整段階と、クラス分けの対象となる入力イメージについて、前記確定シナプスウェイトに基づいた神経回路網の出力値を算出し、前記入力イメージを、この算出された出力値に近似する出力値を有するクラスに所属させる段階とを有するはんだ付け部の検査方法であって、前記暫定シナプスウェイトの決定段階は、現在すなわち最新の入力と、それより前の入力に基づいた既存の出力ニューロンのシナプスウェイトとの間の類似性が所定範囲以上外れる時、新たな出力ニューロンを生成するステップと、新たな出力ニューロンが生成される時に新たなクラスタを生成するステップと、前記現在すなわち最新の入力を前記新たなクラスタに所属させるステップとを含み、前記シナプスウェイト調整段階は、特定クラスに該当する入力が他のクラスのシナプスウェイトを選択する場合にのみ、前記特定クラスの入力から離れる方向に前記他のクラスの前記暫定シナプスウェイトを変更することを特徴としている。
ここで、前記照明は、異なる色相を有し、相異なる入射角をもってハンダ付け部の表面を照明するよう同軸線上に配置された複数の円環状の蛍光灯により行われることを特徴とし、更に、前記CCDカメラは、前記複数の蛍光灯に対して軸線上に配置されていることを特徴とする。
【0007】
【発明の実施の形態】
以下では、図面を参考して本発明を詳しく説明する。
図1は、本発明のはんだ付け部検査におけるはんだ付け部イメージの入手のために採用される照明システムの概略的斜視図である。この図面で見られるように、電子部品の基板1上に実装部品のリード2がはんだ付け部3により取り付けている。はんだ付け部3の上部には、三つの環状色相ランプ4,5,6がそれぞれ異なる直径を有して層状に配列されているし、色相ランプ4,5,6から照明された光は、鏡面になったはんだ付け部3の表面から反射されてはんだ付け部3の真上部にあるCCDカメラ7に捕まれるようになる。
【0008】
色相ランプ4,5,6は、上部から順次に青B、赤R、緑Gの色相光を各々照射する高周波蛍光灯として、これらの高さ及び直径が相異なので、はんだ付け部に対した入射角がそれぞれ異なり、従って、はんだ付け部の表面傾斜度によりそれぞれ異なる色相のイメージが得られる。例えば、最上部に最小径を有するB色相ランプ4が基板1の垂直線に対して20゜の角度にはんだ付け部3を照明し、R色相ランプ5が40゜の角度で、そしてG色相ランプ5が70゜の角度に各々はんだ付け部3を照明する場合、これらにより得られた一枚のイメージでは、10゜の傾斜度を有する平らなはんだ付け部の表面は青色に、20゜の傾斜度を有するやや斜めになった表面は赤色に、そしてほぼ35゜の急傾斜度を有する表面は緑色に区別されて現れる。このような方法に得られたカラーイメージは、はんだ付け部3の3次元的な形状特性が含まれているので、これらから実際の形状を類推することができる。
【0009】
CCDカメラ7が環状照明により受光した情報は電気的信号の形態としてカラーイメージ取得部8へ送られて、各色相別フレームからなるカラーイメージの定量化された情報に変換される。これらの情報は、主プロセッサ9のメモリに貯蔵されて主プロセッサの神経回路網の分類機で学習を通じた分類課程を経るようになる。
【0010】
神経回路での処理が行われる前に、多量のはんだ付け部に対するカラーイメージを取得し、これらを検査専門家がその品質によって分ける。例えば、未鑞(I)、未鑞正常(IA)、正常(A)、正常過鑞(EA)、過鑞(E)の5個のクラスに分類できる。図2は5個クラスの典型的のはんだ付け形態とこれらのイメージに示した色相分布を示したことである。ここで、色相表示が無い部分は青色を、斜線になっているところは赤色を、そして、黒色の部分は緑色を示している。未鑞(I)のイメージでは青色Bが主に現れ、未鑞正常(IA)では緑色Gと赤色Rが現れ出し、正常(A)では緑色G、赤色R、並びにBが順次に現れる。正常過鑞(EA)では、主に赤色Rが現れ、過鑞(E)では青色Bパターンが緑Gと赤色Rパターンに囲まれている形態を取り、これはそのはんだ付けの凸の形状に因ることである。
【0011】
このように、検査専門家により分類されたサンプルはんだ付け部等のイメージは、神経回路網に入力されて学習の課程を経るようになる。本発明で採択しているLVQ(Learning Vector Quantization)アルゴリズムは一般のLVQ方法と同様にLVQ1及びLVQ2の二種類の学習段階に分かれる。
LVQ1では、前述の通り検査者が分類しておくクラス内で自体クラスタ形成モジュールが適用されて、自らいくつかのクラスタを作り出す。あらゆるクラスに対して自体クラスタ形成モジュールが適用されて各々自体クラスタが形成される。このように形成されたクラスタはまだ相互間の境界がはっきりしていないので、LVQ2段階で他のクラスで形成されたクラスタとの境界を調整する。このように調整された結果は各ニューロンと繋がっているウェイトの値に表すところ、このウェイト値は入力と同様の次元を有し、これをプロトタイプイメージと(prototype image)と称する。
【0012】
図3は、各専門家分類のクラスに適用される自体クラスタ形成モジュールの構造である。ここで見られるように、ディジタルメモリに貯蔵されている各入力カラーイメージはi×jの画素(pixel)からなっているし、R,G,Bの色相パターンを持っている。各色相パターンは入力イメージ10と同一の大きさの各色相フレーム12,13,14に分かれて各画素の明暗値が入力ノード11の入力値として利用される。入力カラーイメージは次の式に現われる。
【0013】
【数1】
Figure 0003672401
【0014】
ここで、cは入力イメージのクラスを示し、Ic(l,i,j)は(i,j)画素のl番目のディジタルメモリフレームを示す。即ち、Iは各色相のインデックスとして、1は赤い色、2は緑、3は青色を示す。nとmはイメージのサイズを示すこととして、一つのイメージはn×m個の画素になっている。
入力ノードのディメンションは入力されるウィナーイメージのディメンションと同一で、出力ニューロン15は入力ノードとみんな繋がっている。従って、これらを連結する神経回路のウェイトは次の式のように示される。
【0015】
【数2】
Figure 0003672401
【0016】
ここで、あらゆる添字は入力イメージで使用したことと同様である。k番目の出力ニューロンに入る入力値は入力イメージの明暗値とシナプスウェイト間の相関値として次の通り示される。
【0017】
【数3】
Figure 0003672401
【0018】
自体クラスタ形成モジュールで出力ノード15に入る入力値は入力イメージの明暗値とシナプスウェイト間の相互類似度を意味する。図3で示されたように、各ニューロンの出力値は自ら“+”の値にフィードバックされ、他の出力ニューロン等には“−”にフィードバックされる。それでは、単に最大の値を有する一つのニューロンのみが“+”の値に収斂し、余りはゼロに収斂する。これが競争学習(competitive learning)の原理である。これは現在入力されたイメージの明暗値と最も近い値を有するシナプスウェイトと連結された出力ニューロンを“ウィナー”と選定することである。ウィナーシナプスウェイトを、ウィナーが入力イメージに近接するようにアップデートする。
【0019】
LVQアルゴリズムは実際の問題に適用する時、出力ニューロンの数をどう決定するかが非常に重要な問題である。出力ニューロンの数があまり多い場合は、処理の時間がひどくかかり、反面にあまり少ない場合には、処理の時間は短くなるが、分類の正確度が劣るようになる。従って、望む分類の性能が保障される範囲内で出力ニューロンの数を減らすのが効率的である。これのために適応学習の方法を導入したが、その核心概念は新たに入力されたイメージが自分が属しているウィナーとの類似性が、ある値以下である時、新たな入力イメージをそのウィナーに所属させなく、独立的に追加の出力を生成して他のクラスタを作り、新たな入力イメージをここに所属させる。似ている研究や概念等がLVQを用いたイメージ圧縮など、他の分野でもその必要性が指摘された。
【0020】
以下で、適応学習方法(adaptive learning mechanism)を利用した全体神経回路網の学習課程を説明する。
まず、自体クラスタ形成モジュールを一つの検査されたクラス(c番目のクラス)に適応する。それから一番目のサンプルイメージの明暗値を一番目の出力ニューロンのシナプスウェイトの値として指定する。
【0021】
【数4】
Figure 0003672401
【0022】
その後のサンプルイメージを入力し、ウィナー出力ニューロンを決定する。WC winはウィナー出力ニューロンと繋がれたウェイト値の集合である。
あらゆるkに対して、
【0023】
【数5】
Figure 0003672401
【0024】
ここで、|・|は、二つのスカラー値の差を計算する演算子である(最初始める時は一つの出力ニューロンに出発する)。
次の条件が満足されると、入力ICをWC winに所属させる。
【0025】
【数6】
Figure 0003672401
【0026】
そして、ウィナーニューロンのシナプスウェイトを次のように換える。
【0027】
【数7】
Figure 0003672401
【0028】
ここで、tは学習のための繰り返し回数を示す。η(t)は動学習係数(dynamic learning rate)としてtが増加すれば増加するほどその値は減少する。ξは類似性を判定するしきい値(similarity bound)としてウィナーニューロンに新たに入力を包含させるか否かを判定し、その値は使用者が決定する。(7)式のアップデイトルールはウィナープロトタイプイメージが仮想入力空間上で位置移動することとして容易に説明される。図4のようにシナプスウェイトを換えると、ウィナープロトタイプイメージが入力サンプルにもっと近づいていくことが知られる。
一方、次の条件を満足すると、入力ICをウィナーニューロンWC winに所属させない。
【0029】
【数8】
Figure 0003672401
【0030】
これは入力I ウィナーのシナプスウェイトとの類似性が基準の値より劣るということを意味するので、次のように新たな出力ニューロンを生成する。
【0031】
【数9】
Figure 0003672401
【0032】
それでは、ウィナーの新たなプロトタイプイメージはその以前のウィナーWC winと仮想入力空間上でお互いに境界を成しているようになる。あらゆる入力サンプルイメージに対して前述の(5)式乃至(9)式に該当する課程を続けて行う。以上の課程が終わっても未だプロトタイプ間の境界が明らかではない。特に新たなプロトタイプイメージが生成された時、他の既存のプロトタイプイメージ等との境界は改めて調整しなければならない。従って、新たなプロトタイプイメージが生成されない時までに前述の課程を繰り返す。このような学習を検査専門家が分類しておく各クラスに対して順次に実施する。
【0033】
以上のLVQ1学習段階が終了すると、LVQ2学習段階で各検査されたクラス内でクラスタらが生成された後、各々別のクラスのサンプルでシナプスウェイトを調整する。LVQ2アルゴリズムの為の初期のシナプスウェイトの値はLVQ1で学習された値をそのまま使用する。
競争学習方法を通じてウィナーを定めるが、入力が異なるクラスのプロトタイプイメージをウィナーに選択した場合のみにシナプスウェイトを換える。例えば、入力Iが元のqクラスに属するが、ウィナーを探した時、cクラスに決定された場合、cクラスのウィナーニューロンのシナプスウェイト、即ちW win を次のように換える。
【0034】
【数10】
Figure 0003672401
【0035】
この課程は、図5で見られるように、入力イメージIqがqクラスに属するにもかかわらず、cクラスのウィナーを探すようになった場合、cクラスのシナプスウェイトを誤って認識された入力Iqより反対方向に移動させてしまうことが知られる。
以上のようなLVQ1及びLVQ2段階の学習課程を通じてあらゆるシナプスウェイトが決定されると、これらを確定シナプスウェイトとして登録する。
【0036】
今は、検査しようとするはんだ付け部を図1に示されたように照明システムとCCDカメラを利用してイメージを取り、これを主プロセッサの神経回路網に入力して、前述の確定シナプスウェイトに基づいた出力値を算出する。この出力値と近似の出力値を有する検査者クラスを探し出して、該当検査対象のはんだ付け部が一番近似の出力値を有するクラスに所属されたことを判定する。これにより、検査対象はんだ付け部は検査者が前もって分類しておいたある一つのクラスに属してそのクラスに該当する品質評価を受けるようになる。
【0037】
【発明の効果】
以上の説明の通り、本発明によると、最小のプロトタイプの数として著しく向上された分類の正確度を満足させるはんだ付け部検査方法及び検査装置が提供される。
【図面の簡単な説明】
【図1】 本発明のはんだ付け部におけるはんだ付け部イメージの入手のために採用される照明システムの概略的斜視図である。
【図2】 はんだ付け部のカラーイメージの例示図である。
【図3】 各専門家分類のクラスに適用される自体クラスタ形成モジュールの構造図である。
【図4】 LVQ1段階でのウィナープロトタイプイメージの説明図である。
【図5】 LVQ1段階でのウィナープロトタイプイメージの説明図である。
【符号の説明】
4,5,6 色相ランプ(照明手段)
7 CCDカメラ
8 カラーイメージ取得部(イメージ取得部)
9 主プロセッサ

Claims (3)

  1. はんだ付け部の検査方法において、
    電子部品の基板上のサンプルはんだ付け部を照明し、CCDカメラを用いて前記サンプルはんだ付け部のサンプルイメージを得る段階と、
    前記各サンプルイメージをはんだ付け品質によって検査者により複数のクラスに分ける段階と、
    各クラスに属する特定のサンプルイメージを神経回路網に入力して前記クラスをいくつかの細分化されたクラスタに分ける段階と、
    前記各クラスタに対して学習を行い、各該当クラスに対する暫定シナプスウェイトを決定する段階と、
    相異なる隣接のクラスに属するクラスタ間の境界条件に従って前記暫定シナプスウェイトを調整し、確定シナプスウェイトを決定するシナプスウェイト調整段階と、
    クラス分けの対象となる入力イメージについて、前記確定シナプスウェイトに基づいた神経回路網の出力値を算出し、前記入力イメージを、この算出された出力値に近似する出力値を有するクラスに所属させる段階と
    有するはんだ付け部の検査方法であって
    前記暫定シナプスウェイトの決定段階は、現在すなわち最新の入力と、それより前の入力に基づいた既存の出力ニューロンのシナプスウェイトとの間の類似性が所定範囲以上外れる時、新たな出力ニューロンを生成するステップと、
    新たな出力ニューロンが生成される時に新たなクラスタを生成するステップと、
    前記現在すなわち最新の入力を前記新たなクラスタに所属させるステップとを含み、
    前記シナプスウェイト調整段階は、特定クラスに該当する入力が他のクラスのシナプスウェイトを選択する場合にのみ、前記特定クラスの入力から離れる方向に前記他のクラスの前記暫定シナプスウェイトを変更する
    ことを特徴とするはんだ付け部検査方法。
  2. 前記照明は、異なる色相を有し、相異なる入射角をもってハンダ付け部の表面を照明するよう同軸線上に配置された複数の円環状の蛍光灯により行われることを特徴とする請求項1記載のはんだ付け部検査方法。
  3. 前記CCDカメラは、前記複数の蛍光灯に対して軸線上に配置されていることを特徴とする請求項2記載のはんだ付け部検査方法。
JP34021396A 1995-12-28 1996-12-19 はんだ付け部検査方法及び検査装置 Expired - Fee Related JP3672401B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950061661A KR0176661B1 (ko) 1995-12-28 1995-12-28 납땜부 검사방법 및 검사장치
KR199561661 1995-12-28

Publications (2)

Publication Number Publication Date
JPH09214131A JPH09214131A (ja) 1997-08-15
JP3672401B2 true JP3672401B2 (ja) 2005-07-20

Family

ID=19445958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34021396A Expired - Fee Related JP3672401B2 (ja) 1995-12-28 1996-12-19 はんだ付け部検査方法及び検査装置

Country Status (3)

Country Link
US (1) US6111602A (ja)
JP (1) JP3672401B2 (ja)
KR (1) KR0176661B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281881B1 (ko) * 1998-07-01 2001-02-15 윤종용 인쇄회로기판의크림솔더검사장치및검사방법
JP2001108419A (ja) * 1999-10-06 2001-04-20 Shigeki Kobayashi 検査装置
IL133312A (en) * 1999-12-05 2006-09-05 Orbotech Ltd Method for testing a printed circuit
TWI221531B (en) * 2002-10-25 2004-10-01 Hwan-Chia Chang Method for testing soldering reliability
US7171037B2 (en) * 2003-03-20 2007-01-30 Agilent Technologies, Inc. Optical inspection system and method for displaying imaged objects in greater than two dimensions
DE10346481B4 (de) * 2003-10-02 2013-01-17 Daimler Ag Dreidimensionale Rekonstruktion von Oberflächenprofilen
JP4736764B2 (ja) * 2005-01-11 2011-07-27 オムロン株式会社 基板検査装置並びにその検査ロジック設定方法および検査ロジック設定装置
JP6260981B2 (ja) * 2013-01-11 2018-01-17 Jukiオートメーションシステムズ株式会社 検査装置、撮像ユニット、検査方法及び基板の製造方法
CN106030240B (zh) * 2014-01-08 2019-04-30 雅马哈发动机株式会社 外观检查装置及外观检查方法
CN104568964B (zh) * 2014-12-24 2018-05-01 昆山元茂电子科技有限公司 一种印刷电路板外观检测装置及其检测方法
KR102252592B1 (ko) * 2019-08-16 2021-05-17 라온피플 주식회사 기판 불량 검사 장치 및 방법
US11301980B2 (en) * 2020-04-21 2022-04-12 GM Global Technology Operations LLC System and method to evaluate the integrity of spot welds
CN112285114A (zh) * 2020-09-29 2021-01-29 华南理工大学 一种基于机器视觉的漆包线点焊质量检测系统及检测方法
CN112833821B (zh) * 2020-12-31 2021-10-08 华南理工大学 高密度ic焊点的微分几何立体微视觉检测系统及方法
CN112950533A (zh) * 2021-01-21 2021-06-11 重庆大学 基于深度学习的焊点外观类别自动识别方法及系统
WO2022270864A1 (ko) * 2021-06-24 2022-12-29 (주)엠텔리 골프공 선별 장치
KR102569745B1 (ko) * 2021-06-24 2023-08-24 (주)엠텔리 골프공의 균형성 분석 장치
IT202100020195A1 (it) * 2021-07-28 2023-01-28 Spea Spa Dispositivo e metodo per analisi ottiche di una scheda elettronica
JP2023176393A (ja) * 2022-05-31 2023-12-13 株式会社サキコーポレーション 検査装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064291A (en) * 1990-04-03 1991-11-12 Hughes Aircraft Company Method and apparatus for inspection of solder joints utilizing shape determination from shading
US5365084A (en) * 1991-02-20 1994-11-15 Pressco Technology, Inc. Video inspection system employing multiple spectrum LED illumination
JPH055709A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd 画面検査装置
EP1086771A3 (en) * 1991-11-07 2001-06-06 Omron Corporation Apparatus and method for teaching an automatic soldering apparatus
JP2795044B2 (ja) * 1992-03-26 1998-09-10 住友電装株式会社 圧着端子画像処理検査における照明方法及び画像処理方法
US5699449A (en) * 1994-11-14 1997-12-16 The University Of Connecticut Method and apparatus for implementation of neural networks for face recognition
US5751910A (en) * 1995-05-22 1998-05-12 Eastman Kodak Company Neural network solder paste inspection system
KR100200215B1 (ko) * 1996-04-08 1999-06-15 윤종용 상관 신경 회로망을 이용한 납땜 검사 장치 및방법

Also Published As

Publication number Publication date
JPH09214131A (ja) 1997-08-15
KR0176661B1 (ko) 1999-05-15
US6111602A (en) 2000-08-29
KR970058431A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JP3672401B2 (ja) はんだ付け部検査方法及び検査装置
CN109902732B (zh) 车辆自动分类方法及相关装置
CN106875373B (zh) 基于卷积神经网络剪枝算法的手机屏幕mura缺陷检测方法
US6023663A (en) Method and apparatus for inspecting a solder joint using a correlation neural network
CN111667455B (zh) 一种刷具多种缺陷的ai检测方法
CN111612737B (zh) 一种人造板表面瑕疵检测装置及检测方法
CN107437094B (zh) 基于机器学习的木板分拣方法及系统
US8700498B2 (en) Feature analyzing apparatus for a surface of an object
CN109034184B (zh) 一种基于深度学习的均压环检测识别方法
US20030059103A1 (en) Surface inspection of object using image processing
CN108154102A (zh) 一种道路交通标志识别方法
Behera Image-processing in textiles
Kim et al. Neural network-based inspection of solder joints using a circular illumination
KR20200084940A (ko) Cnn 기반 병해 및 손상 과일 분류 장치 및 방법
CN112837282A (zh) 一种基于云边协同和深度学习的小样本图像缺陷检测方法
CN114359245A (zh) 一种工业场景下产品表面缺陷检测方法
CN110458027A (zh) 一种基于大理石花纹的生鲜肉分级方法、系统及装置
KR20100121250A (ko) 큐에프엔 반도체 패키지의 외형 결함 검사를 위한 비전 시스템 및 이를 이용한 결함 분류 방법
CN115082484B (zh) 基于图像处理的半导体自动分区方法
CN109615606A (zh) 一种柔性ic基板点线面缺陷的快速分类方法
CN109858577A (zh) 大豆外观品质检测装置以及检测方法
CN112750113B (zh) 基于深度学习和直线检测的玻璃瓶缺陷检测方法及装置
CN212646436U (zh) 一种人造板表面瑕疵检测装置
KR102529354B1 (ko) 학습 장치, 검사 장치, 학습 방법 및 검사 방법
Ko et al. Solder joints inspection using neural network and fuzzy rule-based classification

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees