JP3668135B2

JP3668135B2 - 画像中画像挿入方法及び回路装置

Info

Publication number: JP3668135B2
Application number: JP2000571651A
Authority: JP
Inventors: ブレット，マイク; メンデ，マンフレット
Original assignee: マイクロナスミューニックゲゼルシャフトミットベシュレンクテルハフツング
Priority date: 1998-09-23
Filing date: 1999-09-17
Publication date: 2005-07-06
Anticipated expiration: 2019-09-17
Also published as: KR20010075275A; US7061543B1; DE59901762D1; WO2000018115A1; KR100396053B1; EP1116382A1; CN1149834C; CN1319305A; EP1116382B1; JP2002525985A

Description

【０００１】
本発明は、特許請求の範囲の請求項１の前文による画像中画像挿入の方法と、特許請求の範囲の請求項９の前文による画像中画像挿入のための回路装置に関する。
【０００２】
かかる画像中画像挿入（picture-in-picture insertion;PIP）の場合、小さい挿入画像（insertion picture）（小画像）を大きいメイン画像（main picture）に挿入する。挿入画像は、サイズ縮小（size reduction）に従って縮小され（decimate）、より古い格納された画像に上書きしながら記憶装置に連続的に読み込まれ、それからその挿入画像はメイン画像に同期をとる方法で読み出される。従って、挿入画像の読み取り速度は一般に書き込み速度より速い。この場合、メイン画像と挿入画像は周知の方法でモニタ画像の表示に用いるフィールド（field）であってもよい。
【０００３】
メイン画像および小画像のラスター（raster）の特定の位相角度（phase angle）において、読み取り速度が高速であるほど、とりわけ、読み取りポインタ（read-out pointer）が書き込みポインタ（write pointer）を追い越し（overtake）、記憶装置に格納されている前の画像を読み出すことになり、その結果、表示される小画像の途中に継ぎ目（seam）ができ、部分的に前の挿入画像が読み出される結果となる。両挿入画像が異なるモーション位相（motion phase）から始まる場合、継ぎ目の動く移動オブジェクト（moving object）が歪んで表示されるため、外乱効果（disturbing effect）が生じる。挿入チャネルおよびメインチャネルの画像の周波数が概算でしか対応しない場合、外乱位置が緩やかにドリフトすることになり特に不快となる。
【０００４】
ヨーロッパ特許EP 0 739 130 A2は、小画像の２個のフィールドを格納することによりこの継ぎ目を除去する方法を説明しているが、読み出せるフィールドが常に正確に現在書き込みしていないものになり、その結果、読み取りポインタが書き込みポインタを追い越せなくなる。それぞれが１つのフィールドを格納する第１および第２メモリがこのために設けられる。しかしながらこの方法には、２個の挿入画像又はフィールドの記憶容量（storage capacity）が必要であり、対応するコストがかかるという短所がある。
【０００５】
従って本発明は、挿入画像の継ぎ目の発生を、コスト効果のある方法でしかも装置に対する比較的少ない出費で防ぐことができる画像中画像挿入の方法および回路装置を提供するという目的に基づく。
この目的は、特許請求の範囲の請求項１による方法と請求項９による回路装置によって達成される。従属請求項は、本発明による方法及び本発明による回路装置を好適に発展させたものを述べる。
【０００６】
本発明は、書き込みポインタが読み取りポインタによって追い越されることを防ぐために２個の画像全体を格納する必要は原則としてないというコンセプトに基づく。２個の挿入画像の記憶容量を用いる代わりに、より小さい記憶装置を適当な数のセグメントに細分化し、現在書き込んでいる挿入画像（currently written insertion picture）と前の挿入画像のどちらが読み出されるかということを規定するために適当な決定を行う。
【０００７】
その結果、本発明によると、現在書き込まれている挿入画像と前の挿入画像のために２個の別個のメモリセグメントを用いるのではなく、読み取りポインタが書き込みポインタを追い越さないことが保証されるならば、適当な場合には、現在書き込まれている挿入画像でも読み出される。
このために、特に同じサイズのメモリセグメントを所定の順序でサイクリックに上書きすることができるが、これは特にその操作の優れた周期性もこの方法によって確保できるためである。本発明による方法は、特許請求の範囲の請求項３から請求項６による本発明の特徴（dimensioning）によって有利に達成でき、その場合特に決定基準を特許請求の範囲の請求項６に従って選定することができる。
【０００８】
本発明を、添付の図面を参照し、幾つかの実施例を用いて以下に詳細に説明する。
図１によると、一連のメイン画像、Ｈｉ＝Ｈ１，Ｈ２，Ｈ３，…は、メイン画像チャネル７を介してメイン画像ソース（main picture source）１から制御装置３へ出力される。これに対応して、挿入画像ソース（insertion picture source）２からは、縮小装置（decimation device）１２で縮小された、すなわちメイン画像に対してサイズが縮小された一連の挿入画像Ｋｊ＝Ｋ１，Ｋ２，Ｋ３，…は、記憶装置Ｓへ出力され、バッファ格納される（buffer-stored）。この場合、メイン画像Ｈｉおよび挿入画像Ｋｊは両方共、全体のモニタ画像を形成するために例えばラインオフセット方式（line-offset manner）等で結合されるフィールドである。その後、上記の一連の小画像が読み取られ、挿入画像チャネル８を介して制御装置３に転送される。もし非同期のメイン画像ソース１および挿入画像ソース２が用いられる場合は、記憶装置Ｓの読み取り操作は、メイン画像Ｈｉと同期を示す方法で成し遂げられる。縮小、特に垂直縮小（vertical decimation）のために、記憶装置から制御装置３による挿入画像Ｋｊの読み取りは、記憶装置への書き込み操作より速く行なわれる。制御装置３はメイン画像Ｈｉと挿入画像Ｋｊを組み合わせてモニタ６上に再現される全体画像を形成する。
【０００９】
１／４画像中画像挿入を以下に想定し、ここで小画像は水平および垂直に係数（factor）２によってそれぞれにおいて対応して縮小されるとする。本発明によると、この目的のために、記憶装置は１．５フィールド（メイン画像に対して縮小されたフィールド）の記憶容量を有し、図２に従い、３つのメモリセグメントＸ、ＹおよびＺに細分化され、これらの３つのセグメント全てが同じサイズである、すなわち、それぞれが０．５フィールド（メイン画像に対して縮小されたフィールド）の記憶容量を持ち、そして、このサイクリックな順序（cyclic order）で連続的に上書きされることが備えられる。その結果、１つのフィールドに対して、書き込みスタートセグメント（writing start segment）Ｉと第２の書き込みセグメントＩＩがそれぞれの場合で必要となる。
【００１０】
従って、図２ａによる第１の記憶操作（storage operation）では、スタートの書き込みセグメントＸと第２の書き込みセグメントＹから形成されたメモリ領域が第１のフィールドＫ１に対して書き込まれる。第２のフィールドＫ２はそれに対応して図２ｂに従って次の記憶操作においてスタートの書き込みセグメントＺと第２の書き込みセグメントＸに書き込まれ、第１のフィールドＫ１のスタートセグメントは第２の書き込みセグメントＸへの書き込みプロセスで既に上書きされている。第３の記憶操作中は、フィールドＫ３は対応して図２ｃによりスタートの書き込みセグメントＹと第２の書き込みセグメントＺに書き込まれる。その結果、図２ｃにおいて書き込みポインタがＳＺ１によって指定される位置で、スタートセグメントＹに置かれた瞬間に、第１のフィールドＫ１の後半（second half）が上書きされる、すなわち、この瞬間に、Ｋ１はまだ部分的に存在し、Ｋ２は完全に存在し、Ｋ３は現在セグメントＹに書き込まれていることになる。
【００１１】
上記の読み取り操作に対しては、一方では１つのフィールド全体が読み出されること、他方では読み取りポインタは書き込みポインタを追い越さないことが保障されるようにしなければならない。そのために、現在書き込まれているフィールドＫｊと直前のフィールドＫ（j-1）のいずれが読み出されるかということに関する決定がなされなければならない。書き込みと読み取りの速度の違いは主に垂直縮小（vertical decimation）ＶＤによって決定されることと、ここでＶＤは自然数であることのため、どのフィールドが読み出されるべきかに関する決定はどの場合もＶＤと現在書き込まれているフィールドにおける書き込みポインタの位置とに依存して行うことができる。この書き込みポインタの位置は一般にメイン画像中の小画像の位置に依存し、それ故主に小画像とメイン画像の位相角度（phase angle）に依存し、読み取りポインタは一般にその挿入位置によってメイン画像に固定的に連結される。
【００１２】
ＶＤ＝２の垂直縮小の場合は、読み取り速度は書き込み速度の約２倍の速さであり、この結果もし書き込みポインタがフィールドの半分未満しか書き込んでいない、すなわち、フィールドＫ３の書き込み中の図２ｃにおけるＳＺ１の位置にある場合のように、まだスタートセグメント内にある場合は、読み取りポインタは現在書き込まれているフィールドの書き込みポインタに追いつくことになるであろう。その結果、この場合は先行フィールドＫ２が読み出されなければならない、すなわち読み出しスタートセグメント（reading start segment）は前のフィールドの書き込みスタートセグメント（writing start segment）Ｉ、すなわち図２ｂによるセグメントＺである。これに対して、書き込みポインタが既に第２の書き込みセグメントＺの位置にある図２ｃの位置ＳＺ２では、書き込みスタートセグメントＹを読み取りスタートセグメントとして取ることができる。
【００１３】
一般に、これら考察から、いずれの場合も現在書き込まれている挿入画像と直前の挿入画像のいずれかを確実に読み出せるようにするためには、それぞれが１つの挿入画像に対して必要な記憶容量とＶＤの商に相当する記憶容量を持つ２＊ＶＤ−１のセグメントが必要であることを導き出すことができる。故に、必要なメモリスペースの合計は、１つの挿入画像に対して必要な記憶容量の（２−１／ＶＤ）倍となる。故に、それぞれの挿入画像に対して２個のメモリ領域を用いる場合と比較した節約は垂直縮小ＶＤの増加と共に下がる。読み取り速度と書き込み速度の商は、良い近似でＶＤとして適用することが可能であるため、読み取りスタートセグメントの選択のための決定基準は、現在の挿入画像の書き込みに必要な最後のセグメントが既に書き込まれているか否かである。
【００１４】
１／９画像中画像挿入の場合、すなわち、ＶＤ＝３で図３による場合、それぞれ１／３フィールドの記憶容量を持つ２＊ＶＤ−１＝５セグメントＡ、Ｂ、Ｃ、ＤおよびＥを対応して選択することが必要で、その結果、合計で５／３フィールドの記憶容量が必要となる。この場合も、メモリセグメントＩ、ＩＩ、ＩＩＩはサイクリックに上書きされる結果、第１フィールドはセグメントＡ、ＢおよびＣに、第２フィールドはセグメントＤ、ＥおよびＡになどと書き込まれる。読み取り速度は書き込み速度より約３倍速いため、ここで適用される決定基準は、１つのフィールドに必要なメモリスペースの１／ＶＤ＝１／３より多くが書き込みのために残っているか否かになる。従って、この場合も、結果として生じる決定基準は、現在のフィールドに対して必要な最後のセグメント、この場合、第３のセグメントＩＩＩが既に書き込まれているか否かということである。
【００１５】
前述の継ぎ目除去に加えて、さらに、挿入チャネル８とメインチャネル７においてフィールド位置が異なる結果として生じる外乱（disturbance）、例えばラインオフセットフィールドからなる画像の場合、メインチャネル７の上フィールド（upper field）と挿入チャネル８の下フィールド（lower field）との間の外乱を取り除くこともできる。これはメイン画像（ Hi ）とこのメイン画像に挿入されるべき挿入画像（ Ki ）が同じフィールド位置を有するか否か決定するために比較がなされ、フィールド位置が異なる場合、上記のメイン画像（ Hi ）または挿入画像のアドレスシフトによって同一フィールド位置になるようにすることによって達成される。これは例えば、追加ライン（additional line）を格納することによって確保することができ、その結果、メインチャネルのフィールドのラスター位置への依存性に拘らず、挿入チャネルの上フィールドのラインは、挿入チャネルの下フィールドのラインの上に相対的に常に表示されることになる。
【図面の簡単な説明】
【図１】本発明による回路装置のブロック図を示す図である。
【図２】本発明の第１実施例による記憶装置を示す図である。
【図３】本発明の第２実施例による記憶装置を示す図である。

Claims

少なくとも垂直縮小（VD≧1）で縮小された一連の挿入画像（Kj=K1,K2,…）が記憶装置（S）に読み込まれ、続いて読み出され、
ここで読み出された前記挿入画像（Kj）が一連のメイン画像（Hi＝H1,H2,…）内に挿入され、
ここで前記記憶装置（S）が２個の前記挿入画像（Kj）より少ない記憶容量を有し、かつ、該記憶装置（S）が前記挿入画像によって連続的に上書きされる少なくとも 3 つのメモリセグメント（X,Y,Z;A,B,C,D,E）に細分化され、かつ、ここで現在書き込まれている前記挿入画像（Kj）と直前の前記挿入画像（K(j-1)）のいずれが読み出されるかについての決定がなされる画像中画像挿入方法において、
1つの前記挿入画像（Kj）を格納するために前記記憶装置（S）の、少なくとも 2 つの前記メモリセグメント（X,Y,Z;A,B,C,D,E）が必要とされることと、
前記記憶装置（S）の該メモリセグメント（X,Y,Z;A,B,C,D,E）が前記挿入画像（Kj）によって所定の順序でサイクリックに上書きされることと、を特徴とする画像中画像挿入方法。
前記メモリセグメント（X,Y,Z;A,B,C,D,E）は同じサイズであることを特徴とする請求項１に記載の画像中画像挿入方法。
書き込みポインタの書き込み速度に対する読み取りポインタの読み取り速度の比率と、現在書き込まれている前記挿入画像を保持する書き込み領域（Ｉ,II；Ｉ,II,III ）における書き込みポインタの相対位置とに依存する方法で、前記現在書き込まれている挿入画像（Kj）と前記直前の挿入画像（K（j-1））のいずれが読み出されるかについての決定がなされることを特徴とする請求項１又は２に記載の画像中画像挿入方法。
前記記憶装置は、1つの挿入画像に必要な前記記憶容量の（2−1/VD）倍の記憶容量を有し、ここで、VDは前記挿入画像の前記垂直縮小であることを特徴とする請求項１〜３のいずれか一項に記載の画像中画像挿入方法。
前記メモリセグメントは同じサイズで、該メモリセグメントの数は2＊VD−1で、１つの前記挿入画像に必要な該メモリセグメントの数が前記垂直縮小（VD）に対応することを特徴とする請求項４に記載の画像中画像挿入方法。
1つの前記メモリセグメントは1つの前記挿入画像に必要な前記記憶容量の1/VD倍の記憶容量を有し、適用される前記決定の基準は、前記現在書き込まれている挿入画像に必要な最後の前記メモリセグメント（II；III ）が既に書き込まれているか否かであることを特徴とする請求項５に記載の画像中画像挿入方法。
前記挿入画像（Kj）と前記メイン画像（Hi）はモニタ画像のフィールドであることを特徴とする請求項１〜６のいずれか一項に記載の画像中画像挿入方法。
前記メイン画像（Hi）と該メイン画像に挿入されるべき前記挿入画像（Ki）が同じフィールド位置を有するか否か決定するために比較がなされ、フィールド位置が異なる場合、前記メイン画像（Hi）または前記挿入画像のアドレスシフトによって同一フィールド位置になるようにすることが達成されることを特徴とする請求項１〜７のいずれか一項に記載の画像中画像挿入方法。
画像中画像挿入のための回路装置であって、該回路装置が少なくとも垂直に縮小された挿入画像（Kj＝K1,K2,…）を格納するための記憶装置（S）を有し、該記憶装置（S）は２個の前記挿入画像（Kj）より少ない記憶容量を有し、かつ、前記記憶装置（S）は前記挿入画像（Kj）によって連続的に上書きできる少なくとも 3 つのメモリセグメント（X,Y,Z;A,B,C,D,E）に細分化され、
前記回路装置が前記垂直に縮小された挿入画像を前記記憶装置（S）から読み出し、一連のメイン画像（Hi=H1,H2,…）内に、読み出された該挿入画像（Kj）を挿入するための制御装置（3）を有し、かつ、
現在書き込まれている前記挿入画像（Kj）と直前の前記挿入画像（K（j−1））のいずれが読み出されるかを決定するための制御装置を有する回路装置において、
各前記メモリセグメント（X,Y,Z;A,B,C,D,E）は1つの前記挿入画像（Kj）より少ない記憶容量を有することと、
前記記憶装置（S）の前記メモリセグメント（X,Y,Z;A,B,C,D,E）が前記挿入画像（Kj）によって所定の順序でサイクリックに上書きされることができることと、を特徴とする画像中画像挿入のための回路装置。
前記メモリセグメント（X,Y,Z;A,B,C,D,E）は同じサイズであることを特徴とする請求項９に記載の画像中画像挿入のための回路装置。
前記記憶装置は、1つの前記挿入画像に必要な前記記憶容量の（2−1/VD）倍の記憶容量を有し、ここでVDは前記挿入画像の前記の垂直縮小であることを特徴とする請求項９または１０に記載の画像中画像挿入のための回路装置。
前記メモリセグメントは同じサイズで、該メモリセグメントの数は2＊VD−1で、1つの前記挿入画像に必要な該メモリセグメントの数が前記垂直縮小（VD）に対応することを特徴とする請求項１１に記載の画像中画像挿入のための回路装置。
書き込みポインタの書き込み速度に対する読み取りポインタの読み取り速度の比率と、前記現在書き込まれている挿入画像を保持する書き込み領域における前記書き込みポインタの相対位置とによって、前記制御装置が前記現在書き込まれている挿入画像（Kj）と前記直前の挿入画像（K（j-1））のいずれが読み出されるかを決定することを特徴とする請求項９〜１２のいずれか一項に記載の画像中画像挿入のための回路装置。