JP3664144B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3664144B2 JP3664144B2 JP2002078406A JP2002078406A JP3664144B2 JP 3664144 B2 JP3664144 B2 JP 3664144B2 JP 2002078406 A JP2002078406 A JP 2002078406A JP 2002078406 A JP2002078406 A JP 2002078406A JP 3664144 B2 JP3664144 B2 JP 3664144B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- signal line
- scanning line
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス液晶表示装置およびその駆動方法に関し、フリッカ調整方法の簡素化あるいは部品点数の削減を目的とするものである。
【０００２】
【従来の技術】
図８に従来のアクティブマトリクス方式のＴＦＴ液晶パネルの画素構成を示す。図８においてＶｓ（ｉ）、Ｖｓ（ｉ＋１）は信号線、Ｖｇ（ｊ）、Ｖｇ（ｊ＋１）は走査線、２１は画素ＴＦＴ、２２は画素ＴＦＴ２１のゲート・ドレイン間容量、２３は液晶容量、２４は蓄積容量である。Ｖｐは画素ＴＦＴ２１のドレイン端子に接続された画素電極を示し、Ｖｃｏｍは対向電極を示し、液晶容量２３は画素電極と対向電極の間に存在する。蓄積容量２４は液晶容量２３に印加される電圧を安定的に保持する役割を持つ。図８では、すべての画素の蓄積容量が共通的に対向電極に接続されており、共通容量型と呼ばれる画素構成になっている。
【０００３】
図８のような共通容量型の画素構成を持つアクティブマトリクス方式のＴＦＴ液晶パネルの従来の駆動方法として代表的な例を図９および図１１に示す。図９において、Ｖｇはある走査線電圧の駆動波形であり、１フレーム期間Ｔｖに一度、高電位となってＴＦＴのゲートをオンし、そのときに信号線電圧の最大値Ｖｓｐまで画素電圧Ｖｐが変化した後、ＴＦＴのゲートがオフされる。１本の走査線が選択される期間を水平走査期間と呼び、図９のＴｈで示される。ＴＦＴのゲートがオフされる際、ＴＦＴのゲート・ドレイン間容量２２により突き抜け電圧Ｖｐｄが生じ、画素電圧Ｖｐが降下する。画素電圧Ｖｐと対向電圧Ｖｃｏｍの差電圧Ｖｌｃｐが液晶容量に印加され、次にＴＦＴのゲートがオンされるまで１フレーム期間保たれる。次のフレーム期間では、信号線電圧が最小値Ｖｓｎとなって液晶容量には前述と絶対値が同じで逆極性の電圧Ｖｌｃｎが印加され、液晶のフレーム交流駆動を行っている。
【０００４】
図９のように液晶印加電圧ＶｌｃｐおよびＶｌｃｎはフレーム期間ごとに極性が反転するが、その絶対値が等しくないとフリッカが発生し、焼きつきの原因ともなる。したがって、対向電圧Ｖｃｏｍを信号線電圧の中央値Ｖｓｃから突き抜け電圧Ｖｐｄだけ低い電圧、すなわち、
（数１） Ｖｃｏｍ＝Ｖｓｃ−Ｖｐｄ
に設定する必要がある。図９の突き抜け電圧ＶｐｄはＴＦＴのゲート・ドレイン間容量Ｃｇｄに起因しているが、具体的には次式で表現できる。
【０００５】
（数２） Ｖｐｄ＝Ｃｇｄ・Ｖｇｐｐ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ）
ここで、Ｖｇｐｐはゲート電圧振幅、Ｃｌｃは液晶容量、Ｃｓｔは蓄積容量である。（数２）の右辺の分母は画素電極Ｖｐに接続される全容量の和である。ここでは、ソース・ドレイン間容量Ｃｓｄなど他の寄生容量は十分小さいと仮定しているが、無視できない場合は（数２）の分母に加えれば良い。（数２）において例えば、容量比Ｃｇｄ：Ｃｌｃ：Ｃｓｔ＝０．１：１：１、Ｖｇｐｐ＝２５Ｖとすれば、突き抜け電圧Ｖｐｄは約１．２Ｖとなる。
【０００６】
図１０は（数２）の突き抜け電圧Ｖｐｄを考慮し、対向電圧Ｖｃｏｍを調整する回路の例である。３１は可変抵抗であり、３２はバッファ回路である。実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗３１を適当な値に調整している。
【０００７】
図１１は従来の駆動方法の別の例である。図１１において走査線電圧Ｖｇの駆動波形は図９と同様である。図１１が図９と異なる点は、フレーム期間Ｔｖごとに対向電圧Ｖｃｏｍが変化しており、信号線電圧の振幅が小さく済んでいることである。画素電圧Ｖｐの挙動を説明すると、ＴＦＴのゲートをオンして信号線電圧の最大値Ｖｓｐを画素電極に書き込んだ後、ＴＦＴのゲートがオフする際、図９と同様に突き抜け電圧Ｖｐｄが生じ、画素電圧Ｖｐが降下する。次に、対向電圧Ｖｃｏｍの極性反転に伴って、液晶容量および蓄積容量によるカップリングのため画素電圧Ｖｐも追従して変化し、画素電圧Ｖｐと対向電圧Ｖｃｏｍの差電圧である液晶印加電圧Ｖｌｃｐが得られる。図１１の場合、フリッカ調整する際、対向電圧の中央値Ｖｃｏｍｃを、信号線電圧の中央値Ｖｓｃから突き抜け電圧Ｖｐｄだけ低い電圧に設定する必要がある。図１１の突き抜け電圧Ｖｐｄも、（数２）で表すことができる。
【０００８】
図１２は、図１１の駆動波形における対向電圧Ｖｃｏｍを調整する回路の例である。４１は可変抵抗、４２はバッファ回路、４３、４４はバッファ回路の増幅度を決める抵抗である。対向電圧の極性反転信号ＰＯＬによって、抵抗４３、４４で決められた電圧振幅でＶｃｏｍ端子に出力される。この場合も、実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗４１を適当な値に調整している。
【０００９】
【発明が解決しようとする課題】
アクティブマトリクス液晶パネルにおける従来のフリッカ調整では、目視により液晶パネルのフリッカレベルが最小になるように、外部の可変抵抗を調整して対向電圧（交流の場合は、その中央値）を信号線電圧の中央値から突き抜け電圧分だけ低い位置に設定していた。突き抜け電圧の大きさがあらかじめ分かっている場合であっても、ＴＦＴの特性ばらつきや特性の経時変化により、突き抜け電圧がずれてフリッカが発生したり、常に同じ条件のもとでフリッカ調整が行うことが困難であった。また、フリッカ調整という作業自体が量産ラインにおいては手間のかかる工程であった。さらに、携帯電話やＰＤＡなどに用いられる小型パネルでは、液晶モジュールの小型化、軽量化、部品点数削減による低コスト化の要望が強い。
【００１０】
【課題を解決するための手段】
本発明では、上記の課題を解決するために以下の手段を講じた。
【００１１】
第一に、スイッチング素子のスイッチング動作に伴う画素電極の突き抜け電圧を検出する回路と、その検出値に応じて対向電極に対して電圧を出力する回路を備える構成とする。
【００１２】
第二に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、補助容量の容量値が画素電極に接続される容量値に等しく設定される。
【００１３】
第三に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第一の走査線が選択されない垂直ブランキング期間に第二の走査線が選択される。
【００１４】
第四に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、１フレーム期間に第二の走査線が複数回選択される。
【００１５】
第五に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第二の信号線には、前記第一の信号線の最大電圧振幅の中央値近辺が出力される。
【００１６】
第六に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路と、第二の信号線に電圧を出力するためのＤ／Ａコンバータおよびバッファ回路を備える構成とし、Ｄ／Ａコンバータへのデータを変化させることにより前記突き抜け電圧検出回路から対向電極へ出力する電圧が調整可能とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１８】
（実施の形態１）
図１に本発明の実施の形態１における全体の構成を示す。１はアクティブマトリクス液晶パネル、２は信号線駆動回路、３は走査線駆動回路、４は突き抜け電圧検出回路である。アクティブマトリクス液晶パネル１には、信号線Ｖｓ１、Ｖｓ２、Ｖｓ３、・・・Ｖｓｎ、走査線Ｖｇ１、Ｖｇ２、Ｖｇ３、・・・Ｖｇｍが設けられ、それぞれ信号線駆動回路２および走査線駆動回路３が接続されている。信号線Ｖｓ（ｉ）および走査線Ｖｇ（ｊ）（ただし、ｉ＝１、２、３、・・・ｎ、ｊ＝１、２、３、・・・ｍ）の各交点近傍には画素ＴＦＴ５（スイッチング素子）、液晶容量７、蓄積容量８が配置されている。６は画素ＴＦＴ５のゲート・ドレイン間容量である。突き抜け電圧検出回路４には、信号線駆動回路２より第二の信号線Ｖｓｘが、走査線駆動回路３より第二の走査線Ｖｇｘが接続されており、これらの制御電圧により画素ＴＦＴ５がオフする際の突き抜け電圧Ｖｐｄを検出し、アクティブマトリクス液晶パネル１に対してフリッカの生じない対向電圧Ｖｃｏｍを出力する。
【００１９】
図２は、図１における突き抜け電圧検出回路４の具体的な例である。図２において、１１は突き抜け電圧検出用ＴＦＴ、１２は突き抜け電圧検出用ＴＦＴ１１のゲート・ドレイン間容量、１３は第二の信号線Ｖｓｘと突き抜け電圧検出用ＴＦＴ１１のドレイン端Ｖｐｘの間に存在する補助容量、１４は突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘを低インピーダンス変換するバッファ回路である。ここで、突き抜け電圧検出用ＴＦＴ１１は画素ＴＦＴ５と同一基板上に存在し、同一プロセス・同一形状・同一サイズで設計されていることが望ましく、これが満たされる場合には、突き抜け電圧検出用ＴＦＴ１１のゲート・ドレイン間容量１２は画素ＴＦＴ５のゲート・ドレイン間容量６に等しくなる。ゲート・ドレイン間容量１２の容量値をＣｇｄ、補助容量１３の容量値をＣｘとし、走査線電圧Ｖｇｘがゲート電圧振幅Ｖｇｐｐで突き抜け電圧検出用ＴＦＴ１１のゲートをオフするときの、突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘの電圧降下Ｖｐｄｘは次式で表される。
【００２０】
（数３） Ｖｐｄｘ＝Ｃｇｄ・Ｖｇｐｐ／（Ｃｇｄ＋Ｃｘ）
ここで、補助容量１３が画素ＴＦＴ５に接続される液晶容量７と蓄積容量８の和に等しいとき、すなわち、
（数４） Ｃｘ＝Ｃｌｃ＋Ｃｓｔ
が成り立つとき、（数２）と（数３）は等しくなり、画素ＴＦＴ５の突き抜け電圧Ｖｐｄを検出できる。
【００２１】
第二の信号線Ｖｓｘには、第一の信号線Ｖｓ（ｉ）の最大電圧振幅の中央値Ｖｓｃが入力される。このとき、図２の突き抜け電圧検出回路における対向電圧Ｖｃｏｍは、
（数５） Ｖｃｏｍ＝Ｖｓｃ−Ｖｐｄｘ
と表されるので、（数１）のアクティブマトリクス液晶パネル１に印加すべき対向電圧Ｖｃｏｍが得られる。
【００２２】
図３は、図１で示される構成における走査線の駆動波形を示している。図３において、Ｔ１は第一の走査線Ｖｇ１、Ｖｇ２、Ｖｇ３、・・・Ｖｇｍが選択されている表示期間であり、Ｔ２は第一の走査線が選択されない垂直ブランキング期間であり、それらの和（Ｔ１＋Ｔ２）でフレーム期間Ｔｖを構成している。第二の走査線Ｖｇｘは、垂直ブランキング期間Ｔ２において選択される。これにより、走査線駆動回路３の構成が簡単になるばかりでなく、表示領域に悪影響を与えないようにすることができる。
【００２３】
図４は、図２で示される構成における突き抜け電圧検出用ＴＦＴ１１のドレイン端Ｖｐｘの電圧波形を示している。第二の信号線Ｖｓｘには、第一の信号線の最大電圧Ｖｓｐおよび最小電圧Ｖｓｎの中央値Ｖｓｃが出力され、画素ＴＦＴ５の突き抜け電圧Ｖｐｄと等しい電圧降下Ｖｐｄｘが生じている。この突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘの電圧波形がバッファ回路１４により低インピーダンス変換されて対向電圧Ｖｃｏｍとなり、アクティブマトリクス表示パネル１に供給されるので、フリッカのない表示が得られる。
【００２４】
しかしながら、突き抜け電圧検出用ＴＦＴ１１のオフリークが比較的大きい場合、図５のように電圧降下Ｖｐｄｘが１フレーム期間Ｔｖにおいて一定でなくなる。この場合、アクティブマトリクス液晶パネル１への対向電圧Ｖｃｏｍも同様に変化することになるので、フリッカが発生する原因となる。図６はこれを改善するもので、第二の走査線Ｖｇｘを１フレーム期間Ｔｖに複数回選択するものである。これにより、突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘが１フレーム期間Ｔｖより短い時間で（数５）の値にリフレッシュされるので、対向電圧Ｖｃｏｍが安定となりフリッカを抑制することができる。
【００２５】
図７に、第二の信号線Ｖｓｘに電圧を印加する出力回路の例を示す。５１はＤ／Ａコンバータ、５２はバッファ回路である。Ｄ／Ａコンバータ５１には、第一の信号線電圧の中央値Ｖｓｃに対応するデジタルデータが入力され、Ｄ／Ａ変換されてアナログ電圧としてのＶｓｃが出力される。このアナログ電圧Ｖｓｃがバッファ回路５２で低インピーダンス変換され、第二の信号線Ｖｓｘに対し電圧Ｖｓｃを出力している。ここで、図７の出力回路は図１の信号線駆動回路２に設けられ、回路構成は第一の信号線Ｖｓ（ｉ）に電圧を印加する出力回路に等しくすることができ、設計の手間を省ける。
【００２６】
また、図７の出力回路はデジタルデータを変化させることにより、第二の信号線電圧Ｖｓｘを変化させることが可能である。すなわち、図２の突き抜け電圧検出回路における補助容量１３の値Ｃｘが、設計誤差により（数４）からずれた場合でも、それを補償することができることを意味する。その際、Ｄ／Ａコンバータ５１は第一の信号線Ｖｓ（ｉ）と同じ分解能で調整できる。
【００２７】
なお、本実施の形態１は、図９のように対向電圧Ｖｃｏｍが一定である駆動方法の場合に適用できるだけでなく、図１１のように対向電圧Ｖｃｏｍが極性反転する駆動方法の場合にも適用できる。また、その対向反転周期がフレーム周期であってもライン周期であっても適用可能である。
【００２８】
【発明の効果】
本発明によれば、アクティブマトリクス液晶パネルのフリッカ調整において、従来の可変抵抗を用いた手動調整に比べて簡単化でき、手間を削減できるという効果がある。また、ＴＦＴ特性のばらつきや経時変化が生じた場合であっても、フリッカを発生しにくいという効果がある。さらに、可変抵抗を削減できるので、液晶モジュールの小型化、薄型化、低コスト化を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態における全体構成を示す図
【図２】本発明の実施形態における突き抜け電圧検出回路の構成を示す図
【図３】本発明の実施形態における走査線の駆動波形を示す図
【図４】本発明の実施形態における突き抜け電圧検出回路の駆動波形を示す図
【図５】本発明の実施形態における走査線の別の駆動波形を適用する場合を示す図
【図６】本発明の実施形態における走査線の別の駆動波形を示す図
【図７】本発明の実施形態における第二の信号線への出力回路を示す図
【図８】従来のアクティブマトリクス液晶パネルの構成を示す図
【図９】従来のアクティブマトリクス液晶パネルの駆動波形を示す図
【図１０】従来のフリッカ調整回路の構成を示す図
【図１１】従来のアクティブマトリクス液晶パネルの別の駆動波形を示す図
【図１２】従来の別のフリッカ調整回路の構成を示す図
【符号の説明】
１ アクティブマトリクス液晶パネル
２ 信号線駆動回路
３ 走査線駆動回路
４ 突き抜け電圧検出回路
５，２１ 画素ＴＦＴ
６，１２，２２ ゲート・ドレイン間容量
７，２３ 液晶容量
８，２４ 蓄積容量
１１ 突き抜け電圧検出用ＴＦＴ
１３ 補助容量
１４，３２，４２，５２ バッファ回路
３１，４１ 可変抵抗
４３，４４ 抵抗
５１ Ｄ／Ａコンバータ
Ｃｇｄ ゲート・ドレイン間容量
Ｃｌｃ 液晶容量
Ｃｓｔ 蓄積容量
Ｃｓｄ ソース・ドレイン間容量
Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓｎ，Ｖｓ（ｉ） 第一の信号線、およびその電圧
Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇｍ，Ｖｇ（ｊ） 第一の走査線、およびその電圧
Ｖｓｘ 第二の信号線、およびその電圧
Ｖｇｘ 第二の走査線、およびその電圧
Ｖｇっｐ ゲート電圧振幅
Ｖｐ 画素電極、および画素電圧
Ｖｐｘ 突き抜け電圧検出用ＴＦＴのドレイン端
Ｖｃｏｍ 対向電極、および対向電圧
Ｖｃｏｍｃ 対向電圧の中央値
Ｔｈ 水平走査期間
Ｔｖ フレーム期間
Ｖｇ 走査線電圧
Ｖｓｐ 信号線電圧の最大値
Ｖｓｎ 信号線電圧の最小値
Ｖｓｃ 信号線電圧の中央値
Ｖｐｄ 突き抜け電圧
Ｖｌｃｐ，Ｖｌｃｎ 液晶印加電圧
ＰＯＬ 極性反転信号
【発明の属する技術分野】
本発明はアクティブマトリクス液晶表示装置およびその駆動方法に関し、フリッカ調整方法の簡素化あるいは部品点数の削減を目的とするものである。
【０００２】
【従来の技術】
図８に従来のアクティブマトリクス方式のＴＦＴ液晶パネルの画素構成を示す。図８においてＶｓ（ｉ）、Ｖｓ（ｉ＋１）は信号線、Ｖｇ（ｊ）、Ｖｇ（ｊ＋１）は走査線、２１は画素ＴＦＴ、２２は画素ＴＦＴ２１のゲート・ドレイン間容量、２３は液晶容量、２４は蓄積容量である。Ｖｐは画素ＴＦＴ２１のドレイン端子に接続された画素電極を示し、Ｖｃｏｍは対向電極を示し、液晶容量２３は画素電極と対向電極の間に存在する。蓄積容量２４は液晶容量２３に印加される電圧を安定的に保持する役割を持つ。図８では、すべての画素の蓄積容量が共通的に対向電極に接続されており、共通容量型と呼ばれる画素構成になっている。
【０００３】
図８のような共通容量型の画素構成を持つアクティブマトリクス方式のＴＦＴ液晶パネルの従来の駆動方法として代表的な例を図９および図１１に示す。図９において、Ｖｇはある走査線電圧の駆動波形であり、１フレーム期間Ｔｖに一度、高電位となってＴＦＴのゲートをオンし、そのときに信号線電圧の最大値Ｖｓｐまで画素電圧Ｖｐが変化した後、ＴＦＴのゲートがオフされる。１本の走査線が選択される期間を水平走査期間と呼び、図９のＴｈで示される。ＴＦＴのゲートがオフされる際、ＴＦＴのゲート・ドレイン間容量２２により突き抜け電圧Ｖｐｄが生じ、画素電圧Ｖｐが降下する。画素電圧Ｖｐと対向電圧Ｖｃｏｍの差電圧Ｖｌｃｐが液晶容量に印加され、次にＴＦＴのゲートがオンされるまで１フレーム期間保たれる。次のフレーム期間では、信号線電圧が最小値Ｖｓｎとなって液晶容量には前述と絶対値が同じで逆極性の電圧Ｖｌｃｎが印加され、液晶のフレーム交流駆動を行っている。
【０００４】
図９のように液晶印加電圧ＶｌｃｐおよびＶｌｃｎはフレーム期間ごとに極性が反転するが、その絶対値が等しくないとフリッカが発生し、焼きつきの原因ともなる。したがって、対向電圧Ｖｃｏｍを信号線電圧の中央値Ｖｓｃから突き抜け電圧Ｖｐｄだけ低い電圧、すなわち、
（数１） Ｖｃｏｍ＝Ｖｓｃ−Ｖｐｄ
に設定する必要がある。図９の突き抜け電圧ＶｐｄはＴＦＴのゲート・ドレイン間容量Ｃｇｄに起因しているが、具体的には次式で表現できる。
【０００５】
（数２） Ｖｐｄ＝Ｃｇｄ・Ｖｇｐｐ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ）
ここで、Ｖｇｐｐはゲート電圧振幅、Ｃｌｃは液晶容量、Ｃｓｔは蓄積容量である。（数２）の右辺の分母は画素電極Ｖｐに接続される全容量の和である。ここでは、ソース・ドレイン間容量Ｃｓｄなど他の寄生容量は十分小さいと仮定しているが、無視できない場合は（数２）の分母に加えれば良い。（数２）において例えば、容量比Ｃｇｄ：Ｃｌｃ：Ｃｓｔ＝０．１：１：１、Ｖｇｐｐ＝２５Ｖとすれば、突き抜け電圧Ｖｐｄは約１．２Ｖとなる。
【０００６】
図１０は（数２）の突き抜け電圧Ｖｐｄを考慮し、対向電圧Ｖｃｏｍを調整する回路の例である。３１は可変抵抗であり、３２はバッファ回路である。実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗３１を適当な値に調整している。
【０００７】
図１１は従来の駆動方法の別の例である。図１１において走査線電圧Ｖｇの駆動波形は図９と同様である。図１１が図９と異なる点は、フレーム期間Ｔｖごとに対向電圧Ｖｃｏｍが変化しており、信号線電圧の振幅が小さく済んでいることである。画素電圧Ｖｐの挙動を説明すると、ＴＦＴのゲートをオンして信号線電圧の最大値Ｖｓｐを画素電極に書き込んだ後、ＴＦＴのゲートがオフする際、図９と同様に突き抜け電圧Ｖｐｄが生じ、画素電圧Ｖｐが降下する。次に、対向電圧Ｖｃｏｍの極性反転に伴って、液晶容量および蓄積容量によるカップリングのため画素電圧Ｖｐも追従して変化し、画素電圧Ｖｐと対向電圧Ｖｃｏｍの差電圧である液晶印加電圧Ｖｌｃｐが得られる。図１１の場合、フリッカ調整する際、対向電圧の中央値Ｖｃｏｍｃを、信号線電圧の中央値Ｖｓｃから突き抜け電圧Ｖｐｄだけ低い電圧に設定する必要がある。図１１の突き抜け電圧Ｖｐｄも、（数２）で表すことができる。
【０００８】
図１２は、図１１の駆動波形における対向電圧Ｖｃｏｍを調整する回路の例である。４１は可変抵抗、４２はバッファ回路、４３、４４はバッファ回路の増幅度を決める抵抗である。対向電圧の極性反転信号ＰＯＬによって、抵抗４３、４４で決められた電圧振幅でＶｃｏｍ端子に出力される。この場合も、実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗４１を適当な値に調整している。
【０００９】
【発明が解決しようとする課題】
アクティブマトリクス液晶パネルにおける従来のフリッカ調整では、目視により液晶パネルのフリッカレベルが最小になるように、外部の可変抵抗を調整して対向電圧（交流の場合は、その中央値）を信号線電圧の中央値から突き抜け電圧分だけ低い位置に設定していた。突き抜け電圧の大きさがあらかじめ分かっている場合であっても、ＴＦＴの特性ばらつきや特性の経時変化により、突き抜け電圧がずれてフリッカが発生したり、常に同じ条件のもとでフリッカ調整が行うことが困難であった。また、フリッカ調整という作業自体が量産ラインにおいては手間のかかる工程であった。さらに、携帯電話やＰＤＡなどに用いられる小型パネルでは、液晶モジュールの小型化、軽量化、部品点数削減による低コスト化の要望が強い。
【００１０】
【課題を解決するための手段】
本発明では、上記の課題を解決するために以下の手段を講じた。
【００１１】
第一に、スイッチング素子のスイッチング動作に伴う画素電極の突き抜け電圧を検出する回路と、その検出値に応じて対向電極に対して電圧を出力する回路を備える構成とする。
【００１２】
第二に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、補助容量の容量値が画素電極に接続される容量値に等しく設定される。
【００１３】
第三に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第一の走査線が選択されない垂直ブランキング期間に第二の走査線が選択される。
【００１４】
第四に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、１フレーム期間に第二の走査線が複数回選択される。
【００１５】
第五に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第二の信号線には、前記第一の信号線の最大電圧振幅の中央値近辺が出力される。
【００１６】
第六に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路と、第二の信号線に電圧を出力するためのＤ／Ａコンバータおよびバッファ回路を備える構成とし、Ｄ／Ａコンバータへのデータを変化させることにより前記突き抜け電圧検出回路から対向電極へ出力する電圧が調整可能とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１８】
（実施の形態１）
図１に本発明の実施の形態１における全体の構成を示す。１はアクティブマトリクス液晶パネル、２は信号線駆動回路、３は走査線駆動回路、４は突き抜け電圧検出回路である。アクティブマトリクス液晶パネル１には、信号線Ｖｓ１、Ｖｓ２、Ｖｓ３、・・・Ｖｓｎ、走査線Ｖｇ１、Ｖｇ２、Ｖｇ３、・・・Ｖｇｍが設けられ、それぞれ信号線駆動回路２および走査線駆動回路３が接続されている。信号線Ｖｓ（ｉ）および走査線Ｖｇ（ｊ）（ただし、ｉ＝１、２、３、・・・ｎ、ｊ＝１、２、３、・・・ｍ）の各交点近傍には画素ＴＦＴ５（スイッチング素子）、液晶容量７、蓄積容量８が配置されている。６は画素ＴＦＴ５のゲート・ドレイン間容量である。突き抜け電圧検出回路４には、信号線駆動回路２より第二の信号線Ｖｓｘが、走査線駆動回路３より第二の走査線Ｖｇｘが接続されており、これらの制御電圧により画素ＴＦＴ５がオフする際の突き抜け電圧Ｖｐｄを検出し、アクティブマトリクス液晶パネル１に対してフリッカの生じない対向電圧Ｖｃｏｍを出力する。
【００１９】
図２は、図１における突き抜け電圧検出回路４の具体的な例である。図２において、１１は突き抜け電圧検出用ＴＦＴ、１２は突き抜け電圧検出用ＴＦＴ１１のゲート・ドレイン間容量、１３は第二の信号線Ｖｓｘと突き抜け電圧検出用ＴＦＴ１１のドレイン端Ｖｐｘの間に存在する補助容量、１４は突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘを低インピーダンス変換するバッファ回路である。ここで、突き抜け電圧検出用ＴＦＴ１１は画素ＴＦＴ５と同一基板上に存在し、同一プロセス・同一形状・同一サイズで設計されていることが望ましく、これが満たされる場合には、突き抜け電圧検出用ＴＦＴ１１のゲート・ドレイン間容量１２は画素ＴＦＴ５のゲート・ドレイン間容量６に等しくなる。ゲート・ドレイン間容量１２の容量値をＣｇｄ、補助容量１３の容量値をＣｘとし、走査線電圧Ｖｇｘがゲート電圧振幅Ｖｇｐｐで突き抜け電圧検出用ＴＦＴ１１のゲートをオフするときの、突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘの電圧降下Ｖｐｄｘは次式で表される。
【００２０】
（数３） Ｖｐｄｘ＝Ｃｇｄ・Ｖｇｐｐ／（Ｃｇｄ＋Ｃｘ）
ここで、補助容量１３が画素ＴＦＴ５に接続される液晶容量７と蓄積容量８の和に等しいとき、すなわち、
（数４） Ｃｘ＝Ｃｌｃ＋Ｃｓｔ
が成り立つとき、（数２）と（数３）は等しくなり、画素ＴＦＴ５の突き抜け電圧Ｖｐｄを検出できる。
【００２１】
第二の信号線Ｖｓｘには、第一の信号線Ｖｓ（ｉ）の最大電圧振幅の中央値Ｖｓｃが入力される。このとき、図２の突き抜け電圧検出回路における対向電圧Ｖｃｏｍは、
（数５） Ｖｃｏｍ＝Ｖｓｃ−Ｖｐｄｘ
と表されるので、（数１）のアクティブマトリクス液晶パネル１に印加すべき対向電圧Ｖｃｏｍが得られる。
【００２２】
図３は、図１で示される構成における走査線の駆動波形を示している。図３において、Ｔ１は第一の走査線Ｖｇ１、Ｖｇ２、Ｖｇ３、・・・Ｖｇｍが選択されている表示期間であり、Ｔ２は第一の走査線が選択されない垂直ブランキング期間であり、それらの和（Ｔ１＋Ｔ２）でフレーム期間Ｔｖを構成している。第二の走査線Ｖｇｘは、垂直ブランキング期間Ｔ２において選択される。これにより、走査線駆動回路３の構成が簡単になるばかりでなく、表示領域に悪影響を与えないようにすることができる。
【００２３】
図４は、図２で示される構成における突き抜け電圧検出用ＴＦＴ１１のドレイン端Ｖｐｘの電圧波形を示している。第二の信号線Ｖｓｘには、第一の信号線の最大電圧Ｖｓｐおよび最小電圧Ｖｓｎの中央値Ｖｓｃが出力され、画素ＴＦＴ５の突き抜け電圧Ｖｐｄと等しい電圧降下Ｖｐｄｘが生じている。この突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘの電圧波形がバッファ回路１４により低インピーダンス変換されて対向電圧Ｖｃｏｍとなり、アクティブマトリクス表示パネル１に供給されるので、フリッカのない表示が得られる。
【００２４】
しかしながら、突き抜け電圧検出用ＴＦＴ１１のオフリークが比較的大きい場合、図５のように電圧降下Ｖｐｄｘが１フレーム期間Ｔｖにおいて一定でなくなる。この場合、アクティブマトリクス液晶パネル１への対向電圧Ｖｃｏｍも同様に変化することになるので、フリッカが発生する原因となる。図６はこれを改善するもので、第二の走査線Ｖｇｘを１フレーム期間Ｔｖに複数回選択するものである。これにより、突き抜け電圧検出用ＴＦＴのドレイン端Ｖｐｘが１フレーム期間Ｔｖより短い時間で（数５）の値にリフレッシュされるので、対向電圧Ｖｃｏｍが安定となりフリッカを抑制することができる。
【００２５】
図７に、第二の信号線Ｖｓｘに電圧を印加する出力回路の例を示す。５１はＤ／Ａコンバータ、５２はバッファ回路である。Ｄ／Ａコンバータ５１には、第一の信号線電圧の中央値Ｖｓｃに対応するデジタルデータが入力され、Ｄ／Ａ変換されてアナログ電圧としてのＶｓｃが出力される。このアナログ電圧Ｖｓｃがバッファ回路５２で低インピーダンス変換され、第二の信号線Ｖｓｘに対し電圧Ｖｓｃを出力している。ここで、図７の出力回路は図１の信号線駆動回路２に設けられ、回路構成は第一の信号線Ｖｓ（ｉ）に電圧を印加する出力回路に等しくすることができ、設計の手間を省ける。
【００２６】
また、図７の出力回路はデジタルデータを変化させることにより、第二の信号線電圧Ｖｓｘを変化させることが可能である。すなわち、図２の突き抜け電圧検出回路における補助容量１３の値Ｃｘが、設計誤差により（数４）からずれた場合でも、それを補償することができることを意味する。その際、Ｄ／Ａコンバータ５１は第一の信号線Ｖｓ（ｉ）と同じ分解能で調整できる。
【００２７】
なお、本実施の形態１は、図９のように対向電圧Ｖｃｏｍが一定である駆動方法の場合に適用できるだけでなく、図１１のように対向電圧Ｖｃｏｍが極性反転する駆動方法の場合にも適用できる。また、その対向反転周期がフレーム周期であってもライン周期であっても適用可能である。
【００２８】
【発明の効果】
本発明によれば、アクティブマトリクス液晶パネルのフリッカ調整において、従来の可変抵抗を用いた手動調整に比べて簡単化でき、手間を削減できるという効果がある。また、ＴＦＴ特性のばらつきや経時変化が生じた場合であっても、フリッカを発生しにくいという効果がある。さらに、可変抵抗を削減できるので、液晶モジュールの小型化、薄型化、低コスト化を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態における全体構成を示す図
【図２】本発明の実施形態における突き抜け電圧検出回路の構成を示す図
【図３】本発明の実施形態における走査線の駆動波形を示す図
【図４】本発明の実施形態における突き抜け電圧検出回路の駆動波形を示す図
【図５】本発明の実施形態における走査線の別の駆動波形を適用する場合を示す図
【図６】本発明の実施形態における走査線の別の駆動波形を示す図
【図７】本発明の実施形態における第二の信号線への出力回路を示す図
【図８】従来のアクティブマトリクス液晶パネルの構成を示す図
【図９】従来のアクティブマトリクス液晶パネルの駆動波形を示す図
【図１０】従来のフリッカ調整回路の構成を示す図
【図１１】従来のアクティブマトリクス液晶パネルの別の駆動波形を示す図
【図１２】従来の別のフリッカ調整回路の構成を示す図
【符号の説明】
１ アクティブマトリクス液晶パネル
２ 信号線駆動回路
３ 走査線駆動回路
４ 突き抜け電圧検出回路
５，２１ 画素ＴＦＴ
６，１２，２２ ゲート・ドレイン間容量
７，２３ 液晶容量
８，２４ 蓄積容量
１１ 突き抜け電圧検出用ＴＦＴ
１３ 補助容量
１４，３２，４２，５２ バッファ回路
３１，４１ 可変抵抗
４３，４４ 抵抗
５１ Ｄ／Ａコンバータ
Ｃｇｄ ゲート・ドレイン間容量
Ｃｌｃ 液晶容量
Ｃｓｔ 蓄積容量
Ｃｓｄ ソース・ドレイン間容量
Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓｎ，Ｖｓ（ｉ） 第一の信号線、およびその電圧
Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇｍ，Ｖｇ（ｊ） 第一の走査線、およびその電圧
Ｖｓｘ 第二の信号線、およびその電圧
Ｖｇｘ 第二の走査線、およびその電圧
Ｖｇっｐ ゲート電圧振幅
Ｖｐ 画素電極、および画素電圧
Ｖｐｘ 突き抜け電圧検出用ＴＦＴのドレイン端
Ｖｃｏｍ 対向電極、および対向電圧
Ｖｃｏｍｃ 対向電圧の中央値
Ｔｈ 水平走査期間
Ｔｖ フレーム期間
Ｖｇ 走査線電圧
Ｖｓｐ 信号線電圧の最大値
Ｖｓｎ 信号線電圧の最小値
Ｖｓｃ 信号線電圧の中央値
Ｖｐｄ 突き抜け電圧
Ｖｌｃｐ，Ｖｌｃｎ 液晶印加電圧
ＰＯＬ 極性反転信号
Claims (3)
- 複数の第一の信号線及び第一の走査線と、前記第一の信号線及び第一の走査線に接続された複数の第一のスイッチング素子と、前記第一のスイッチング素子に接続された画素電極とを有する第一の基板と、
対向電極を有する第二の基板と、
前記第一の基板と第二の基板との間に封入された液晶材料と、を備える液晶表示装置であって、
前記第一の基板上に、第二の信号線及び第二の走査線と、前記第二の信号線及び第二の走査線に接続された第二のスイッチング素子と、前記第二のスイッチング素子に接続された補助容量とを有する突き抜け電圧検出回路を備え、
１フレーム期間に前記第二の走査線が複数回選択されることを特徴とする液晶表示装置。 - 前記補助容量の容量値が、前記画素電極に接続される液晶容量及び蓄積容量のそれぞれの容量値の和に等しいことを特徴とする請求項１記載の液晶表示装置。
- 前記突き抜け電圧検出回路の出力電圧を低インピーダンス変換するバッファ回路を備え、前記バッファ回路の出力電圧が前記対向電極に供給されることを特徴とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078406A JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078406A JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003280602A JP2003280602A (ja) | 2003-10-02 |
| JP3664144B2 true JP3664144B2 (ja) | 2005-06-22 |
Family
ID=29228368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078406A Expired - Fee Related JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664144B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813802B2 (ja) * | 2005-01-13 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 液晶駆動装置、液晶表示装置及び液晶駆動方法 |
| TWI327717B (en) * | 2005-11-22 | 2010-07-21 | Prime View Int Co Ltd | Method and circuit for common voltage setup and measurement |
-
2002
- 2002-03-20 JP JP2002078406A patent/JP3664144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003280602A (ja) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4988258B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
| US20060119755A1 (en) | Liquid crystal display device | |
| US20130293526A1 (en) | Display device and method of operating the same | |
| US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
| US7834837B2 (en) | Active matrix liquid crystal display and driving method thereof | |
| US10453411B2 (en) | Display driving method, display panel and display device | |
| US20080291144A1 (en) | Liquid crystal display having common voltage modulator | |
| KR20020048693A (ko) | 스윙 공통 전극 전압을 이용한 액정 표시 장치 및 이의구동 방법 | |
| EP2720219A1 (en) | LCD with common voltage driving circuits | |
| CN1201187C (zh) | 有源矩阵型液晶显示装置的驱动方法及其驱动电路 | |
| JP3068465B2 (ja) | 液晶表示装置 | |
| JPH07253765A (ja) | 液晶アクティブマトリクス表示装置 | |
| JP4492491B2 (ja) | 表示装置 | |
| US20080122875A1 (en) | Liquid crystal display device and driving circuit and driving method of the same | |
| US6911966B2 (en) | Matrix display device | |
| JPH02217894A (ja) | 液晶表示装置の駆動装置 | |
| JP3664144B2 (ja) | 液晶表示装置 | |
| US7804471B2 (en) | Liquid crystal display and driving method and driving circuit thereof | |
| US8558821B2 (en) | Power device capable of improving flicker of a liquid crystal display, liquid crystal display capable of improving flicker, and method capable of improving flicker of a liquid crystal display | |
| JPH0336519A (ja) | 液晶表示装置の駆動装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3587829B2 (ja) | 液晶表示装置およびその駆動方法 | |
| CN114019737B (zh) | 一种阵列基板及其驱动方法、显示面板、显示装置 | |
| JP3361265B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |