JP3662825B2 - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP3662825B2 JP3662825B2 JP2000287891A JP2000287891A JP3662825B2 JP 3662825 B2 JP3662825 B2 JP 3662825B2 JP 2000287891 A JP2000287891 A JP 2000287891A JP 2000287891 A JP2000287891 A JP 2000287891A JP 3662825 B2 JP3662825 B2 JP 3662825B2
- Authority
- JP
- Japan
- Prior art keywords
- palladium
- layer
- alloy
- pwb
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/1275—Next to Group VIII or IB metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12875—Platinum group metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
- Y10T428/1291—Next to Co-, Cu-, or Ni-base component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は回路基板に関し、特にプリント回路基板用の多目的最終仕上げとこのようなプリント回路基板の製造方法に関する。
【0002】
【従来の技術】
プリント回路基板の製造方法は、性能の向上に対する需要が高まっているために、急速に変化している。性能の向上に対する需要は、回路密度の向上と回路の複雑さの増加、び環境に適合することへのコストの増加に起因している。多くの種類の最終仕上げ層が、プリント回路基板に用いられている。最終仕上げの選択は、プリント回路基板が最終的に満足しなければならない要件に一般的に依存している。プリント回路基板上の表面回路は、銅および銅合金を含み、これらは組み立てられる際、他のデバイスとの間で良好な機械的接続及び電気的接続を提供するようコーティングしなければならない。
【0003】
回路上へのコーティングはいわゆる表面最終仕上げと称する。回路は非接触領域と接触領域の両方を含む。非接触領域に対し行われる最終仕上げは、非接触最終仕上げ層と称し、接触領域に対し行われる最終仕上げ層は、接触最終仕上げ層と称する。非接触領域は、ワイヤボンディング領域とチップ取り付け領域と半田領域と他の非接触領域を含む。非接触最終仕上げ表面と接触最終仕上げ表面は、ある種の別々の要件を満足しなければならない。非接触最終仕上げの要件は、良好な半田特性と良好なワイヤボンディング特性(アプリケーションによってある種のプリント回路基板に対し)と高い耐腐食性が含まれる。他方の接触最終仕上げ表面の要件は、高い接続性と高い耐摩耗性と高い耐腐食性を含む。これらの異なる要件を満たすために、異なる種類のコーティングが、非接触最終仕上げと接触最終仕上げに対し用いられてきた。
【0004】
ある種の非接触最終仕上げ層は、高温半田レベル(hot air solder lebel;HASL)コーティングと上部に浸漬法により形成された金(EN/IAu)を有する無電解ニッケルコーティング、有機半田性保存(organic solderbility preservative;OSP)コーティングと有機銀のような有機金属半田性保存(OSP/Ag)コーティングを含む。一方、通常の接触最終仕上げ層は、上部に電解ハード金層を具備した電解ニッケルコーティング(金−ニッケルまたは金−ニッケル合金または金−コバルト合金でニッケルまたはコバルトが0.3重量%以下含有する)をする。回路上の非接触最終仕上げ層の上方をコーティングし、かつ接触領域上の仕上げ層をコーティングすることは、かなりの数の処理ステップ(24から28回のステップ)と長時間を必要とし、これらは生産性を低下させ、かつコストを上昇させることになる。
【0005】
回路基板上の最も一般的な非接触最終仕上げプロセスは、HASLである。ここ数年間にわたって、HASLを使用することは劇的に減少している。これは主に表面搭載技術を含む複合技術で採用でき、HASLは採用できないような需要が増加していることに起因している。HASLを用いたプリント回路基板を製造するのに際しては、フォトレジスト層を銅製のベースラミネート層の基板上に配置し、それに紫外線をあてて、所望の回路パターンを得ている。
【0006】
次にフォトレジスト層を洗浄し、紫外線からマスクされていない領域、すなわち銅ラミネート層上の回路のパターンに開口を形成する。電解銅(酸化銅)を回路領域の銅製のベースラミネート層の上部にフォトレジスト層の開口を介してメッキする。電解銅を形成した後、錫あるいは錫−鉛の層を回路上にパターンメッキして、エッチレジストとして機能させる。残ったフォトレジスト材料を基板から取り除き、ベースの銅ラミネート層を露出させる。その後このベース銅ラミネート層を除去して裸の基板(通常のガラス強化プラスチック)を露出させる。この時点のHASLプロセスにおいては、銅回路ライン上にメッキされたエッチレジスト材料以外は何も基板上には残らない。
【0007】
このプロセスの不都合な点は、余分な処理ステップを行わなければならない点である。エッチレジスト材料を最初に塗布しその後を除去しHASL最終仕上げの前に形成された半田マスク(solder mask;SM)が形成される。さらにまた、HASLコーティングは、合成技術のアプリケーションでは採用することが出来ない。その理由は、基板の同一平面性の要件とワイヤボンディングの要件を満たすことが出来ないからである。HASL最終仕上げプロセスは、労働集約的なプロセスであり、通常鉛を含有するために多くの環境問題を引き起こす。
【0008】
EN/IAuプロセスは、錫あるいは、錫−鉛の除去とSMをHASLプロセスとして塗布するまでは同一のステップを必要とする。その後、フラックスを塗布すること、及びHASLを適用する代わりに、無電解ニッケルと浸漬金のメッキを回路に施す。HASLプロセスの場合と同様にEN/IAuプロセスもまた、多くの不都合な点を有する。たとえば多孔性と処理ステップの数が多いこと、半田温度に曝したときに性能が劣化し、値段が高いことである。
【0009】
これ以外にたくさんの競合し得る技術があるが、しかし、これら全てはエッチレジスト層を最初に塗布し、その後除去し、さらに使用の厳しい多くの処理ステップを必要としている。OSPとOSP/Agは、銅製の回路の表面に直接形成されるポストエッチ技術のうちの2つの技術である。しかし、これらの技術もまた保存寿命が限られており、半田温度に曝されたときに品質が低下し、良好なワイヤボンディング性能を発揮できない。
【0010】
上記の非接触最終仕上げ層のいずれも、耐摩耗性が悪いために接触最終仕上げ層として用いることが出来ない。
【0011】
たとえば上部に電解硬金を具備した電解ニッケル層のような接触仕上げ層は、非接触仕上げ層をコーティングした後、接触領域に形成しなければならない。この接触仕上げ層は、良好な導電性と高い耐摩耗性を有する。しかし、非接触仕上げ層としては用いることが出来ない。その理由は、半田性が悪いことと、ワイヤボンディングがしづらいためである。基板に接触仕上げ層を形成することは、SMを形成する別のマスキングステップを必要とし、そして接触仕上げ層をメッキして、その後このSMを除去することが必要である。これは処理ステップの数が増加し、SMの不整合に起因する生産性が低下することになる。
【0012】
【発明が解決しようとする課題】
プリント回路基板業界は、近年別の表面仕上げ層を評価することを開始している。非接触回路と接触領域の両方に用いることが出来、かつプリント回路基板の最終仕上げプロセスの錫−鉛を置換でき、環境問題を起こさずに、かつ電気回路の製造をより環境に優しいものにするような多目的最終仕上げに対する需要が高まっている。その性質を説明すると、このような最終仕上げは高いエッチング耐性と良好な半田特性と良好なワイヤボンディング特性と高い導電性と高い耐摩耗性と高い腐食抵抗/低多孔質性と同一平面性と(均一な厚さの分布)と最長10分間半田温度に曝した後の製品の完全性と現在の製造ラインに組み込むことが出来ることと、長い在庫寿命(6から12ヶ月)と、経済的でかつ環境問題に対し安全性を提供しなければならない。このような最終仕上げ層を有すると処理ステップを大幅に低減でき、生産性を向上させ、製造コストを低下させ、品質を劇的に向上させることが出来る。パラジウム、あるいはパラジウム−ニッケル合金をプリント回路基板の多目的最終仕上げ層として用いることが以前から考えられていた。しかし純粋なパラジウムは、多孔質で、かつコストが高く、またパラジウム−ニッケル合金は、今日要求されているのよりも耐摩耗性が低い。
【0013】
従って本発明の目的は、上記の要件及び目的を満たすことの出来る多目的最終仕上げ層を提供することである。
【0014】
【課題を解決するための手段】
本発明は、前記従来技術の欠点を解決するために、プリント回路基板用の多目的最終仕上げ層を提供し、かつその仕上げ層を製造する方法を提供する。本発明の一実施例によれば、本発明のプリント回路基板は、請求項1に記載した特徴を有する。すなわち、導電性トレースをその上に有する基板と、パラジウム合金を含有する多目的最終仕上げ層とを有するプリント回路基板において、前記パラジウムは、コバルトあるいはプラチナ族金属と合金を形成し、前記パラジウム合金が前記導電性トレースの少なくとも一部の上に形成され、プリント回路基板の非接触最終仕上げ層と接触最終仕上げ層の両方を形成することを特徴とする。プラチナ族金属とは、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、プラチナからなるグループから選択された金属である。
【0015】
本発明はさらに、パラジウム合金を用いた広い概念を含み、パラジウム合金は銅、あるいはプラチナ族金属と合金が形成され、非接触仕上げ層と接触仕上げ層の両方を形成するのに適した多目的最終仕上げ層として用いることが出来る。パラジウム合金は、コバルトと合金が形成された場合にはコバルトは、1重量%以上含有し、さらにニッケルあるいは鉄を含有する。パラジウム合金は、さらにコバルトとプラチナ族金属と合金を形成することが出来る。このパラジウム合金は、請求項4に記載した特徴を有する。すなわち、前記パラジウム合金は、エッチレジスト層であることを特徴とする。
【0016】
本発明の一実施例においては、非接触最終仕上げ層は非接触領域の少なくとも一部をコーティングする。この実施例においては、また接触仕上げ層は、接触領域の少なくとも一部をコーティングする。本発明の他の実施例においては、パラジウム合金は導電性トレースの全ての上に配置される。この導電性トレースは銅を含む。しかし、他の導電性材料、たとえば銅合金、アルミ、ニッケル、銀、金、プラチナあるいはこれらの合金も導電性トレースとして用いることもできる。
【0017】
本発明で用いられるパラジウム合金は、請求項8に記載した特徴を有する。すなわち、パラジウムは、前記パラジウム合金の10ないし95重量%の範囲を占め、コバルトまたはプラチナ族金属は、前記パラジウム合金の5ないし90重量%の範囲を占めることを特徴とする。
【0018】
本発明のプリント回路基板は、請求項10に記載した特徴を有する。すなわち、前記多目的最終仕上げ層の上に形成された材料をさらに有し、前記材料は、パラジウムと銀と金とロジウムとルテニウムとプラチナと錫と有機半田製保存材料とからなるグループから選択されることを特徴とする基板である。
【0019】
本発明の他の実施例においては、ニッケルを従来の堆積プロセスを用いてパラジウム合金の下に形成して、ニッケル製の下層を形成することもできる。当業者にはニッケル堆積ステップは選択的事項であり、ある種のアプリケーションにおいては用いる必要がないことは理解できるであろう。しかし、ニッケルが必要な場合には、ニッケル合金、コバルト、コバルト合金、鉄あるいは鉄合金のような他の材料も用いることもできる。
【0020】
本発明の他の実施例においては、請求項13に記載の特徴を有する。すなわち、前記非接触領域は、表面搭載パッドとワイヤボンドパッドと半田パッドと相互接続部からなるグループから選択された領域であることを特徴とする基板である。本明細書で用いられる相互接続とは、回路トレース、メッキされた貫通孔、およびマイクロバイアスである。パラジウム合金は、他のプリント回路基板の最終仕上げに、たとえば貫通孔あるいは装飾的デザインとして用いることが出来る。
【0021】
基板は、プリント回路基板に用いられる様々な材料を含む。この材料としては、たとえば請求項14に記載したものがある。すなわち、前記基板は、エポキシとポリイミドと弗化ポリマーとセラミックスとポリエステルとフェノリクスとアラミドペーパーとからなるグループから選択された材料を含むことを特徴とする基板である。
【0022】
【発明の実施の形態】
図1においては、プリント回路基板103は基板105を有し、この基板105はガラス強化プラスチックのような材料から構成され、その上に複数の層が形成される。基板105はガラス強化プラスチックから形成されたものとして示しているが、基板105はエポキシ、ポリイミド、弗化ポリマー、セラミック、ポリエステル、フェノリックス、アラミドペーパーを含む他の基板材料から形成することも可能である。銅製ラミネートベース層110、あるいは類似のラミネート材料が基板105の上に形成される。銅製ラミネートベース層110を形成した後、フォトレジスト層115が銅製ラミネートベース層110の上部にその後形成される。フォトレジスト層115は紫外線を照射して、その上に回路トレースパターンを露出する。この回路トレースパターンは、図2に示されるよう形成される。
【0023】
酸化銅メッキ方法を用いて銅電解プレート122がフォトレジスト層に形成された開口120内の銅製ラミネートベース層110の上部に形成される。しかし他の種類の銅、あるいは類似材料を用いることもできる(図3)。次に図4に示すようにニッケル層124(ニッケル製下層)が開口120内で銅電解プレート122の上部に形成され、従来の堆積プロセスを用いて形成される。ニッケル層124は、銅電解プレート122の上に形成されて、銅が酸化するのを阻止し、さらに表面仕上げ層に強度を付加している。ニッケルは銅と同様に酸化されて、酸化ニッケルを生成するが酸化銅とは対照的に酸化ニッケルは、表面に沿ってクリープしない。酸化ニッケルを形成するニッケルのこのような性質は、パラジウム合金をニッケルの上に形成した場合には、さらに小さくなる。この実施例ではニッケルを例に説明したが、ニッケル堆積ステップは、選択的事項であり、ある種のアプリケーションによっては省くこともできる。しかし、ニッケルが必要な場合には、ニッケルの類似の材料、たとえばニッケル合金、コバルト、コバルト合金、鉄、鉄合金が用いられる。
【0024】
図5においてパラジウム合金層125がニッケル層124の上に形成され、このニッケル層124は銅電解プレート122の上部に形成されている。パラジウム合金層125は従来プロセスの錫、錫−鉛メッキプロセスにとって代わるものである。パラジウムはコバルトあるいはプラチナ族金属と合金を形成する。パラジウムがコバルトと合金を形成する実施例においては、この合金はさらにニッケルあるいは鉄のような三元金属を含む。この実施例においては、コバルトはパラジウム−コバルト合金の1重量%を含む。
【0025】
他の実施例においては、パラジウム合金層125は80重量%のパラジウムと20重量%のコバルトまたはプラチナ族金属を含む。パラジウム対コバルトまたはプラチナ族金属の類似の割合も用いることが出来る。たとえば、パラジウム合金層125は合金の50ないし95重量%のパラジウムと5ないし50重量%のプラチナ族金属を含んでもよい。パラジウム合金層125の形成方法の詳細は、米国特許出願第08/974,120号に記載されている。パラジウム合金の電気メッキに関する詳細は、米国特許出願第08/644,347号に記載されている。
【0026】
プリント回路基板の製造に際し、パラジウム合金層125を用いる主な利点は、錫あるいは錫−鉛の代わりに、エッチレジスト層として用いることが出来る点である。このように用いると、パラジウム合金層125は非接触最終仕上げ層接触最終仕上げ層の両方の多目的仕上げ層として用いることが出来る。パラジウム合金層125を用いると、表面仕上げ製造領域から鉛を除去でき、余分な廃棄物処理の費用を削除するのみならず、サイクル時間がエッチレジスト材料をメッキし、その後取り除くことが省けるために遙かに短くなる。製造時間は処理ステップの約50%を省略できるために、極めて短くなる。
【0027】
パラジウム合金層125は、低い多孔質性の特性を有する。多孔質性が低い(多孔質でないと)とパラジウム合金の表面上の露出した銅及び/またはニッケルの腐食生成物の形成を最小に出来、これにより導電性と半田性およびワイヤボンディング性を維持できる。
【0028】
同様にパラジウム合金層125は優れた耐摩耗性と優れた拡散/マイグレーションバリヤ特性と高い熱的安定性と良好な同一平面性を提供できる。これらの全ての特性によりパラジウム合金層125は、非接触領域と接触領域の両方に対し最終仕上げ層となり得る。
【0029】
パラジウム合金層125を堆積した後、フォトレジスト層115を取り除く。これにより除去すべき銅製ラミネートベース層110の一部が露出する。この露出した銅製ラミネートベース層110は、(これは図5に示すようにフォトレジスト層により前にカバーされていた)が従来の銅エッチプロセスを用いてエッチングで除去され、その結果図6に示すように銅製回路130が形成される。パラジウム合金層125は銅製回路130の一部に対しエッチレジスト層として機能する。レジストが除去され、銅がエッチングされた後、残ったものは銅製回路130によりカバーされている基板105である。
【0030】
本発明のステップの最終必要ステップを図7に示し、このステップは基板105に対し半田マスク135を形成することである。この半田マスク135は半田ブリッジが基板の使用者によりより行われる組立の間形成されるのを阻止するために塗布される。
【0031】
問題点はパラジウム合金層125をエッチレジスト層として用いた後、回路の側壁上に露出した銅製回路130が存在することである。この露出した銅製回路130は別のプロセスにより保護コーティング層でもってカバーする。この保護コーティング層は様々な材料のコーティング、たとえばパラジウム、銀、金、ロジウム、ルテニウム、プラチナ、錫あるいはこれらの合金あるいは有機半田特性保存材料(organic solderability preservative;OSP)である。これらのコーティング層は、従来のプロセスにより形成される。
【0032】
図8ないし10は銅のクリープを阻止するために形成された多くのプロセスの内の3つのプロセスを示す。選択的ステップにおいて銅製回路130は、半田マスク135が基板105に形成された後、浸漬法によるパラジウムプレート140に曝される(図8)。浸漬法によるパラジウムプレート140は無電解メッキと同様な方法で形成されるが、但し、メッキ溶液中の金属イオンの還元は、溶液内の還元剤によってではなく、メッキ中の一部の金属の酸化により行われる。
【0033】
図9には浸漬法によるパラジウムプレート140に対する別のものとして無電解メッキによるパラジウムプレート145が形成されている。この無電解メッキによるパラジウムプレート145は還元プロセスにより形成され、残った銅製回路130をカバーする。無電解メッキによるパラジウムプレート145を用いることは電解パラジウムプレートを用いる場合よりもより均一な厚さの分布が得られ、さらに浸漬法によるパラジウムプレート140を用いるよりもより大きな厚さが得られる。
【0034】
図10に示す別のプロセスは、図7のプリント回路基板を浸漬法による金プレート150で覆うことである。銅製回路130の上に浸漬法による金プレート150を用いることにより、半田性とワイヤボンディング性と耐摩耗性の改良が達成できる。金は溶融半田に曝されたときに製品の濡れ速度を増加させ、これが表面の半田特性を増加させる。さらにまた、プリント回路基板の表面に取り付けられた多くのワイヤは、金を含有し、表面もまた金を含有するために、この2つの材料の共通性により、より強いワイヤボンドが可能となる。
【0035】
図11に示すように本発明の一実施例はさらに銅ラミネート/基板を洗浄するステップ205とその後に銅ラミネート/基板をミクロエッチングするステップ210と銅ラミネート/基板を酸に浸漬するステップ215を有する。銅メッキの後、銅と基板もまたステップ225で酸に浸漬される。半田マスクが形成される綺麗な表面を確保するために、基板は、プレ洗浄ステップ245に曝される。図11の他のステップは、前記の実施例で議論したとおりである。
【0036】
【発明の効果】
以上述べたようにパラジウム合金を非接触回路と、接触領域の両方の上の多目的プリント回路基板の表面として用いることによりプロセスステップの50%以上を削減でき、かつ必要な材料の特性を維持、さらにはまた改善し、そしてかなりのコストの削減となる。コストの削減は、ステップ数の削減とより安い堆積材料の使用及び仕上げ表面の性能の改善による。
【図面の簡単な説明】
【図1】本発明によるプリント回路基板の製造方法の第1ステップを表す断面図。
【図2】本発明によるプリント回路基板の製造方法の第2ステップを表す断面図。
【図3】本発明によるプリント回路基板の製造方法の第3ステップを表す断面図。
【図4】本発明によるプリント回路基板の製造方法の第4ステップを表す断面図。
【図5】本発明によるプリント回路基板の製造方法の第5ステップを表す断面図。
【図6】本発明によるプリント回路基板の製造方法の第6ステップを表す断面図。
【図7】本発明によるプリント回路基板の製造方法の第7ステップを表す断面図。
【図8】本発明によるプリント回路基板の製造方法の第8ステップを表す断面図。
【図9】本発明によるプリント回路基板の製造方法の第9ステップを表す断面図。
【図10】本発明によるプリント回路基板の製造方法の第10ステップを表す断面図。
【図11】プリント回路基板用の最終仕上げとしてパラジウム合金を用いる方法を表すフローチャート図。
【符号の説明】
103 プリント回路基板
105 基板
110 銅製ラミネートベース層
115 フォトレジスト層
120 開口
122 銅電解プレート
124 ニッケル層
125 パラジウム合金層
130 銅製回路
135 半田マスク
140 浸漬法によるパラジウムプレート
145 無電解メッキによるパラジウムプレート
150 浸漬法による金プレート
205 銅ラミネート層/基板を洗浄する
210 銅ラミネート層/基板をミクロエッチングする
215 銅ラミネート層/基板を酸に浸漬する
220 銅ラミネート層/基板の上に銅製のプレートを形成する
225 銅/基板を酸に浸漬する
228 選択的事項としてニッケル製プレートを形成する
230 pd合金プレートを形成する
235 レジストを取り除く
240 銅エッチング材を適用する
245 あらかじめ洗浄する
250 半田マスクを形成する
Claims (10)
- プリント基板回路(PWB)であって、
少なくとも1つの導電性トレースをその上に有する基板からなり、前記導電性トレースが、
前記基板上の前記トレースのパターンを画定する前記基板上に配置された銅又は銅合金ラミネート層、
前記ラミネート層上に配置された銅中間層、
前記中間層上に配置されたニッケル下層、並びに、
パラジウムがコバルト又はプラチナ族金属と合金を形成し、前記パラジウム合金が前記下層の少なくとも一部分の上に配置され前記PWBの非接触最終仕上げ及び接触最終仕上げを形成するパラジウム合金、及び、前記導電性トレースを少なくとも部分的に覆う金の外部コーティングからなる多目的最終仕上げからなる導電性トレースであることを特徴とするPWB。 - 前記パラジウム合金は、パラジウム−コバルト合金であり、
前記パラジウム−コバルト合金は、さらにニッケルまたは鉄を含有することを特徴とする請求項1記載のPWB。 - 前記コバルトは、前記パラジウム−コバルト合金の1重量%以上を含まれることを特徴とする請求項2記載のPWB。
- 前記パラジウム合金は、エッチレジスト層であることを特徴とする請求項1記載のPWB。
- 前記導電性トレースが非接触領域の少なくとも一部分の上に配置されたことを特徴とする請求項1記載のPWB。
- 前記被接触領域が、表面搭載パッド、ワイヤボンドパッド、半田パッド、及び、相互接続部からなることを特徴とする請求項5記載のPWB。
- 前記導電性トレースが接触領域の少なくとも一部の上に配置されることを特徴とする請求項1記載のPWB。
- パラジウムは、前記パラジウム合金の10ないし95重量%の範囲を占め、
コバルトまたはプラチナ族金属は、前記パラジウム合金の5ないし90重量%の範囲を占めることを特徴とする請求項1記載のPWB。 - 前記パラジウム合金層は、前記導電性トレースの全ての上に形成されることを特徴とする請求項1記載のPWB。
- 前記基板は、エポキシとポリイミドと弗化ポリマーとセラミックスとポリエステルとフェノリクスとアラミドペーパーとからなるグループから選択された材料を含むことを特徴とする請求項1記載のPWB。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/405,368 US6534192B1 (en) | 1999-09-24 | 1999-09-24 | Multi-purpose finish for printed wiring boards and method of manufacture of such boards |
US09/405368 | 1999-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001144393A JP2001144393A (ja) | 2001-05-25 |
JP3662825B2 true JP3662825B2 (ja) | 2005-06-22 |
Family
ID=23603418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000287891A Expired - Fee Related JP3662825B2 (ja) | 1999-09-24 | 2000-09-22 | プリント回路基板 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6534192B1 (ja) |
EP (1) | EP1087648B1 (ja) |
JP (1) | JP3662825B2 (ja) |
KR (1) | KR100356322B1 (ja) |
DE (1) | DE60042514D1 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
KR100476409B1 (ko) * | 2002-06-07 | 2005-03-16 | 엘지전자 주식회사 | 인쇄회로기판의 도금방법 |
US6984358B2 (en) * | 2002-09-13 | 2006-01-10 | Lockheed Martin Corporation | Diffusion bonding process of two-phase metal alloys |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
TWI256280B (en) * | 2004-06-10 | 2006-06-01 | Geetmann Taiwan Ltd | Method of raising manufacturing-yield of circuit board |
US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
JP2006080493A (ja) * | 2004-08-12 | 2006-03-23 | Ricoh Microelectronics Co Ltd | 電極基板 |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
JP4815771B2 (ja) * | 2004-09-01 | 2011-11-16 | 住友電気工業株式会社 | 電気部品の製造方法 |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
KR100601493B1 (ko) * | 2004-12-30 | 2006-07-18 | 삼성전기주식회사 | 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법 |
US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US7795134B2 (en) * | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US20080173470A1 (en) * | 2005-10-03 | 2008-07-24 | Michael Barbetta | Combined Solderable Multi-Purpose Surface Finishes on Circuit Boards and Method of Manufacture of Such Boards |
US20070221503A1 (en) * | 2006-03-22 | 2007-09-27 | Brian Larson | Precoat composition for organic solderability preservative |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
WO2008027167A1 (en) | 2006-08-31 | 2008-03-06 | Antaya Technologies Corporation | Clad aluminum connector |
US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
US20080268267A1 (en) * | 2007-04-27 | 2008-10-30 | Michael Barbetta | Combined solderable multi-purpose surface finishes on circuit boards and method of manufacture of such boards |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
US8641855B2 (en) * | 2007-09-25 | 2014-02-04 | Siemens Energy, Inc. | Method for spacing electrical conductors and related devices |
JP4706690B2 (ja) * | 2007-11-05 | 2011-06-22 | パナソニック電工株式会社 | 回路基板及びその製造方法 |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US8594627B2 (en) * | 2008-10-06 | 2013-11-26 | Telecommunications Systems, Inc. | Remotely provisioned wirelessly proxy |
EP2216796A1 (en) * | 2009-02-05 | 2010-08-11 | Delphi Technologies, Inc. | Sliding contact assembly |
US8263177B2 (en) * | 2009-03-27 | 2012-09-11 | Kesheng Feng | Organic polymer coating for protection against creep corrosion |
DE102009038674B4 (de) * | 2009-08-24 | 2012-02-09 | Epcos Ag | Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels |
US8834729B2 (en) * | 2009-11-30 | 2014-09-16 | Eastman Kodak Company | Method of making bondable printed wiring member |
JP5232823B2 (ja) * | 2010-03-30 | 2013-07-10 | Jx日鉱日石金属株式会社 | エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体 |
KR101184796B1 (ko) * | 2010-12-29 | 2012-09-20 | 와이엠티 주식회사 | 기판 구조물 및 그 제조 방법 |
US8686537B2 (en) | 2011-03-03 | 2014-04-01 | Skyworks Solutions, Inc. | Apparatus and methods for reducing impact of high RF loss plating |
WO2012118896A2 (en) * | 2011-03-03 | 2012-09-07 | Skyworks Solutions, Inc. | Apparatus and methods related to wire bond pads and reducing impact of high rf loss plating |
US8889995B2 (en) | 2011-03-03 | 2014-11-18 | Skyworks Solutions, Inc. | Wire bond pad system and method |
US8801914B2 (en) * | 2011-05-26 | 2014-08-12 | Eastman Kodak Company | Method of making wear-resistant printed wiring member |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
KR102014088B1 (ko) * | 2012-03-20 | 2019-08-26 | 엘지이노텍 주식회사 | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 |
CN104410373B (zh) | 2012-06-14 | 2016-03-09 | 西凯渥资讯处理科技公司 | 包含相关系统、装置及方法的功率放大器模块 |
JP6075606B2 (ja) * | 2012-09-26 | 2017-02-08 | 京セラ株式会社 | 配線基板および電子装置 |
JP2014187204A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
CN103984009B (zh) * | 2014-04-16 | 2016-04-13 | 刘致水 | 基于纵、横波测井资料的三种孔隙类型定量反演方法 |
JP6311200B2 (ja) * | 2014-06-26 | 2018-04-18 | 住友電工プリントサーキット株式会社 | プリント配線板、電子部品及びプリント配線板の製造方法 |
US9960135B2 (en) * | 2015-03-23 | 2018-05-01 | Texas Instruments Incorporated | Metal bond pad with cobalt interconnect layer and solder thereon |
US10049970B2 (en) | 2015-06-17 | 2018-08-14 | Samsung Electronics Co., Ltd. | Methods of manufacturing printed circuit board and semiconductor package |
CN106954335B (zh) * | 2015-06-17 | 2019-09-17 | 三星半导体(中国)研究开发有限公司 | 表面镀层和包括该表面镀层的半导体封装件 |
CN205726641U (zh) * | 2016-01-04 | 2016-11-23 | 奥特斯(中国)有限公司 | 具有不同面层的部件载体及含有该部件载体的电子设备 |
US10937915B2 (en) | 2016-10-28 | 2021-03-02 | Tesla, Inc. | Obscuring, color matching, and camouflaging solar panels |
US10560049B2 (en) | 2017-03-01 | 2020-02-11 | Tesla, Inc. | System and method for packaging photovoltaic roof tiles |
CN108738240A (zh) * | 2017-04-19 | 2018-11-02 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板及其制备方法 |
US10381973B2 (en) | 2017-05-17 | 2019-08-13 | Tesla, Inc. | Uniformly and directionally colored photovoltaic modules |
US11258398B2 (en) | 2017-06-05 | 2022-02-22 | Tesla, Inc. | Multi-region solar roofing modules |
US10734938B2 (en) | 2017-07-21 | 2020-08-04 | Tesla, Inc. | Packaging for solar roof tiles |
US10857764B2 (en) | 2017-07-25 | 2020-12-08 | Tesla, Inc. | Method for improving adhesion between glass cover and encapsulant for solar roof tiles |
US10978990B2 (en) | 2017-09-28 | 2021-04-13 | Tesla, Inc. | Glass cover with optical-filtering coating for managing color of a solar roof tile |
US10454409B2 (en) | 2018-02-02 | 2019-10-22 | Tesla, Inc. | Non-flat solar roof tiles |
US10862420B2 (en) | 2018-02-20 | 2020-12-08 | Tesla, Inc. | Inter-tile support for solar roof tiles |
US11190128B2 (en) | 2018-02-27 | 2021-11-30 | Tesla, Inc. | Parallel-connected solar roof tile modules |
US11431279B2 (en) | 2018-07-02 | 2022-08-30 | Tesla, Inc. | Solar roof tile with a uniform appearance |
US11245354B2 (en) | 2018-07-31 | 2022-02-08 | Tesla, Inc. | Solar roof tile spacer with embedded circuitry |
US11082005B2 (en) | 2018-07-31 | 2021-08-03 | Tesla, Inc. | External electrical contact for solar roof tiles |
US11245355B2 (en) | 2018-09-04 | 2022-02-08 | Tesla, Inc. | Solar roof tile module |
US11581843B2 (en) | 2018-09-14 | 2023-02-14 | Tesla, Inc. | Solar roof tile free of back encapsulant layer |
US11431280B2 (en) | 2019-08-06 | 2022-08-30 | Tesla, Inc. | System and method for improving color appearance of solar roofs |
US20230122858A1 (en) * | 2021-10-14 | 2023-04-20 | Compass Technology Company Limited | Method of Embedding a Multi-Layer Lithium Ion Battery on a Flexible Printed Circuit Board |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2113477B (en) * | 1981-12-31 | 1985-04-17 | Hara J B O | Method of producing printed circuits |
GB2137421A (en) * | 1983-03-15 | 1984-10-03 | Standard Telephones Cables Ltd | Printed circuits |
US4529667A (en) * | 1983-04-06 | 1985-07-16 | The Furukawa Electric Company, Ltd. | Silver-coated electric composite materials |
US4911798A (en) * | 1988-12-20 | 1990-03-27 | At&T Bell Laboratories | Palladium alloy plating process |
US4872851A (en) * | 1989-02-27 | 1989-10-10 | International Business Machines Corp. | Electrical connector with torsional contacts |
JPH0828561B2 (ja) * | 1991-01-18 | 1996-03-21 | 石原薬品株式会社 | プリント配線板の製造法 |
KR0171685B1 (ko) * | 1994-02-26 | 1999-02-18 | 문성수 | 팔라듐 2원 또는 3원 합금 도금 조성물, 이를 이용한 도금방법 및 도금체 |
DE4431847C5 (de) * | 1994-09-07 | 2011-01-27 | Atotech Deutschland Gmbh | Substrat mit bondfähiger Beschichtung |
US5674326A (en) * | 1994-09-21 | 1997-10-07 | Motorola, Inc. | Solder paste |
US5608966A (en) * | 1994-12-14 | 1997-03-11 | International Business Machines Corporation | Process for manufacture of spring contact elements and assembly thereof |
JPH09232493A (ja) * | 1995-12-20 | 1997-09-05 | Seiichi Serizawa | リードフレーム |
JPH1046384A (ja) * | 1996-05-10 | 1998-02-17 | Lucent Technol Inc | パラジウム合金メッキ浴 |
US5976344A (en) * | 1996-05-10 | 1999-11-02 | Lucent Technologies Inc. | Composition for electroplating palladium alloys and electroplating process using that composition |
US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
US6180523B1 (en) * | 1998-10-13 | 2001-01-30 | Industrial Technology Research Institute | Copper metallization of USLI by electroless process |
-
1999
- 1999-09-24 US US09/405,368 patent/US6534192B1/en not_active Expired - Lifetime
-
2000
- 2000-09-11 EP EP00307856A patent/EP1087648B1/en not_active Expired - Lifetime
- 2000-09-11 DE DE60042514T patent/DE60042514D1/de not_active Expired - Lifetime
- 2000-09-22 JP JP2000287891A patent/JP3662825B2/ja not_active Expired - Fee Related
- 2000-09-23 KR KR1020000055995A patent/KR100356322B1/ko not_active IP Right Cessation
-
2001
- 2001-08-28 US US09/941,086 patent/US6517893B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1087648A3 (en) | 2005-09-07 |
US6534192B1 (en) | 2003-03-18 |
DE60042514D1 (de) | 2009-08-20 |
KR20010050613A (ko) | 2001-06-15 |
JP2001144393A (ja) | 2001-05-25 |
KR100356322B1 (ko) | 2002-10-19 |
EP1087648B1 (en) | 2009-07-08 |
US6517893B2 (en) | 2003-02-11 |
US20020015782A1 (en) | 2002-02-07 |
EP1087648A2 (en) | 2001-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3662825B2 (ja) | プリント回路基板 | |
US4487654A (en) | Method of manufacturing printed wiring boards | |
CA1139012A (en) | Method of preparing substrate surface for electroless plating and products produced thereby | |
US4444619A (en) | Method of producing printed circuits | |
EP1086807B1 (en) | Metal article coated with multilayer surface finish for porosity reduction | |
JPH0748584B2 (ja) | プリント回路及びその作成法 | |
US5302492A (en) | Method of manufacturing printing circuit boards | |
EP0557073A1 (en) | Copper foil for printed circuits and process for producing the same | |
US20080268267A1 (en) | Combined solderable multi-purpose surface finishes on circuit boards and method of manufacture of such boards | |
JPH0758442A (ja) | プリント配線板及びその製造方法 | |
KR101004063B1 (ko) | 니켈-금 도금방법 및 인쇄회로기판 | |
US6547946B2 (en) | Processing a printed wiring board by single bath electrodeposition | |
US20080173470A1 (en) | Combined Solderable Multi-Purpose Surface Finishes on Circuit Boards and Method of Manufacture of Such Boards | |
JPH02301573A (ja) | SnまたはSn合金被覆材料 | |
EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
JPH07268640A (ja) | 無電解金めっき方法 | |
JPS63503585A (ja) | 印刷回路板製造の改良方法 | |
JPH07230904A (ja) | チップ固定抵抗器の電極端子形成方法 | |
JPH0864962A (ja) | 印刷回路基板の製造方法 | |
JPH048883B2 (ja) | ||
JPH081980B2 (ja) | プリント配線板及びその製造方法 | |
CN113993291A (zh) | 基于电子产品加工的镍金施工工艺 | |
JPH06132634A (ja) | プリント配線板の硫酸銅めっき方法 | |
KR100789183B1 (ko) | 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법 | |
JPH11307710A (ja) | メッキリードフレーム及びその製造方法及びそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |