JP3657834B2 - 回路試験装置、及び回路試験方法 - Google Patents
回路試験装置、及び回路試験方法 Download PDFInfo
- Publication number
- JP3657834B2 JP3657834B2 JP35459499A JP35459499A JP3657834B2 JP 3657834 B2 JP3657834 B2 JP 3657834B2 JP 35459499 A JP35459499 A JP 35459499A JP 35459499 A JP35459499 A JP 35459499A JP 3657834 B2 JP3657834 B2 JP 3657834B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- unit
- electric field
- electromagnetic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、回路を試験する回路試験装置に関し、特に、回路の電源電流に基づいて故障の有無を判定する回路試験装置に関する。
【０００２】
【従来の技術】
現在、非常に多くの半導体デバイスが製造されている。製造された半導体デバイスは、市場に出荷される前に、半導体試験装置によって故障の有無を診断される必要がある。半導体試験装置は、半導体デバイスに対してファンクションテストと呼ばれる試験を行ない、その良否を判定する。ファンクションテストにおいて、テストパターンが半導体デバイスに供給され、半導体デバイスから出力される出力結果に基づいて、その良否が判定される。
【０００３】
近年、半導体デバイスを高集積化する研究が盛んに進められている。半導体デバイスの高集積化に伴って、ファンクションテストにおけるテストパターンが複雑化し、生成が困難となってきた。また、全ての素子を全ての故障可能性についてファンクションテストによって完璧に試験しようとすると、テストパターンの量が膨大であるため、試験時間がかかりすぎ、そのようなファンクションテストが実質的に不可能となっている。
【０００４】
【発明が解決しようとする課題】
ファンクションテストとは別に、試験を効率的に行なうべく開発された試験法として、半導体デバイスの静止電源電流を測定する静止電源電流試験と呼ばれる方法がある。この方法は、正常なトランジスタが静止状態で殆ど電流を流さないことを利用し、静止状態における異常電流を検出することによって、半導体デバイスの良否を判定することを特徴とする。従来の静止電源電流試験は、入力するパターンによって異常電流の検出が困難となる場合があり、また、異常電流とノイズを区別するのが困難であるという問題があった。
【０００５】
そこで本発明は、上記課題を解決することのできる回路試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態は、回路を試験する回路試験装置であって、回路に電磁波を供給する電磁波供給部と、電磁波供給部により電磁波が回路に供給されている状態において、回路の電源電流を測定する電源電流測定部と、電源電流に基づいて、回路の故障の有無を判定する判定部とを備えたことを特徴とする回路試験装置を提供する。本発明の第１の形態は、回路に電磁波を供給することによって、断線故障を有する回路の電源電流に異常電流を生じさせ、回路の故障を検出することを一つの特徴とする。
【０００７】
回路試験装置は、回路にテストパターンを供給するパターン供給部を更に備え、電源電流測定部は、パターン供給部によりテストパターンが回路に供給されている状態において、回路の電源電流を測定することができる。
【０００８】
電磁波供給部は、所定の周波数を有する電磁波を出力するコイルを有してもよい。また、電磁波供給部は、第１周波数を有する電磁波を出力する第１コイルと、第２周波数を有する電磁波を出力し、第１コイルと異なる位置に配置される第２コイルを有してもよい。また、電磁波供給部は、回路に対するコイルの位置または向きを調整することができるコイル可動部を有し、電源電流測定部は、コイル可動部により位置または向きが調整されたコイルから電磁波が回路に供給されている状態において、回路の電源電流を測定することができる。
【０００９】
判定部は、電源電流の周波数と、電磁波の周波数とを比較する比較部と、比較結果に基づいて、回路の故障を検出する検出部とを有してもよい。また、判定部は、電源電流の周波数を、第１周波数および第２周波数と比較する比較部と、比較結果に基づいて、回路の故障箇所を検出する検出部とを有してもよい。
【００１０】
本発明の第２の形態は、回路を試験する回路試験装置であって、回路に交流電界を供給する交流電界供給部と、交流電界供給部により交流電界が回路に供給されている状態において、回路の電源電流を測定する電源電流測定部と、電源電流に基づいて、回路の故障の有無を判定する判定部と
を備えたことを特徴とする回路試験装置を提供する。本発明の第２の形態は、回路に交流電界を供給することによって、断線故障を有する回路の電源電流に異常電流を生じさせ、回路の故障を検出することを一つの特徴とする。
【００１１】
回路試験装置は、回路にテストパターンを供給するパターン供給部を更に備え、電源電流測定部は、パターン供給部によりテストパターンが回路に供給されている状態において、回路の電源電流を測定することができる。
【００１２】
交流電界供給部は、所定の周波数を有する交流電界を回路に供給してもよい。交流電界供給部は、交流電界の周波数を変化させることができる交流電源を有し、電源電流測定部は、交流電源により周波数を変化された交流電界が回路に供給されている状態において、回路の電源電流を測定することができる。回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、交流電界供給部は、複数の論理素子中の一部の論理素子の入力に交流電界を供給する複数のプローブを有してもよい。
【００１３】
判定部は、電源電流の周波数と、交流電界の周波数とを比較する比較部と、比較結果に基づいて、回路の故障を検出する検出部とを有してもよい。
【００１４】
第１および第２の形態における回路試験装置において、回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、パターン供給部は、複数の論理素子中の一部の論理素子が有する入力に対して、一つの入力に入力される入力信号が論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを、論理素子に供給することができる。
【００１５】
パターン供給部は、回路にランダムなテストパターンを供給してもよい。また、パターン供給部は、回路に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを回路に供給してもよい。
【００１６】
また、本発明の第３の形態は、複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される電磁波を受信して、複数の論理素子中の少なくとも一部の論理素子の入力に、電磁波に基づいて交流波形を供給する断線故障診断用アンテナを形成されたことを特徴とするＣＭＯＳ回路を提供する。第３の形態におけるＣＭＯＳ回路は、第１の形態における回路試験装置によって効率よく故障を検出されることが可能である。
【００１７】
また、本発明の第４の形態は、複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される交流電界により荷電量を変化させ、複数の論理素子中の少なくとも一部の論理素子の入力に、交流波形を供給する断線故障診断用キャパシタを形成されたことを特徴とするＣＭＯＳ回路を提供する。第４の形態におけるＣＭＯＳ回路は、第２の形態における回路試験装置によって効率よく故障を検出されることが可能である。
【００１８】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１９】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、本発明の第１実施形態における、被試験回路２２を試験する回路試験装置１０のブロック図を示す。回路試験装置１０は、パターン供給部１２、電源電流測定部１４、判定部１６、電磁波供給部１８および可動部２０を備える。本発明において、被試験回路２２は、複数の論理素子を有するＣＭＯＳ回路などのディジタル回路であってもよく、またディジタル／アナログ混在回路であってもよい。混在回路である場合には、回路試験装置１０は、アナログ回路をオフにした後に、ディジタル回路の試験を行なうのが望ましい。
【００２１】
パターン供給部１２が、テストパターンを被試験回路２２に供給する。パターン供給部１２は、行われる試験項目に応じて、様々なテストパターンを生成できることが望ましい。例えば、パターン供給部１２は、複数の論理素子中の一部の論理素子が有する入力に対して、一つの入力に入力される入力信号が当該論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを、当該論理素子に供給してもよい。また、パターン供給部１２は、被試験回路２２にランダムなテストパターンを供給してもよい。また、パターン供給部１２は、被試験回路２２に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを被試験回路２２に供給してもよい。このようなテストパターンの利用法については後述する。
【００２２】
電磁波供給部１８は、被試験回路２２に電磁波を供給する。電磁波供給部１８は、所定の周波数を有する電磁波を出力する１つ以上のコイルを有するのが好ましい。電磁波供給部１８が複数のコイルを有する場合、複数のコイルから出力される電磁波の周波数は、互いに異なっていることが好ましい。また、これらのコイルは、互いに異なる位置または向きで配置されるのが好ましい。電磁波供給部１８は、電磁波の強度および周波数を自由に調整することができる。電磁波供給部１８は、被試験回路２２に含まれるトランジスタのゲート耐圧および容量などに基づいて、電磁波強度を定める必要がある。可動部２０は、電磁波供給部１８に含まれるコイルを三次元的に自由に動かし、被試験回路２２に対するコイルの位置及び／又は向きを調整できるのが望ましい。以上の構成により、電磁波供給部１８は、所望の強度および方向を有する電磁波を、被試験回路２２に供給することが可能である。
【００２３】
電源電流測定部１４は、電磁波供給部１８により電磁波が被試験回路２２に供給され、パターン供給部１２によりテストパターンが被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することができる。判定部１６は、比較部２４および検出部２６を有し、電源電流測定部１４において測定された電源電流に基づいて、被試験回路２２の故障の有無を判定することができる。まず、比較部２４が、電源電流の周波数と、電磁波の周波数とを比較する。検出部２６は、比較部２４における比較結果に基づいて、被試験回路２２の故障を検出する。電磁波供給部１８が、第１周波数を有する電磁波と、第２周波数を有する電磁波を出力している場合には、比較部２４が、電源電流の周波数を、第１周波数および第２周波数と比較する。被試験回路２２に対する２つのコイルからの電磁波の方向が互いに異なっているとき、検出部２６は、被試験回路２２の故障信号線の方向を特定することができ、故障箇所を検出できることもある。
【００２４】
磁界の向きに垂直な方向に存在する被試験回路２２の信号線は、電磁波を受けるアンテナとして機能し、信号線に交流電流を生じさせる。そのため、被試験回路２２内部のトランジスタのゲート入力信号線が断線している場合、断線部分からゲートまでの信号線がアンテナとして機能し、電磁波の周期に合わせて、ゲートをオン／オフする。そのため、トランジスタの動作が終了し、静止状態にある場合であっても、ゲートのオン／オフにより、電源電流に異常電流が現れる。比較部２４は、異常電流の周波数をスペクトル解析し、電磁波の周波数と比較することによって、異常電流が電磁波により生じたものか否かを判定する。
【００２５】
磁界の向きに平行な方向に存在する被試験回路２２の信号線は、供給される電磁波に対してアンテナ効果を生じさせない。そのため、試験中、可動部２０が、コイルの位置および向きを調整することが望ましい。電源電流測定部１４は、位置および向きを調整されたコイルから電磁波が被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することが望ましい。
【００２６】
図２は、第１周波数を有する電磁波を出力する第１コイル１８ａと、第２周波数を有する電磁波を出力する第２コイル１８ｂの位置関係の一例を示す。第１コイル１８ａおよび第２コイル１８ｂは、被試験回路２２に対してほぼ直交する向きに配置されている。前述したように、第１コイル１８ａおよび第２コイル１８ｂは、それぞれに設けられる可動部２０により、自由に動かされることが可能である。
【００２７】
前述したように、断線した信号線が磁界の向きに垂直な方向に延びていれば、電磁波を受けるアンテナとして機能することができる。しかし、断線した信号線が磁界の向きに平行に延びていると、信号線のアンテナ効果は生じない。そのため、図２に示されるように、２つのコイル１８ａおよび１８ｂを、被試験回路２２に対して互いに角度付けて配置することにより、断線信号線が、いずれかの電磁波に対してアンテナとして機能することが可能となる。
【００２８】
尚、図２においては、コイル１８ａおよび１８ｂの双方が、被試験回路２２の側部に配置されているが、これらは、被試験回路２２の上方、下方、または被試験回路２２の面に対して角度付けされて配置されてもよい。
【００２９】
図３は、ＮＡＮＤゲート３０のゲート信号入力線の状態を示す。図３（ａ）は、ゲート信号入力線が正常な状態を示す。図３（ｂ）は、ゲート信号入力線が断線した状態を示す。図３（ｃ）は、ゲート信号入力線に抵抗性オープン欠陥が生じている状態を示す。ゲート信号入力線の抵抗Ｒは、数１０ＭΩほどの高い抵抗値を有する。
【００３０】
図４は、図３（ｂ）に示された故障回路１の回路図である。図示されるように、ゲート入力ｂにつながるゲート信号入力線が、断線している。ゲート入力ａから所定の周期を有するクロックＶａが入力される。
【００３１】
図５は、被試験回路２２において測定される電源電流と、電磁波との関係を示すタイミングチャートである。Ｖａは、ゲート入力ａに供給される信号の電圧波形を示す。Ｉｄｄは、測定される電源電流波形を示す。Ｖｏｓｃは、コイルから発振される電磁波の波形を示す。
【００３２】
図５（ａ）は、正常回路において測定される電源電流と、電磁波との関係を示すタイミングチャートである。図示されるように、Ｖａの立上がりまたは立下がりにより、ＣＭＯＳ回路において貫通電流が流れるため、電源電流にスパイクが生じる。トランジスタの動作が終了した状態では、電源電流は、漏れ電流などの僅かな電流しか流れない。
【００３３】
図５（ｂ）は、ゲート信号入力線が断線した故障回路１において測定される電源電流と、電磁波との関係を示すタイミングチャートである。図５（ａ）に示されたスパイクに加えて、ＶａがＨ（ハイ）のときに、異常電流が生じる。この異常電流の周波数は、Ｖｏｓｃの周波数に等しい。
【００３４】
一方、ＶａがＬ（ロー）のときには、静止電源電流は安定する。ＮＡＮＤゲートの一方の入力に、Ｌが入力されると、ＮＡＮＤゲートの出力はＨに一意的に決定される。従って、図４を参照して、入力ａに入力されるＶａがＬであるとき、出力はＨに定められ、断線信号線に電磁波が供給されても、ＮＡＮＤゲートの出力は変化しない。そのため、電源電流Ｉｄｄに異常電流が生じなくなる。
【００３５】
このように、パターン供給部１２は、論理素子が有する入力に対して、一つの入力に入力される入力信号が当該論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを生成するのが好ましい。このように、各論理ゲートの出力を一意的に決定しない入力論理値を、「非制御入力信号値」と呼ぶ。非制御入力信号値は、例えば、ＡＮＤゲート、ＮＡＮＤゲートに対しては”１”であり、ＯＲゲート、ＮＯＲゲートに対しては”０”であり、また、ＸＯＲゲート、ＸＮＯＲゲートに対しては”０”または”１”のいずれであってもよい。
【００３６】
図６は、２入力ＮＡＮＤゲートにおいて生じる故障箇所の例を示す。故障ｄ１、ｄ２、ｄ３、ｄ４は、ゲート内部の断線故障を示す。この実施例において、ゲート内部の断線故障を検出する場合には、出力ｃをフローティング状態にし、出力ｃから電磁波の周期に同期した交流波形を出力させ、電源電流に異常電流が観測されるようにする。
【００３７】
故障ｄ１を検出する場合、入力ａにＬ、入力ｂにＨを供給すると、出力ｃに接続するトランジスタＴｒ２およびＴｒ３がオフになり、Ｔｒ１がオンになる。Ｔｒ１から出力ｃまでの経路の間に故障ｄ１が存在するため、出力ｃがフローティング状態になる。このとき、電磁波が供給されると、電源電流Ｉｄｄに異常電流が観測される。同様に、故障ｄ２を検出する場合、入力ａにＨ、入力ｂにＬを供給すると、出力ｃをフローティング状態にすることができる。故障ｄ３を検出する場合には、入力ａまたは入力ｂの少なくともいずれか一方にＬを供給すればよい。故障ｄ４を検出する場合には、入力ａおよびｂの双方にＨを供給すればよい。
【００３８】
一方、故障ｄ５、ｄ６、ｄ７は、ゲートの入力部における断線故障を示す。ゲートの入力部の断線故障を検出する場合には、断線した信号線をゲート入力とするトランジスタのオン／オフにより、電源電流に異常電流が生じるように、入力ａおよびｂに信号を供給する。
【００３９】
故障ｄ５を検出する場合、入力ａにＬ、入力ｂにＨを供給する。このとき、トランジスタＴｒ２およびＴｒ３がオフになり、トランジスタＴｒ１のオン／オフによって、ＮＡＮＤゲートの出力が定まる。故障ｄ５からＴｒ１のゲート入力までの信号線がアンテナとして機能し、電磁波を受信して、Ｔｒ１のゲートをオン／オフする。その結果、出力ｃからは、電磁波に同期した交流波形が出力され、電源電流に異常電流が生じる。異常電流が出力される。同様に、故障ｄ６を検出する場合、入力ａおよびｂにＨを供給すればよい。故障ｄ７については、図４および５に関連して説明したように、入力ａにＨを供給すればよい。
【００４０】
パターン供給部１２は、上述したようなテストパターンを生成できることが好ましい。本発明による回路試験装置１０は、このように形成されたテストパターンを利用することによって、ゲート内外の故障を効率的に検出することが可能となる。
【００４１】
一方、別のアプローチとして、パターン供給部１２が、ランダムなテストパターンを生成してもよい。このとき、回路試験装置１０は、複数の論理素子の中で、全ての入力に非制御信号入力値が入力された論理素子の良否を判定することができる。ランダムなテストパターンを繰り返し被試験回路２２に供給することによって、被試験回路２２の良否を確立論的に判定することが可能となる。また、パターン供給部１２は、被試験回路２２に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを生成することが望ましい。全てのトランジスタを動作させることによって、被試験回路２２の良否を判定することが可能となる。
【００４２】
図７は、図３に示された各回路の、実験により測定された電源電流波形を示す。図７（ａ）は、正常回路の電源電流波形を示す。図示されるように、トランジスタの静止状態において、電源電流が安定している。
【００４３】
図７（ｂ）は、故障回路１の電源電流波形を示す。ＶａがＨのとき、電源電流Ｉｄｄに、電磁波の周期に同期した異常電流が現れている。これは、電磁波により、ＮＡＮＤゲートの入力ｂの電圧が、しきい値電圧付近で変動し、ＮＡＮＤゲートの出力論理値が変化するためである。一方、ＶａがＬのとき、電源電流Ｉｄｄは、安定している。
【００４４】
図７（ｃ）は、故障回路２の電源電流波形を示す。故障回路１の電源電流波形と同様に、ＶａがＨのとき、電源電流Ｉｄｄに、電磁波の周期に同期した異常電流が現れている。ＶａがＬのとき、電源電流Ｉｄｄは、安定している。
【００４５】
図８は、図１から７に関連して説明した回路試験装置１０によって、効率的に試験されることが可能なＣＭＯＳ回路３２の一部の構成を示す。ＣＭＯＳ回路３２は、複数の論理素子３４ａ、３４ｂ、３４ｃを有する。また、ＣＭＯＳ回路３２は、断線故障の有無を試験するために外部から供給される電磁波を受信して、複数の論理素子中の少なくとも一部の論理素子の入力に、電磁波に基づいて交流波形を供給する断線故障診断用アンテナ３６ａ、３６ｂを有する。
【００４６】
前述したとおり、回路試験装置１０は、電磁波を受信してトランジスタに交流波形を供給するために、回路の断線箇所からゲート入力までの信号線のアンテナ効果を利用することができる。図８に示されたＣＭＯＳ回路３２は、更に断線故障診断用アンテナ３２ａ、３２ｂが形成されていることによって、高いアンテナ効果を得ることができるようになる。
【００４７】
図９は、本発明の第２実施形態における、被試験回路２２を試験する回路試験装置５０のブロック図を示す。回路試験装置５０は、パターン供給部１２、電源電流測定部１４、判定部１６、および交流電界供給部４０を備える。判定部１６は、比較部２４および検出部２６を有する。図１に示された符号と同一の符号を付された構成は、図１の対応する構成と同一または同様の機能および動作を実現することができる。
【００４８】
交流電界供給部４０が、被試験回路２２に交流電界を供給する。本明細書において、「交流電界」とは、交流電源によって発生される電界を意味する。交流電界供給部４０は、所定の周波数を有する交流電界を生成することができ、必要に応じて周波数を調整することができる。パターン供給部１２が、被試験回路２２にテストパターンを供給する。テストパターンの生成法については、第１の実施形態の特に図６に関連して既に説明した。電源電流測定部１４は、交流電界供給部４０により交流電界が被試験回路２２に供給され、パターン供給部１２によりテストパターンが被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することができる。
【００４９】
被試験回路２２に含まれるトランジスタは、ゲート入力に寄生容量を有している。交流電界供給部４０により供給される交流電界は、トランジスタのゲート入力の容量を荷電する。ゲート信号入力線が断線したトランジスタのゲート入力に存在する容量に交流電界が供給されると、荷電量に基づいて、ゲートがオン／オフする。その結果、トランジスタの静止状態において、電源電流に異常電流が生じる。断線故障を有する被試験回路２２の電源電流は、本発明の第１の実施形態で説明した図５（ｂ）に示されるように、交流電界の周期に同期して変動する。
【００５０】
電源電流測定部１４は、異常電流が生じた電源電流を測定する。比較部２４は、電源電流の周波数と、交流電界の周波数とを比較する。検出部２６は、電源電流と交流電界の周波数が一致していれば、異常電流が交流電界により生じたことを判定して、被試験回路の故障を検出する。
【００５１】
図１０は、交流電界供給部４０の構成の一例を示す。交流電界供給部４０は、交流電源４２および電極４６ａ、４６ｂを有する。交流電界は、電極４６ａと４６ｂの間で生成され、被試験回路２２に含まれるトランジスタのゲート入力の容量を荷電する。交流電源４２は、交流電界の周波数を変化させることができる。電源電流測定部１４は、交流電源４２により周波数を変化された交流電界が被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定する。
【００５２】
電源電流に異常電流が生じている場合に、異常電流と交流電界の周波数が一致していれば、異常電流が、交流電界により生じたことがほぼ確認される。しかし、周囲の環境に、交流電界と同一の周波数を有するノイズが存在する可能性もある。そのため、交流電界の周波数を変化させて試験したときに、変化させた周波数と、異常電流の周波数とが一致していれば、異常電流が、交流電界により生じたことを更に確認することが可能となる。
【００５３】
図１１は、複数のプローブを有する交流電界供給部５０を示す。交流電界供給部５０は、複数のプローブ５２ａおよび５２ｂから、論理素子の入力に交流電界を供給する。ＮＡＮＤゲートは、断線した信号入力線にあてられたプローブ５２ｂから供給される交流電界に基づいて、トランジスタの静止状態であっても、出力を変化させる。そのため、電源電流に異常電流が生じ、ＮＡＮＤゲートの信号入力線の断線故障が検出される。
【００５４】
図１２は、図９から１１に関連して説明した回路試験装置５０によって、効率的に試験されることが可能なＣＭＯＳ回路５４の一部の構成を示す。ＣＭＯＳ回路５０は、複数の論理素子３４ａ、３４ｂ、３４ｃを有する。論理素子３４ｂのゲート入力には、寄生容量５６ａ、５６ｂが存在し、論理素子３４ｃのゲート入力には、寄生容量５６ｃ、５６ｄが存在する。また、ＣＭＯＳ回路５０は、断線故障の有無を試験するために外部から供給される交流電界により荷電量を変化させ、複数の論理素子中の少なくとも一部の論理素子の入力に、交流波形を供給する断線故障診断用キャパシタ４８ａ、４８ｂを有する。
【００５５】
前述したとおり、回路試験装置５０は、トランジスタのゲート入力に本来存在する寄生容量に交流電界を供給することにより、断線故障をもつ信号線のゲート入力の電圧をしきい値付近で変動させ、電源電流の変化を測定することを特徴としている。ＣＭＯＳ回路５４は、ゲート入力部に断線故障診断用キャパシタ４８ａ、４８ｂを設けることによって、論理素子３４ｂおよび３４ｃに供給する交流波形の振幅を大きくすることが可能となる。
【００５６】
上記説明から明らかなように、本発明によれば、電磁波または交流電界を用いて電源電流を測定することにより、効率的に回路を試験する回路試験装置を提供することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができることが当業者に明らかである。例えば、実施形態はＣＭＯＳ回路について説明してきたが、プリント回路基板などについても、本発明を適用することが可能である。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれることが、特許請求の範囲の記載から明らかである。
【００５７】
【発明の効果】
本発明は、効率的に回路を試験することができる回路試験装置を提供することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施形態における、被試験回路２２を試験する回路試験装置１０のブロック図を示す。
【図２】第１周波数を有する電磁波を出力する第１コイル１８ａと、第２周波数を有する電磁波を出力する第２コイル１８ｂの位置関係の一例を示す。
【図３】ＮＡＮＤゲート３０のゲート信号入力線の状態を示す。
【図４】図３（ｂ）に示された故障回路１の回路図である。
【図５】被試験回路２２において測定される電源電流と、電磁波との関係を示すタイミングチャートである。
【図６】２入力ＮＡＮＤゲートにおいて生じる故障箇所の例を示す。
【図７】図３に示された各回路の実験により測定された電源電流波形を示す。
【図８】図１から７に関連して説明した回路試験装置１０によって、効率的に試験されることが可能なＣＭＯＳ回路３２の一部の構成を示す。
【図９】本発明の第２実施形態における、被試験回路２２を試験する回路試験装置５０のブロック図を示す。
【図１０】交流電界供給部４０の構成の一例を示す。
【図１１】複数のプローブを有する交流電界供給部５０を示す。
【図１２】図９から１１に関連して説明した回路試験装置５０によって、効率的に試験されることが可能なＣＭＯＳ回路５４の一部の構成を示す。
【符号の説明】
１０・・・回路試験装置、１２・・・パターン供給部、１４・・・電源電流測定部、１６・・・判定部、１８・・・電磁波供給部、１８ａ、１８ｂ・・・コイル、２０・・・可動部、２２・・・被試験回路、２４・・・比較部、２６・・・検出部、３０・・・ＮＡＮＤゲート、３２・・・ＣＭＯＳ回路、３４ａ、３４ｂ、３４ｃ・・・論理素子、３６ａ、３６ｂ・・・断線故障診断用アンテナ、４０・・・交流電界供給部、４２・・・交流電源、４６ａ、４６ｂ・・・電極、４８ａ、４８ｂ・・・断線故障診断用キャパシタ、５０・・・回路試験装置、５２ａ、５２ｂ・・・プローブ、５４・・・ＣＭＯＳ回路
【発明の属する技術分野】
本発明は、回路を試験する回路試験装置に関し、特に、回路の電源電流に基づいて故障の有無を判定する回路試験装置に関する。
【０００２】
【従来の技術】
現在、非常に多くの半導体デバイスが製造されている。製造された半導体デバイスは、市場に出荷される前に、半導体試験装置によって故障の有無を診断される必要がある。半導体試験装置は、半導体デバイスに対してファンクションテストと呼ばれる試験を行ない、その良否を判定する。ファンクションテストにおいて、テストパターンが半導体デバイスに供給され、半導体デバイスから出力される出力結果に基づいて、その良否が判定される。
【０００３】
近年、半導体デバイスを高集積化する研究が盛んに進められている。半導体デバイスの高集積化に伴って、ファンクションテストにおけるテストパターンが複雑化し、生成が困難となってきた。また、全ての素子を全ての故障可能性についてファンクションテストによって完璧に試験しようとすると、テストパターンの量が膨大であるため、試験時間がかかりすぎ、そのようなファンクションテストが実質的に不可能となっている。
【０００４】
【発明が解決しようとする課題】
ファンクションテストとは別に、試験を効率的に行なうべく開発された試験法として、半導体デバイスの静止電源電流を測定する静止電源電流試験と呼ばれる方法がある。この方法は、正常なトランジスタが静止状態で殆ど電流を流さないことを利用し、静止状態における異常電流を検出することによって、半導体デバイスの良否を判定することを特徴とする。従来の静止電源電流試験は、入力するパターンによって異常電流の検出が困難となる場合があり、また、異常電流とノイズを区別するのが困難であるという問題があった。
【０００５】
そこで本発明は、上記課題を解決することのできる回路試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態は、回路を試験する回路試験装置であって、回路に電磁波を供給する電磁波供給部と、電磁波供給部により電磁波が回路に供給されている状態において、回路の電源電流を測定する電源電流測定部と、電源電流に基づいて、回路の故障の有無を判定する判定部とを備えたことを特徴とする回路試験装置を提供する。本発明の第１の形態は、回路に電磁波を供給することによって、断線故障を有する回路の電源電流に異常電流を生じさせ、回路の故障を検出することを一つの特徴とする。
【０００７】
回路試験装置は、回路にテストパターンを供給するパターン供給部を更に備え、電源電流測定部は、パターン供給部によりテストパターンが回路に供給されている状態において、回路の電源電流を測定することができる。
【０００８】
電磁波供給部は、所定の周波数を有する電磁波を出力するコイルを有してもよい。また、電磁波供給部は、第１周波数を有する電磁波を出力する第１コイルと、第２周波数を有する電磁波を出力し、第１コイルと異なる位置に配置される第２コイルを有してもよい。また、電磁波供給部は、回路に対するコイルの位置または向きを調整することができるコイル可動部を有し、電源電流測定部は、コイル可動部により位置または向きが調整されたコイルから電磁波が回路に供給されている状態において、回路の電源電流を測定することができる。
【０００９】
判定部は、電源電流の周波数と、電磁波の周波数とを比較する比較部と、比較結果に基づいて、回路の故障を検出する検出部とを有してもよい。また、判定部は、電源電流の周波数を、第１周波数および第２周波数と比較する比較部と、比較結果に基づいて、回路の故障箇所を検出する検出部とを有してもよい。
【００１０】
本発明の第２の形態は、回路を試験する回路試験装置であって、回路に交流電界を供給する交流電界供給部と、交流電界供給部により交流電界が回路に供給されている状態において、回路の電源電流を測定する電源電流測定部と、電源電流に基づいて、回路の故障の有無を判定する判定部と
を備えたことを特徴とする回路試験装置を提供する。本発明の第２の形態は、回路に交流電界を供給することによって、断線故障を有する回路の電源電流に異常電流を生じさせ、回路の故障を検出することを一つの特徴とする。
【００１１】
回路試験装置は、回路にテストパターンを供給するパターン供給部を更に備え、電源電流測定部は、パターン供給部によりテストパターンが回路に供給されている状態において、回路の電源電流を測定することができる。
【００１２】
交流電界供給部は、所定の周波数を有する交流電界を回路に供給してもよい。交流電界供給部は、交流電界の周波数を変化させることができる交流電源を有し、電源電流測定部は、交流電源により周波数を変化された交流電界が回路に供給されている状態において、回路の電源電流を測定することができる。回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、交流電界供給部は、複数の論理素子中の一部の論理素子の入力に交流電界を供給する複数のプローブを有してもよい。
【００１３】
判定部は、電源電流の周波数と、交流電界の周波数とを比較する比較部と、比較結果に基づいて、回路の故障を検出する検出部とを有してもよい。
【００１４】
第１および第２の形態における回路試験装置において、回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、パターン供給部は、複数の論理素子中の一部の論理素子が有する入力に対して、一つの入力に入力される入力信号が論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを、論理素子に供給することができる。
【００１５】
パターン供給部は、回路にランダムなテストパターンを供給してもよい。また、パターン供給部は、回路に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを回路に供給してもよい。
【００１６】
また、本発明の第３の形態は、複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される電磁波を受信して、複数の論理素子中の少なくとも一部の論理素子の入力に、電磁波に基づいて交流波形を供給する断線故障診断用アンテナを形成されたことを特徴とするＣＭＯＳ回路を提供する。第３の形態におけるＣＭＯＳ回路は、第１の形態における回路試験装置によって効率よく故障を検出されることが可能である。
【００１７】
また、本発明の第４の形態は、複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される交流電界により荷電量を変化させ、複数の論理素子中の少なくとも一部の論理素子の入力に、交流波形を供給する断線故障診断用キャパシタを形成されたことを特徴とするＣＭＯＳ回路を提供する。第４の形態におけるＣＭＯＳ回路は、第２の形態における回路試験装置によって効率よく故障を検出されることが可能である。
【００１８】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１９】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、本発明の第１実施形態における、被試験回路２２を試験する回路試験装置１０のブロック図を示す。回路試験装置１０は、パターン供給部１２、電源電流測定部１４、判定部１６、電磁波供給部１８および可動部２０を備える。本発明において、被試験回路２２は、複数の論理素子を有するＣＭＯＳ回路などのディジタル回路であってもよく、またディジタル／アナログ混在回路であってもよい。混在回路である場合には、回路試験装置１０は、アナログ回路をオフにした後に、ディジタル回路の試験を行なうのが望ましい。
【００２１】
パターン供給部１２が、テストパターンを被試験回路２２に供給する。パターン供給部１２は、行われる試験項目に応じて、様々なテストパターンを生成できることが望ましい。例えば、パターン供給部１２は、複数の論理素子中の一部の論理素子が有する入力に対して、一つの入力に入力される入力信号が当該論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを、当該論理素子に供給してもよい。また、パターン供給部１２は、被試験回路２２にランダムなテストパターンを供給してもよい。また、パターン供給部１２は、被試験回路２２に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを被試験回路２２に供給してもよい。このようなテストパターンの利用法については後述する。
【００２２】
電磁波供給部１８は、被試験回路２２に電磁波を供給する。電磁波供給部１８は、所定の周波数を有する電磁波を出力する１つ以上のコイルを有するのが好ましい。電磁波供給部１８が複数のコイルを有する場合、複数のコイルから出力される電磁波の周波数は、互いに異なっていることが好ましい。また、これらのコイルは、互いに異なる位置または向きで配置されるのが好ましい。電磁波供給部１８は、電磁波の強度および周波数を自由に調整することができる。電磁波供給部１８は、被試験回路２２に含まれるトランジスタのゲート耐圧および容量などに基づいて、電磁波強度を定める必要がある。可動部２０は、電磁波供給部１８に含まれるコイルを三次元的に自由に動かし、被試験回路２２に対するコイルの位置及び／又は向きを調整できるのが望ましい。以上の構成により、電磁波供給部１８は、所望の強度および方向を有する電磁波を、被試験回路２２に供給することが可能である。
【００２３】
電源電流測定部１４は、電磁波供給部１８により電磁波が被試験回路２２に供給され、パターン供給部１２によりテストパターンが被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することができる。判定部１６は、比較部２４および検出部２６を有し、電源電流測定部１４において測定された電源電流に基づいて、被試験回路２２の故障の有無を判定することができる。まず、比較部２４が、電源電流の周波数と、電磁波の周波数とを比較する。検出部２６は、比較部２４における比較結果に基づいて、被試験回路２２の故障を検出する。電磁波供給部１８が、第１周波数を有する電磁波と、第２周波数を有する電磁波を出力している場合には、比較部２４が、電源電流の周波数を、第１周波数および第２周波数と比較する。被試験回路２２に対する２つのコイルからの電磁波の方向が互いに異なっているとき、検出部２６は、被試験回路２２の故障信号線の方向を特定することができ、故障箇所を検出できることもある。
【００２４】
磁界の向きに垂直な方向に存在する被試験回路２２の信号線は、電磁波を受けるアンテナとして機能し、信号線に交流電流を生じさせる。そのため、被試験回路２２内部のトランジスタのゲート入力信号線が断線している場合、断線部分からゲートまでの信号線がアンテナとして機能し、電磁波の周期に合わせて、ゲートをオン／オフする。そのため、トランジスタの動作が終了し、静止状態にある場合であっても、ゲートのオン／オフにより、電源電流に異常電流が現れる。比較部２４は、異常電流の周波数をスペクトル解析し、電磁波の周波数と比較することによって、異常電流が電磁波により生じたものか否かを判定する。
【００２５】
磁界の向きに平行な方向に存在する被試験回路２２の信号線は、供給される電磁波に対してアンテナ効果を生じさせない。そのため、試験中、可動部２０が、コイルの位置および向きを調整することが望ましい。電源電流測定部１４は、位置および向きを調整されたコイルから電磁波が被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することが望ましい。
【００２６】
図２は、第１周波数を有する電磁波を出力する第１コイル１８ａと、第２周波数を有する電磁波を出力する第２コイル１８ｂの位置関係の一例を示す。第１コイル１８ａおよび第２コイル１８ｂは、被試験回路２２に対してほぼ直交する向きに配置されている。前述したように、第１コイル１８ａおよび第２コイル１８ｂは、それぞれに設けられる可動部２０により、自由に動かされることが可能である。
【００２７】
前述したように、断線した信号線が磁界の向きに垂直な方向に延びていれば、電磁波を受けるアンテナとして機能することができる。しかし、断線した信号線が磁界の向きに平行に延びていると、信号線のアンテナ効果は生じない。そのため、図２に示されるように、２つのコイル１８ａおよび１８ｂを、被試験回路２２に対して互いに角度付けて配置することにより、断線信号線が、いずれかの電磁波に対してアンテナとして機能することが可能となる。
【００２８】
尚、図２においては、コイル１８ａおよび１８ｂの双方が、被試験回路２２の側部に配置されているが、これらは、被試験回路２２の上方、下方、または被試験回路２２の面に対して角度付けされて配置されてもよい。
【００２９】
図３は、ＮＡＮＤゲート３０のゲート信号入力線の状態を示す。図３（ａ）は、ゲート信号入力線が正常な状態を示す。図３（ｂ）は、ゲート信号入力線が断線した状態を示す。図３（ｃ）は、ゲート信号入力線に抵抗性オープン欠陥が生じている状態を示す。ゲート信号入力線の抵抗Ｒは、数１０ＭΩほどの高い抵抗値を有する。
【００３０】
図４は、図３（ｂ）に示された故障回路１の回路図である。図示されるように、ゲート入力ｂにつながるゲート信号入力線が、断線している。ゲート入力ａから所定の周期を有するクロックＶａが入力される。
【００３１】
図５は、被試験回路２２において測定される電源電流と、電磁波との関係を示すタイミングチャートである。Ｖａは、ゲート入力ａに供給される信号の電圧波形を示す。Ｉｄｄは、測定される電源電流波形を示す。Ｖｏｓｃは、コイルから発振される電磁波の波形を示す。
【００３２】
図５（ａ）は、正常回路において測定される電源電流と、電磁波との関係を示すタイミングチャートである。図示されるように、Ｖａの立上がりまたは立下がりにより、ＣＭＯＳ回路において貫通電流が流れるため、電源電流にスパイクが生じる。トランジスタの動作が終了した状態では、電源電流は、漏れ電流などの僅かな電流しか流れない。
【００３３】
図５（ｂ）は、ゲート信号入力線が断線した故障回路１において測定される電源電流と、電磁波との関係を示すタイミングチャートである。図５（ａ）に示されたスパイクに加えて、ＶａがＨ（ハイ）のときに、異常電流が生じる。この異常電流の周波数は、Ｖｏｓｃの周波数に等しい。
【００３４】
一方、ＶａがＬ（ロー）のときには、静止電源電流は安定する。ＮＡＮＤゲートの一方の入力に、Ｌが入力されると、ＮＡＮＤゲートの出力はＨに一意的に決定される。従って、図４を参照して、入力ａに入力されるＶａがＬであるとき、出力はＨに定められ、断線信号線に電磁波が供給されても、ＮＡＮＤゲートの出力は変化しない。そのため、電源電流Ｉｄｄに異常電流が生じなくなる。
【００３５】
このように、パターン供給部１２は、論理素子が有する入力に対して、一つの入力に入力される入力信号が当該論理素子の出力を決定しないように、それぞれの入力に対して定められた入力信号の組み合わせであるテストパターンを生成するのが好ましい。このように、各論理ゲートの出力を一意的に決定しない入力論理値を、「非制御入力信号値」と呼ぶ。非制御入力信号値は、例えば、ＡＮＤゲート、ＮＡＮＤゲートに対しては”１”であり、ＯＲゲート、ＮＯＲゲートに対しては”０”であり、また、ＸＯＲゲート、ＸＮＯＲゲートに対しては”０”または”１”のいずれであってもよい。
【００３６】
図６は、２入力ＮＡＮＤゲートにおいて生じる故障箇所の例を示す。故障ｄ１、ｄ２、ｄ３、ｄ４は、ゲート内部の断線故障を示す。この実施例において、ゲート内部の断線故障を検出する場合には、出力ｃをフローティング状態にし、出力ｃから電磁波の周期に同期した交流波形を出力させ、電源電流に異常電流が観測されるようにする。
【００３７】
故障ｄ１を検出する場合、入力ａにＬ、入力ｂにＨを供給すると、出力ｃに接続するトランジスタＴｒ２およびＴｒ３がオフになり、Ｔｒ１がオンになる。Ｔｒ１から出力ｃまでの経路の間に故障ｄ１が存在するため、出力ｃがフローティング状態になる。このとき、電磁波が供給されると、電源電流Ｉｄｄに異常電流が観測される。同様に、故障ｄ２を検出する場合、入力ａにＨ、入力ｂにＬを供給すると、出力ｃをフローティング状態にすることができる。故障ｄ３を検出する場合には、入力ａまたは入力ｂの少なくともいずれか一方にＬを供給すればよい。故障ｄ４を検出する場合には、入力ａおよびｂの双方にＨを供給すればよい。
【００３８】
一方、故障ｄ５、ｄ６、ｄ７は、ゲートの入力部における断線故障を示す。ゲートの入力部の断線故障を検出する場合には、断線した信号線をゲート入力とするトランジスタのオン／オフにより、電源電流に異常電流が生じるように、入力ａおよびｂに信号を供給する。
【００３９】
故障ｄ５を検出する場合、入力ａにＬ、入力ｂにＨを供給する。このとき、トランジスタＴｒ２およびＴｒ３がオフになり、トランジスタＴｒ１のオン／オフによって、ＮＡＮＤゲートの出力が定まる。故障ｄ５からＴｒ１のゲート入力までの信号線がアンテナとして機能し、電磁波を受信して、Ｔｒ１のゲートをオン／オフする。その結果、出力ｃからは、電磁波に同期した交流波形が出力され、電源電流に異常電流が生じる。異常電流が出力される。同様に、故障ｄ６を検出する場合、入力ａおよびｂにＨを供給すればよい。故障ｄ７については、図４および５に関連して説明したように、入力ａにＨを供給すればよい。
【００４０】
パターン供給部１２は、上述したようなテストパターンを生成できることが好ましい。本発明による回路試験装置１０は、このように形成されたテストパターンを利用することによって、ゲート内外の故障を効率的に検出することが可能となる。
【００４１】
一方、別のアプローチとして、パターン供給部１２が、ランダムなテストパターンを生成してもよい。このとき、回路試験装置１０は、複数の論理素子の中で、全ての入力に非制御信号入力値が入力された論理素子の良否を判定することができる。ランダムなテストパターンを繰り返し被試験回路２２に供給することによって、被試験回路２２の良否を確立論的に判定することが可能となる。また、パターン供給部１２は、被試験回路２２に含まれる全てのトランジスタを少なくとも一度動作させるように、テストパターンを生成することが望ましい。全てのトランジスタを動作させることによって、被試験回路２２の良否を判定することが可能となる。
【００４２】
図７は、図３に示された各回路の、実験により測定された電源電流波形を示す。図７（ａ）は、正常回路の電源電流波形を示す。図示されるように、トランジスタの静止状態において、電源電流が安定している。
【００４３】
図７（ｂ）は、故障回路１の電源電流波形を示す。ＶａがＨのとき、電源電流Ｉｄｄに、電磁波の周期に同期した異常電流が現れている。これは、電磁波により、ＮＡＮＤゲートの入力ｂの電圧が、しきい値電圧付近で変動し、ＮＡＮＤゲートの出力論理値が変化するためである。一方、ＶａがＬのとき、電源電流Ｉｄｄは、安定している。
【００４４】
図７（ｃ）は、故障回路２の電源電流波形を示す。故障回路１の電源電流波形と同様に、ＶａがＨのとき、電源電流Ｉｄｄに、電磁波の周期に同期した異常電流が現れている。ＶａがＬのとき、電源電流Ｉｄｄは、安定している。
【００４５】
図８は、図１から７に関連して説明した回路試験装置１０によって、効率的に試験されることが可能なＣＭＯＳ回路３２の一部の構成を示す。ＣＭＯＳ回路３２は、複数の論理素子３４ａ、３４ｂ、３４ｃを有する。また、ＣＭＯＳ回路３２は、断線故障の有無を試験するために外部から供給される電磁波を受信して、複数の論理素子中の少なくとも一部の論理素子の入力に、電磁波に基づいて交流波形を供給する断線故障診断用アンテナ３６ａ、３６ｂを有する。
【００４６】
前述したとおり、回路試験装置１０は、電磁波を受信してトランジスタに交流波形を供給するために、回路の断線箇所からゲート入力までの信号線のアンテナ効果を利用することができる。図８に示されたＣＭＯＳ回路３２は、更に断線故障診断用アンテナ３２ａ、３２ｂが形成されていることによって、高いアンテナ効果を得ることができるようになる。
【００４７】
図９は、本発明の第２実施形態における、被試験回路２２を試験する回路試験装置５０のブロック図を示す。回路試験装置５０は、パターン供給部１２、電源電流測定部１４、判定部１６、および交流電界供給部４０を備える。判定部１６は、比較部２４および検出部２６を有する。図１に示された符号と同一の符号を付された構成は、図１の対応する構成と同一または同様の機能および動作を実現することができる。
【００４８】
交流電界供給部４０が、被試験回路２２に交流電界を供給する。本明細書において、「交流電界」とは、交流電源によって発生される電界を意味する。交流電界供給部４０は、所定の周波数を有する交流電界を生成することができ、必要に応じて周波数を調整することができる。パターン供給部１２が、被試験回路２２にテストパターンを供給する。テストパターンの生成法については、第１の実施形態の特に図６に関連して既に説明した。電源電流測定部１４は、交流電界供給部４０により交流電界が被試験回路２２に供給され、パターン供給部１２によりテストパターンが被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定することができる。
【００４９】
被試験回路２２に含まれるトランジスタは、ゲート入力に寄生容量を有している。交流電界供給部４０により供給される交流電界は、トランジスタのゲート入力の容量を荷電する。ゲート信号入力線が断線したトランジスタのゲート入力に存在する容量に交流電界が供給されると、荷電量に基づいて、ゲートがオン／オフする。その結果、トランジスタの静止状態において、電源電流に異常電流が生じる。断線故障を有する被試験回路２２の電源電流は、本発明の第１の実施形態で説明した図５（ｂ）に示されるように、交流電界の周期に同期して変動する。
【００５０】
電源電流測定部１４は、異常電流が生じた電源電流を測定する。比較部２４は、電源電流の周波数と、交流電界の周波数とを比較する。検出部２６は、電源電流と交流電界の周波数が一致していれば、異常電流が交流電界により生じたことを判定して、被試験回路の故障を検出する。
【００５１】
図１０は、交流電界供給部４０の構成の一例を示す。交流電界供給部４０は、交流電源４２および電極４６ａ、４６ｂを有する。交流電界は、電極４６ａと４６ｂの間で生成され、被試験回路２２に含まれるトランジスタのゲート入力の容量を荷電する。交流電源４２は、交流電界の周波数を変化させることができる。電源電流測定部１４は、交流電源４２により周波数を変化された交流電界が被試験回路２２に供給されている状態において、被試験回路２２の電源電流を測定する。
【００５２】
電源電流に異常電流が生じている場合に、異常電流と交流電界の周波数が一致していれば、異常電流が、交流電界により生じたことがほぼ確認される。しかし、周囲の環境に、交流電界と同一の周波数を有するノイズが存在する可能性もある。そのため、交流電界の周波数を変化させて試験したときに、変化させた周波数と、異常電流の周波数とが一致していれば、異常電流が、交流電界により生じたことを更に確認することが可能となる。
【００５３】
図１１は、複数のプローブを有する交流電界供給部５０を示す。交流電界供給部５０は、複数のプローブ５２ａおよび５２ｂから、論理素子の入力に交流電界を供給する。ＮＡＮＤゲートは、断線した信号入力線にあてられたプローブ５２ｂから供給される交流電界に基づいて、トランジスタの静止状態であっても、出力を変化させる。そのため、電源電流に異常電流が生じ、ＮＡＮＤゲートの信号入力線の断線故障が検出される。
【００５４】
図１２は、図９から１１に関連して説明した回路試験装置５０によって、効率的に試験されることが可能なＣＭＯＳ回路５４の一部の構成を示す。ＣＭＯＳ回路５０は、複数の論理素子３４ａ、３４ｂ、３４ｃを有する。論理素子３４ｂのゲート入力には、寄生容量５６ａ、５６ｂが存在し、論理素子３４ｃのゲート入力には、寄生容量５６ｃ、５６ｄが存在する。また、ＣＭＯＳ回路５０は、断線故障の有無を試験するために外部から供給される交流電界により荷電量を変化させ、複数の論理素子中の少なくとも一部の論理素子の入力に、交流波形を供給する断線故障診断用キャパシタ４８ａ、４８ｂを有する。
【００５５】
前述したとおり、回路試験装置５０は、トランジスタのゲート入力に本来存在する寄生容量に交流電界を供給することにより、断線故障をもつ信号線のゲート入力の電圧をしきい値付近で変動させ、電源電流の変化を測定することを特徴としている。ＣＭＯＳ回路５４は、ゲート入力部に断線故障診断用キャパシタ４８ａ、４８ｂを設けることによって、論理素子３４ｂおよび３４ｃに供給する交流波形の振幅を大きくすることが可能となる。
【００５６】
上記説明から明らかなように、本発明によれば、電磁波または交流電界を用いて電源電流を測定することにより、効率的に回路を試験する回路試験装置を提供することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができることが当業者に明らかである。例えば、実施形態はＣＭＯＳ回路について説明してきたが、プリント回路基板などについても、本発明を適用することが可能である。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれることが、特許請求の範囲の記載から明らかである。
【００５７】
【発明の効果】
本発明は、効率的に回路を試験することができる回路試験装置を提供することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施形態における、被試験回路２２を試験する回路試験装置１０のブロック図を示す。
【図２】第１周波数を有する電磁波を出力する第１コイル１８ａと、第２周波数を有する電磁波を出力する第２コイル１８ｂの位置関係の一例を示す。
【図３】ＮＡＮＤゲート３０のゲート信号入力線の状態を示す。
【図４】図３（ｂ）に示された故障回路１の回路図である。
【図５】被試験回路２２において測定される電源電流と、電磁波との関係を示すタイミングチャートである。
【図６】２入力ＮＡＮＤゲートにおいて生じる故障箇所の例を示す。
【図７】図３に示された各回路の実験により測定された電源電流波形を示す。
【図８】図１から７に関連して説明した回路試験装置１０によって、効率的に試験されることが可能なＣＭＯＳ回路３２の一部の構成を示す。
【図９】本発明の第２実施形態における、被試験回路２２を試験する回路試験装置５０のブロック図を示す。
【図１０】交流電界供給部４０の構成の一例を示す。
【図１１】複数のプローブを有する交流電界供給部５０を示す。
【図１２】図９から１１に関連して説明した回路試験装置５０によって、効率的に試験されることが可能なＣＭＯＳ回路５４の一部の構成を示す。
【符号の説明】
１０・・・回路試験装置、１２・・・パターン供給部、１４・・・電源電流測定部、１６・・・判定部、１８・・・電磁波供給部、１８ａ、１８ｂ・・・コイル、２０・・・可動部、２２・・・被試験回路、２４・・・比較部、２６・・・検出部、３０・・・ＮＡＮＤゲート、３２・・・ＣＭＯＳ回路、３４ａ、３４ｂ、３４ｃ・・・論理素子、３６ａ、３６ｂ・・・断線故障診断用アンテナ、４０・・・交流電界供給部、４２・・・交流電源、４６ａ、４６ｂ・・・電極、４８ａ、４８ｂ・・・断線故障診断用キャパシタ、５０・・・回路試験装置、５２ａ、５２ｂ・・・プローブ、５４・・・ＣＭＯＳ回路
Claims (20)
- 論理素子を含む回路を試験する回路試験装置であって、
前記回路に電磁波を供給する電磁波供給部と、
前記電磁波供給部により電磁波が前記回路に供給されている状態において、前記論理素子を介して流れる前記回路の電源電流を測定する電源電流測定部と、
前記電源電流に基づいて、前記回路の故障の有無を判定する判定部と
を備えたことを特徴とする回路試験装置。 - 前記回路にテストパターンを供給するパターン供給部を更に備え、
前記電源電流測定部は、前記パターン供給部により前記テストパターンが前記回路に供給されている状態において、前記回路の電源電流を測定することを特徴とする請求項１に記載の回路試験装置。 - 前記電磁波供給部は、所定の周波数を有する電磁波を出力するコイルを有することを特徴とする請求項２に記載の回路試験装置。
- 前記電磁波供給部は、第１周波数を有する電磁波を出力する第１コイルと、第２周波数を有する電磁波を出力し、前記第１コイルと異なる位置に配置される第２コイルを有することを特徴とする請求項３に記載の回路試験装置。
- 前記電磁波供給部は、前記回路に対する前記コイルの位置または向きを調整することができるコイル可動部を有し、
前記電源電流測定部は、前記コイル可動部により位置または向きが調整された前記コイルから電磁波が前記回路に供給されている状態において、前記回路の電源電流を測定することを特徴とする請求項３または４に記載の回路試験装置。 - 前記判定部は、
前記電源電流の周波数と、前記電磁波の周波数とを比較する比較部と、
比較結果に基づいて、前記回路の故障を検出する検出部と
を有することを特徴とする請求項１から５のいずれかに記載の回路試験装置。 - 前記判定部は、
前記電源電流の周波数を、前記第１周波数および前記第２周波数と比較する比較部と、
比較結果に基づいて、前記回路の故障箇所を検出する検出部と
を有することを特徴とする請求項４に記載の回路試験装置。 - 論理素子を含む回路を試験する回路試験装置であって、
前記回路に交流電界を供給する交流電界供給部と、
前記交流電界供給部により交流電界が前記回路に供給されている状態において、前記論理素子を介して流れる前記回路の電源電流を測定する電源電流測定部と、
前記電源電流に基づいて、前記回路の故障の有無を判定する判定部と
を備えたことを特徴とする回路試験装置。 - 前記回路にテストパターンを供給するパターン供給部を更に備え、
前記電源電流測定部は、前記パターン供給部により前記テストパターンが前記回路に供給されている状態において、前記回路の電源電流を測定することを特徴とする請求項８に記載の回路試験装置。 - 前記交流電界供給部は、所定の周波数を有する交流電界を前記回路に供給することを特徴とする請求項８または９に記載の回路試験装置。
- 前記交流電界供給部は、交流電界の周波数を変化させることができる交流電源を有し、
前記電源電流測定部は、前記交流電源により周波数を変化された交流電界が前記回路に供給されている状態において、前記回路の電源電流を測定することを特徴とする請求項１０に記載の回路試験装置。 - 前記回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、
前記交流電界供給部は、前記複数の論理素子中の一部の論理素子の入力に交流電界を供給する複数のプローブを有することを特徴とする請求項８から１１のいずれかに記載の回路試験装置。 - 前記判定部は、
前記電源電流の周波数と、前記交流電界の周波数とを比較する比較部と、
比較結果に基づいて、前記回路の故障を検出する検出部と
を有することを特徴とする請求項８から１２のいずれかに記載の回路試験装置。 - 前記回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、
前記パターン供給部は、前記複数の論理素子中の一部の論理素子が有する入力に対して、一つの入力に入力される入力信号が前記論理素子の出力を決定しないように、それぞれの入力に対して定められた前記入力信号の組み合わせである前記テストパターンを、前記論理素子に供給することを特徴とする請求項１から１３に記載の回路試験装置。 - 前記パターン供給部は、前記回路にランダムな前記テストパターンを供給することを特徴とする請求項１から１３に記載の回路試験装置。
- 前記回路が複数の論理素子を有するＣＭＯＳ回路を含むとき、
前記パターン供給部は、前記回路に含まれる全てのトランジスタを少なくとも一度動作させるように、前記テストパターンを前記回路に供給することを特徴とする請求項１から１３に記載の回路試験装置。 - 複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される電磁波を受信して、前記複数の論理素子中の少なくとも一部の論理素子の入力に、電磁波に基づいて交流波形を供給する断線故障診断用アンテナを形成されたことを特徴とするＣＭＯＳ回路。
- 複数の論理素子を有するＣＭＯＳ回路であって、断線故障の有無を試験するために外部から供給される交流電界により荷電量を変化させ、前記複数の論理素子中の少なくとも一部の論理素子の入力に、交流波形を供給する断線故障診断用キャパシタを形成されたことを特徴とするＣＭＯＳ回路。
- 論理素子を含む回路を試験する回路試験方法であって、
前記回路に電磁波を供給する電磁波供給段階と、
前記電磁波供給段階において電磁波が前記回路に供給されている状態において、前記論理素子を介して流れる前記回路の電源電流を測定する電源電流測定段階と、
前記電源電流に基づいて、前記回路の故障の有無を判定する判定段階と
を備えたことを特徴とする回路試験方法。 - 論理素子を含む回路を試験する回路試験方法であって、
前記回路に交流電界を供給する交流電界供給段階と、
前記交流電界供給段階において交流電界が前記回路に供給されている状態において、前記論理素子を介して流れる前記回路の電源電流を測定する電源電流測定段階と、
前記電源電流に基づいて、前記回路の故障の有無を判定する判定段階と
を備えたことを特徴とする回路試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35459499A JP3657834B2 (ja) | 1999-12-14 | 1999-12-14 | 回路試験装置、及び回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35459499A JP3657834B2 (ja) | 1999-12-14 | 1999-12-14 | 回路試験装置、及び回路試験方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004294222A Division JP2005024571A (ja) | 2004-10-06 | 2004-10-06 | 回路試験装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001166012A JP2001166012A (ja) | 2001-06-22 |
| JP3657834B2 true JP3657834B2 (ja) | 2005-06-08 |
| JP2001166012A5 JP2001166012A5 (ja) | 2005-06-23 |
Family
ID=18438618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35459499A Expired - Fee Related JP3657834B2 (ja) | 1999-12-14 | 1999-12-14 | 回路試験装置、及び回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657834B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004150840A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi Ltd | 半導体集積回路の不良解析装置、システムおよび検出方法 |
| JP5780498B2 (ja) * | 2011-01-25 | 2015-09-16 | 独立行政法人国立高等専門学校機構 | Ｃｍｏｓ論理ｉｃパッケージの検査方法および検査装置 |
| CN111404541B (zh) * | 2020-03-30 | 2023-10-24 | 北京中科芯蕊科技有限公司 | 一种低复杂度的近阈值异或单元 |
-
1999
- 1999-12-14 JP JP35459499A patent/JP3657834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001166012A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5996102A (en) | Assembly and method for testing integrated circuit devices | |
| EP2389596B1 (en) | Fault testing for interconnections | |
| JP2009523229A (ja) | テスト可能な集積回路およびｉｃテスト法 | |
| CN105092930B (zh) | 片上电流测试电路 | |
| US6144210A (en) | Method and apparatus for finding and locating manufacturing defects on a printed circuit board | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| JP3696507B2 (ja) | 試験装置、試験方法、及び生産方法 | |
| US20060248416A1 (en) | Test apparatus and test method | |
| JP3657834B2 (ja) | 回路試験装置、及び回路試験方法 | |
| JP5066100B2 (ja) | 試験装置、試験方法、及び接続部 | |
| US10823781B1 (en) | Internally clocked logic built-in self-test apparatuses and methods | |
| JP2005024571A (ja) | 回路試験装置 | |
| US20080129324A1 (en) | Hot Switchable Voltage Bus for Iddq Current Measurements | |
| JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
| Muhtaroglu et al. | I/O self-leakage test | |
| Sunter et al. | Testing bridges to nowhere-combining boundary scan and capacitive sensing | |
| Malandruccolo et al. | A new built-in screening methodology for Successive Approximation Register Analog to Digital Converters | |
| JP2005031098A (ja) | Ｌｓｉ試験装置 | |
| JP2004117247A (ja) | 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置 | |
| Satoh | Improvement of degradation detection in ESD test for semiconductor products | |
| JPH10293154A (ja) | 半導体試験装置用バイアス電源回路 | |
| WO2008044183A2 (en) | Integrated circuit with iddq test facilities and ic iddq test method | |
| JP2001166012A5 (ja) | 回路試験装置、回路試験方法、及び回路生産方法 | |
| JP3469160B2 (ja) | 接触検査の感度向上装置 | |
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041006 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3657834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |