JP3654242B2 - Manufacturing method of nitride semiconductor substrate - Google Patents

Manufacturing method of nitride semiconductor substrate Download PDF

Info

Publication number
JP3654242B2
JP3654242B2 JP2001389957A JP2001389957A JP3654242B2 JP 3654242 B2 JP3654242 B2 JP 3654242B2 JP 2001389957 A JP2001389957 A JP 2001389957A JP 2001389957 A JP2001389957 A JP 2001389957A JP 3654242 B2 JP3654242 B2 JP 3654242B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
grown
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001389957A
Other languages
Japanese (ja)
Other versions
JP2002270528A (en
Inventor
孝夫 山田
洋 山田
仁志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2001389957A priority Critical patent/JP3654242B2/en
Publication of JP2002270528A publication Critical patent/JP2002270528A/en
Application granted granted Critical
Publication of JP3654242B2 publication Critical patent/JP3654242B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、発光ダイオード、レーザダイオード等の発光素子、あるいは太陽電池、光センサー等の受光素子に使用される窒化物半導体(InAlGa1−x−yN、0≦X、0≦Y、X+Y≦1)を窒化物半導体素子に有する窒化物半導体基板の製造方法に関する。
【0002】
【従来の技術】
近年、窒化物半導体基板を用いた半導体レーザは、DVDなど、大容量・高密度の情報記録・再生が可能なディスクシステムへの利用に対する要求が高まりを見せている。又、高輝度LEDや白色LED等への需要も大きいため、近年、このようなLED及びLD等に利用される窒化物半導体基板を、バルク状の単結晶で得る方法が種々検討されている。
しかしながら、単結晶を得るには高圧等のかなりの危険を伴う反応条件や高価な装置を必要とするわりに量産できるレベルではないため、実用化は難しく以下に示す異種基板上への窒化物半導体の成長方法が検討されている。
【0003】
異種基板上に窒化物半導体を成長させる場合、異種基板と窒化物半導体との格子定数不整や熱膨張係数差により窒化物半導体を異種基板上に成長させると、結晶欠陥が発生する。そのため、窒化物半導体を基板に対して横方向に成長させる方法を利用したELOG(Epitaxially Lateral OverGrowth GaN)成長法が報告されている。この方法によると、窒化物半導体が成長する領域において、発生した結晶欠陥は、保護膜の窓部より窒化物半導体の成長と共に縦方向にのみ進行するため、保護膜上に横方向成長した範囲の窒化物半導体は低欠陥の窒化物半導体を得ることができる。
【0004】
例えば、Jpn.J.Appl.Phys.Vol.37(1998)pp.L309−L312には、サファイア基板上に成長させた窒化ガリウム上にSiO等の保護膜を部分的に形成し、この上に窒化ガリウムを成長させることが開示されている。SiOの保護膜上には窒化ガリウムが直接成長しないため、保護膜のない部分から成長した窒化ガリウムの横方向への成長により保護膜上に低欠陥密度の窒化ガリウムを成長させることができる。
そのため、ELOG成長によれば、従来のバッファ層を用いて成長させた窒化物半導体に比べ、低欠陥領域の欠陥密度を2桁以上減少させることができる。
【0005】
【発明が解決しようとする課題】
このような方法では、部分的には貫通転位を減少させた低欠陥である窒化物半導体基板は得られるものの、保護膜上の窒化物半導体同士の接合部には種部から伝播した結晶欠陥よりも大きな結晶欠陥が発生するため、リーク及び静電破壊などの素子特性悪化が見られる。
また、SiO等の保護膜を有する窒化物半導体基板上への窒化物半導体素子の成長時に保護膜が分解する場合があり、分解したSiやO等が窒化物半導体素子を汚染し、結晶性を低下させる。
さらに、共振器面作成や、電極形成時に、エッチングガスや酸等のエッチャントとと反応し、チップ化した時の汚染源となり寿命特性を低下させる。
また、ELO法では、大きな凹凸を有するため、デバイスとして作成することが困難である。
【0006】
そこで、本発明は上記事情に鑑み、異種基板への窒化物半導体の成長方法において、結晶性がよく、応力を緩和させ、基板の反りを抑制した窒化物半導体基板の成長方法と、窒化物半導体基板を有する半導体素子を提供することにある。
【0007】
【課題を解決するための手段】
(1)窒化物半導体と異なる材料から成る異種基板上に、第1の窒化物半導体層を成長させ、その後、前記第1の窒化物半導体層上に窓部を有する保護膜を形成し、前記窓部より第2の窒化物半導体層を横方向に成長させ、且つ隣接する第2の窒化物半導体層同士が接合し合わない状態で成長を止め、その後、前記保護膜を除去することにより、前記第1の窒化物半導体層が一部露出した露出部を形成すると共に前記横方向成長した第2の窒化物半導体層下に空洞を形成し、前記第1の窒化物半導体層の露出部及び前記第2の窒化物半導体層から第3の窒化物半導体層を成長させ、前記第3の窒化物半導体層によって前記横方向成長した第2の窒化物半導体層と前記露出部の第1の窒化物半導体層とを接合して基板表面を鏡面とすることを特徴とする窒化物半導体基板の製造方法。
(2)前記第3の窒化物半導体層を成長後、前記横方向成長した第2の窒化物半導体層の下方にも第3の窒化物半導体層が成長していることを特徴とする(1)に記載の窒化物半導体基板の製造方法。
(3)前記第2の窒化物半導体層の横方向成長後における隣同士の距離が1μm以上1000μm以下であることを特徴とする(1)又は(2)に記載の窒化物半導体基板の製造方法
(4)前記保護膜は、ストライプ状、格子状又は島状に形成されていることを特徴とする(1)〜(3)に記載の窒化物半導体基板の製造方法
(5)前記保護膜は、平面形状が多角形又は円形であることを特徴とする(1)〜(4)に記載の窒化物半導体基板の製造方法
(6)前記保護膜の平面形状が六角形であることを特徴とする(1)〜(5)に記載の窒化物半導体基板の製造方法
(7)前記保護膜の幅(Ws)と窓部の幅(Ww)との比Ws/Wwが、1000以下であることを特徴とする(1)〜(6)に記載の窒化物半導体基板の製造方法
(8)前記保護膜は、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジルコニウム、融点1200℃以上の金属、及びこれらの多層膜から成る群から選択された少なくとも1種よりなることを特徴とする(1)〜(7)に記載の窒化物半導体基板の製造方法
(9)前記保護膜は第2の窒化物半導体層を成長後、第1の窒化物半導体層が露出するまでエッチング又は剥離することにより除去されることを特徴とする(1)〜(8)に記載の窒化物半導体基板の製造方法
(10)前記第2の窒化物半導体層の成長を止めた状態において、横方向成長した部分の第2の窒化物半導体層の形状はテーパー型、逆テーパー型、又は垂直型、多角形を有する台形型であることを特徴とする(1)〜(9)に記載の窒化物半導体基板の製造方法
(11)(1)〜(10)のいずれかに記載の方法で製造された窒化物半導体基板の上に、少なくともn型窒化物半導体、活性層、及びp型窒化物半導体が積層されていることを特徴とする窒化物半導体素子。
(12)(1)〜(10)のいずれかに記載の方法で製造された窒化物半導体基板の上に、少なくともn型窒化物半導体、活性層、及びp型窒化物半導体が積層され、さらに光導波路となるストライプ形状又はリッジ形状が形成されたことを特徴とする窒化物半導体レーザ素子。
【0008】
つまり、本発明の方法は、窒化物半導体の横方向成長部分を保護膜上で接合させるのではなく、横方向成長した第2の窒化物半導体層と第1の窒化物半導体層の露出部とから成長させた第3の窒化物半導体層同士が接合し縦方向に成長するため、低欠陥部分を有する窒化物半導体であり、且つ横方向成長同士の接合部に発生する結晶欠陥及びうねりを無くすことができる。また、結晶方向と保護膜の辺方向とのオフ角の制約をなくすこともできる。ここで、うねりとは横方向成長した窒化物半導体同士が接合する時にできる段差等である。接合部の断面形状は高低差が生じるため段差となり、また平面形状はストライプ状ではなく波状となる。このうねり(段差)が大きいと窒化物半導体素子の形成にまで影響が引き継がれ窒化物半導体素子特性を低下させる。
【0009】
また、本発明の方法は、保護膜を除去させることにより、後に窒化物半導体素子を成長させる工程においてSiO等の保護膜が反応時に分解し、窒化物半導体を汚染し結晶性の低下、及びデバイスエッチャント汚染による寿命特性の劣化防止をすることができる。
さらに、保護膜を除去したことにより横方向成長した第2の窒化物半導体層下には空洞を有するため、第1の窒化物半導体層からの第2の窒化物半導体層及び第3の窒化物半導体層への縦方向の転位伝播が抑制でき、且つ基板の反りを緩和することができる。
【0010】
また、本発明の方法は、隣接する第2の窒化物半導体層の横方向成長部分同士の距離が1〜1000μmであるため第3の窒化物半導体層の成長より早く第2の窒化物半導体層同士が接合するのを防止することができる。前記第2の窒化物半導体層の横方向成長部分同士の距離とは第2の窒化物半導体層の柱部(縦方向成長領域)間の距離と言い換えることができ、この距離が上記範囲であれば、横方向成長部分にLD素子を形成することが可能となる。また、LD素子を形成する場合、少なくともリッジ領域(つまり、導波路領域)が横方向成長部分に形成されていればよく、上記範囲は100μmあればよい。
【0011】
また、保護膜の形状は上記に示すものとし、また、保護膜の幅(Ws)と窓部の幅(Ww)との比が上記範囲であると、保護膜上部に横方向成長による低欠陥な窒化物半導体を有し、かつ窓部からの欠陥転位を少なく抑えることができる。
【0012】
また、保護膜を除去する方法には、ドライエッチング又はウェットエッチングを用いることができ、これらの方法は窒化物半導体の結晶性を低下させることなく、且つ窒化物半導体が露出するまで保護膜を除去する等の除去させる深さを容易かつ正確に制御することができる。この制御により、保護膜を1μm以下の膜厚で残すこともでき、さらには第2の窒化物半導体層の横方向成長下にも保護膜を残すことができる。これにより第3の窒化物半導体層を成長後、横方向成長した第2の窒化物半導体層下には保護膜及び空洞を有することもできる。
【0013】
また本発明は、上記本発明の窒化物半導体の成長方法により得られる窒化物半導体を基板として、この上に素子構造となる少なくともn型窒化物半導体、活性層、及びp型窒化物半導体を形成することにより、寿命特性の良好な窒化物半導体素子を得ることができる。
さらに、本発明において、リッジ形状のストライプを有する窒化物半導体レーザ素子の光導波路を横方向成長させた第2の窒化物半導体層上に形成することにより寿命特性のいいレーザ素子を製造することができる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【0015】
本発明の窒化物半導体の成長方法の一実施の形態として、まず、第1の工程において、異種基板1上に第1の窒化物半導体層2を成長させ、その上に窓部を有する保護膜を形成し、第2の工程において、窓部より第2の窒化物半導体層を横方向に成長させ、横方向成長した第2の窒化物半導体層同士が接合し合わない状態で成長を止め、続いて第3の工程において、保護膜を除去し第1の窒化物半導体層を露出させ、横方向成長させた第2の窒化物半導体層下に空洞を有し、更に第4の工程において、第1の窒化物半導体層の露出部、及び第2の窒化物半導体層から第3の窒化物半導体層を成長させることにより、横方向成長させた第2の窒化物半導体層と露出した第1の窒化物半導体層とを接合させ、鏡面を有する窒化物半導体基板を成長させることができる。
【0016】
以下に上記各工程ごとに更に詳細に説明する。
(第1の工程)
図1は、異種基板1上に、第1の窒化物半導体層2を成長させ、その上に窓部を有する保護膜3を形成する第1の工程を行った模式的断面図である。
この第1の工程において、用いることのできる異種基板としては、C面、R面、及びA面のいずれかを主面とするサファイア(Al)、スピネル(MgAl)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子接合する酸化物基板等が挙げられる。この異種基板は窒化物半導体素子形成の前後に除去してもよい。また、GaN等のバルク結晶を基板とすることもできる。
【0017】
次に、異種基板1上にMOCVD法により、バッファー層(図示されていない。)を成長させる。このバッファー層には異種基板1上に成長させる窒化物半導体との格子定数不整や熱膨張係数の違いを緩和する効果がある。具体例としては、AlN、GaN、AlGaN、InGaNが用いられ、成長温度は特に限定されないが、好ましくは300℃以上900℃以下である。
また、バッファー層の膜厚としては10オングストローム〜0.5μmの膜厚で成長される。尚、第1の窒化物半導体は、窒化物半導体の成長方法や基板の種類によっては省略することもできる。
【0018】
次に、その上に成長させる第1の窒化物半導体層2としては、アンドープのGaN、n型不純物としてSi、Ge、Sn及びS等の少なくとも1種類をドープしたGaN、又はp型不純物をドープしたGaN等を用いることができる。この第1の窒化物半導体層2は、前記バッファー層よりも高温で、900℃〜1100℃、好ましくは、1050℃程度で異種基板1上に成長させる。第1の窒化物半導体2の膜厚としては、特に限定されず、1〜30μm、好ましくは2〜20μmである。
【0019】
その後、第1の窒化物半導体層2の表面上に窓部を有する保護膜3を形成する。この保護膜3の形状としては、保護膜の窓部より窒化物半導体が横方向に成長し窒化物半導体の結晶欠陥を減少させる形状であればよくストライプ状、格子状、島状、及び平面形状が多角形や円形などがあり、六角形等の結晶成長が容易なパターンを用いることができる。
【0020】
この保護膜3の材料としては、保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を選択し、例えば酸化ケイ素(SiO)、窒化ケイ素(Si)、窒化酸化ケイ素(SiON)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物、窒化物、またはこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。
【0021】
保護膜3の幅としては5〜1000μm、保護膜の窓部の幅としては1〜1000μmとし、保護膜の幅(Ws)と窓部の幅(Ww)との比Ws/Wwとしては1000以下とし、好ましくは0.005〜1000であり、より好ましくは0.01〜500、最も好ましくは1〜20である。
【0022】
また、保護膜の膜厚は、特に限定されず、保護膜上に窒化物半導体が横方向成長できる膜厚であればよい。そのため、好ましい膜厚は、0.1〜3μm、より好ましくは0.3〜1μmである。
ここで、保護膜3は、例えば、CVD、蒸着又はスパッタ等を用いて成膜させることができる。この保護膜3は所定形状のフォトレジストを形成することで、所定の領域に選択的に形成することができる。
【0023】
上記に示す範囲で、保護膜3を形成すると、後の工程で最上面が鏡面である窒化物半導体基板を成長させることができる。
また、保護膜の膜厚により保護膜上に成長させる窒化物半導体の成長速度を制御することができる。
【0024】
(第2の工程)
次に、図2に示すように保護膜3の窓部より、第2の窒化物半導体4を横方向に成長させ、隣接する第2の窒化物半導体同士が接合し合わない状態で成長を止める。
この第2の窒化物半導体4としては、例えば、アンドープGaNや、Si等のn型不純物、又はp型不純物をドープしたGaN、Mg等のp型不純物をドープしたGaNを用いることができる。第2の窒化物半導体4の膜厚としては、最上面が鏡面になれば特に限定されず1〜50μm、好ましくは3〜20μmとする。
【0025】
また、横方向成長部分の第2の窒化物半導体層同士の距離が1〜1000μmであれば、後の工程における窒化物半導体の成長で隣接する第2の窒化物半導体層同士が接合するのを防止することができる。
【0026】
(第3の工程)
次に、図3に示すように第1の窒化物半導体層2が露出するように保護膜3を除去する。
この保護膜を残した状態で、後の工程において、レーザを形成するための窒化物半導体素子等を積層すれば、保護膜の分解による窒化物半導体の汚染、結晶性の低下が考えられるため、保護膜は完全に除去するのが最も好ましいが、例えば高温での耐久性があり分解等をせず、デバイス工程での汚染がないものについては多少残っていてもよい。
【0027】
(第4の工程)
次に、図7に示すように第1の窒化物半導体層の露出部及び第2の窒化物半導体層から第3の窒化物半導体層を成長させることにより窒化物半導体基板を形成する。
第3の窒化物半導体層5は、第1の窒化物半導体層の露出部から成長した窒化物半導体と横方向成長部分の第2の窒化物半導体層4から成長した窒化物半導体とが接合することにより形成されている。つまり、隣接する第2の窒化物半導体層4同士が直接接合して成長したり、露出した第1の窒化物半導体層2から成長する第3の窒化物半導体層5同士が直接接合するのではなく、第3の窒化物半導体層5は第2の窒化物半導体層4から成長した窒化物半導体と第1の窒化物半導体層2から成長した窒化物半導体とが接合した後は、選択的に縦方向に成長することにより、第3の窒化物半導体層を鏡面を有する窒化物半導体基板として形成される。
また、第3の窒化物半導体層5を成長後に、第2の窒化物半導体層の横成長部分下には、空洞を有する形状であれば、基板の反りを緩和することができる。
【0028】
第3の窒化物半導体層5としては、第1の窒化物半導体層2、及び第2の窒化物半導体層4と同様に特に限定されず、一般式InAlGa1−x−yN(0≦x、0≦y、x+y≦1)によって表すことができる。
【0029】
また、第3の窒化物半導体5の膜厚は、5〜40μm、好ましくは10〜20μmである。この範囲であると基板と窒化物半導体の熱膨張係数差によるウェハの反りが防止でき、この基板上に良好な窒化物半導体素子を成長させることができる。
【0030】
上記の工程により得られた第3の窒化物半導体5は、最上面が鏡面となり、且つ基板の反りを抑制した低欠陥部分を広範囲で有する窒化物半導体基板が得られる
【0031】
本発明において、第1の窒化物半導体層2、第2の窒化物半導体層4、及び第3の窒化物半導体層5は、いずれも一般式InAlGa1−x−yN(0≦x、0≦y、x+y≦1)によって表される組成を有する。但し、これらは互いに異なる組成であってもよく、アンドープ、n型不純物ドープ、又はp型不純物をドープさせた窒化物半導体でもよい。n型不純物をしては、Si、Ge、及びS等であり、p型不純物としてはMg、Be、Cr、Mn、Ca、Zn等が挙げられる。
【0032】
本発明の窒化物半導体の成長方法において、第1の窒化物半導体層、第2の窒化物半導体層、及び第3の窒化物半導体層等の窒化物半導体を成長させる方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)等の方法を適用できる。
【0033】
また、保護膜を除去する場合のエッチング方法としては、ウェットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。ドライエッチングには、例えば等方性プラズマエッチング、反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングすることができる。
【0034】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
[実施例1]
実施例1における各工程を図1〜7を用いて示す。また、実施例1はMOCVD法を用いたものであるが、窒化物半導体を成長させることができる方法であれば特に限定されない。
【0035】
異種基板1として、C面を主面、オリフラ面をA面とするサファイア基板を用い、反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板上にGaNよりなるバッファー層(図示されていない)を200オングストロームの膜厚で成長させる。
【0036】
バッファー層を成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃になったら、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第1の窒化物半導体層2を2.5μmの膜厚で成長させる。
【0037】
第1の窒化物半導体層2を成長後、ウェーハを反応容器から取り出し、この第1の窒化物半導体2の表面に、CVD装置によりストライプ幅14μm、ストライプ間隔(窓部)6μmのSiOよりなる保護膜3を0.4μmの膜厚で形成させる。
【0038】
その後、ウェーハを再度、MOCVDの反応容器にセットし、温度を1050℃にして、アンモニアを0.27mol/min、TMGを225μmol/min(V/III比=1200)でアンドープGaNよりなる第2の窒化物半導体層4を20μmの膜厚で成長させる。
このとき、第2の窒化物半導体層4は保護膜3上に横方向成長させるものの、保護膜3上で第2の窒化物半導体層同士が接合しないように途中で成長を止める。保護膜3上に成長した第2の窒化物半導体層4間の距離は20μmである。
【0039】
次に、ウェットエッチングにより保護膜3を完全に取り除き、第1の窒化物半導体層2を露出させる。
【0040】
次に、保護膜3を除去後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、第2の窒化物半導体層4及び第1の窒化物半導体層2の露出部から第3の窒化物半導体5を成長させる。
この第3の窒化物半導体層5の膜厚は15μmである。
【0041】
得られた第3の窒化物半導体層5の表面は鏡面となり、低欠陥部分を有し、また反りを抑制した窒化物半導体を提供することができる。
【0042】
[実施例2]
実施例1において、保護膜3を除去する工程で隣接する第2の窒化物半導体層同士の窓部下にある保護膜3のみを第1の窒化物半導体層が露出するまで除去する他は同様にして窒化物半導体基板を成長させる。
得られる窒化物半導体基板は横方向成長した第2の窒化物半導体層下には保護膜を有するものの、第3の窒化物半導体層の成長時に保護膜上で窒化物半導体が接合するのではないため、接合部に発生するより大きな欠陥をなくすことができ、さらにオフ角の制約をなくすことができる。
【0043】
[実施例3]
実施例1において、第3の窒化物半導体層5の成長時にシランガスを用い、Siがドープされたn型窒化物半導体基板とする他は同様にして窒化物半導体基板を成長させる。
得られる窒化物半導体基板は実施例1と同様である良好な面状態であり、低欠陥且つ、反りを抑制した基板である。
【0044】
[実施例4]
実施例1において、保護膜3の形状を六角形として形成し、第2の窒化物半導体層4を横方向成長させる他は同様にして窒化物半導体を成長させ、得られた窒化物半導体基板は、実施例1と同様に低欠陥且つ基板の反りを抑制した窒化物半導体基板である。
【0045】
[実施例5]
実施例5はMOCVD法を用いたものであるが、窒化物半導体を成長させることができる方法であれば特に限定されない。異種基板1として、C面を主面、オリフラ面をA面とするサファイア基板を用い、反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板上にGaNよりなるバッファー層(図示されていない)を200オングストロームの膜厚で成長させる。バッファー層を成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃になったら、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第1の窒化物半導体層2を2.5μmの膜厚で成長させる。
【0046】
第1の窒化物半導体層2を成長後、ウェーハを反応容器から取り出し、この第1の窒化物半導体2の表面に、CVD装置により保護膜のストライプ幅25μm、ストライプ間隔(窓部)5μmのSiOよりなる保護膜3を0.3μmの膜厚で形成させる。
【0047】
その後、ウェーハを再度、MOCVDの反応容器にセットし、温度を1050℃にして、アンモニアを0.27mol/min、TMGを225μmol/min(V/III比=1200)でアンドープGaNよりなる第2の窒化物半導体層4を7μmの膜厚で成長させる。このとき、第2の窒化物半導体層4は保護膜3上に横方向成長させるものの、保護膜3上で第2の窒化物半導体層同士が接合しないように途中で成長を止める。保護膜3上に成長した第2の窒化物半導体層4間の距離は7μmである。
【0048】
次に、RIE装置により塩素ガスを用いて第2の窒化物半導体層、及び保護膜3の表面を除去する。第2の窒化物半導体層の厚みが2μmでエッチングを止め、次に保護膜を完全に取り除き、第1の窒化物半導体層2を露出させる。
【0049】
保護膜3を除去後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、第2の窒化物半導体層4及び第1の窒化物半導体層2の露出部から第3の窒化物半導体5を成長させる。この第3の窒化物半導体層5の膜厚は15μmであり、得られた第3の窒化物半導体層5の表面は鏡面となる。
【0050】
以上より得られた窒化物半導体基板はCL測定により転位欠陥は5×10個/cm以下となり、低欠陥かつ基板に空洞を有するため転位伝播及び反りを抑制した窒化物半導体基板を提供することができる。
【0051】
[実施例6]
前記実施例5において、第2の窒化物半導体層を横方向成長後、表面露出領域の保護膜のみ除去する以外は同様の条件で窒化物半導体基板を形成する。第3の窒化物半導体層は露出した第1の窒化物半導体層と第2の窒化物半導体層を成長起点として成長し、得られる窒化物半導体基板は実施例5とほぼ同等の特性を示す。
【0052】
[実施例7]
以下に実施例1により得られた窒化物半導体を基板とするレーザ素子の構造を示す実施例5について説明する。
【0053】
(アンドープn型コンタクト層101)
実施例1で得られたウェーハをMOCVD装置の反応容器内にセットし、1050℃で窒化物半導体に、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、アンモニアを用い、Al0.05Ga0.95Nよりなるアンドープn型コンタクト層101を1μmの膜厚で成長させる。この層は、GaNからなる窒化物半導体基板とn型コンタクト層をはじめとする半導体素子との間で、緩衝層としての機能を有する。
【0054】
(n型コンタクト層102)
次に得られたバッファ層101上にTMG、TMA、アンモニア、不純物ガスとしてシランガスを用い、1050℃でSiドープしたAl0.05Ga0.95Nよりなるn型コンタクト層102を4μmの膜厚で成長させる。
【0055】
(クラック防止層103)
次に、TMG、TMI(トリメチルインジウム)、アンモニアを用い、温度を900℃にしてIn0.07Ga0.93Nよりなるクラック防止層103を0.15μmの膜厚で成長させる。なお、このクラック防止層は省略可能である。
【0056】
(n型クラッド層104)
次に、温度を1050℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.05Ga0.95NよりなるA層を25Åの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてシランガスを用い、Siを5×1018/cmドープしたGaNよりなるB層を25Åの膜厚で成長させる。この操作を200回繰り返しA層とB層との積層構造とし、総膜厚1μmの多層膜(超格子構造)よりなるn型クラッド層・を成長させる。
【0057】
(n型ガイド層105)
次に、同様の温度で、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるn型ガイド層105を0.15μmの膜厚で成長させる。このn型ガイド層105は、n型不純物をドープしてもよい。
【0058】
(活性層106)
次に、温度を900℃にし、原料ガスにTMI(トリメチルインジウム)、TMG及びアンモニアを用い、不純物ガスとしてシランガスを用い、Siを5×1018/cmドープしたIn0.05Ga0.95Nよりなる障壁層を140Åの膜厚、シランガスを止め、アンドープのIn0.13Ga0.87Nよりなる井戸層を40Åの膜厚で、障壁層/井戸層/障壁層/井戸層の順に積層し、最後に障壁層として、TMI、TMG及びアンモニアを用い、アンドープのIn0.05Ga0.95Nを成長させる。活性層106は、総膜厚500Åの多重量子井戸構造(MQW)となる。
【0059】
(p型電子閉じ込め層107)
次に、活性層と同じ温度で、原料ガスにTMA、TMG及びアンモニアを用い、不純物ガスとしてCpMg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1019/cmドープしたAl0.3Ga0.7Nよりなるp型電子閉じ込め層107を100Åの膜厚で成長させる。
【0060】
(p型ガイド層108)
次に、温度を1050℃にして、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるp型ガイド層108を0.15μmの膜厚で成長させる。このp型ガイド層は、p型不純物をドープしてもよい。
【0061】
(p型クラッド層109)
次に、1050℃でアンドープAl0.05Ga0.95NよりなるA層を25Åの膜厚で成長させ、続いてTMAを止め、CpMgを用いて、MgドープGaNよりなるB層を25Åの膜厚で成長させ、それを90回繰り返して総膜厚0.45μmの超格子層よりなるp型クラッド層109を成長させる。p型クラッド層は、GaNとAlGaNとを積層した超格子構造とする。p型クラッド層109を超格子構造とすることによって、クラッド層全体のAl混晶比を上げることができるので、クラッド層自体の屈折率が小さくなり、さらにバンドギャップエネルギーが大きくなるので、しきい値を低下させる上で非常に有効である。
【0062】
(p型コンタクト層110)
最後に、1050℃で、p型クラッド層109の上に、TMG、アンモニア、CpMgを用い、Mgを1×1020/cmドープしたp型GaNよりなるp型コンタクト層110を150Åの膜厚で成長させる。
反応終了後、反応容器内において、ウェハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
【0063】
アニーリング後、窒化物半導体を積層させたウェハを反応容器から取り出し、最上層のp型コンタクト層の表面にSiOよりなる保護膜を形成して、RIE(反応性イオンエッチング)を用いSiClガスによりエッチングし、n電極を形成すべきn型コンタクト層102の表面を露出させる。
【0064】
次に、SiO保護膜を形成し、RIEを用いCFガスによりエッチングすることにより、ストライプ状の導波路領域としてリッジストライプを形成する。
【0065】
次にリッジストライプ形成後、Zr酸化物(主としてZrO)よりなる絶縁保護膜を、エッチングにより露出したp型ガイド層108上に0.5μmの膜厚で形成する。
【0066】
p型コンタクト層上にp型電極をNiとAuより形成し、また、エッチングにより露出したn型コンタクト層上にはTiとAlよりn型電極を形成する。このp電極は、リッジ上にストライプ形成されており、同じくストライプ形成されているn電極とは平行な方向で形成する。
【0067】
次に、SiOとTiOよりなる誘電体多層膜・を設けた後、p,n電極上にNi−Ti−Au(1000Å−1000Å−8000Å)よりなるパット電極をそれぞれ設けた。この時、共振器面(反射面側)にもSiOとTiOよりなる誘電体多層膜が設けられている。
【0068】
以上のようにして得られたレーザ素子は、室温においてしきい値2.8kA/cm、5〜30mWの出力において発振波長405nmの連続発振のレーザ素子が得られる。得られるレーザ素子の素子寿命は、3000〜20000時間となる。
【0069】
【発明の効果】
本発明は、基板の反り及びうねりを抑制し、結晶欠陥の転位を減少させた結晶性のよい窒化物半導体の成長方法を提供することができる。
また、本発明により得られた窒化物半導体を基板とし、素子構造を成長させることにより、寿命特性等の素子性能が良好な窒化物半導体を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図2】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図3】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図4】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図5】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図6】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図7】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【符号の簡単な説明】
1・・・異種基板
2・・・第1の窒化物半導体層
3・・・保護膜
4・・・第2の窒化物半導体層
5・・・第3の窒化物半導体層
101・・・アンドープn型コンタクト層
102・・・n型コンタクト層
103・・・クラック防止層
104・・・n型クラッド層
105・・・n型ガイド層
106・・・活性層
107・・・p型電子閉じ込め層
108・・・p型ガイド層
109・・・p型クラッド層
110・・・p型コンタクト層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor (In) used in a light-emitting element such as a light-emitting diode or a laser diode, or a light-receiving element such as a solar cell or an optical sensor.xAlyGa1-xyThe present invention relates to a method for manufacturing a nitride semiconductor substrate having N, 0 ≦ X, 0 ≦ Y, and X + Y ≦ 1) in a nitride semiconductor element.
[0002]
[Prior art]
In recent years, there has been an increasing demand for semiconductor lasers using nitride semiconductor substrates for use in disk systems capable of recording and reproducing information with a large capacity and high density, such as DVDs. In addition, since there is a great demand for high-brightness LEDs, white LEDs, and the like, various methods for obtaining a nitride semiconductor substrate used for such LEDs and LDs as bulk single crystals have been studied in recent years.
However, in order to obtain a single crystal, it is not at a level that can be mass-produced in spite of the necessity of high-pressure and other dangerous reaction conditions and expensive equipment. Growth methods are being considered.
[0003]
When a nitride semiconductor is grown on a heterogeneous substrate, crystal defects are generated when the nitride semiconductor is grown on the heterogeneous substrate due to an irregular lattice constant or a difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor. Therefore, an ELOG (Epitaxially Lateral OverGrowth GaN) growth method using a method of growing a nitride semiconductor laterally with respect to the substrate has been reported. According to this method, in the region where the nitride semiconductor grows, the generated crystal defects proceed only in the vertical direction along with the growth of the nitride semiconductor from the window portion of the protective film. A nitride semiconductor having a low defect can be obtained.
[0004]
For example, Jpn. J. et al. Appl. Phys. Vol. 37 (1998) p. L309-L312 includes SiO2 on gallium nitride grown on a sapphire substrate.2It is disclosed that a protective film such as the above is partially formed and gallium nitride is grown thereon. SiO2Since gallium nitride does not grow directly on the protective film, gallium nitride having a low defect density can be grown on the protective film by lateral growth of gallium nitride grown from a portion without the protective film.
Therefore, according to the ELOG growth, the defect density in the low defect region can be reduced by two orders of magnitude or more compared to a nitride semiconductor grown using a conventional buffer layer.
[0005]
[Problems to be solved by the invention]
In such a method, although a nitride semiconductor substrate having a low defect in which threading dislocations are partially reduced can be obtained, a crystal defect propagated from a seed part is present at a junction between nitride semiconductors on a protective film. Since large crystal defects occur, device characteristics such as leakage and electrostatic breakdown are deteriorated.
In addition, SiO2When the nitride semiconductor element is grown on the nitride semiconductor substrate having the protective film, the protective film may be decomposed. The decomposed Si, O, or the like contaminates the nitride semiconductor element and lowers the crystallinity.
Furthermore, it reacts with an etchant such as an etching gas or an acid at the time of forming the resonator surface or forming an electrode, and becomes a contamination source when it is formed into a chip, thereby reducing the life characteristics.
In addition, since the ELO method has large irregularities, it is difficult to create a device.
[0006]
Therefore, in view of the above circumstances, the present invention provides a method for growing a nitride semiconductor on a heterogeneous substrate, a method for growing a nitride semiconductor substrate that has good crystallinity, relaxes stress, and suppresses warpage of the substrate, and nitride semiconductor. The object is to provide a semiconductor device having a substrate.
[0007]
[Means for Solving the Problems]
(1) Growing a first nitride semiconductor layer on a heterogeneous substrate made of a material different from that of a nitride semiconductor, and then forming a protective film having a window on the first nitride semiconductor layer,SaidBy growing the second nitride semiconductor layer laterally from the window and stopping the growth in a state where the adjacent second nitride semiconductor layers are not joined together, and then removing the protective film,SaidFirst nitride semiconductor layerIs partExposureExposureForming partAs well as,SaidA cavity is formed under the laterally grown second nitride semiconductor layer.Forming,An exposed portion of the first nitride semiconductor layer; andSaidSecond nitride semiconductor layerFromA third nitride semiconductor layerGrowing and bonding the second nitride semiconductor layer laterally grown by the third nitride semiconductor layer and the first nitride semiconductor layer of the exposed portion to form a mirror surface on the substrate surface A method for manufacturing a nitride semiconductor substrate.
(2)(3) The third nitride semiconductor layer is grown below the second nitride semiconductor layer grown in the lateral direction after the third nitride semiconductor layer is grown. Of manufacturing a nitride semiconductor substrate.
(3) The distance between the second nitride semiconductor layers after lateral growth is not less than 1 μm and not more than 1000 μm.The method for producing a nitride semiconductor substrate according to (1) or (2)
(4) The protective film is formed in a stripe shape, a lattice shape, or an island shape.(1)-(3) The manufacturing method of the nitride semiconductor substrate.
(5) The protective film has a planar shape that is polygonal or circular.The manufacturing method of the nitride semiconductor substrate as described in (1)-(4).
(6) The planar shape of the protective film is a hexagon.(1)-(5) The manufacturing method of the nitride semiconductor substrate.
(7) The ratio Ws / Ww between the width (Ws) of the protective film and the width (Ww) of the window is 1000 or less.The manufacturing method of the nitride semiconductor substrate as described in (1)-(6).
(8) The protective film is made of at least one selected from the group consisting of silicon oxide, silicon nitride, titanium oxide, zirconium oxide, a metal having a melting point of 1200 ° C. or higher, and a multilayer film thereof.The manufacturing method of the nitride semiconductor substrate as described in (1)-(7).
(9) The protective film is removed by growing or etching the second nitride semiconductor layer until the first nitride semiconductor layer is exposed.The manufacturing method of the nitride semiconductor substrate as described in (1)-(8).
(10) In a state where the growth of the second nitride semiconductor layer is stopped, the shape of the second nitride semiconductor layer in the laterally grown portion has a taper type, a reverse taper type, a vertical type, or a polygon. It is trapezoid typeThe manufacturing method of the nitride semiconductor substrate as described in (1)-(9).
(11)On the nitride semiconductor substrate manufactured by the method according to any one of (1) to (10),At least an n-type nitride semiconductor, an active layer,as well asA nitride semiconductor device, wherein p-type nitride semiconductors are stacked.
  (12)On the nitride semiconductor substrate manufactured by the method according to any one of (1) to (10)At least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor.LaminatedAndfurtherOptical waveguideBecomeStripe shape or ridge shape formedWasA nitride semiconductor laser device characterized by the above.
[0008]
That is, in the method of the present invention, the laterally grown portion of the nitride semiconductor is not bonded on the protective film, but the laterally grown second nitride semiconductor layer and the exposed portion of the first nitride semiconductor layer are Since the third nitride semiconductor layers grown from above are joined together and grown in the vertical direction, they are nitride semiconductors having a low-defect portion and eliminate crystal defects and undulations that occur at the junction between the lateral growths. be able to. Further, the restriction of the off angle between the crystal direction and the side direction of the protective film can be eliminated. Here, the swell is a step formed when the nitride semiconductors grown in the lateral direction are joined together. The cross-sectional shape of the joint is a step because of the difference in height, and the planar shape is not a stripe but a wave. If this undulation (step) is large, the influence is inherited to the formation of the nitride semiconductor device, and the characteristics of the nitride semiconductor device are deteriorated.
[0009]
In addition, the method of the present invention removes the protective film so that the nitride semiconductor device is grown later in the step of growing the nitride semiconductor device.2Such a protective film decomposes during the reaction, contaminates the nitride semiconductor, lowers the crystallinity, and prevents the deterioration of the life characteristics due to the device etchant contamination.
Furthermore, since there is a cavity under the second nitride semiconductor layer grown laterally by removing the protective film, the second nitride semiconductor layer and the third nitride from the first nitride semiconductor layer are provided. The dislocation propagation in the vertical direction to the semiconductor layer can be suppressed, and the warpage of the substrate can be reduced.
[0010]
In the method of the present invention, since the distance between the laterally grown portions of the adjacent second nitride semiconductor layers is 1 to 1000 μm, the second nitride semiconductor layer is earlier than the growth of the third nitride semiconductor layer. It can prevent joining together. The distance between the laterally grown portions of the second nitride semiconductor layer can be rephrased as the distance between the pillar portions (vertically grown regions) of the second nitride semiconductor layer. In this case, an LD element can be formed in the laterally grown portion. Further, when forming an LD element, it is sufficient that at least a ridge region (that is, a waveguide region) is formed in a laterally grown portion, and the above range may be 100 μm.
[0011]
In addition, the shape of the protective film is as described above, and if the ratio of the width of the protective film (Ws) to the width of the window (Ww) is within the above range, a low defect due to lateral growth is formed on the protective film. It is possible to reduce the number of defect dislocations from the window portion.
[0012]
Moreover, dry etching or wet etching can be used as a method for removing the protective film, and these methods remove the protective film until the nitride semiconductor is exposed without reducing the crystallinity of the nitride semiconductor. The depth to be removed can be easily and accurately controlled. By this control, the protective film can be left with a film thickness of 1 μm or less, and further, the protective film can be left under the lateral growth of the second nitride semiconductor layer. Thus, after the third nitride semiconductor layer is grown, a protective film and a cavity can be provided under the laterally grown second nitride semiconductor layer.
[0013]
In the present invention, a nitride semiconductor obtained by the nitride semiconductor growth method of the present invention is used as a substrate, and at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor forming an element structure are formed thereon. By doing so, a nitride semiconductor device with good lifetime characteristics can be obtained.
Furthermore, in the present invention, a laser device having good lifetime characteristics can be manufactured by forming an optical waveguide of a nitride semiconductor laser device having a ridge-shaped stripe on a second nitride semiconductor layer grown in the lateral direction. it can.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0015]
As an embodiment of the nitride semiconductor growth method of the present invention, first, in a first step, a first nitride semiconductor layer 2 is grown on a heterogeneous substrate 1 and a protective film having a window portion thereon. In the second step, the second nitride semiconductor layer is grown in the lateral direction from the window, and the growth is stopped in a state where the second nitride semiconductor layers grown in the lateral direction are not joined together, Subsequently, in the third step, the protective film is removed to expose the first nitride semiconductor layer, and there is a cavity under the laterally grown second nitride semiconductor layer, and in the fourth step, A third nitride semiconductor layer is grown from the exposed portion of the first nitride semiconductor layer and the second nitride semiconductor layer, so that the second nitride semiconductor layer grown in the lateral direction and the exposed first nitride semiconductor layer are exposed. Nitride semiconductor layer is bonded to grow a nitride semiconductor substrate having a mirror surface It can be.
[0016]
Below, it demonstrates in detail for every said process.
(First step)
FIG. 1 is a schematic cross-sectional view in which a first step of growing a first nitride semiconductor layer 2 on a heterogeneous substrate 1 and forming a protective film 3 having a window portion thereon is performed.
In the first step, as a heterogeneous substrate that can be used, sapphire (Al) whose main surface is any one of the C-plane, R-plane, and A-plane is used.2O3), Spinel (MgAl2O4Insulating substrate such as SiC (including 6H, 4H, and 3C), ZnS, ZnO, GaAs, Si, and an oxide substrate that is lattice-bonded to a nitride semiconductor. This heterogeneous substrate may be removed before and after the formation of the nitride semiconductor device. Further, a bulk crystal such as GaN can be used as the substrate.
[0017]
Next, a buffer layer (not shown) is grown on the heterogeneous substrate 1 by MOCVD. This buffer layer has an effect of relaxing the lattice constant irregularity and the difference in thermal expansion coefficient with the nitride semiconductor grown on the heterogeneous substrate 1. Specific examples include AlN, GaN, AlGaN, and InGaN, and the growth temperature is not particularly limited, but is preferably 300 ° C. or higher and 900 ° C. or lower.
The buffer layer is grown to a thickness of 10 angstroms to 0.5 μm. The first nitride semiconductor may be omitted depending on the nitride semiconductor growth method and the type of substrate.
[0018]
Next, the first nitride semiconductor layer 2 to be grown thereon is doped with undoped GaN, GaN doped with at least one of Si, Ge, Sn and S as n-type impurities, or p-type impurities. GaN or the like can be used. The first nitride semiconductor layer 2 is grown on the heterogeneous substrate 1 at a temperature higher than that of the buffer layer and at 900 ° C. to 1100 ° C., preferably about 1050 ° C. The film thickness of the first nitride semiconductor 2 is not particularly limited, and is 1 to 30 μm, preferably 2 to 20 μm.
[0019]
Thereafter, protective film 3 having a window portion is formed on the surface of first nitride semiconductor layer 2. The shape of the protective film 3 may be a stripe shape, a lattice shape, an island shape, and a planar shape as long as the nitride semiconductor grows laterally from the window portion of the protective film and reduces crystal defects of the nitride semiconductor. However, there are polygons and circles, and hexagonal patterns that allow easy crystal growth can be used.
[0020]
As a material of the protective film 3, a material having a property that a nitride semiconductor does not grow or is difficult to grow on the surface of the protective film is selected.x), Silicon nitride (SixNy), Silicon nitride oxide (SiON), titanium oxide (TiO 2)x), Zirconium oxide (ZrO)xIn addition to oxides, nitrides, and multilayer films of these, metals having a melting point of 1200 ° C. or higher can be used.
[0021]
The width of the protective film 3 is 5-1000 μm, the width of the protective film window is 1-1000 μm, and the ratio Ws / Ww of the protective film width (Ws) to the window width (Ww) is 1000 or less. And preferably 0.005 to 1000, more preferably 0.01 to 500, and most preferably 1 to 20.
[0022]
Further, the thickness of the protective film is not particularly limited as long as the nitride semiconductor can be grown in the lateral direction on the protective film. Therefore, the preferable film thickness is 0.1 to 3 μm, more preferably 0.3 to 1 μm.
Here, the protective film 3 can be formed using, for example, CVD, vapor deposition, or sputtering. The protective film 3 can be selectively formed in a predetermined region by forming a photoresist having a predetermined shape.
[0023]
When the protective film 3 is formed in the above range, a nitride semiconductor substrate whose uppermost surface is a mirror surface can be grown in a later step.
The growth rate of the nitride semiconductor grown on the protective film can be controlled by the thickness of the protective film.
[0024]
(Second step)
Next, as shown in FIG. 2, the second nitride semiconductor 4 is grown laterally from the window portion of the protective film 3, and the growth is stopped in a state where the adjacent second nitride semiconductors are not joined together. .
As the second nitride semiconductor 4, for example, undoped GaN, n-type impurities such as Si, GaN doped with p-type impurities, or GaN doped with p-type impurities such as Mg can be used. The film thickness of the second nitride semiconductor 4 is not particularly limited as long as the uppermost surface is a mirror surface, and is 1 to 50 μm, preferably 3 to 20 μm.
[0025]
In addition, if the distance between the second nitride semiconductor layers in the laterally grown portion is 1 to 1000 μm, the adjacent second nitride semiconductor layers are joined together by the growth of the nitride semiconductor in a later step. Can be prevented.
[0026]
(Third step)
Next, as shown in FIG. 3, the protective film 3 is removed so that the first nitride semiconductor layer 2 is exposed.
If nitride semiconductor elements or the like for forming a laser are stacked in a later process with this protective film left, contamination of the nitride semiconductor due to decomposition of the protective film, and crystallinity may be reduced. It is most preferable to completely remove the protective film. For example, the protective film may remain somewhat if it is durable at high temperature, does not decompose, and is not contaminated in the device process.
[0027]
(Fourth process)
Next, as shown in FIG. 7, a nitride semiconductor substrate is formed by growing a third nitride semiconductor layer from the exposed portion of the first nitride semiconductor layer and the second nitride semiconductor layer.
In the third nitride semiconductor layer 5, the nitride semiconductor grown from the exposed portion of the first nitride semiconductor layer and the nitride semiconductor grown from the second nitride semiconductor layer 4 in the laterally grown portion are joined. It is formed by. That is, if the adjacent second nitride semiconductor layers 4 grow directly bonded to each other, or the third nitride semiconductor layers 5 grown from the exposed first nitride semiconductor layer 2 directly bond to each other. The third nitride semiconductor layer 5 is selectively formed after the nitride semiconductor grown from the second nitride semiconductor layer 4 and the nitride semiconductor grown from the first nitride semiconductor layer 2 are joined. By growing in the vertical direction, the third nitride semiconductor layer is formed as a nitride semiconductor substrate having a mirror surface.
Further, after the third nitride semiconductor layer 5 is grown, warping of the substrate can be reduced if the shape has a cavity under the laterally grown portion of the second nitride semiconductor layer.
[0028]
The third nitride semiconductor layer 5 is not particularly limited in the same manner as the first nitride semiconductor layer 2 and the second nitride semiconductor layer 4, and has the general formula InxAlyGa1-xyN (0 ≦ x, 0 ≦ y, x + y ≦ 1).
[0029]
The film thickness of the third nitride semiconductor 5 is 5 to 40 μm, preferably 10 to 20 μm. Within this range, warpage of the wafer due to a difference in thermal expansion coefficient between the substrate and the nitride semiconductor can be prevented, and a good nitride semiconductor element can be grown on this substrate.
[0030]
The third nitride semiconductor 5 obtained by the above process is a nitride semiconductor substrate having a top surface as a mirror surface and having a wide range of low-defect portions with suppressed warpage of the substrate.
[0031]
In the present invention, the first nitride semiconductor layer 2, the second nitride semiconductor layer 4, and the third nitride semiconductor layer 5 are all represented by the general formula In.xAlyGa1-xyN (0 ≦ x, 0 ≦ y, x + y ≦ 1). However, these may have different compositions, or may be nitride semiconductors doped with undoped, n-type impurities, or p-type impurities. Examples of the n-type impurity include Si, Ge, and S, and examples of the p-type impurity include Mg, Be, Cr, Mn, Ca, and Zn.
[0032]
In the method for growing a nitride semiconductor according to the present invention, a method for growing a nitride semiconductor such as the first nitride semiconductor layer, the second nitride semiconductor layer, and the third nitride semiconductor layer is not particularly limited. However, methods such as MOVPE (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition) can be applied.
[0033]
As an etching method for removing the protective film, there are methods such as wet etching and dry etching, and dry etching is preferably used to form a smooth surface. Dry etching includes, for example, isotropic plasma etching, reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), etc., all of which appropriately select an etching gas. Thus, the nitride semiconductor can be etched.
[0034]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
Each process in Example 1 is shown using FIGS. Moreover, although Example 1 uses the MOCVD method, it is not particularly limited as long as it is a method capable of growing a nitride semiconductor.
[0035]
As the heterogeneous substrate 1, a sapphire substrate with the C-plane as the main surface and the orientation flat surface as the A-plane is set in a reaction vessel, the temperature is set to 510 ° C., the carrier gas is hydrogen, the source gas is ammonia and TMG (trimethyl). A buffer layer (not shown) made of GaN is grown on the sapphire substrate to a thickness of 200 Å.
[0036]
After growing the buffer layer, only TMG is stopped, the temperature is increased to 1050 ° C., and when it reaches 1050 ° C., TMG and ammonia are used as the source gas, and the first nitride semiconductor layer 2 made of undoped GaN is 2.5 μm. Growing with a film thickness of
[0037]
After the growth of the first nitride semiconductor layer 2, the wafer is taken out of the reaction vessel, and a SiO 2 having a stripe width of 14 μm and a stripe interval (window portion) of 6 μm is formed on the surface of the first nitride semiconductor 2 by a CVD apparatus.2A protective film 3 is formed with a thickness of 0.4 μm.
[0038]
Thereafter, the wafer is set again in a MOCVD reaction vessel, the temperature is set to 1050 ° C., ammonia is 0.27 mol / min, and TMG is 225 μmol / min (V / III ratio = 1200). The nitride semiconductor layer 4 is grown to a thickness of 20 μm.
At this time, the second nitride semiconductor layer 4 is laterally grown on the protective film 3, but the growth is stopped midway so that the second nitride semiconductor layers are not joined to each other on the protective film 3. The distance between the second nitride semiconductor layers 4 grown on the protective film 3 is 20 μm.
[0039]
Next, the protective film 3 is completely removed by wet etching to expose the first nitride semiconductor layer 2.
[0040]
Next, after removing the protective film 3, the wafer is transferred to a reaction vessel, and TMG and ammonia are used as source gases at 1050 ° C. to expose the second nitride semiconductor layer 4 and the first nitride semiconductor layer 2. A third nitride semiconductor 5 is grown from the portion.
The film thickness of the third nitride semiconductor layer 5 is 15 μm.
[0041]
The surface of the obtained third nitride semiconductor layer 5 becomes a mirror surface, and a nitride semiconductor having a low defect portion and suppressing warpage can be provided.
[0042]
[Example 2]
In Example 1, the same process is performed except that only the protective film 3 under the window portion of the adjacent second nitride semiconductor layers is removed until the first nitride semiconductor layer is exposed in the step of removing the protective film 3. A nitride semiconductor substrate is grown.
The resulting nitride semiconductor substrate has a protective film under the laterally grown second nitride semiconductor layer, but the nitride semiconductor is not bonded on the protective film during the growth of the third nitride semiconductor layer. Therefore, it is possible to eliminate a larger defect that occurs in the joint, and it is possible to eliminate the restriction of the off angle.
[0043]
[Example 3]
In Example 1, a nitride semiconductor substrate is grown in the same manner except that a silane gas is used during the growth of the third nitride semiconductor layer 5 and an Si-doped n-type nitride semiconductor substrate is used.
The resulting nitride semiconductor substrate is a good surface state similar to that of Example 1, and is a substrate with low defects and reduced warpage.
[0044]
[Example 4]
In Example 1, the protective film 3 is formed in a hexagonal shape, and a nitride semiconductor is grown in the same manner except that the second nitride semiconductor layer 4 is laterally grown. Similar to Example 1, the nitride semiconductor substrate has low defects and suppresses warpage of the substrate.
[0045]
[Example 5]
Example 5 uses the MOCVD method, but is not particularly limited as long as it is a method capable of growing a nitride semiconductor. As the heterogeneous substrate 1, a sapphire substrate with the C-plane as the main surface and the orientation flat surface as the A-plane is set in a reaction vessel, the temperature is set to 510 ° C., hydrogen as the carrier gas, ammonia and TMG (trimethyl) as the source gas A buffer layer (not shown) made of GaN is grown on the sapphire substrate to a thickness of 200 Å. After growing the buffer layer, only TMG is stopped, the temperature is increased to 1050 ° C., and when it reaches 1050 ° C., TMG and ammonia are used as the source gas, and the first nitride semiconductor layer 2 made of undoped GaN is 2.5 μm. Growing with a film thickness of
[0046]
After the growth of the first nitride semiconductor layer 2, the wafer is taken out of the reaction vessel, and a SiO film having a protective film stripe width of 25 μm and a stripe interval (window portion) of 5 μm is formed on the surface of the first nitride semiconductor 2 by a CVD apparatus.2A protective film 3 is formed to a thickness of 0.3 μm.
[0047]
Thereafter, the wafer is set again in a MOCVD reaction vessel, the temperature is set to 1050 ° C., ammonia is 0.27 mol / min, and TMG is 225 μmol / min (V / III ratio = 1200). The nitride semiconductor layer 4 is grown to a thickness of 7 μm. At this time, the second nitride semiconductor layer 4 is laterally grown on the protective film 3, but the growth is stopped midway so that the second nitride semiconductor layers are not joined to each other on the protective film 3. The distance between the second nitride semiconductor layers 4 grown on the protective film 3 is 7 μm.
[0048]
Next, the surface of the second nitride semiconductor layer and the protective film 3 is removed using chlorine gas by an RIE apparatus. Etching is stopped when the thickness of the second nitride semiconductor layer is 2 μm, and then the protective film is completely removed to expose the first nitride semiconductor layer 2.
[0049]
After removing the protective film 3, the wafer is transferred to a reaction vessel, and at 1050 ° C., TMG and ammonia are used as source gases, and the second nitride semiconductor layer 4 and the first nitride semiconductor layer 2 are exposed from the exposed portion. 3 nitride semiconductor 5 is grown. The film thickness of the third nitride semiconductor layer 5 is 15 μm, and the surface of the obtained third nitride semiconductor layer 5 is a mirror surface.
[0050]
The nitride semiconductor substrate obtained as described above has a dislocation defect of 5 × 10 5 by CL measurement.6Piece / cm2As described below, a nitride semiconductor substrate having low defects and suppressing dislocation propagation and warping because the substrate has a cavity can be provided.
[0051]
[Example 6]
In Example 5, a nitride semiconductor substrate is formed under the same conditions except that only the protective film in the surface exposed region is removed after the second nitride semiconductor layer is grown in the lateral direction. The third nitride semiconductor layer is grown using the exposed first nitride semiconductor layer and second nitride semiconductor layer as growth starting points, and the resulting nitride semiconductor substrate exhibits substantially the same characteristics as in the fifth embodiment.
[0052]
[Example 7]
Example 5 showing the structure of a laser device using the nitride semiconductor obtained in Example 1 as a substrate will be described below.
[0053]
(Undoped n-type contact layer 101)
The wafer obtained in Example 1 was set in a reaction vessel of an MOCVD apparatus, and TMG (trimethylgallium), TMA (trimethylaluminum), ammonia was used as a nitride semiconductor at 1050 ° C., and Al was used.0.05Ga0.95An undoped n-type contact layer 101 made of N is grown to a thickness of 1 μm. This layer functions as a buffer layer between the nitride semiconductor substrate made of GaN and the semiconductor element including the n-type contact layer.
[0054]
(N-type contact layer 102)
Next, TMG, TMA, ammonia, Si-doped Al at 1050 ° C. using TMG, TMA, ammonia and silane gas as impurity gas on the obtained buffer layer 1010.05Ga0.95An n-type contact layer 102 made of N is grown to a thickness of 4 μm.
[0055]
(Crack prevention layer 103)
Next, using TMG, TMI (trimethylindium), and ammonia, the temperature is set to 900 ° C. and In0.07Ga0.93A crack prevention layer 103 made of N is grown to a thickness of 0.15 μm. This crack prevention layer can be omitted.
[0056]
(N-type cladding layer 104)
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al0.05Ga0.95A layer of N is grown to a thickness of 25 mm, then TMA is stopped, silane gas is used as impurity gas, and Si is 5 × 10 518/ Cm3A B layer made of doped GaN is grown to a thickness of 25 mm. This operation is repeated 200 times to form a laminated structure of the A layer and the B layer, and an n-type cladding layer made of a multilayer film (superlattice structure) having a total film thickness of 1 μm is grown.
[0057]
(N-type guide layer 105)
Next, at the same temperature, an n-type guide layer 105 made of undoped GaN is grown to a thickness of 0.15 μm using TMG and ammonia as source gases. The n-type guide layer 105 may be doped with n-type impurities.
[0058]
(Active layer 106)
Next, the temperature is set to 900 ° C., TMI (trimethylindium), TMG, and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5.18/ Cm3Doped In0.05Ga0.95The barrier layer made of N is 140 mm thick, the silane gas is stopped, and undoped In0.13Ga0.87A well layer made of N is stacked in a thickness of 40 mm in the order of barrier layer / well layer / barrier layer / well layer, and finally, TMI, TMG and ammonia are used as a barrier layer, and undoped In0.05Ga0.95Grow N. The active layer 106 has a multiple quantum well structure (MQW) with a total film thickness of 500 mm.
[0059]
(P-type electron confinement layer 107)
Next, at the same temperature as the active layer, TMA, TMG and ammonia are used as source gases and Cp is used as impurity gas.2Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 1019/ Cm3Doped Al0.3Ga0.7A p-type electron confinement layer 107 made of N is grown to a thickness of 100 mm.
[0060]
(P-type guide layer 108)
Next, the temperature is set to 1050 ° C., TMG and ammonia are used as the source gas, and the p-type guide layer 108 made of undoped GaN is grown to a thickness of 0.15 μm. This p-type guide layer may be doped with p-type impurities.
[0061]
(P-type cladding layer 109)
Next, undoped Al at 1050 ° C.0.05Ga0.95A layer of N is grown to a thickness of 25 mm, then TMA is stopped, Cp2Using Mg, a B layer made of Mg-doped GaN is grown to a thickness of 25 mm, and this is repeated 90 times to grow a p-type cladding layer 109 made of a superlattice layer having a total thickness of 0.45 μm. The p-type cladding layer has a superlattice structure in which GaN and AlGaN are stacked. By making the p-type cladding layer 109 a superlattice structure, the Al mixed crystal ratio of the entire cladding layer can be increased, so that the refractive index of the cladding layer itself is reduced and the band gap energy is increased. It is very effective in reducing the value.
[0062]
(P-type contact layer 110)
Finally, at 1050 ° C., on the p-type cladding layer 109, TMG, ammonia, Cp2Mg is used, and Mg is 1 × 1020/ Cm3A p-type contact layer 110 made of doped p-type GaN is grown to a thickness of 150 mm.
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0063]
After the annealing, the nitride semiconductor laminated wafer is taken out of the reaction vessel, and the top surface of the p-type contact layer is made of SiO.2A protective film is formed, and SiCl is formed using RIE (reactive ion etching).4Etching with a gas exposes the surface of the n-type contact layer 102 where the n-electrode is to be formed.
[0064]
Next, SiO2A protective film is formed and CF is used using RIE.4Etching with gas forms a ridge stripe as a striped waveguide region.
[0065]
Next, after ridge stripe formation, Zr oxide (mainly ZrO2Is formed on the p-type guide layer 108 exposed by etching to a thickness of 0.5 μm.
[0066]
A p-type electrode is formed from Ni and Au on the p-type contact layer, and an n-type electrode is formed from Ti and Al on the n-type contact layer exposed by etching. The p-electrode is formed in stripes on the ridge, and is formed in a direction parallel to the n-electrodes that are also formed in stripes.
[0067]
Next, SiO2And TiO2Then, a pad electrode made of Ni—Ti—Au (1000Ti-1000Å-8000Å) was provided on each of the p and n electrodes. At this time, SiO is also applied to the resonator surface (reflection surface side).2And TiO2A dielectric multilayer film is provided.
[0068]
The laser element obtained as described above has a threshold value of 2.8 kA / cm at room temperature.2Thus, a continuous wave laser element with an oscillation wavelength of 405 nm can be obtained at an output of 5 to 30 mW. The element lifetime of the obtained laser element is 3000 to 20000 hours.
[0069]
【The invention's effect】
INDUSTRIAL APPLICABILITY The present invention can provide a method for growing a nitride semiconductor with good crystallinity in which warpage and undulation of the substrate are suppressed and dislocations of crystal defects are reduced.
Further, by using the nitride semiconductor obtained according to the present invention as a substrate and growing the element structure, a nitride semiconductor having good element performance such as life characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 5 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 6 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
[Brief description of symbols]
1 ... Different substrates
2... First nitride semiconductor layer
3 ... Protective film
4 ... Second nitride semiconductor layer
5 ... Third nitride semiconductor layer
101: Undoped n-type contact layer
102: n-type contact layer
103 ... Crack prevention layer
104 ... n-type cladding layer
105 ... n-type guide layer
106 ... Active layer
107 ... p-type electron confinement layer
108 ... p-type guide layer
109 ... p-type cladding layer
110 ... p-type contact layer

Claims (12)

窒化物半導体と異なる材料から成る異種基板上に、第1の窒化物半導体層を成長させ、
その後、前記第1の窒化物半導体層上に窓部を有する保護膜を形成し、
前記窓部より第2の窒化物半導体層を横方向に成長させ、且つ隣接する第2の窒化物半導体層同士が接合し合わない状態で成長を止め、
その後、前記保護膜を除去することにより、前記第1の窒化物半導体層が一部露出した露出部を形成すると共に前記横方向成長した第2の窒化物半導体層下に空洞を形成し、
前記第1の窒化物半導体層の露出部及び前記第2の窒化物半導体層から第3の窒化物半導体層を成長させ、
前記第3の窒化物半導体層によって前記横方向成長した第2の窒化物半導体層と前記露出部の第1の窒化物半導体層とを接合して、基板表面を鏡面とすることを特徴とする窒化物半導体基板の製造方法。
Growing a first nitride semiconductor layer on a heterogeneous substrate made of a different material from the nitride semiconductor;
Thereafter, a protective film having a window is formed on the first nitride semiconductor layer,
Wherein the second nitride semiconductor layer from the window portion is grown in the lateral direction, and stop growing in the state in which the second nitride semiconductor layer adjacent to each other is not Awa joined,
Thereafter, by removing the protective layer, together with the first nitride semiconductor layer forms an exposed portion exposed portion to form a cavity under the second nitride semiconductor layer above the lateral growth,
Wherein the first exposed portion of the nitride semiconductor layer and the second nitride semiconductor layer is grown a third nitride semiconductor layer,
The second nitride semiconductor layer laterally grown by the third nitride semiconductor layer and the first nitride semiconductor layer in the exposed portion are joined to form a mirror surface on the substrate surface. A method for manufacturing a nitride semiconductor substrate.
前記第3の窒化物半導体層を成長後、前記横方向成長した第2の窒化物半導体層の下方にも第3の窒化物半導体層が成長していることを特徴とする請求項1に記載の窒化物半導体基板の製造方法。The third nitride semiconductor layer is grown below the second nitride semiconductor layer grown in the lateral direction after the third nitride semiconductor layer is grown. Of manufacturing a nitride semiconductor substrate. 前記第2の窒化物半導体層の横方向成長後における隣同士の距離が1μm以上1000μm以下であることを特徴とする請求項1又は2に記載の窒化物半導体基板の製造方法 3. The method for manufacturing a nitride semiconductor substrate according to claim 1 , wherein a distance between adjacent ones of the second nitride semiconductor layers after lateral growth is 1 μm or more and 1000 μm or less. 前記保護膜は、ストライプ状、格子状又は島状に形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体基板の製造方法4. The method of manufacturing a nitride semiconductor substrate according to claim 1 , wherein the protective film is formed in a stripe shape, a lattice shape, or an island shape. 5. 前記保護膜は、平面形状が多角形又は円形であることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体基板の製造方法5. The method for manufacturing a nitride semiconductor substrate according to claim 1 , wherein the protective film has a polygonal or circular planar shape. 前記保護膜の平面形状が六角形であることを特徴とする請求項1乃至5のいずれか1項に記載の窒化物半導体基板の製造方法6. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the protective film has a hexagonal planar shape. 前記保護膜の幅(Ws)と窓部の幅(Ww)との比Ws/Wwが、1000以下であることを特徴とする請求項1乃至6のいずれか1項に記載の窒化物半導体基板の製造方法 The nitride semiconductor substrate according to any one of claims 1 to 6, wherein a ratio Ws / Ww between the width (Ws) of the protective film and the width (Ww) of the window portion is 1000 or less. Manufacturing method . 前記保護膜は、酸化ケイ素、窒化ケイ素、酸化チタン、酸化ジルコニウム、融点1200℃以上の金属、及びこれらの多層膜から成る群から選択された少なくとも1種よりなることを特徴とする請求項1乃至7のいずれか1項に記載の窒化物半導体基板の製造方法The protective layer may be silicon oxide, silicon nitride, titanium oxide, zirconium oxide, melting point 1200 ° C. or more metals, and to claim 1, characterized in that comprises at least one selected from the group consisting of multilayer films 8. The method for manufacturing a nitride semiconductor substrate according to claim 7 . 前記保護膜は第2の窒化物半導体層を成長後、第1の窒化物半導体層が露出するまでエッチング又は剥離することにより除去されることを特徴とする請求項1乃至8のいずれか1項に記載の窒化物半導体基板の製造方法The protective film of any one of claims 1 to 8, characterized in that it is removed by etching or stripping until after growing a second nitride semiconductor layer, the first nitride semiconductor layer is exposed A method for producing a nitride semiconductor substrate as described in 1. above . 前記第2の窒化物半導体層の成長を止めた状態において、横方向成長した部分の第2の窒化物半導体層の形状はテーパー型、逆テーパー型、又は垂直型、多角形を有する台形型であることを特徴とする請求項1乃至9のいずれか1項に記載の窒化物半導体基板の製造方法In a state where the growth of the second nitride semiconductor layer is stopped, the shape of the second nitride semiconductor layer in the laterally grown portion is a taper type, a reverse taper type, a vertical type, or a trapezoidal type having a polygon. The method for manufacturing a nitride semiconductor substrate according to claim 1, wherein the method is provided . 前記請求項1乃至10のいずれか1項に記載の方法によって製造された窒化物半導体基板の上に、少なくともn型窒化物半導体、活性層、及びp型窒化物半導体が積層されていることを特徴とする窒化物半導体素子。 11. At least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor are stacked on the nitride semiconductor substrate manufactured by the method according to any one of claims 1 to 10. A featured nitride semiconductor device. 前記請求項1乃至10のいずれか1項に記載の方法によって製造された窒化物半導体基板の上に、少なくともn型窒化物半導体、活性層、及びp型窒化物半導体が積層され、さらに光導波路となるストライプ形状又はリッジ形状が形成されたことを特徴とする窒化物半導体レーザ素子。 At least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor are stacked on the nitride semiconductor substrate manufactured by the method according to any one of claims 1 to 10 , and an optical waveguide nitride semiconductor laser device, wherein a stripe shape or a ridge shape which is formed.
JP2001389957A 2000-12-21 2001-12-21 Manufacturing method of nitride semiconductor substrate Expired - Fee Related JP3654242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001389957A JP3654242B2 (en) 2000-12-21 2001-12-21 Manufacturing method of nitride semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-389437 2000-12-21
JP2000389437 2000-12-21
JP2001389957A JP3654242B2 (en) 2000-12-21 2001-12-21 Manufacturing method of nitride semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2002270528A JP2002270528A (en) 2002-09-20
JP3654242B2 true JP3654242B2 (en) 2005-06-02

Family

ID=26606311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389957A Expired - Fee Related JP3654242B2 (en) 2000-12-21 2001-12-21 Manufacturing method of nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP3654242B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4232605B2 (en) 2003-10-30 2009-03-04 住友電気工業株式会社 Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JP4899740B2 (en) * 2006-09-19 2012-03-21 パナソニック株式会社 Semiconductor light emitting device, semiconductor light emitting device and manufacturing method

Also Published As

Publication number Publication date
JP2002270528A (en) 2002-09-20

Similar Documents

Publication Publication Date Title
JP4288743B2 (en) Nitride semiconductor growth method
JP3770014B2 (en) Nitride semiconductor device
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP4033644B2 (en) Gallium nitride light emitting device
JP2000277437A5 (en)
JP2001007447A (en) Nitride semiconductor laser element
JP3613197B2 (en) Nitride semiconductor substrate growth method
JP3446660B2 (en) Nitride semiconductor light emitting device
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP2007131527A (en) Nitride semiconductor substrate, nitride semiconductor laser element, manufacturing method of nitride semiconductor substrate, and manufacturing method of nitride semiconductor laser element
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP2001039800A (en) Growing method of nitride semiconductor and nitride semiconductor element
JP4043193B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP2001044570A (en) Nitride semiconductor laser element
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP2000196199A (en) Nitride semiconductor laser element
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP3654242B2 (en) Manufacturing method of nitride semiconductor substrate
JP5031674B2 (en) Nitride semiconductor laser device and method for manufacturing nitride semiconductor laser device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040506

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050221

R150 Certificate of patent or registration of utility model

Ref document number: 3654242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees