JP3653077B2 - 伝送路無瞬断切替装置および方法 - Google Patents
伝送路無瞬断切替装置および方法 Download PDFInfo
- Publication number
- JP3653077B2 JP3653077B2 JP2002351360A JP2002351360A JP3653077B2 JP 3653077 B2 JP3653077 B2 JP 3653077B2 JP 2002351360 A JP2002351360 A JP 2002351360A JP 2002351360 A JP2002351360 A JP 2002351360A JP 3653077 B2 JP3653077 B2 JP 3653077B2
- Authority
- JP
- Japan
- Prior art keywords
- byte
- signal
- sdh
- multiframe
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＤＨ／ＳＯＮＥＴ伝送システムにおける伝送路無瞬断切替に利用する。特に、伝送路無瞬断切替用に装置にてパスオーバーヘッドバイトにマルチフレーム信号を上書し、切替えるＳＤＨ信号間の位相差検出にマルチフレーム位相の差分を用いる伝送路無瞬断切替技術に関する。
【０００２】
【従来の技術】
ＳＤＨ／ＳＯＮＥＴ伝送システムにおける伝送路無瞬断切替技術としては、特許文献１に記載のＨ４バイトを使用した伝送路無瞬断切替技術がある。図４ないし図６を参照して従来技術を説明する。図４は、伝送路無瞬断切替システムの全体構成図であり、伝送路無瞬断切替装置３は、送信部１０および受信部２０を備える。対向する伝送路無瞬断切替装置３の間は、それぞれ異なる二つの伝送路４および５により接続されている。
【０００３】
送信部１０の構成を図５に示す。受信インタフェース部１６にて受信したＳＤＨ信号中のＨ４バイトに、マルチフレーム挿入部１７にてマルチフレームを挿入し、分岐部１３にて信号を分岐した後、送信インタフェース部１１および１２により二つの異なる伝送路にＳＤＨ信号を送出する。
【０００４】
受信部２０の構成を図６に示す。受信インタフェース部２１および２２のそれぞれにて受信したＳＤＨ信号から検出されたパスオーバーヘッド中のＨ４バイトについて、マルチフレーム同期部２３および２４にてマルチフレーム同期をとり、遅延制御部２７にて受信インタフェース部２１から入力されたＳＤＨ信号と受信インタフェース部２２から入力されたＳＤＨ信号のＨ４バイトマルチフレーム位相差を検出し、遅延メモリ２５および２６の出力マルチフレーム位相が同一位相となるように遅延メモリ２５および２６の読み出し制御を行う。マルチフレーム位相の揃った遅延メモリ２５および２６の出力信号について、選択部２８にて切替を行うことにより、無瞬断での切替を実現している。
【０００５】
近年、ＩＴＵ−Ｔ規格Ｇ．７０７にて定義されたバーチャルコンカチネーション方式は、Ｈ４バイトを使用して最大２５６マルチフレーム構成により大容量の情報をＳＤＨ信号にマッピングして伝送を行う方式となっている。Ｈ４バイトを使用した伝送路無瞬断切替方式ではこのＨ４バイトのＭＦＩ１、ＭＦＩ２により構成される４０９６マルチフレームを利用することにより、
１２５μｓ×４０９６（フレーム）／２＝２５６ｍｓ
すなわち、±２５６ｍｓの時間差がある信号について伝送路無瞬断切替を実現することができる。
【０００６】
一方、バーチャルコンカチネーション方式による情報伝送を行わない通常のＳＤＨ信号の場合は、送信部１０のマルチフレーム挿入部１７にてパスオーバーヘッド中のＨ４バイトにバーチャルコンカチネーション方式と同じマルチフレームを挿入して伝送することで、対向側装置の受信部２０にて上記の伝送路無瞬断切替システムによる伝送路無瞬断切替が可能となる。
【０００７】
【特許文献１】
特開平７−９５１８６号公報
【０００８】
【発明が解決しようとする課題】
従来の伝送路無瞬断切替装置の送信部１０では、入力ＳＤＨ信号中のＨ４バイトの内容を、伝送路無瞬断切替用のマルチフレーム情報に上書き挿入して送出するため、入力されたＨ４バイトの情報が失われてしまう。入力信号中のＨ４バイトが未使用の場合には特に問題はないが、入力ＳＤＨ信号中に例えばＩＴＵ−Ｔ規格Ｇ．７０７で定義されている、Ｈ４バイトをマルチバイトフレームとして使用した４マルチフレームによるＴＵ−２／ＴＵ−１のマッピングが行われた信号が収容されているような場合には、図５のマルチフレーム挿入部１７を使用すると対向側での信号復元ができなくなってしまうため、従来技術で記載した伝送路無瞬断切替システムが適用できないという問題がある。
【０００９】
本発明は、このような背景に行われたものであって、入力ＳＤＨ信号中のＨ４バイト使用の有無によらずＨ４バイトによる伝送路無瞬断切替を適用可能とし、かつ入力ＳＤＨ信号中のＨ４バイト情報の透過伝送を可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、送信部に入力されたＳＤＨ信号に対し、送信部にて伝送路無瞬断切替用マルチフレーム挿入前に入力されたＳＤＨ信号中のＨ４バイト収容信号をＦ３バイトに転写してから伝送路に送出する。受信部では伝送路から受信したＳＤＨ信号に対し伝送路無瞬断切替用の選択手段を通過後、Ｆ３バイトに転写されてきた収容信号をＨ４バイトに再挿入して受信部より出力する。これにより、対向装置の入出力間でのＨ４バイト収容信号の透過伝送を実現することができる。
【００１１】
すなわち、本発明の第一の観点は、ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部と、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部とから構成される伝送路無瞬断切替装置である。
【００１２】
ここで、本発明の特徴とするところは、前記送信部の前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段とを備え、前記受信部の前記選択手段と前記送信インタフェース手段との間には、前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段とを備えたところにある。
【００１３】
本発明の第二の観点は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するステップと、この伝送路無瞬断切替用マルチフレームが挿入されたＳＤＨ信号を分岐し、この分岐された二つのＳＤＨ信号を二つの異なる伝送路に送出するステップとが送信部により実行され、この二つの異なる伝送路から到来するＳＤＨ信号を受信し、この二つのＳＤＨ信号をそれぞれ遅延メモリ手段に一時蓄積しておき、その一方で受信された前記二つのＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出し、この二つのマルチフレーム位相情報をもとに一時蓄積されている前記二つのＳＤＨ信号を前記遅延メモリ手段から読出すときに、そのマルチフレームの位相が一致するように前記遅延メモリ手段の遅延量を制御するステップと、前記二つの遅延メモリ手段のいずれか一方の出力を選択して送信するステップとが受信部により実行される伝送路無瞬断切替方法である。
【００１４】
ここで、本発明の特徴とするところは、前記伝送路無瞬断切替用マルチフレームを挿入するステップが実行されるときに、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するステップと、この抽出された信号をＦ３バイトに挿入するステップとが実行され、前記一方の出力を選択して送信するステップの後に、当該ステップにより選択されたＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するステップと、この抽出された信号をＨ４バイトに挿入するステップとが実行されるところにある。
【００１５】
本発明の第三の観点は、ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部である。
【００１６】
ここで、本発明の特徴とするところは、前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段とを備えたところにある。
【００１７】
本発明の第四の観点は、Ｈ４バイトに伝送路無瞬断切替用マルチフレームが挿入され、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部である。
【００１８】
ここで、本発明の特徴とするところは、前記選択手段と前記送信インタフェース手段との間には、前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段とを備えたところにある。
【００１９】
【発明の実施の形態】
本発明実施例の伝送路無瞬断切替装置を図１および図２を参照して説明する。図１は本実施例の伝送路無瞬断切替装置の送信部のブロック構成図である。図２は本実施例の伝送路無瞬断切替装置の受信部のブロック構成図である。
【００２０】
本実施例の伝送路無瞬断切替装置は、図１に示すように、ＳＤＨ信号を受信する受信インタフェース部１６と、この受信インタフェース部１６により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐部１３と、この分岐部１３から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース部１１および１２とを備えた送信部１と、図２に示すように、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース部２１および２２と、この二つの受信インタフェース部２１および２２にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ２５および２６と、二つの受信インタフェース部２１および２２にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期部２３および２４と、この二つのマルチフレーム同期部２３および２４から出力されたマルチフレーム位相情報をもとに二つの遅延メモリ２５および２６から読出されるＳＤＨ信号のマルチフレームの位相が一致するように二つの遅延メモリ２５および２６の遅延量を制御する遅延制御部２７と、二つの遅延メモリ２５および２６のいずれか一方の出力を選択する選択部２８と、この選択部２８により選択されたＳＤＨ信号を送信する送信インタフェース部３１とを備えた受信部２とから構成される伝送路無瞬断切替装置である。
【００２１】
ここで、本実施例の特徴とするところは、送信部１の前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出部１５と、このＨ４バイト抽出部１５により抽出された信号をＦ３バイトに挿入するマルチフレームおよびＦ３バイト挿入部１４とを備え、受信部２の選択部２８と送信インタフェース部３１との間には、選択部２８から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出部２９と、このＦ３バイト抽出部２９により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入部３０とを備えたところにある。
【００２２】
以下では、本実施例についてさらに詳細に説明する。
【００２３】
本実施例の全体構成は、図４に示すように、二つの伝送路無瞬断切替装置３を伝送路４および５という二つの異なる伝送路を介して対向させる。二つの伝送路無瞬断切替装置３はそれぞれ送信部１および受信部２を有する。送信部１では、受信インタフェース部１６にて受信した装置入力ＳＤＨ信号をＨ４バイト抽出部１５に送出する。図３はＩＴＵ−Ｔ勧告Ｇ．７０７にて規定されているＶＣ(Virtual Container)フレームであるＶＣ−３、ＶＣ−４、ＶＣ−４−Ｘｃのフレーム構成である。Ｈ４バイト抽出部１５では、Ｈ４バイト５１に収容されている信号を抽出し、マルチフレームおよびＦ３バイト挿入部１４に送出する。
【００２４】
マルチフレームおよびＦ３バイト挿入部１４では、伝送路無瞬断切替で使用するマルチフレームの生成を行い、図３のＨ４バイト５１の位置に挿入するとともに、Ｈ４バイト抽出部１５にて抽出した信号を図３のＦ３バイト５２の位置に挿入し、分岐部１３に送出する。分岐部１３にて信号を２分岐した後、送信インタフェース部１１および１２より二つの異なる伝送路に信号を送出する。
【００２５】
受信部２では、二つの異なる伝送路から送られてきた信号を受信インタフェース部２１および２２にて受信し、受信インタフェース部２１より遅延メモリ２５およびマルチフレーム同期部２３に、受信インタフェース部２２より遅延メモリ２６およびマルチフレーム同期部２４に、それぞれ信号を送出する。
【００２６】
マルチフレーム同期部２３および２４では、それぞれ受信インタフェース部２１および２２にて受信したＳＤＨ信号中のＨ４マルチフレーム位相の検出を行い、それぞれのマルチフレーム位相情報を遅延制御部２７に送出する。
【００２７】
遅延制御部２７ではマルチフレーム同期部２３および２４より入力した二つのマルチフレーム位相情報をもとに遅延メモリ２５および２６の二つの遅延メモリの出力マルチフレーム位相が一致するように、遅延メモリ２５および２６の遅延量制御を行う。
【００２８】
遅延メモリ２５および２６より出力された、マルチフレーム位相の揃った二つの信号の一方を選択部２８にて選択した後、Ｆ３バイト抽出部２９にて図３のＶＣフレーム中のＦ３バイト５２の位置に収容されている信号を抽出し、Ｈ４バイト挿入部３０にてＦ３バイト抽出部２９で抽出した信号を図３のＨ４バイト５１の位置に挿入し、送信インタフェース部３１より出力する。
【００２９】
これにより、図４の二つの伝送路無瞬断切替装置３において、送信部１にて装置入力ＳＤＨ信号中のＨ４バイトに収容されている信号をＦ３バイトに転写し伝送路に送出し、対向側の受信部２にて伝送路無瞬断切替用の選択部２８を通過した後にＦ３バイトに転写された信号をＨ４バイトに再挿入することで、対向装置の入出力間でＨ４バイトの透過伝送が可能となる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、入力ＳＤＨ信号中のＨ４バイト使用の有無によらずＨ４バイトによる伝送路無瞬断切替を適用可能とし、かつ入力ＳＤＨ信号中のＨ４バイト情報の透過伝送を可能とする。
【図面の簡単な説明】
【図１】本実施例の送信部のブロック構成図。
【図２】本実施例の受信部のブロック構成図。
【図３】ＩＴＵ−Ｔ勧告Ｇ．７０７にて規定されているＶＣフレームであるＶＣ−３、ＶＣ−４、ＶＣ−４−Ｘｃのフレーム構成図。
【図４】本実施例および従来例の伝送路無瞬断切替方式の全体構成図。
【図５】従来例の送信部のブロック構成図。
【図６】従来例の受信部のブロック構成図。
【符号の説明】
１、１０ 送信部
２、２０ 受信部
３ 伝送路無瞬断切替装置
４、５ 伝送路
１１、１２、３１ 送信インタフェース部
１３ 分岐部
１４ マルチフレームおよびＦ３バイト挿入部
１５ Ｈ４バイト抽出部
１６、２１、２２ 受信インタフェース部
１７ マルチフレーム挿入部
２３、２４ マルチフレーム同期部
２５、２６ 遅延メモリ
２７ 遅延制御部
２８ 選択部
２９ Ｆ３バイト抽出部
３０ Ｈ４バイト挿入部
５１ Ｈ４バイト
５２ Ｆ３バイト
【発明の属する技術分野】
本発明は、ＳＤＨ／ＳＯＮＥＴ伝送システムにおける伝送路無瞬断切替に利用する。特に、伝送路無瞬断切替用に装置にてパスオーバーヘッドバイトにマルチフレーム信号を上書し、切替えるＳＤＨ信号間の位相差検出にマルチフレーム位相の差分を用いる伝送路無瞬断切替技術に関する。
【０００２】
【従来の技術】
ＳＤＨ／ＳＯＮＥＴ伝送システムにおける伝送路無瞬断切替技術としては、特許文献１に記載のＨ４バイトを使用した伝送路無瞬断切替技術がある。図４ないし図６を参照して従来技術を説明する。図４は、伝送路無瞬断切替システムの全体構成図であり、伝送路無瞬断切替装置３は、送信部１０および受信部２０を備える。対向する伝送路無瞬断切替装置３の間は、それぞれ異なる二つの伝送路４および５により接続されている。
【０００３】
送信部１０の構成を図５に示す。受信インタフェース部１６にて受信したＳＤＨ信号中のＨ４バイトに、マルチフレーム挿入部１７にてマルチフレームを挿入し、分岐部１３にて信号を分岐した後、送信インタフェース部１１および１２により二つの異なる伝送路にＳＤＨ信号を送出する。
【０００４】
受信部２０の構成を図６に示す。受信インタフェース部２１および２２のそれぞれにて受信したＳＤＨ信号から検出されたパスオーバーヘッド中のＨ４バイトについて、マルチフレーム同期部２３および２４にてマルチフレーム同期をとり、遅延制御部２７にて受信インタフェース部２１から入力されたＳＤＨ信号と受信インタフェース部２２から入力されたＳＤＨ信号のＨ４バイトマルチフレーム位相差を検出し、遅延メモリ２５および２６の出力マルチフレーム位相が同一位相となるように遅延メモリ２５および２６の読み出し制御を行う。マルチフレーム位相の揃った遅延メモリ２５および２６の出力信号について、選択部２８にて切替を行うことにより、無瞬断での切替を実現している。
【０００５】
近年、ＩＴＵ−Ｔ規格Ｇ．７０７にて定義されたバーチャルコンカチネーション方式は、Ｈ４バイトを使用して最大２５６マルチフレーム構成により大容量の情報をＳＤＨ信号にマッピングして伝送を行う方式となっている。Ｈ４バイトを使用した伝送路無瞬断切替方式ではこのＨ４バイトのＭＦＩ１、ＭＦＩ２により構成される４０９６マルチフレームを利用することにより、
１２５μｓ×４０９６（フレーム）／２＝２５６ｍｓ
すなわち、±２５６ｍｓの時間差がある信号について伝送路無瞬断切替を実現することができる。
【０００６】
一方、バーチャルコンカチネーション方式による情報伝送を行わない通常のＳＤＨ信号の場合は、送信部１０のマルチフレーム挿入部１７にてパスオーバーヘッド中のＨ４バイトにバーチャルコンカチネーション方式と同じマルチフレームを挿入して伝送することで、対向側装置の受信部２０にて上記の伝送路無瞬断切替システムによる伝送路無瞬断切替が可能となる。
【０００７】
【特許文献１】
特開平７−９５１８６号公報
【０００８】
【発明が解決しようとする課題】
従来の伝送路無瞬断切替装置の送信部１０では、入力ＳＤＨ信号中のＨ４バイトの内容を、伝送路無瞬断切替用のマルチフレーム情報に上書き挿入して送出するため、入力されたＨ４バイトの情報が失われてしまう。入力信号中のＨ４バイトが未使用の場合には特に問題はないが、入力ＳＤＨ信号中に例えばＩＴＵ−Ｔ規格Ｇ．７０７で定義されている、Ｈ４バイトをマルチバイトフレームとして使用した４マルチフレームによるＴＵ−２／ＴＵ−１のマッピングが行われた信号が収容されているような場合には、図５のマルチフレーム挿入部１７を使用すると対向側での信号復元ができなくなってしまうため、従来技術で記載した伝送路無瞬断切替システムが適用できないという問題がある。
【０００９】
本発明は、このような背景に行われたものであって、入力ＳＤＨ信号中のＨ４バイト使用の有無によらずＨ４バイトによる伝送路無瞬断切替を適用可能とし、かつ入力ＳＤＨ信号中のＨ４バイト情報の透過伝送を可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、送信部に入力されたＳＤＨ信号に対し、送信部にて伝送路無瞬断切替用マルチフレーム挿入前に入力されたＳＤＨ信号中のＨ４バイト収容信号をＦ３バイトに転写してから伝送路に送出する。受信部では伝送路から受信したＳＤＨ信号に対し伝送路無瞬断切替用の選択手段を通過後、Ｆ３バイトに転写されてきた収容信号をＨ４バイトに再挿入して受信部より出力する。これにより、対向装置の入出力間でのＨ４バイト収容信号の透過伝送を実現することができる。
【００１１】
すなわち、本発明の第一の観点は、ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部と、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部とから構成される伝送路無瞬断切替装置である。
【００１２】
ここで、本発明の特徴とするところは、前記送信部の前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段とを備え、前記受信部の前記選択手段と前記送信インタフェース手段との間には、前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段とを備えたところにある。
【００１３】
本発明の第二の観点は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するステップと、この伝送路無瞬断切替用マルチフレームが挿入されたＳＤＨ信号を分岐し、この分岐された二つのＳＤＨ信号を二つの異なる伝送路に送出するステップとが送信部により実行され、この二つの異なる伝送路から到来するＳＤＨ信号を受信し、この二つのＳＤＨ信号をそれぞれ遅延メモリ手段に一時蓄積しておき、その一方で受信された前記二つのＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出し、この二つのマルチフレーム位相情報をもとに一時蓄積されている前記二つのＳＤＨ信号を前記遅延メモリ手段から読出すときに、そのマルチフレームの位相が一致するように前記遅延メモリ手段の遅延量を制御するステップと、前記二つの遅延メモリ手段のいずれか一方の出力を選択して送信するステップとが受信部により実行される伝送路無瞬断切替方法である。
【００１４】
ここで、本発明の特徴とするところは、前記伝送路無瞬断切替用マルチフレームを挿入するステップが実行されるときに、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するステップと、この抽出された信号をＦ３バイトに挿入するステップとが実行され、前記一方の出力を選択して送信するステップの後に、当該ステップにより選択されたＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するステップと、この抽出された信号をＨ４バイトに挿入するステップとが実行されるところにある。
【００１５】
本発明の第三の観点は、ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部である。
【００１６】
ここで、本発明の特徴とするところは、前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段とを備えたところにある。
【００１７】
本発明の第四の観点は、Ｈ４バイトに伝送路無瞬断切替用マルチフレームが挿入され、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部である。
【００１８】
ここで、本発明の特徴とするところは、前記選択手段と前記送信インタフェース手段との間には、前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段とを備えたところにある。
【００１９】
【発明の実施の形態】
本発明実施例の伝送路無瞬断切替装置を図１および図２を参照して説明する。図１は本実施例の伝送路無瞬断切替装置の送信部のブロック構成図である。図２は本実施例の伝送路無瞬断切替装置の受信部のブロック構成図である。
【００２０】
本実施例の伝送路無瞬断切替装置は、図１に示すように、ＳＤＨ信号を受信する受信インタフェース部１６と、この受信インタフェース部１６により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐部１３と、この分岐部１３から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース部１１および１２とを備えた送信部１と、図２に示すように、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース部２１および２２と、この二つの受信インタフェース部２１および２２にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ２５および２６と、二つの受信インタフェース部２１および２２にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期部２３および２４と、この二つのマルチフレーム同期部２３および２４から出力されたマルチフレーム位相情報をもとに二つの遅延メモリ２５および２６から読出されるＳＤＨ信号のマルチフレームの位相が一致するように二つの遅延メモリ２５および２６の遅延量を制御する遅延制御部２７と、二つの遅延メモリ２５および２６のいずれか一方の出力を選択する選択部２８と、この選択部２８により選択されたＳＤＨ信号を送信する送信インタフェース部３１とを備えた受信部２とから構成される伝送路無瞬断切替装置である。
【００２１】
ここで、本実施例の特徴とするところは、送信部１の前記マルチフレーム挿入手段は、受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出部１５と、このＨ４バイト抽出部１５により抽出された信号をＦ３バイトに挿入するマルチフレームおよびＦ３バイト挿入部１４とを備え、受信部２の選択部２８と送信インタフェース部３１との間には、選択部２８から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出部２９と、このＦ３バイト抽出部２９により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入部３０とを備えたところにある。
【００２２】
以下では、本実施例についてさらに詳細に説明する。
【００２３】
本実施例の全体構成は、図４に示すように、二つの伝送路無瞬断切替装置３を伝送路４および５という二つの異なる伝送路を介して対向させる。二つの伝送路無瞬断切替装置３はそれぞれ送信部１および受信部２を有する。送信部１では、受信インタフェース部１６にて受信した装置入力ＳＤＨ信号をＨ４バイト抽出部１５に送出する。図３はＩＴＵ−Ｔ勧告Ｇ．７０７にて規定されているＶＣ(Virtual Container)フレームであるＶＣ−３、ＶＣ−４、ＶＣ−４−Ｘｃのフレーム構成である。Ｈ４バイト抽出部１５では、Ｈ４バイト５１に収容されている信号を抽出し、マルチフレームおよびＦ３バイト挿入部１４に送出する。
【００２４】
マルチフレームおよびＦ３バイト挿入部１４では、伝送路無瞬断切替で使用するマルチフレームの生成を行い、図３のＨ４バイト５１の位置に挿入するとともに、Ｈ４バイト抽出部１５にて抽出した信号を図３のＦ３バイト５２の位置に挿入し、分岐部１３に送出する。分岐部１３にて信号を２分岐した後、送信インタフェース部１１および１２より二つの異なる伝送路に信号を送出する。
【００２５】
受信部２では、二つの異なる伝送路から送られてきた信号を受信インタフェース部２１および２２にて受信し、受信インタフェース部２１より遅延メモリ２５およびマルチフレーム同期部２３に、受信インタフェース部２２より遅延メモリ２６およびマルチフレーム同期部２４に、それぞれ信号を送出する。
【００２６】
マルチフレーム同期部２３および２４では、それぞれ受信インタフェース部２１および２２にて受信したＳＤＨ信号中のＨ４マルチフレーム位相の検出を行い、それぞれのマルチフレーム位相情報を遅延制御部２７に送出する。
【００２７】
遅延制御部２７ではマルチフレーム同期部２３および２４より入力した二つのマルチフレーム位相情報をもとに遅延メモリ２５および２６の二つの遅延メモリの出力マルチフレーム位相が一致するように、遅延メモリ２５および２６の遅延量制御を行う。
【００２８】
遅延メモリ２５および２６より出力された、マルチフレーム位相の揃った二つの信号の一方を選択部２８にて選択した後、Ｆ３バイト抽出部２９にて図３のＶＣフレーム中のＦ３バイト５２の位置に収容されている信号を抽出し、Ｈ４バイト挿入部３０にてＦ３バイト抽出部２９で抽出した信号を図３のＨ４バイト５１の位置に挿入し、送信インタフェース部３１より出力する。
【００２９】
これにより、図４の二つの伝送路無瞬断切替装置３において、送信部１にて装置入力ＳＤＨ信号中のＨ４バイトに収容されている信号をＦ３バイトに転写し伝送路に送出し、対向側の受信部２にて伝送路無瞬断切替用の選択部２８を通過した後にＦ３バイトに転写された信号をＨ４バイトに再挿入することで、対向装置の入出力間でＨ４バイトの透過伝送が可能となる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、入力ＳＤＨ信号中のＨ４バイト使用の有無によらずＨ４バイトによる伝送路無瞬断切替を適用可能とし、かつ入力ＳＤＨ信号中のＨ４バイト情報の透過伝送を可能とする。
【図面の簡単な説明】
【図１】本実施例の送信部のブロック構成図。
【図２】本実施例の受信部のブロック構成図。
【図３】ＩＴＵ−Ｔ勧告Ｇ．７０７にて規定されているＶＣフレームであるＶＣ−３、ＶＣ−４、ＶＣ−４−Ｘｃのフレーム構成図。
【図４】本実施例および従来例の伝送路無瞬断切替方式の全体構成図。
【図５】従来例の送信部のブロック構成図。
【図６】従来例の受信部のブロック構成図。
【符号の説明】
１、１０ 送信部
２、２０ 受信部
３ 伝送路無瞬断切替装置
４、５ 伝送路
１１、１２、３１ 送信インタフェース部
１３ 分岐部
１４ マルチフレームおよびＦ３バイト挿入部
１５ Ｈ４バイト抽出部
１６、２１、２２ 受信インタフェース部
１７ マルチフレーム挿入部
２３、２４ マルチフレーム同期部
２５、２６ 遅延メモリ
２７ 遅延制御部
２８ 選択部
２９ Ｆ３バイト抽出部
３０ Ｈ４バイト挿入部
５１ Ｈ４バイト
５２ Ｆ３バイト
Claims (4)
- ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部と、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部とから構成される伝送路無瞬断切替装置において、
前記送信部の前記マルチフレーム挿入手段は、
受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、
このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段と
を備え、
前記受信部の前記選択手段と前記送信インタフェース手段との間には、
前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、
このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段と
を備えたことを特徴とする伝送路無瞬断切替装置。 - 受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するステップと、この伝送路無瞬断切替用マルチフレームが挿入されたＳＤＨ信号を分岐し、この分岐された二つのＳＤＨ信号を二つの異なる伝送路に送出するステップとが送信部により実行され、この二つの異なる伝送路から到来するＳＤＨ信号を受信し、この二つのＳＤＨ信号をそれぞれ遅延メモリ手段に一時蓄積しておき、その一方で受信された前記二つのＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出し、この二つのマルチフレーム位相情報をもとに一時蓄積されている前記二つのＳＤＨ信号を前記遅延メモリ手段から読出すときに、そのマルチフレームの位相が一致するように前記遅延メモリ手段の遅延量を制御するステップと、前記二つの遅延メモリ手段のいずれか一方の出力を選択して送信するステップとが受信部により実行される伝送路無瞬断切替方法において、
前記伝送路無瞬断切替用マルチフレームを挿入するステップが実行されるときに、
受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するステップと、
この抽出された信号をＦ３バイトに挿入するステップと
が実行され、
前記一方の出力を選択して送信するステップの後に、
当該ステップにより選択されたＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するステップと、
この抽出された信号をＨ４バイトに挿入するステップと
が実行されることを特徴とする伝送路無瞬断切替方法。 - ＳＤＨ信号を受信する受信インタフェース手段と、この受信インタフェース手段により受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するマルチフレーム挿入手段と、このマルチフレーム挿入手段から出力されたＳＤＨ信号を分岐する分岐手段と、この分岐手段から出力されたＳＤＨ信号を二つの異なる伝送路に送出する二つの送信インタフェース手段とを備えた送信部において、
前記マルチフレーム挿入手段は、
受信したＳＤＨ信号のＨ４バイトに伝送路無瞬断切替用マルチフレームを挿入するのに先立って当該Ｈ４バイトに収容されている信号を抽出するＨ４バイト抽出手段と、
このＨ４バイト抽出手段により抽出された信号をＦ３バイトに挿入するＦ３バイト挿入手段と
を備えたことを特徴とする送信部。 - Ｈ４バイトに伝送路無瞬断切替用マルチフレームが挿入され、二つの異なる伝送路から到来するＳＤＨ信号を受信する二つの受信インタフェース手段と、この二つの受信インタフェース手段にて受信されたＳＤＨ信号をそれぞれ一時蓄積する二つの遅延メモリ手段と、前記二つの受信インタフェース手段にて受信されたＳＤＨ信号からＨ４バイトを検出するとともにそれぞれのＨ４バイトのマルチフレーム位相を検出する二つのマルチフレーム同期手段と、この二つのマルチフレーム同期手段から出力されたマルチフレーム位相情報をもとに二つの前記遅延メモリ手段から読出されるＳＤＨ信号のマルチフレームの位相が一致するように前記二つの遅延メモリ手段の遅延量を制御する遅延制御手段と、前記二つの遅延メモリ手段のいずれか一方の出力を選択する選択手段と、この選択手段により選択されたＳＤＨ信号を送信する送信インタフェース手段とを備えた受信部において、
前記選択手段と前記送信インタフェース手段との間には、
前記選択手段から出力されるＳＤＨ信号中のＦ３バイトに収容されている信号を抽出するＦ３バイト抽出手段と、
このＦ３バイト抽出手段により抽出された信号をＨ４バイトに挿入するＨ４バイト挿入手段と
を備えたことを特徴とする受信部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351360A JP3653077B2 (ja) | 2002-12-03 | 2002-12-03 | 伝送路無瞬断切替装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351360A JP3653077B2 (ja) | 2002-12-03 | 2002-12-03 | 伝送路無瞬断切替装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186980A JP2004186980A (ja) | 2004-07-02 |
| JP3653077B2 true JP3653077B2 (ja) | 2005-05-25 |
Family
ID=32753297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351360A Expired - Lifetime JP3653077B2 (ja) | 2002-12-03 | 2002-12-03 | 伝送路無瞬断切替装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653077B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5533433B2 (ja) * | 2010-08-24 | 2014-06-25 | 日本電気株式会社 | 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 |
-
2002
- 2002-12-03 JP JP2002351360A patent/JP3653077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186980A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8711889B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
| JP4610498B2 (ja) | 伝送装置、伝送方法、及びプログラム | |
| EP1158711B1 (en) | Concatenation across independent pointer processors | |
| JP3653077B2 (ja) | 伝送路無瞬断切替装置および方法 | |
| US5825821A (en) | Hitless switch device and method of switching between different paths | |
| EP1705817B1 (en) | Apparatus for transmitting data using virtual concatenation | |
| US20030112463A1 (en) | Path control method, a transmitter circuit, and a receiver circuit | |
| US6515962B1 (en) | Hit-less switching pointer aligner apparatus and method | |
| US5870403A (en) | Apparatus and a method for establishing signal synchronization between lines | |
| JP2004015172A (ja) | 無瞬断切替方式および無瞬断切替方法 | |
| CN100446498C (zh) | 以太网下的STM-n/STS-m帧的封装 | |
| JP5533433B2 (ja) | 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 | |
| JP3202286B2 (ja) | Ｓｄｈ光伝送方式における伝送路切替方式 | |
| US20050201277A1 (en) | Communication method and apparatus | |
| JPH11103268A (ja) | 無瞬断切替方式 | |
| JP2868398B2 (ja) | 伝送路切替装置 | |
| JP2720485B2 (ja) | 副信号切替方式 | |
| JP2000196551A (ja) | 伝送路無瞬断切換システム及び方法 | |
| JP2003008551A (ja) | 光伝送システム及びその多重化方法 | |
| JP3662820B2 (ja) | 無瞬断切替伝送システム | |
| JPH10135923A (ja) | 無瞬断ｓｄｈ伝送システム | |
| KR100275518B1 (ko) | 광전송 시스템의 신호 처리 장치 | |
| JP2000295190A (ja) | 位相合わせ方式 | |
| JP2000036797A (ja) | マルチリンク多重化伝送装置およびマルチリンク多重化伝送方法 | |
| JP2003264519A (ja) | データ伝送システム、多重中継装置及びそれらに用いる位相合わせ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3653077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |